[go: up one dir, main page]

TWI388051B - 電容以及金屬－氧化物－金屬電容 - Google Patents

電容以及金屬－氧化物－金屬電容 Download PDF

Info

Publication number
TWI388051B
TWI388051B TW098129002A TW98129002A TWI388051B TW I388051 B TWI388051 B TW I388051B TW 098129002 A TW098129002 A TW 098129002A TW 98129002 A TW98129002 A TW 98129002A TW I388051 B TWI388051 B TW I388051B
Authority
TW
Taiwan
Prior art keywords
metal plate
vertical
metal
vertical metal
conductive strip
Prior art date
Application number
TW098129002A
Other languages
English (en)
Other versions
TW201044553A (en
Inventor
林哲煜
Original Assignee
聯發科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 聯發科技股份有限公司 filed Critical 聯發科技股份有限公司
Publication of TW201044553A publication Critical patent/TW201044553A/zh
Application granted granted Critical
Publication of TWI388051B publication Critical patent/TWI388051B/zh

Links

Classifications

    • H10W20/496—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/692—Electrodes
    • H10D1/711—Electrodes having non-planar surfaces, e.g. formed by texturisation
    • H10D1/714—Electrodes having non-planar surfaces, e.g. formed by texturisation having horizontal extensions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/692—Electrodes
    • H10D1/711—Electrodes having non-planar surfaces, e.g. formed by texturisation
    • H10D1/716—Electrodes having non-planar surfaces, e.g. formed by texturisation having vertical extensions

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Description

電容以及金屬-氧化物-金屬電容
本發明有關於半導體電容，更具體地，有關於緊湊的三端或多端金屬-氧化物-金屬(metal-oxide-metal,MOM)電容。
無源組件(例如電容)廣泛使用於積體電路設計中以用於射頻和混合訊號的應用(例如旁路、級間耦合)以及廣泛使用於諧振電路和濾波器中。其中最常使用的一種電容即MOM電容。
第1圖為示範的MOM電容示意圖。如第1圖所示，MOM電容10包括在多個金屬層中形成的交叉指形多指狀結構(interdigitated multi-fingers)12和14。可選性的，在由內金屬介電層(inter-metal dielectrics)分隔的垂直後段製程(back end of line,BEOL)堆疊(stack)中，交叉指形的多指狀結構可由通孔(vias)16和18連接。MOM電容的製造過程可與連接過程相結合，因此，不需要額外的光罩(photo mask)。舉例而言，通常與積體電路中銅多層連接佈線(multilevel connection metallization)技術共同使用的雙鑲嵌(dual-damascene)技術可用於構造成堆的填銅通孔和溝槽(trench)。氧化物介電質分隔的兩個或多個此種填銅通孔和溝槽形成MOM電容。
然而，上述的示範MOM電容是兩端MOM電容。在一些情形下，如第2圖和第3圖所示的等效電路示意圖中，通常需要兩個離散的兩端MOM電容22和24以形成虛線區域20所示的電路配置。其中第2圖和第3圖為根據先前技術採用離散的兩端MOM電容的示範等效電路示意圖。在前述的等效電路示意圖中採用的兩個離散的MOM電容22和24佔據相對較大的電路平面佈置(circuit floor plan)。由於減小電路平面佈置可改善電路密度，因此有待於減少晶片上電路組件，例如MOM電容，以減小電路平面佈置。
為了減少晶片上電路組件以減小電路平面佈置，本發明提供一種電容以及一種金屬-氧化物-金屬電容。
本發明提供一種金屬-氧化物-金屬電容，包括：一第一垂直金屬板，連接一第一端；一第二垂直金屬板，與所述第一垂直金屬板緊密相鄰，且所述第二垂直金屬板連接一第二端；一第三垂直金屬板，與所述第一垂直金屬板緊密相鄰，且所述第三垂直金屬板置於所述第一垂直金屬板的與所述第二垂直金屬板相對的一側，且所述第三垂直金屬板與一第三端連接；至少一個氧化層，置於所述第一垂直金屬板、所述第二垂直金屬板和所述第三垂直金屬板之間。
本發明另提供一種金屬-氧化物-金屬電容，包括：一第一垂直金屬板；一第二垂直金屬板，與所述第一垂直金屬板平行，其中，所述第一垂直金屬板和所述第二垂直金屬板均連接一第一端；一第一分段金屬板，位於所述第一垂直金屬板和所述第二垂直金屬板之間，且所述第一分段金屬板連接一第二端；以及一第二分段金屬板，實質上與位於所述第一垂直金屬板和所述第二垂直金屬板之間的所述第一分段金屬板對齊，且所述第二分段金屬板連接一第三端。
本發明另提供一種電容，包括：多個第一級導電條，佈置於一第一平面，所述多個第一級導電條中的每一個均在一第一方向上相互平行延伸，其中所述多個第一級導電條包括與一第一端連接的一第一導電條、與一第二端連接的一第二導電條以及與一第三端連接的一第三導電條；以及多個第二級導電條，佈置在與所述第一平面不同的的一第二平面中，所述多個第二級導電條中的每一個均在一第二方向上相互平行延伸，且所述第二方向與所述第一方向不平行，其中所述多個第二級導電條包括連接於所述第一端的一第四導電條、一第一分段導電條對和一第二分段導電條對，所述第一分段導電條對將所述第四導電條夾心於其中，所述第二分段導電條對也將所述第四導電條夾心於其中，且所述第一分段導電條對與所述第二端連接，所述第二分段導電條對與所述第三端連接。
利用本發明能夠更有效節省晶片面積，減小電路平面佈置，且具有更好的電氣性能。
以下為根據多個圖式對本發明之較佳實施例進行詳細描述，本領域習知技藝者閱讀後應可明確了解本發明之目的。
以下提供本發明的實施例及其附圖的詳細描述，其中相同的參考符號指代相同的組件，且所示架構並非一定按比例繪製。此處使用的術語“水平”定義為與半導體晶片或裸晶基底的傳統主平面或表面平行的平面，而與其方向無關。術語“垂直”指的是與前述定義的“水平”相垂直的方向。例如“上”、“下”、“底部”、“上部”、“側”(側壁中)、“較高”、“較低”、“上面”和“下面”的術語均參考“水平”而定義。
隨著設備變小和電路密度增加，則在電容佔據較小電路平面區域時仍可保持其電容值，則更為關鍵。減少電路平面佈置可改善電路密度和節省成本。可將本發明實施例的緊湊的三端(three-terminal,3T-)MOM電容應用至第2圖和第3圖所示的示範等效電路示意圖中替代兩個離散的兩端MOM電容。因此，可比先前技術更節省面積。此外，MOM電容可提供更好的電性性能，且具有較小的失配(mismatched)。
請注意，除第2圖和第3圖所示的等效電路示意圖外，本發明的實施例還可應用至其他的電路設計和應用。舉例而言，本發明實施例的新穎的3T-MOM電容可應用於數位控制晶體振盪器(digitally controlled crystal oscillator,DCXO)的電容陣列，以節省大量的晶片面積。已知，晶體振盪器通常由石英晶體和有源放大器構成，由於晶體振盪器可提供相對精確的時脈/頻率源，因此受到廣泛應用，其中有源放大器可提供負電阻值以使振盪持久。相對其他時脈源(例如陶瓷諧振器、LC諧振電路等)，晶體振盪器通常可提供更好的長期的高品質時脈。DCXO是參考頻率振盪器，其可補償晶體諧振器的頻率誤差，且可通過採用類比電路和數位電路產生參考頻率。
請參考第4圖和第5圖，第4圖為根據本發明實施例的指狀3T-MOM電容的部分簡化透視圖。第5圖為第4圖所示的指狀3T-MOM電容的俯視圖。如第4圖和第5圖所示，3T-MOM電容4形成於半導體基底40上並且作為積體電路的一部分，3T-MOM電容4包括第一垂直金屬板(例如垂直金屬板42)、第二垂直金屬板(例如垂直金屬板44)和第三垂直金屬板(例如垂直金屬板46)，其中多個垂直金屬板42、44和46平行佈置。簡化起見，在第4圖中略去了內金屬介電層。垂直金屬板42與一個共用端(即端子A，也稱為第一端)電氣連接，端子A可例如是地或輸出端。垂直金屬板44與第二端(如端子B)電氣連接，端子B可例如是PMOS電晶體的源極。垂直金屬板46與第三端(如端子C)電氣連接，端子C可例如是NMOS電晶體的汲極。請注意，儘管在第4圖中所示僅有一個垂直金屬板44和一個垂直金屬板46，在其他實施例可能有多個垂直金屬板44和46。需要理解的是，第4圖中僅顯示了部分指狀3T-MOM電容，用於電氣連接三個垂直金屬板42的共用桿(bar)或共用板在第4圖中未顯示。
垂直金屬板42、44和46中的每一個均有堆疊的導電條和導電通孔，且導電條和導電通孔可與積體電路中的金屬連接架構一起生成。例如垂直金屬板42包括定義於金屬層Mn的金屬條42a、定義於金屬層Mn-1的金屬條42b以及定義於金屬層Mn-2的金屬條42c。金屬條42a通過通孔43a與下方的金屬條42b連接，金屬條42b通過通孔43b與下方的金屬條42c連接。請注意，上述的導電條和導電通孔也可採用其他導電材料(例如摻雜層)實現。可選性的，於金屬層Mn-3或者更低的金屬層中定義的金屬屏蔽層48可插入於3T-MOM電容4和半導體基底40之間。並且，垂直金屬板並非必須由多個金屬層構成，在其他情形下，也可由一個單一層構成。
金屬條42a、42b、42c、44a、44b、44c、46a、46b、46c以及通孔43a、43b、45a、45b、47a、47b可由傳統的銅雙鑲嵌製程形成，可包括導電材料例如W、Al、AlCu、Cu、Ti、TiSi2、Co、CoSi2、Ni.NiSi、TiN、TiW、Ta或者TaN，但並不僅限於此。如第5圖中所示，垂直金屬板42、44和46位置緊密相鄰，相互之間有至少一介電質層或氧化層50相隔。舉例而言，垂直金屬板42和44之間或者垂直金屬板42和46之間的距離S實質上是最小設計規則。此處的最小設計規則可指在積體電路晶片製造中採用的最小設計規則或者指製造層狀架構的特定層時採用的最小設計規則。第6圖為第4圖和第5圖中所示的3T-MOM電容的等效電路示意圖。
請參考第7圖，第7圖為根據本發明另一個實施例的指狀3T-MOM電容的一種變形的俯視圖。如第7圖所示，指狀3T-MOM電容4a包括多個平行佈置的垂直金屬板142a、142b和142c，這些垂直金屬板與一個共用端A連接，共用端A可例如是地或輸出端。分段金屬板144a和146a插入於垂直金屬板142a和142b之間，其中分段金屬板144a與端子B連接，分段金屬板146a與端子C連接。分段金屬板144a橫向(lateral)實質上與分段金屬板146a對齊。更具體的，分段金屬板144a和分段金屬板146a沿著橫向並排放置。一分段金屬板對144a和一分段金屬板對146a分別將垂直金屬板142a夾心於其中。與分段金屬板144a和分段金屬板146a對應的，分段金屬板144b和分段金屬板146b插入於垂直金屬板142b和垂直金屬板142c之間。同樣地，分段金屬板144b與端子B連接，分段金屬板146b與端子C連接。分段金屬板144a和分段金屬板146b將垂直金屬板142b夾心於其中。分段金屬板146a和分段金屬板144b將垂直金屬板142b夾心於其中。一分段金屬板對144b和一分段金屬板對146b分別將垂直金屬板142c夾心於其中。在金屬板間有至少一個介電質層或氧化層150(例如氧化矽)。氧化層150可作為電容介電質。舉例而言，分段金屬板146b可藉由氧化層150與分段金屬板144b電氣隔離。
一方面，第7圖進一步顯示MOM電容包括第一垂直金屬板142b、第二垂直金屬板144a、第三垂直金屬板146b以及至少一個氧化層150，其中第一垂直金屬板142b與第一端(如端子A)連接，其中第二垂直金屬板144a與第一垂直金屬板142b緊密相鄰，且與第二端(如端子B)連接，其中第三垂直金屬板146b與第一垂直金屬板142b緊密相鄰，且第三垂直金屬板146b置於第一垂直金屬板142b的與第二垂直金屬板144a相對的一側，且第三垂直金屬板146b與第三端(如端子C)連接，其中氧化層150置於第一、第二和第三垂直金屬板之間，第二垂直金屬板144a實質上與第三垂直金屬板146b並列(juxtaposition)放置。
另一方面，第7圖進一步顯示MOM電容包括第一垂直金屬板142c、第二垂直金屬板144b、第三垂直金屬板146b以及至少一個氧化層150，其中第一垂直金屬板142c與第一端(如端子A)連接，其中第二垂直金屬板144b與第一垂直金屬板142c緊密相鄰，且與第二端(如端子B)連接，其中第三垂直金屬板146b與第一垂直金屬板142c緊密相鄰，且第三垂直金屬板146b置於第一垂直金屬板142c的與第二垂直金屬板144b相對的一側，且第三垂直金屬板146b與第三端(如端子C)連接，其中氧化層150置於第一、第二和第三垂直金屬板之間，第二垂直金屬板144b實質上與第三垂直金屬板146b以對角線錯位(catercorner malposition)放置，上述第二垂直金屬板144b實質上與連接於第二端(如端子B)的一第四垂直金屬板144b並列放置，第四垂直金屬板144b與位於第一垂直金屬板142c同一側的第三垂直金屬板146b對齊。
請注意，本發明的MOM電容可具有多於三個端，例如四個端或五個端，這些均屬於本發明的範疇。第8圖為根據本發明另一個實施例的示範指狀四端(four-terminal，4T-)MOM電容的俯視圖。如第8圖所示，4T-MOM電容4b包括多個平行佈置的垂直金屬板142a、142b和142c，這些垂直金屬板與一個共用端A連接，共用端A可例如是地或輸出端。連接於端子D的一垂直金屬板對148a將垂直金屬板142a夾心於其中。連接於端子B的一分段金屬板對144a以及連接於端子C的一分段金屬板對146a將垂直金屬板142c夾心於其中。
請參考第9圖和第10圖，第9圖為根據本發明另一個實施例的編織狀3T-MOM電容的部分簡化透視圖。第10圖為在第9圖所示編織狀3T-MOM電容的各自金屬層中定義的金屬條佈局的平面圖，其中，簡化起見，在第10圖中略去了內金屬介電層。如第9圖和第10圖所示，編織狀3T-MOM電容5包括第一級導電條和第二級導電條。第一級導電條包括第一導電條、第二導電條和第三導電條，第一導電條可例如導電條152a和導電條152c，第二導電條可例如導電條154a和導電條154c，第三導電條可例如導電條156a和導電條156c，其中導電條152a、154a和156a定義於金屬層Mn中，導電條152c、154c和156c定義於金屬層Mn-2中。金屬層Mn中的導電條152a、154a和156a在第一平面上交錯佈置，且在第一方向(或者稱為橫向方向)上相互平行延伸。導電條152a與共用端A連接，共用端A可以為地或輸出端。導電條154a與端子B連接，導電條156a與端子C連接，端子A、B和C是電路中三個不同的端子或節點。根據本實施例，導電條152a、154a和156a均是連續的直線形條狀，且在這些導電條中無不連續處。
如第10圖所示，第二級導電條包括第四導電條(例如導電條152b)、第一分段導電條(例如分段導電條154b)和第二分段導電條(例如分段導電條156b)，其中多個導電條152b以及多個分段導電條154b和156b定義於金屬層Mn-1中，且位於導電條152a、154a和156a的下方。導電條152b、154b和156b在與第一平面不同的第二平面上交錯佈置，且在第二方向上(或者縱向方向上)相互平行。請注意，第一方向和第二方向不平行。更具體的，第一方向與第二方向交叉，以使得導電條形成編織狀導體，因此，第一方向和第二方向並不僅限於實施例中所示的特定方向。導電條152b通過通孔151a(可稱為第一通孔)與其上面的導電條152a連接，因此導電條152b與端子A連接。分段導電條154b通過通孔153a(可稱為第二通孔)與其上面的導電條154a連接，因此導電條154b與端子B連接。分段導電條156b通過通孔155a(可稱為第三通孔)與其上面的導電條156a連接，因此導電條156b與端子C連接。由於分段導電條154b和分段導電條156b連接於不同的端子，因此位於同一列的導電條154b和導電條156b間形成不連續處160。並且兩個分段導電條154b(即第一分段導電條對)將導電條152b夾心於其中，兩個分段導電條156b(即第二分段導電條對)將導電條152b夾心於其中。
在金屬層Mn-2中，多個導電條152c、154c和156c位於導電條152b和分段導電條154b和156b下方。導電條152c、154c和156c交錯佈置，且在橫向方向上相互平行延伸。導電條152c與端子A連接，導電條154c與端子B連接，導電條156c與端子C連接。導電條152c通過通孔151b(可稱為第一通孔)與其上面的導電條152b連接，導電條154c通過通孔153b(可稱為第二通孔)與其上面的導電條154b連接，導電條156c通過通孔155b(可稱為第三通孔)與其上面的導電條156b連接。
第11圖為根據本發明另一個實施例的部分電容陣列的俯視圖，其中本圖示的下部分為等效電路示意圖。如第11圖所示，電容陣列200包括多個電容組件，例如電容組件202a、202b、204a和204b，其中這些電容組件具有共用端A。電容組件202a與電容組件202b整合為單個的3T-MOM電容202，電容組件204a與電容組件204b整合為單個的3T-MOM電容204。3T-MOM電容202和3T-MOM電容204均具有與上述的第4圖至第10圖中類似的架構。如此配置的優勢在於可節省大量的晶片面積，且可形成較小失配的電容陣列。特別地，此類的電容陣列200適用於DCXO電路。
各種變形、修改和所述實施例各種特徵的組合均屬於本發明所主張之範圍，本發明之權利範圍應以申請專利範圍為準。
10．．．MOM電容
12、14．．．交叉指形多指狀結構
16、18．．．通孔
20．．．虛線區域
22、24．．．兩端MOM電容
4．．．3T-MOM電容
40．．．半導體基底
42、44、46．．．垂直金屬板
42a、42b、42c、44a、44b、44c、46a、46b、46c．．．金屬條
43a、43b、45a、45b、47a、47b．．．通孔
48．．．金屬屏蔽層
50．．．氧化層
4a．．．指狀3T-MOM電容
142a、142b、142c、148a．．．垂直金屬板
144a、144b、146a、146b．．．分段金屬板
150．．．氧化層
4b．．．4T-MOM電容
5．．．編織狀3T-MOM電容
152a、154a、156a、152b．．．導電條
154b、156b．．．分段導電條
151a、153a、155a、151b、153b、155b．．．通孔
160．．．不連續處
152c、154c、156c．．．導電條
200．．．電容陣列
202a、202b、204a、204b．．．電容組件
202、204．．．3T-MOM電容
第1圖為示範的MOM電容示意圖。
第2圖和第3圖為根據先前技術採用離散的兩端MOM電容的示範等效電路示意圖。
第4圖為根據本發明實施例的指狀3T-MOM電容的部分簡化透視圖。
第5圖為第4圖所示的指狀3T-MOM電容的俯視圖。
第6圖為第4圖和第5圖中所示的3T-MOM電容的等效電路示意圖。
第7圖為根據本發明另一個實施例的指狀3T-MOM電容的一種變形的俯視圖。
第8圖為根據本發明另一個實施例的示範指狀四端MOM電容的俯視圖。
第9圖為根據本發明另一個實施例的編織狀3T-MOM電容的部分簡化透視圖。
第10圖為在第9圖所示編織狀3T-MOM電容的各自金屬層中定義的金屬條佈局的平面圖。
第11圖為根據本發明另一個實施例的部分電容陣列的俯視圖，其中本圖示的下部分為等效電路示意圖。
4．．．3T-MOM電容
40．．．半導體基底
42、44、46．．．垂直金屬板
42a、42b、42c、44a、44b、44c、46a、46b、46c．．．金屬條
43a、43b、45a、45b、47a、47b．．．通孔
48．．．金屬屏蔽層

Claims (18)

  1. 一種金屬-氧化物-金屬電容，包括：一第一垂直金屬板，連接一第一端；一第二垂直金屬板，與所述第一垂直金屬板緊密相鄰，且所述第二垂直金屬板連接一第二端；一第三垂直金屬板，與所述第一垂直金屬板緊密相鄰，且所述第三垂直金屬板置於所述第一垂直金屬板與所述第二垂直金屬板相對的一側，且所述第三垂直金屬板與一第三端連接；以及至少一個氧化層，置於所述第一垂直金屬板、所述第二垂直金屬板和所述第三垂直金屬板之間。
  2. 如申請專利範圍第1項所述之金屬-氧化物-金屬電容，其中所述第一端、所述第二端和所述第三端為一積體電路的三個不同端子。
  3. 如申請專利範圍第1項所述之金屬-氧化物-金屬電容，其中在所述第一垂直金屬板和所述第二垂直金屬板之間或者在所述第一垂直金屬板和所述第三垂直金屬板之間的一距離實質上為一最小設計規則。
  4. 如申請專利範圍第1項所述之金屬-氧化物-金屬電容，其中所述第一垂直金屬板、所述第二垂直金屬板和所述第三垂直金屬板中的每一個均由堆疊的金屬條組成。
  5. 如申請專利範圍第4項所述之金屬-氧化物-金屬電容，其中所述堆疊的金屬條藉由通孔連接。
  6. 如申請專利範圍第1項所述之金屬-氧化物-金屬電容，其中所述第二垂直金屬板實質上與所述第三垂直金屬板並列放置。
  7. 如申請專利範圍第1項所述之金屬-氧化物-金屬電容，其中所述第二垂直金屬板實質上與所述第三垂直金屬板以對角線錯位放置。
  8. 如申請專利範圍第1項所述之金屬-氧化物-金屬電容，其中所述第二垂直金屬板實質上與連接於所述第二端的一第四垂直金屬板並列放置，所述第四垂直金屬板實質上與位於所述第一垂直金屬板同一側的所述第三垂直金屬板對齊。
  9. 一種金屬-氧化物-金屬電容，包括：一第一垂直金屬板；一第二垂直金屬板，與所述第一垂直金屬板平行，其中，所述第一垂直金屬板和所述第二垂直金屬板均連接一第一端；一第一分段金屬板，位於所述第一垂直金屬板和所述第二垂直金屬板之間，且所述第一分段金屬板連接一第二端；以及一第二分段金屬板，實質上與位於所述第一垂直金屬板和所述第二垂直金屬板之間的所述第一分段金屬板對齊，且所述第二分段金屬板連接一第三端。
  10. 如申請專利範圍第9項所述之金屬-氧化物-金屬電容，其中所述第一分段金屬板藉由至少一個氧化層與所述第二分段金屬板電氣隔離。
  11. 如申請專利範圍第9項所述之金屬-氧化物-金屬電容，其中所述第一端、所述第二端和所述第三端為一積體電路的三個不同端子。
  12. 如申請專利範圍第9項所述之金屬-氧化物-金屬電容，進一步包括一第三垂直金屬板，所述第三垂直金屬板與所述第一垂直金屬板緊密相鄰，且與所述第一垂直金屬板平行，以及所述第三垂直金屬板連接一第四端。
  13. 一種電容，包括：多個第一級導電條，佈置於一第一平面，所述多個第一級導電條中的每一個均在一第一方向上相互平行延伸，其中所述多個第一級導電條包括與一第一端連接的一第一導電條、與一第二端連接的一第二導電條以及與一第三端連接的一第三導電條；以及多個第二級導電條，佈置在與所述第一平面不同的一第二平面中，所述多個第二級導電條中的每一個均在一第二方向上相互平行延伸，且所述第二方向與所述第一方向不平行，其中所述多個第二級導電條包括連接於所述第一端的一第四導電條、一第一分段導電條對和一第二分段導電條對，所述第一分段導電條對將所述第四導電條夾心於其中，所述第二分段導電條對將所述第四導電條夾心於其中，且所述第一分段導電條對與所述第二端連接，所述第二分段導電條對與所述第三端連接。
  14. 如申請專利範圍第13項所述之電容，其中一第一分段導電條和一第二分段導電條之間形成一不連續處。
  15. 如申請專利範圍第13項所述之電容，其中所述第一導電條通過一第一通孔與所述第四導電條電氣連接。
  16. 如申請專利範圍第13項所述之電容，其中所述第二導電條通過一第二通孔與所述第一分段導電條對電氣連接。
  17. 如申請專利範圍第13項所述之電容，其中所述第三導電條通過一第三通孔與所述第二分段導電條對電氣連接。
  18. 如申請專利範圍第13項所述之電容，所述第一端、所述第二端和所述第三端為一積體電路的三個不同端子。
TW098129002A 2009-06-03 2009-08-28 電容以及金屬－氧化物－金屬電容 TWI388051B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/477,139 US8014124B2 (en) 2009-06-03 2009-06-03 Three-terminal metal-oxide-metal capacitor

Publications (2)

Publication Number Publication Date
TW201044553A TW201044553A (en) 2010-12-16
TWI388051B true TWI388051B (zh) 2013-03-01

Family

ID=43263958

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098129002A TWI388051B (zh) 2009-06-03 2009-08-28 電容以及金屬－氧化物－金屬電容

Country Status (3)

Country Link
US (2) US8014124B2 (zh)
CN (2) CN101908563B (zh)
TW (1) TWI388051B (zh)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090160019A1 (en) * 2007-12-20 2009-06-25 Mediatek Inc. Semiconductor capacitor
US8014124B2 (en) * 2009-06-03 2011-09-06 Mediatek Inc. Three-terminal metal-oxide-metal capacitor
CN102576605B (zh) * 2009-11-17 2016-01-20 马维尔国际贸易有限公司 接地屏蔽电容器
US8963286B2 (en) 2011-05-09 2015-02-24 Marvell International Ltd. Finger metal oxide metal capacitor structures
US8970002B2 (en) * 2011-05-09 2015-03-03 Marvell World Trade Ltd. Metal oxide metal capacitor structures
US8916919B2 (en) 2011-06-23 2014-12-23 International Business Machines Corporation Interdigitated vertical native capacitor
US9293521B2 (en) 2012-03-02 2016-03-22 Taiwan Semiconductor Manufacturing Co., Ltd. Concentric capacitor structure
US8860114B2 (en) * 2012-03-02 2014-10-14 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for a fishbone differential capacitor
US20130320494A1 (en) * 2012-06-01 2013-12-05 Qualcomm Incorporated Metal finger capacitors with hybrid metal finger orientations in stack with unidirectional metal layers
US9177909B2 (en) 2013-08-14 2015-11-03 United Microelectronics Corp. Semiconductor capacitor
US9520358B2 (en) 2014-10-30 2016-12-13 Qualcomm Incorporated Via structure for optimizing signal porosity
US20160343796A1 (en) * 2015-05-22 2016-11-24 Mediatek Inc. Capacitor structure and method for forming the same
WO2018068181A1 (zh) 2016-10-10 2018-04-19 华为技术有限公司 电容单元、集成电容和谐振单元
MX2019006368A (es) * 2016-12-02 2019-08-21 Carver Scient Inc Dispositivo de memoria y dispositivo de almacenamiento de energia capacitiva.
CN108172565B (zh) * 2017-12-27 2020-12-11 上海艾为电子技术股份有限公司 一种mom电容及集成电路
US10615113B2 (en) 2018-06-13 2020-04-07 Qualcomm Incorporated Rotated metal-oxide-metal (RTMOM) capacitor
US10658286B2 (en) * 2018-10-08 2020-05-19 Nuvoton Technology Corporation Metal-oxide-metal capacitor with embedded routing
TWI675478B (zh) 2018-10-30 2019-10-21 力晶積成電子製造股份有限公司 金屬-氧化物-金屬電容結構
EP3742482B1 (en) 2019-05-24 2023-02-22 Socionext Inc. Integrated-circuit devices and circuitry comprising the same
US10867904B1 (en) * 2019-06-14 2020-12-15 Taiwan Semiconductor Manufacturing Company Ltd. Integrated circuit structure of capacitive device
CN114175292A (zh) * 2019-06-28 2022-03-11 可尔Hw半导体公司 电容器结构和芯片天线
CN115377092B (zh) * 2021-05-19 2026-01-23 瑞昱半导体股份有限公司 能够朝向布局边缘形成寄生电容的半导体电容阵列布局
US20230187477A1 (en) * 2021-12-12 2023-06-15 Intel Corporation Nanoribbon-based capacitors
EP4231530A1 (en) 2022-02-16 2023-08-23 Daegu Gyeongbuk Institute of Science and Technology Input impedance boosting apparatus robust against parasitic components
CN116609577A (zh) * 2022-02-16 2023-08-18 大邱庆北科学技术院 对寄生成分具有鲁棒性的输入阻抗提升装置
CN116682809A (zh) * 2023-07-19 2023-09-01 矽力杰半导体技术(杭州)有限公司 一种电容器
CN117613038A (zh) * 2023-11-21 2024-02-27 珠海市杰理科技股份有限公司 一种用于集成电路的mom电容器拓扑结构

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5208725A (en) * 1992-08-19 1993-05-04 Akcasu Osman E High capacitance structure in a semiconductor device
JPH08107041A (ja) 1994-08-09 1996-04-23 Matsushita Electric Ind Co Ltd ３端子コンデンサー
US5978206A (en) * 1997-09-30 1999-11-02 Hewlett-Packard Company Stacked-fringe integrated circuit capacitors
EP1043740B1 (en) * 1999-04-09 2006-08-23 STMicroelectronics N.V. Layered capacitor device
US6297524B1 (en) * 2000-04-04 2001-10-02 Philips Electronics North America Corporation Multilayer capacitor structure having an array of concentric ring-shaped plates for deep sub-micron CMOS
US6822312B2 (en) * 2000-04-07 2004-11-23 Koninklijke Philips Electronics N.V. Interdigitated multilayer capacitor structure for deep sub-micron CMOS
TW548779B (en) 2002-08-09 2003-08-21 Acer Labs Inc Integrated capacitor and method of making same
JP2007013211A (ja) 2003-01-16 2007-01-18 Nec Electronics Corp 半導体装置
TWI239631B (en) 2004-04-26 2005-09-11 United Microelectronics Corp Vertical integrated capacitor
US7022581B2 (en) * 2004-07-08 2006-04-04 Agere Systems Inc. Interdigitaded capacitors
US7154734B2 (en) * 2004-09-20 2006-12-26 Lsi Logic Corporation Fully shielded capacitor cell structure
US7485912B2 (en) * 2006-03-28 2009-02-03 Taiwan Semiconductor Manufacturing Company, Ltd. Flexible metal-oxide-metal capacitor design
US7518850B2 (en) * 2006-05-18 2009-04-14 International Business Machines Corporation High yield, high density on-chip capacitor design
TW200807729A (en) 2006-06-02 2008-02-01 Kenet Inc Improved metal-insulator-metal capacitors
CN100490146C (zh) * 2006-07-20 2009-05-20 联华电子股份有限公司 电容器组的结构以及降低电容器之间的电容变异量的方法
US8014124B2 (en) * 2009-06-03 2011-09-06 Mediatek Inc. Three-terminal metal-oxide-metal capacitor

Also Published As

Publication number Publication date
US8014124B2 (en) 2011-09-06
US8503159B2 (en) 2013-08-06
CN102543949B (zh) 2014-11-19
US20110278699A1 (en) 2011-11-17
US20100309605A1 (en) 2010-12-09
TW201044553A (en) 2010-12-16
CN101908563B (zh) 2012-05-02
CN101908563A (zh) 2010-12-08
CN102543949A (zh) 2012-07-04

Similar Documents

Publication Publication Date Title
TWI388051B (zh) 電容以及金屬－氧化物－金屬電容
US8207569B2 (en) Intertwined finger capacitors
US7274085B1 (en) Capacitor structure
TWI412112B (zh) 對稱金屬-絕緣層-金屬電容器之設計
KR101268641B1 (ko) 교번 층의 세그먼트를 구비하는 집적 커패시터
US20050161725A1 (en) Semiconductor component comprising an integrated latticed capacitance structure
JP2004266009A (ja) 半導体装置およびその製造方法
CN101390211B (zh) 三维集成电容结构
EP2351078B1 (en) Shielding for integrated capacitors
CA2550882A1 (en) Capacitor
US7061746B2 (en) Semiconductor component with integrated capacitance structure having a plurality of metallization planes
CN100524556C (zh) 薄膜电容器、薄膜电容器阵列及电子部件
CN101419969A (zh) 金属-氧化物-金属电容结构
KR100641536B1 (ko) 높은 정전용량을 갖는 금속-절연체-금속 커패시터의 제조방법
CN101305449B (zh) 电容器结构及其制造方法
JP4535817B2 (ja) 薄膜コンデンサ、薄膜コンデンサアレイおよび電子部品
JP2005072233A (ja) 半導体装置
CN112635434B (zh) 半导体器件结构及其制备方法
KR101159112B1 (ko) 가변 용량 캐패시터 및 그 제조방법
CN118678877A (zh) 电容器结构、电容器阵列及电源
KR20070052484A (ko) 엠아이엠 캐패시터 및 그 형성방법
WO2003103029A1 (en) A capacitor device formed on a substrate, integrated circuit com prising such a device and method for manufacturing a capacitor device

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees