TWI412112B - 對稱金屬-絕緣層-金屬電容器之設計 - Google Patents

Description

對稱金屬－絕緣層－金屬電容器之設計

本發明一般係關於電容器。更特別是，關於具有對稱極性之電容器結構的方法及系統。

晶片上電容器係於矽半導體上製造的積體電路之關鍵元件。這些電容器用於各種目的：說明範例包含旁路及電容性匹配與耦合及去耦合。矽半導體晶片上之電容器結構的設計及實施，可依據一或更多對稱結構性目標電路品質及低寄生電阻效能特性。

更特別的是電容器結構可分類形成於兩個部份之其一：(生產線)前段製程(FEOL)及後段製程(BEOL)。於積體電路生產線，前段製程習知上視為較早的處理階段，其直接修改半導體基板或直接的接觸到它，例如摻雜質擴散及佈植、閘極薄膜濺鍍、氧化，及關於這些的圖案化步驟。相對地，後段製程為內連線及介層(平面內連線間的垂直互連)金屬化(PVD)，及相關的非導電性沉積及成長(例如聚合物、玻璃、氧化物、氮化物，及氮氧化物)以供電性隔離、介電質(電容)、擴散阻障層，及機械鈍化(特別是藉電子遷移及應力遷移來避免內連線失效)。前段製程及後段製程係用於移轉概念，以參照一IC製造所對應之階段的層級。後段製程係為金屬層(即介於四與十之間)及相關的絕緣層，而前段製程係在其之下的所有層(大部分是電晶體)。

於前段製程，習知是使用金屬氧化物矽電容器(或MOSCAP)，作為形成在晶片基板上之半導體晶片電容器元件。然而，金屬氧化物矽電容之電容器一般需要在積體電路(IC)上佔很大的晶片佔用面積。因此，一般設計需求上需要很大的半導體晶片佔用面積，或關於其電路電容特性之MOSCAP電容器結構之區域較高，造成很高的製造成本，並減少其他電路結構可使用的半導體晶片面積。此外，於半導體電路閒置時之漏電流可造成功率消耗增加。所以矽半導體晶片電容器結構通常需要大的MOSCAP電容器結構，以避免漏電流問題。

因為積體電路之生產成本一般正比於所需的實際區域，因此藉著減少MOSCAP電容結構佔用面積，以減少積體電路晶片成本。因此，減少前段製程MOSCAP佔用面積的一個可能技術係在後段製程形成額外的電容器結構，且與前段製程金屬氧化物矽電容溝通，較佳的是增加總前段製程/後段製程電容器結構之電容，而導致相對較小的前段製程金屬氧化物矽電容佔用面積。

在後段製程中常用的兩種電容器為相對於矽基板114之金屬－絕緣層－金屬電容器(MIMCAP)100(例示於圖1中)，以及垂直原生電容器(VNCAP)200(例示於圖2)。(為了簡明，忽略前段製程結構。)金屬－絕緣層－金屬電容器100包含第一板110與第二板112，每一個分別具有一連接器或埠116、118，以及位於板110、112間的一介電材料120，以完成電容結構。垂直原生電容器200亦包含第一板210與第二板212，每一個分別具有連接器或埠216、218，以及位於板210、212間的一介電材料220，以完成電容結構。重要的是基板佔用面積130上的金屬－絕緣層－金屬電容器100板110、112之橫向配置，造成各板110、112之非對稱性寄生電容，而一般平行的垂直原生電容器200板210、212之垂直配置，分別平行投射板佔用面積230、232，造成對稱的寄生板210、212電容特性。

金屬－絕緣層－金屬電容器100及垂直原生電容器200各提供不同的電路行為，且於一些後段製程應用中，結合一或更多金屬－絕緣層－金屬電容器100與一或更多垂直原生電容器200可為較佳。然而，金屬－絕緣層－金屬電容器100板110、112之非對稱寄生電容產生埠端點116、118極性。在一觀點中，一電路使用埠116當作輸入埠以及埠118當作一輸出埠，將引起不同的等效電路行為。在另一觀點中，極性差異可視金屬－絕緣層－金屬電容器100為單向裝置。且不正確地使用極性會造成電路效能衰減。考慮這些極性議題造成電路設計不充分，因為必須延長額外的設計時間以區別輸入與輸出間之極性。

在許多的例子中，在單一晶片結構需要多個金屬－絕緣層－金屬電容器之電容器，其中每一電容器具有相同的本質電容值。組態上，其中電容器靠近基板，底板間靠近基板之可變的外質電容在電路設計中不能好好地控制，因為外質電容值不能精準地預測。因此，於習知技藝實作中，其中所有靠近基板之板係連接在一起，且所有離基板最遠的板連接在一起，在個別等效電容器中有效地產生分散電容值。

整合金屬－絕緣層－金屬電容器100與垂直原生電容器200之高密度晶片上後段製程電容器結構產生其他問題，因為垂直原生電容器200與金屬－絕緣層－金屬電容器100元件間之平行連接必須提供來考慮埠端點116、118之分散極性，且形成這樣平行連接表示得到在組合複合的金屬－絕緣層－金屬電容器100/垂直原生電容器200前段製程結構之結構上的限制，其抑制晶片區域的效益。這亦表示提供由多垂直原生電容器與金屬－絕緣層－金屬電容器產生的對稱後段製程電容器結構之其他困難度。

所需要的是一種系統與方法，使得能在後段製程中有效的整合橫向金屬－絕緣層－金屬電容器。因此，需要發展一種技術，在基板上提供複數個MIMCAP電容器，且每一個電容器相對於基板對稱。

在一方面，提供一種設置在半導體晶片上之電容電路裝置及其製造方法，包含：至少兩電容器，設置靠近一基板，其中每一個電容器具有橫向的底導電板，設置足夠靠近基板，使外質電容大於頂板外質電容。底板之一半與頂板之一半連接至第一埠，且頂板之剩餘的一半與底板連接至一第二埠，第一與第二埠具有來自底板之大約相等的外質電容。

在另一方面，至少兩電容器係金屬－絕緣層－金屬電容器且電容電路裝置係位於在後段製程半導體電容器電路中。

在另一方面，基板更包含一前段製程電容器，界定一基板佔用面積，且至少兩電容器係電性連接至前段製程電容器並位於基板上且在前段製程電容器佔用面積內。

另一方面，至少兩電容器係至少四個電容器。進一步於另一方面，至少四個電容器排列成平行於基板之矩形陣列。

另一方面，垂直原生電容器係電性連接至少兩電容器，並位於基板上且在前段製程電容器佔用面積內。

另一方面，第一及第二板由相同材料製成。進一步於另一方面，該些板為金屬或多晶矽，及/或介電材料具有一磁導率約大於4(er>4)。

圖3說明於本發明之一例示之單一非對稱後段製程金屬－絕緣層－金屬電容器300，其具有頂板310及底板320，相對於一基板314作橫向陣列排列，並分別具有連接器或埠316、318。板310、320間配置一介電材料315以完成相對於前段製程基板314橫向板配置的電容結構。(為了簡明，忽略其他前段製程結構。)

基板314習慣上由矽所形成，其為介電性。較佳的是介電材料315具有一磁導率(permeability)約大於4(er>4)。可知板310、320可由相同材料形成，例如多晶矽或銅或其他導電材料，或取決於需求及製程習知上可用作電容器之不同材料。

兩導電板310、320設置足夠靠近基板314，使具有一外質或寄生電容，圖式分別表示為外質電容324、322。界定在底板佔用面積340內之底板320與基板314間的外質電容值322大於界定在頂板佔用面積350內之板310與基板314間的外質電容值324，如上述，這差異造成不同埠316、318極性。

現在參考圖4，一對金屬-絕緣層-金屬電容器408、409顯示於習知平行電路結構400於兩個埠之間，其中埠1 410分別於連接器402、403連接至底板432、434，且埠2 420分別於連接器405、406連接至頂板442、444。分別從寄生外質電容器452、454之底板432、434，其具有一前段製程基板設置其下(為了簡便說明未顯示於圖4中，但如上述圖1及3所示)。如圖4(b)之圖式表示所示，平行電路結構400係非對稱的，因為寄生外質電容器452、454係連接至埠1410，且無寄生外質電容器連接至埠2 420。

一方面，對稱多MIMCAP電容器設計可減少個別非對稱金屬-絕緣層-金屬電容器於橫向頂與底板間相對於前段製程晶片基板之外質/寄生電容差異。例如，圖5說明一對金屬-絕緣層-金屬電容器408、409，其係於新式交錯耦合平行電路結構500並於兩個埠端點之間，其中埠1410於連接器512連接至金屬－絕緣層－金屬電容器408底板432，且於連接器513連接至金屬－絕緣層－金屬電容器409頂板444，以及埠2 420於連接器515連接至金屬－絕緣層－金屬電容器408頂板442，且於連接器516連接至金屬－絕緣層－金屬電容器409底板434。再次，底板432、434分別形成等效寄生外質電容器452、454，其具有前段製程基板位於其下(為了簡便說明未顯示，但如上述圖1、3及4所示)。如圖5(b)之圖式表示所示，交錯耦合平行電路結構500係對稱的，因為寄生外質電容器452係連接至埠1 410，且寄生外質電容器454係連接至埠2 420。

另一方面，多於兩個金屬－絕緣層－金屬電容器可陣列配置於一交錯耦合平行電路結構中，以提供對稱後段製程金屬－絕緣層－金屬結構。重要的是產生於基板附近之寄生外質電容器係均衡地存在於兩個電路埠之間，以避免埠極性。例如，圖6說明另一習知多電容器金屬－絕緣層－金屬結構600，其中四個金屬－絕緣層－金屬電容器624陣列排列於平行電路結構中及第一埠630與第二埠632間，其中所有頂板610藉由連接器630連接在一起，且所有更接近晶片基板614之底板612藉連接器632連接在一起。(應了解基板614可為一連續基板元件，但為了說明簡便基板係顯示成不連續矩形區域614。)因此，對每一金屬－絕緣層－金屬電容器624之外質電容以及對產生於端點630與632間之極性未提供改變。

於另一方面，圖7描繪根據本發明，對於基板614具有四個金屬－絕緣層－金屬電容器624之一選替的電路結構的示意透視。更特別是，頂板之一半610藉由第一埠連接器736連接至底板之一半612，且頂板之剩下的一半610藉由第二埠連接器738連接至底板之剩下的一半612。這造成相對於基板614為對稱電容器電路700設計，藉由此寄生電容係均衡地存在於每個第一埠736與第二埠738，如上圖5之討論。因此，本發明能具多金屬－絕緣層－金屬電容器624之混合對稱後段製程電路700，其於一相似的佔用面積下，超越單一非對稱金屬－絕緣層－金屬電容器後段製程電路(如圖3之金屬－絕緣層－金屬電容器300)，而能提供更好的Q因素效能表現。

另一方面，本發明亦能應用在整合其他種類之電容器的多金屬－絕緣層－金屬電容器結構上。例如，希望整合垂直原生電容器於後段製程晶片應用。圖8提供一垂直原生電容器800的透視圖，說明一些後段製程電容器應用所需的平行金屬板及混合電容結構。垂直原生電容器800係藉由三組漸大的金屬層界定。四金屬層(M1到M4)之一第一底群組860係各由絕緣體(或介電質)材料層(V1到V3)隔開，一般第一金屬層M1電路連接前段製程電路結構，其例示地包含金屬氧化物矽電容器結構(未顯示)。更大的金屬層862(M5及M6，各為第五及第六金屬層)之一第二中群組係設置在第一群組層860上，並藉由介電材料層V4彼此隔開。最後，金屬層(M7及M8，各為第七及第八金屬層)之一第三最大頂群組864係設置於第二金屬層群組862上，並藉由介電材料層V7隔開彼此。

另一方面，三個垂直原生電容器金屬層860、862及864更各包含平行的〝－〞標記與〝＋〞標記金屬板。更特別是，垂直原生電容器第一階層860金屬層M1到M4中每一個更包含複數個〝＋〞標記金屬板820與複數個〝－〞標記金屬板822形成一交替的水平平行關係。垂直原生電容器第二中階層862金屬層M5及M6中每一個更包含複數個〝＋〞標記金屬板830與複數個〝－〞標記金屬板832形成一交替的水平平行關係。並且，垂直原生電容器第三頂階層864金屬層M7及M8中每一個更包含複數個〝＋〞標記金屬板840與複數個〝－〞標記金屬板842形成一交替的水平平行關係。

於後段製程應用中垂直原生電容器在更小的佔用面積下可比其他電容器結構提供更優的電容性。另一方面，三個不同大小之垂直原生電容器800底860、中862，及頂864金屬層，每一界定電容器區域分別具有不連續的電容Q1(C1)、Q2(C2)及Q3(C3)。因此，垂直原生電容器800藉由致能多個不連續Q元件於一小佔用面積內，亦於整體前段製程/後段製程電路結構中增進Q因素性能，以提供額外的優勢於後段製程應用，其係熟習此技藝人士顯而易見的。

因此，於本發明之另一方面，圖9描繪根據本發明一對稱多電容器後段製程電路結構900之示意圖。更特別是，第一及第二金屬－絕緣層－金屬電容器920、924係以交錯耦合平行電路方式連接圖8之垂直原生電容器800。(為了簡明，垂直原生電容器800中金屬層862在圖9之圖式中被忽略。)因此，埠1端點901與第一金屬－絕緣層－金屬電容器920頂板902電路連接909，與第二金屬－絕緣層－金屬電容器924底板904電路連接922，並透過端點801(參考上述圖8)與具有正〝＋〞之垂直原生電容器800電容器板電路連接922。埠2端點902與第二金屬－絕緣層－金屬電容器924頂板903電路連接907，與第一金屬－絕緣層－金屬電容器920底板901電路連接920，並透過端點802與具有負〝－〞之垂直原生電容器800電容器板電路連接920。

雖然現在的垂直原生電容器例子在指定電容器群組內描述為特定數目的金屬層及整體金屬層，但是可知本發明於此之敘述並不限於特定例示的實施例。於此教示下，可以輕易推及可實施更多或更少金屬層於垂直原生電容器內，且熟習此技藝人士可輕易形成具不同金屬層數目及組合之替代的實施例。

另一方面，本發明亦可實施其他多金屬－絕緣層－金屬電容器結構。圖10描繪一習知矩形陣列多電容器金屬－絕緣層－金屬結構1000之一示意圖，其中四個金屬－絕緣層－金屬電容器1030，其具有頂板1010、底板1012及位於其間的介電層1020，係於第一埠1002及第二埠1004間陣列排列成一平行電路結構。這種陣列可提供的優點包含提供增進的Q因素值，相對其他單一金屬－絕緣層－金屬電容器或多金屬－絕緣層－金屬電容器陣列於後段製程應用。

然而，如上述，四個金屬－絕緣層－金屬電容器1030中每一個於它們的底板1012，相對基板1014，比它們的頂板1010具有更大的寄生電容。於這習知的電路結構，所有頂板1010係連接至第一埠1002且所有更接近晶片結構1014的底板1012係連接至第二埠1004。(再次，基板1014可為一連續基板元件，但為了說明簡便基板係顯示成不連續矩形區域1014。)因此，未提供對各金屬－絕緣層－金屬電容器1030之外質電容器及產生於端點1002與1004間之極性的改變，如上所述。修正極性，或電路設計時考慮極性，在未顯示埠1002、1004間之極性的結構上造成許多缺點。

因此，另一方面，圖11係根據本發明提供對稱矩形陣列多電容器金屬－絕緣層－金屬結構1100之上視圖。四個金屬－絕緣層－金屬電容器1030於第一埠1136與第二埠1138間陣列排列成一平行電路結構。其中相鄰的金屬－絕緣層－金屬電容器1030之頂板1010之一半藉連接器1110及埠電路繞線1112連接至一半之底板1012，且相鄰的金屬－絕緣層－金屬電容器1030之頂板1010之剩下的一半藉連接器1110及埠電路繞線1112連接至底板1012之剩下的一半。這造成相對基板1014之對稱電容器電路1100設計，藉此寄生電容係均衡地存在於每一第一埠1136及第二埠1138，如上述。

雖然於此已描述本發明較佳的實施例，但是可進行設計上各種改變，且這種改變對於熟習電容器技藝人士及其他領域技藝人士而言是顯而易見的。例如，可知本發明未限於特定數目及配置之金屬－絕緣層－金屬電容器及垂直原生電容器，且本發明可操作成包含多於四個金屬－絕緣層－金屬電容器之電路結構。

300．．．金屬－絕緣層－金屬電容器

310,610．．．頂板

314．．．基板

315．．．介電材料

316,318．．．埠

320,620．．．底板

322,324．．．外質電容

340．．．底板表面積

350．．．頂板表面積

400．．．平行電路結構

402,403,512,513,515,516．．．連接器

408,409,624,1030．．．金屬－絕緣層－金屬電容器

410,901．．．埠1

420,902．．．埠2

432,434．．．底板

442,444．．．頂板

452,454．．．寄生外質電容器

500．．．交錯耦合平行電路結構

600．．．多電容器金屬－絕緣層－金屬結構

614．．．基板

630．．．第一埠

632．．．第二埠

700．．．混合對稱後段製程電路

736．．．第一埠連接器

738．．．第二埠連接器

800．．．垂直原生電容器

820,830,840．．．〝＋〞標記金屬板

822,832,842．．．〝－〞標記金屬板

860．．．第一底群組

862．．．第二中群組

864．．．第三頂群組

900．．．對稱多電容器後段製程電路結構

902,1010．．．頂板

904,1012．．．底板

907,909,920,922．．．電路連接

920,924．．．金屬－絕緣層－金屬電容器

1000．．．矩形陣列多電容器金屬－絕緣層－金屬結構

1002,1132．．．第一埠

1004,1138．．．第二埠

1014．．．基板

1020．．．介電層

1100．．．對稱矩形陣列多電容器金屬－絕緣層－金屬結構

M1－M8．．．金屬層

V1－V7．．．介電材料層

圖1及圖2係設置電容器於基板上之兩種技術之透視示意圖；圖3描繪關於基板之金屬－絕緣層－金屬電容器之透視示意圖；圖4A及4B描繪關於基板之兩個金屬－絕緣層－金屬電容器於習知技藝上之連接之透視示意圖；圖5A至5B描繪根據本發明關於基板之兩個金屬－絕緣層－金屬電容器之連接之透視示意圖；圖6描繪關於基板之四個金屬－絕緣層－金屬電容器於習知技藝上之連接之透視示意圖；圖7描繪根據本發明關於基板之四個金屬－絕緣層－金屬電容器之連接之透視示意圖；圖8描繪垂直原生電容器元件的透視圖。

圖9描繪根據本發明兩個金屬－絕緣層－金屬電容器連接至垂直原生電容器的透視示意圖；圖10描繪關於基板之四個金屬－絕緣層－金屬電容器於習知技藝上之連接之透視示意圖；以及圖11描繪根據本發明關於基板之對稱電容器結構之上視平面圖。

408、409．．．金屬－絕緣層－金屬電容器

410．．．埠1

420．．．埠2

432、434、442、444．．．底板

454、452．．．寄生外質電容器

512、513、515、516．．．連接器

Claims (17)

1. 一種設置在一半導體晶片上之電容電路裝置，包含：一晶片基板；至少兩電容器設置靠近該晶片基板；其中每一個電容器具有藉一介電材料相隔之第一及第二導電板；其中每一個第二導電板係設置平坦而足夠靠近該晶片基板，使得與該晶片基板之一第二板外質電容大於每一個第一導電板之一外質電容；該第一板之一半與該第二板之一半藉由一第一埠電路連接至一第一埠，其中該第一埠具有來自該第二板之該一半之一第一埠混合外質電容；以及該第一板之剩餘的一半與該第二板之剩餘的一半藉由一第二埠電路連接至一第二埠，其中該第二埠具有來自該第二板之該剩餘的一半之一第二埠混合外質電容，該第二埠混合外質電容等於該第一埠混合外質電容；其中該基板更包含具有第一及第二端點之一前段製程電容器，該前段製程電容器界定一基板佔用面積；其中該第一埠電性連接至該前段製程電容器結構第一端點且該第二埠電性連接至該前段製程電容器結構第二端點；以及 其中該至少兩電容器位於該前段製程電容器佔用面積內之該基板上。
2. 如申請專利範圍第1項所述之電容電路裝置，其中該至少兩電容器係金屬-絕緣層-金屬電容器，且該電容電路裝置係位於一後段製程半導體電容器電路。
3. 如申請專利範圍第1項所述之裝置，其中該至少兩電容器係至少四個電容器。
4. 如申請專利範圍第3項所述之裝置，其中該至少四個電容器排列為平行於該基板之一矩形陣列。
5. 如申請專利範圍第1項所述之裝置，更包含一垂直原生電容器，位於該晶片基板上且在該前段製程電容器佔用面積內，並具有第一及第二端點，且其中該第一埠電性連接至該垂直原生電容器第一端點，且該第二埠電性連接至該垂直原生電容器第二端點。
6. 如申請專利範圍第1項所述之裝置，其中每個該第一及第二板係由相同材料所製成。
7. 如申請專利範圍第6項所述之裝置，其中該些板為金屬或多晶矽。
8. 如申請專利範圍第6項所述之裝置，其中該介電材料具有一磁導率約大於4(er>4)。
9. 一種形成一半導體晶片電容電路之方法，包含以下步驟：形成一前段製程基板結構；設置至少兩電容器靠近該基板，其中每一個電容器具有藉由一介電材料相隔之第一及第二導電板，且其中每一個第二導電板係設置平坦而足夠靠近該基板，使與該基板之一第二板外質電容大於每一個第一導電板之一外質電容；藉由一第一埠電路，連接該第一板之一半與該第二板之一半至一第一埠，其中該第一埠具有來自該第二板之該一半之一第一埠混合外質電容；藉由一第二埠電路，連接該第一板之剩餘的一半與該第二板之剩餘的一半至一第二埠，其中該第二埠具有來自該第二板之該剩餘的一半之一第二埠混合外質電容，該第二埠混合外質電容等於該第一埠混合外質電容；提供具有第一及第二端點之一前段製程電容器於該基板中； 該前段製程電容器界定一基板佔用面積；電性連接該第一埠至該前段製程電容器結構第一端點；電性連接該第二埠至該前段製程電容器結構第二端點；以及配置該至少兩電容器於該前段製程電容器佔用面積內之該基板上。
10. 如申請專利範圍第9項所述之方法，其中該至少兩電容器係金屬-絕緣層-金屬電容器，更包含設置該至少兩電容於一後段製程半導體電容器電路之步驟。
11. 如申請專利範圍第9項所述之方法，其中該至少兩電容器係至少四個電容器。
12. 如申請專利範圍第11項所述之方法，更包含配置該至少四個電容器於平行該基板之一矩形陣列之步驟。
13. 如申請專利範圍第9項所述之方法，更包含以下步驟：配置一垂直原生電容器於該基板上並在該前段製程電容器佔用面積內，該垂直原生電容器具有 第一及第二端點；電性連接該第一埠至該垂直原生電容器第一端點；以及電性連接該第二埠至該垂直原生電容器第二端點。
14. 如申請專利範圍第9項所述之方法，其中每個該第一及第二板由相同材料所製成。
15. 如申請專利範圍第14項所述之方法，其中該些板為金屬或多晶矽。
16. 如申請專利範圍第14項所述之方法，其中該介電材料具有一磁導率約大於4(er>4)。
17. 一種半導體電路結構，包含：一晶片基板，包含具有第一及第二端點之一前段製程金屬氧化物矽電容器，該前段製程金屬氧化物矽電容器界定一基板佔用面積；至少兩後段製程金屬-絕緣層-金屬電容器，電性連接至該前段製程電容器結構，並設置靠近該基板，並於該前段製程電容器佔用面積上，其中該金屬-絕緣層-金屬底導電板係設置平坦而足夠靠近該基板，使得與該基板之一底板外質電容大於金屬 -絕緣層-金屬頂導電板外質電容；該頂板之一半與該底板之一半係藉由一第一埠電路連接至一第一埠，其中該第一埠具有來自該底板之該一半之一第一埠混合外質電容；以及該頂板之剩餘的一半與該底板之剩餘的一半藉由一第二埠電路連接至一第二埠，其中該第二埠具有來自該底板之該剩餘的一半之一第二埠混合外質電容，該第二埠混合外質電容等於該第一埠混合外質電容。