[go: up one dir, main page]

TWI381451B - 多晶矽層製造方法、以此製得之ｔｆｔ、ｔｆｔ製造方法及具此之有機發光二極體顯示裝置 - Google Patents

多晶矽層製造方法、以此製得之ｔｆｔ、ｔｆｔ製造方法及具此之有機發光二極體顯示裝置 Download PDF

Info

Publication number
TWI381451B
TWI381451B TW097117909A TW97117909A TWI381451B TW I381451 B TWI381451 B TW I381451B TW 097117909 A TW097117909 A TW 097117909A TW 97117909 A TW97117909 A TW 97117909A TW I381451 B TWI381451 B TW I381451B
Authority
TW
Taiwan
Prior art keywords
metal
layer
layer pattern
region
pattern
Prior art date
Application number
TW097117909A
Other languages
English (en)
Other versions
TW200905751A (en
Inventor
朴炳建
徐晉旭
梁泰勳
李吉遠
李基龍
Original Assignee
三星顯示器有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三星顯示器有限公司 filed Critical 三星顯示器有限公司
Publication of TW200905751A publication Critical patent/TW200905751A/zh
Application granted granted Critical
Publication of TWI381451B publication Critical patent/TWI381451B/zh

Links

Classifications

    • H10P36/03—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
    • H10D30/0314—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral top-gate TFTs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
    • H10D30/0316—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral bottom-gate TFTs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6713—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0221—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies
    • H10D86/0223—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies comprising crystallisation of amorphous, microcrystalline or polycrystalline semiconductor materials
    • H10D86/0225—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies comprising crystallisation of amorphous, microcrystalline or polycrystalline semiconductor materials using crystallisation-promoting species, e.g. using a Ni catalyst
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10P36/07—
    • H10P14/3238—
    • H10P14/3411—
    • H10P14/3806—

Landscapes

  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Description

多晶矽層製造方法、以此製得之TFT、TFT製造方法及具此之有機發光二極體顯示裝置
本發明特徵係有關多晶矽層製造方法，以此製得之TFT(薄膜電晶體)，TFT製造方法及具此之有機發光二極體(OLED)顯示裝置。更特別地，本發明特徵係有關使用結晶化誘導金屬製造多晶矽層的方法，其中該方法藉由形成及退火一金屬層或一矽層，移除存在於將成為一通道之多晶矽層區域中的該結晶化誘導金屬。本發明特徵進一步有關具有使用該方法形成之多晶矽層製造之一半導體層的一TFT以顯著降低洩漏電流，該TFT製造方法，及具此之有機發光二極體顯示裝置。
通常，因為多晶矽層具有高場效移動性且可被施加於高速電路及構成互補金屬氧化物半導體(CMOS)電路，所以其已被廣泛當作TFT的半導體層。使用多晶矽層的TFT通常被當作主動矩陣液晶顯示器(AMLCD)裝置的主動元件及有機發光二極體的切換及驅動元件。
將非晶矽層結晶化為多晶矽層的方法，係包括固態結晶化(SPC)，準分子雷射結晶化(ELC)，金屬誘導結晶化(MIC)及金屬誘導側向結晶化(MILC)。固態結晶化係為以當作使用TFT之顯示器裝置基板的玻璃轉換溫度或更低的溫度，退火非晶矽層幾至幾十小時的方法。準分子雷射結晶化係為藉由準分子雷射對非晶矽層輻射及非常短時間局部加熱該非晶矽層至一高溫來結晶化非晶矽層的方法。金屬誘導結晶化係為藉由將該非晶矽層與如鎳 (Ni)，鈀(Pd)，金(Au)及鋁(Al)之金屬接觸，或將該金屬植入該非晶矽層，使用從非晶矽至多矽的相移誘導。金屬誘導側向結晶化係為藉由金屬與矽反應形成之矽化物側向擴散誘導連續結晶化非晶矽層的方法。
然而，固態結晶化具有因退火使用長處理時間及高溫所致的長處理時間及基板變形風險的缺點。準分子雷射結晶化具有需要昂貴雷射設備，及因創造多晶表面上所產生的突出物，使半導體層及閘極絕緣層之間介面特性不良的缺點。金屬誘導結晶化及金屬誘導側向結晶化具有該結晶化多晶矽層上殘留大量結晶化誘導金屬，增加TFT之半導體層洩漏電流的缺點。
最近，使用金屬結晶化非晶矽層的方法，已被廣泛研究發展於較固態結晶化為短時間及較低溫度結晶化該非晶矽層的方法。該結晶化方法係使用包括上述金屬誘導結晶化及金屬誘導側向結晶化的金屬，及以下討論的超級顆粒矽(SGS)。然而，使用誘導結晶化金屬的結晶化方法，係具有TFT特性可能因該誘導結晶化金屬的污染而損壞的問題。
因此，使用誘導結晶化金屬結晶化該非晶矽層之後，可執行除氣處理移除該誘導結晶化金屬。該除氣處理係大致使用如磷或惰性氣體之雜質，或藉由形成非晶矽層於多晶矽層上的方法來執行。然而，甚至藉由這些方法可能無法有效從該多晶矽層移除該誘導結晶化金屬，且高洩漏電流仍然是個問題。
本發明特徵提供藉由移除將成為通道之多晶矽層區域中殘留的誘導結晶化金屬製造使用該誘導結晶化金屬結晶化之該多晶矽層的方法，具有該方法所形成具有該多晶矽層形成之半導體層以明顯降低洩漏電流的TFT，TFT製造方法，及具此之有機發光二極體顯示裝置。
依據本發明實施例，一種從金屬誘導結晶化技術，金屬誘導側向結晶化技術或超級顆粒矽技術形成之多晶矽層第一預定區域移除誘導結晶化金屬的方法，係包括提供金屬層圖案或金屬矽化物層圖案與該多晶矽層第二預定區域中的該多晶矽層接觸；及退火將存在於該第一預定區域中之該誘導結晶化金屬除氣至第二預定區域。
依據本發明另一實施例，多晶矽層製造方法係包括形成一非晶矽層於一基板上；使用誘導結晶化金屬將該非晶矽層結晶化至一多晶矽層中；形成一金屬層圖案或金屬矽化物層圖案，與對應除了該多晶矽層中之一通道區域的一區域之該多晶矽層的上或下區域接觸；及退火該基板，將存在於該多晶矽層中之該通道區域中的該誘導結晶化金屬，除氣至對應該金屬層圖案或金屬矽化物層圖案之該多晶矽層中的一區域。
依據本發明另一實施例，TFT包括一基板；配置於該基板上且包括一通道區域，源極及汲極區域的一半導體層；配置於對應除了該通道區域之外之一區域的該半導體層上或下的一金屬層圖案或金屬矽化物層圖案；配置對應該半導體層之該通道區域的一閘極；插入於該閘極及該半導體層之間，將該半導體層及該閘極隔離的一閘極絕 緣層；及與該半導體層之源極及汲極區域電連接的源極及汲極。
仍依據本發明另一實施例，TFT製造方法係包括準備一基板；形成一非晶矽層於一基板上；使用誘導結晶化金屬將該非晶矽層結晶化至一多晶矽層中；形成一金屬層圖案或金屬矽化物層圖案，與對應除了該多晶矽層中之一通道區域的一區域之該多晶矽層的上或下區域接觸；形成對應該多晶矽層之該通道區域的一閘極；形或一閘極絕緣層於該閘極及該多晶矽層之間，將該多晶矽層及該閘極隔離；形成與該多晶矽層之源極及汲極區域電連接的源極及汲極；及形成該金屬層圖案或金屬矽化物層圖案之後退火該基板，將存在於該多晶矽層中之該通道區域中的該誘導結晶化金屬，除氣至對應該金屬層圖案或金屬矽化物層圖案之該多晶矽層中的一區域。
依據本發明再另一實施例，一有機發光二極體顯示裝置係包括：一基板；配置於該基板上且包括一通道區域，源極及汲極區域的一半導體層；配置於對應除了該通道區域之外之一區域的該半導體層上或下的一金屬層圖案或金屬矽化物層圖案；配置對應該半導體層之該通道區域的一閘極；插入於該閘極及該半導體層之間，將該半導體層及該閘極隔離的一閘極絕緣層；與該半導體層之源極及汲極區域電連接的源極及汲極；與該源極及汲極電連接的一第一電極；配置於該第一電極上的一有機層；及配置於該有機層上的一第二電極。
以下說明部分陳述且部分明瞭本發明附加特徵及/或優點 ，或可由實施本發明而得知。
現在詳細參考本發明實施例，圖式係描述該實施例，其中遍及全文相似參考數字係涉及相似元件。藉由參考圖式說明以下實施例來解釋本發明。
第1A至1D圖為說明依據本發明一實施例的結晶化處理橫斷面圖。
首先，如第1圖顯示，緩衝層110係形成於由玻璃或塑膠形成的基板100之上。緩衝層110係為一絕緣層，且藉由化學汽相沉積(CVD)或物理汽相沉積(CVD)以氧化矽，氮化矽或其組合形成。緩衝層110可於結晶化期間防止基板100內產生之濕氣或雜質擴散或調整熱轉移速率，藉此可輕易地進行非晶矽層的結晶化。
接著，非晶矽層120係形成於緩衝層110上。作為非限制的實例，非晶矽層120可藉由化學汽相沉積或物理汽相沉積形成。同時，非晶矽層120形成期間或之後，可執行去氫處理降低氫濃度。
接著，將非晶矽層120結晶化至多晶矽層中。依據本發明特徵，藉由使用誘導結晶化金屬之結晶化方法，如金屬誘導結晶化技術，金屬誘導側向結晶化技術或超級顆粒矽技術，將該非晶矽層結晶化至多晶矽層中。
超級顆粒矽技術係為非晶矽層結晶化方法，其中被擴散入該非晶矽層的該誘導結晶化金屬密度係被降低，控制該多晶矽顆粒大小於幾微米至幾百微米範圍內。通常， 降低誘導結晶化金屬密度，係可增加隔開結晶化進行之位址所產生的該多晶矽顆粒大小。為了降低被擴散入該非晶矽層的誘導結晶化金屬密度，一覆蓋層可形成於該非晶矽層上，而一誘導結晶化金屬可形成於該誘導結晶化金屬上，且被退火以受控方式將該誘導結晶化金屬擴散進入該非晶矽層。可替代是，可在不需形成該覆蓋層於該非晶矽層上情形下，提供一薄誘導結晶化金屬層以低溫擴散進入該非晶矽層。
明確地說，作為非限制的實例，係較佳藉由以下說明之超級顆粒矽結晶化技術形成該非晶矽層。
第1B圖為說明形成一覆蓋層及一誘導結晶化金屬層於該非晶矽層上的處理橫斷面圖。參考第1B圖，覆蓋層130係形成於非晶矽層120上。覆蓋層130可由結晶化金屬可經由退火擴散通過，如氮化矽或氮化矽及氧化矽組合的任何物質形成。覆蓋層130係由如化學汽相沉積或物理汽相沉積的任何適當沉積方法形成。作為非限制的實例，覆蓋層130可被形成為1至2000埃厚度。當覆蓋層130厚度小於1埃時，很難控制擴散通過覆蓋層130的誘導結晶化金屬量。當覆蓋層130厚度大於2000埃時，擴散進入非晶矽層120的誘導結晶化金屬量可能過小，而很難將該非晶矽層結晶化至一多晶矽層中。
接著，一誘導結晶化金屬矽沉積於覆蓋層130形成一誘導結晶化金屬層140。作為非限制的實例，可從包括鎳(Ni)，鈀(Pd)，銀(Ag)，金(Au)，鋁(Al)，錫(Sn)，銻(Sb)，銅(Cu)，鋱(Tb)及鎘(Cd)及鎳之金屬的族群選 出該誘導結晶化金屬。明確地說，作為非限制的實例，該誘導結晶化金屬可為鎳。作為非限制的實例，誘導結晶化金屬層140可形成具有每平方公分1011至1015原子的表面密度於覆蓋層130上。當該誘導結晶化金屬層被形成具有小於每平方公分1011原子的表面密度時，種子，也就是結晶核量可能過小，因此很難藉由超級顆粒矽結晶化技術將該非晶矽層結晶化至多晶矽層中。當該誘導結晶化金屬層被形成具有大於每平方公分1015原子的表面密度時，擴散進入該非晶矽層的誘導結晶化金屬量可能過大，使該多晶矽層中產生的顆粒較小。殘留於多晶層中之誘導結晶化金屬量亦增加，因此會破壞圖製多晶矽層所形成的半導體層特性。
第1C圖為說明藉由退火基板擴散誘導結晶化金屬通過該覆蓋層至該非晶矽層介面處理橫斷面圖。參考第1C圖，具有緩衝層110，非晶矽層120，覆蓋層130及誘導結晶化金屬層140的基板100，係被退火150將誘導結晶化金屬層140之若干誘導結晶化金屬移除至非晶矽層120的表面。也就是說，僅來自金屬層140之非常少量誘導結晶化金屬140b於退火期間擴散通過覆蓋層130至非晶矽層120的表面，而大多數誘導結晶化金屬140a沒有抵達非晶矽層120，或不完全通過覆蓋層130。
因此，抵達非晶矽層120表面的誘導結晶化金屬量，係由與覆蓋層130厚度緊密相關的覆蓋層130擴散阻隔能力決定。也就是說，當覆蓋層130厚度增加時，誘導結晶化金屬擴散量減少，而被製造顆粒變大。另一方面，若覆蓋 層130厚度減少，誘導結晶化金屬擴散量增加，而被製造顆粒變小。
可以攝氏200至900度溫度執行退火處理150幾秒至幾小時以擴散該誘導結晶化金屬。該退火情況並不限於在此敘述者，而可被選擇避免過度退火導致基板變形，且可增強製造成本及產出。作為非限制的實例，退火處理150可為熔爐處理，快速熱退火(RIA)處理，紫外光處理及雷射處理。
第1D圖為說明藉由使用被擴散誘導結晶化金屬將該非晶矽層結晶化至多晶矽層中處理橫斷面圖。參考第1D圖，藉由已被擴散通過覆蓋層130至非晶矽層120表面之誘導結晶化金屬140b將非晶矽層120結晶化至多晶矽層160中。也就是說，被擴散誘導結晶化金屬140b與該非晶矽層的矽連結形成金屬矽化物，其形成結晶核心，也就是種子，因此，該非晶矽層從該種子被結晶化至該多晶矽層中。
如第1D圖顯示，不須移除覆蓋層130及誘導結晶化金屬層140即可執行退火處理170。可替代是，可藉由將該誘導結晶化金屬擴散於非晶矽層120上，形成一結晶核心的金屬矽化物，移除覆蓋層130及誘導結晶化金屬層140，接著退火該暴露非晶矽層來形成該多晶矽層。
第2A及2B圖為說明依據本發明第一實施例之多晶矽層製造處理橫斷面圖。
首先，如第2A圖顯示，提供藉由使用如第1A至1D圖顯示 之誘導結晶化金屬結晶化一非晶矽層，形成具有一緩衝層210及一多晶矽層220的一基板200。
接著，如第2B圖顯示，一金屬層圖案或金屬矽化物層圖案230係形成於多晶矽層220之一預定區域上。該預定區域係被選為最終TFT除了一通道區域的一區域。金屬層圖案或金屬矽化物層圖案230係由具有多晶矽層220中之擴散係數小於誘導結晶化金屬或其合金或其矽化物之擴散係數的一金屬形成。金屬層圖案或金屬矽化物層圖案230的金屬或金屬矽化物係被選用於除氣特性，所以可將該誘導結晶化金屬除氣至對應金屬層圖案或金屬矽化物層圖案230之多晶矽層220中的區域220a。
多晶矽層220中之金屬層圖案或金屬矽化物層圖案230的金屬或金屬矽化物擴散係數，可為該誘導結晶化金屬1/100或更少。當該金屬或金屬矽化物擴散係數為該誘導結晶化金屬1/100或更少時，可防止用於除氣的金屬或金屬矽化物，從對應金屬層圖案或金屬矽化物層圖案230的區域220a擴散至多晶矽層220另一區域。
鎳係被廣泛當作結晶化至該多晶矽層中的該誘導結晶化金屬。因為鎳具有約每秒10-5平方公分或更少的多晶矽擴散係數，所以用於鎳結晶化之多晶矽層中除氣的金屬層圖案或金屬矽化物層圖案230的金屬或金屬矽化物擴散係數，可為鎳的1/100或更少，也就是從0至每秒10-7平方公分。
作為非限制的實例，金屬層圖案或金屬矽化物層圖案230 可包括選自包括鈧(Sc)，鈦(Ti)，鋯(Zr)，鉿(Hf)，釩(V)，鈮(Nb)，鉭(Ta)，鉻(Cr)，鉬(Mo)，鎢(W)，錳(Mn)，錸(Re)，釕(Ru)，鋨(Os)，鈷(Co)，銠(Rh)，銥(Ir)，鉑(Pt)，釔(Y)，鑭(La)，鈰(Ce)，鐠(Pr)，釹(Nd)，鏑(Dy)，鈥(Ho)，氮化鈦(TiN)，氮化鉭(TaN)，及其合金或其矽化物之群組其中之一者。
金屬層圖案或金屬矽化物層圖案230可形成於多晶矽層220上，與將成為多晶矽層220中之一通道的一區域相隔50微米或更少。當圖案230被形成與一通道區域相隔50微米以上時，存在於該通道區域中之該誘導結晶化金屬必須擴散更遠被除氣於對應圖案230的區域220a中。因此，必須較長時間退火該基板，藉此變形該基板，讓該誘導結晶化金屬很難擴散至該區域。
作為非限制的實例，金屬層圖案或金屬矽化物層圖案230可被形成厚度30至10000埃。當圖案230厚度小於30埃時，該誘導結晶化金屬可能不被有效除氣於對應金屬層圖案或金屬矽化物層圖案230之多晶矽層220的區域220a中。當圖案230厚度大於10000埃時，圖案230可能過厚，而該層可能因壓力而剝皮。
當藉由僅沉積一金屬層或一金屬矽化物層於多晶矽層220的一預定區域上，並退火做除氣處理時，金屬層圖案或金屬矽化物層圖案230可被形成厚度30至10000埃。
可替代是，金屬層圖案或金屬矽化物層圖案230可藉由形成一中間層於多晶矽層220上，於該中間層中形成一孔， 暴露該預定區域及沉積一金屬層或一金屬矽化物層於該中間層全部表面及暴露區域，被形成與多晶矽層220的一預定區域接觸。如此形成的金屬層或金屬矽化物層可藉由退火隨後除氣使基板200變形，因此金屬層圖案或金屬矽化物層圖案230可被形成厚度30至2000埃。
接著，退火具有緩衝層210，多晶矽層220，及金屬層圖案或金屬矽化物層圖案230的基板200。執行該退火處理藉由擴散該誘導結晶化金屬至對應金屬層圖案或金屬矽化物層圖案230之多晶矽層220中的區域220a，除氣多晶矽層220之通道區域中的誘導結晶化金屬。該退火處理被執行10秒至10小時。若鎳被當作該誘導結晶化金屬，則可於攝氏500至993度溫度下執行該退火。特別是，鎳很難在攝氏500度下擴散至多晶矽層220中的一預定區域，而可於鎳熔點之攝氏993度存在液相。
同時，當退火時間小於10秒時，很難充分將該誘導結晶化金屬從多晶矽層220之通道區域移除。當退火時間大於10小時時，基板200可能因長時間退火而變形，引起非預期製造成本及產出。
再者，為了改善除氣效應，可將n-型雜質或p-型雜質植入對應金屬層圖案或金屬矽化物層圖案230之多晶矽層220中的區域220a。作為非限制的實例，該n-型雜質可為磷(P)，該p-型雜質可為硼(B)。同時，可藉由使用對應金屬層圖案或金屬矽化物層圖案230之多晶矽層220中之區域220a中的離子或電漿，形成一損壞區域220b來改善該除氣效應。
第3A至3E圖說明一多晶矽層及使用金屬層圖案或金屬矽化物層圖案230除氣該多晶矽層中之誘導結晶化金屬的機構。特別是，第3A圖係為具有金屬層圖案或金屬矽化物層圖案230的一多晶矽層，及對應金屬層圖案或金屬矽化物層圖案230之多晶矽層220中之區域220a的橫斷面圖。第3B至3E圖係為在退火之前(第3B圖)，期間(第3C至3D圖)及之後(第3E圖)的連續時間區間下，表示第3A圖之多晶矽層220對應側向位置處的誘導結晶化金屬密度圖式。
首先，參考第3B圖，退火基板200之前，多晶矽層220中的誘導結晶化金屬密度係為固定。退火期間，金屬層圖案230例中，金屬層圖案230的金屬係與多晶矽層220的矽連結，形成對應金屬層圖案或金屬矽化物層圖案230之多晶矽層220中之區域220a中的金屬矽化物；金屬矽化物層例中，該金屬矽化物層的金屬矽化物係移動至多晶矽層220中的區域220a。再者，當退火基板200時，存在於多晶矽層220中，且於多晶矽層220中具有高擴散係數的該誘導結晶化金屬，係開始隨機擴散於多晶矽層220中。
退火期間，當該隨機移動誘導結晶化金屬擴散進入對應金屬層圖案或金屬矽化物層圖案230之多晶矽層220中時，具有不同金屬矽化物之區域220a中的誘導結晶化金屬，係較無金屬層圖案或金屬矽化物層圖案230之該多晶矽層中之一區域中的該誘導結晶化金屬更熱力穩定。因此，擴散至區域220a的該誘導結晶化金屬無法逸散。
結果，參考第3C圖，鄰接金屬層圖案或金屬矽化物層圖案230之多晶矽層220中的誘導結晶化金屬密度逐漸降低 ，使區域220a及遠離多晶矽層220中之區域220a的一區域之間產生密度差。
參考第3D圖，由於該密度差，遠離對應金屬層圖案或金屬矽化物層圖案230之區域220a的多晶矽層220中的該誘導結晶化金屬，亦擴散至鄰接區域220a的一區域。
因此，參考第3E圖，多晶矽層220中大多數該誘導結晶化金屬係擴散至隨時間除氣之對應金屬層圖案或金屬矽化物層圖案230的區域220a，因此僅少許誘導結晶化金屬殘留於區域220a外部。依據此原理，可使用金屬層圖案或金屬矽化物層圖案230，將殘留於將成為多晶矽層220中中之一通道之一區域中的該誘導結晶化金屬移除。
第4圖為說明依據本發明第二實施例，使用多晶矽層製造方法製造多晶矽層處理的橫斷面圖。除了不同於第一實施例的第二實施例特定說明之外，亦將參考第一實施例說明來敘述該處理。
首先，提供具有一緩衝層410的一基板400。接著，形成一金屬層圖案或金屬矽化物層圖案420於緩衝層410上的一預定區域中，以對應不包括稍後形.成之一通道區域的一區域。
接著，一非晶矽層係形成於具有金屬層圖案或金屬矽化物層圖案420的基板400上，並使用如第1A至1D圖實施例說明的誘導結晶化金屬將其結晶化至多晶矽層430中。在此，退火結晶化期間，可同時執行該誘導結晶化金屬移至對應金屬層圖案或金屬矽化物層圖案420之多晶矽層 430中之區域430a的除氣處理。
接著，退火具有緩衝層410，金屬層圖案或金屬矽化物層圖案420及多晶矽層430的基板400。該退火處理可促使存在於將形成多晶矽層430中之一通道之該區域中的該誘導結晶化金屬，擴散至對應金屬層圖案或金屬矽化物層圖案420之多晶矽層430中之區域430a，以便除氣多晶矽層430中之該通道區域中的該誘導結晶化金屬。
第5A至5C圖為說明依據本發明第一實施例，包括製造一多晶矽層的上閘TFT製造處理的橫斷面圖。
參考第5A圖，一緩衝層510係由玻璃，不鏽鋼或塑膠形成之基板500上的氧化矽，氮化矽或其組合形成。緩衝層510可防止基板500上產生之濕氣或雜質擴散及/或調整結晶化之熱轉換速率，而可輕易地結晶化該非晶矽層。
因此，一非晶矽層形成於緩衝層510上，並使用如第1A至1D圖實施例中的誘導結晶化金屬將其結晶化至一多晶矽層中。該多晶矽層被製圖形成一半導體層520。可替代是，可於接續處理中執行多晶矽層製圖處理。
接著，參考第5B圖，金屬層圖案或金屬矽化物層圖案530係形成於半導體層520上，與排除將成為控制TFT電流之一通道之區域的一區域上表面接觸。
金屬層圖案或金屬矽化物層圖案530可形成於半導體層520上，與將成為半導體層520中之一通道的區域相隔50微米或更少。當金屬層圖案或金屬矽化物層圖案530形成於與該通道區域相隔50微米以上的一區域中，存在於該 通道區域中的該誘導結晶化金屬必須擴散更遠於此區域中除氣。此例中，由於較長距離擴散該誘導結晶化金屬所需較長退火，所以該基板可能變形，因此該誘導結晶化金屬可能很難擴散至此區域。
金屬層圖案或金屬矽化物層圖案530可被形成厚度30至10000埃。當該厚度小於30埃時，該誘導結晶化金屬可能不被有效除氣於對應金屬層圖案或金屬矽化物層圖案530之半導體層520的區域中。然而，當該厚度大於10000埃時，金屬層圖案或金屬矽化物層圖案530變厚，而該層可能因壓力而剝皮。
接著，退火具有緩衝層510，半導體層520，及金屬層圖案或金屬矽化物層圖案530的基板500，藉此將殘留於半導體層520中該通道區域中的該誘導結晶化金屬，擴散至對應將被除氣之金屬層圖案或金屬矽化物層圖案530的半導體層520中之區域520a。該退火處理係與多晶矽層製造方法中說明者相同，且可於形成金屬層圖案或金屬矽化物層圖案530之後任何時間執行。退火之後，可移除金屬層圖案或金屬矽化物層圖案530。
同時，為了改善除氣效應，可進一步將n-型雜質或p-型雜質植入對應金屬層圖案或金屬矽化物層圖案530之半導體層520中的區域520a。作為非限制的實例，該n-型雜質可為磷(P)，該p-型雜質可為硼(B)。同時，可藉由使用對應金屬層圖案或金屬矽化物層圖案530之半導體層520中之區域520a中的離子或電漿，形成一損壞區域520b來改善該除氣效應。
接著，參考第5C圖，一閘極絕緣層540係形成於具有金屬層圖案或金屬矽化物層圖案530的半導體層520上。作為非限制的實例，閘極絕緣層540可由氧化矽，氮化矽或其組合形成。接著，閘極金屬層(無圖式)係使用鋁或如鋁-釹之鋁合金，或具有鉻鋁合金或鉬合金之一多層形成於閘極絕緣層540上，而閘極550係藉由使用微影處理蝕刻閘極金屬層形成對應半導體層520的一通道區域。
接著，一中間層絕緣層560係形成於具有閘極550的基板全部表面上。作為非限制的實例，中間層絕緣層560可由氧化矽，氮化矽或其組合形成。
此後，中間層絕緣層560及閘極絕緣層540係被蝕刻形成暴露半導體層520之源極及汲極區域的接觸孔。形成經由該接觸孔連接至該源極及汲極區域的源極及汲極571及572。作為非限制的實例，源極及汲極571及572可由選自包括鉬，鉻，鎢，鎢化鉬，鋁，鋁-釹，鈦，氮化鈦，銅，鉬合金，鋁合金及銅合金之群組的物質形成。因此，完成具有半導體層520，閘極550及源極及汲極571及572的TFT。
第6A至6C圖為說明依據本發明第一實施例，使用該多晶矽層製造方法製造下閘TFT處理的橫斷面圖。除了以下特定說明之外，亦將參考以上實施例說明來敘述該處理。
參考第6A圖，一緩衝層610係形成於基板600上。閘極金屬層(無圖式)係形成於緩衝層610上，而閘極620係藉由使用微影處理蝕刻該閘極金屬層形成。接著，閘極絕緣 層630係形成於具有閘極620的基板600上。
接著，參考第6B圖，一非晶矽層形成於閘極絕緣層630上，接著使用如第1A至1D圖實施例說明之閘極絕緣層630被結晶化至多晶矽層中。該多晶矽層係被製圖形成一半導體層640。可替代是，可以接續處理來製圖。
接著，金屬層圖案或金屬矽化物層圖案650係藉由與本發明第一實施例之多晶矽層製造方法中說明者相同方法，形成於除了將成為控制TFT中之電流之一通道之一區域的半導體層640上表面。可替代是，可於形成半導體層640之非晶矽層形成之前，將金屬層圖案或金屬矽化物層圖案650形成於閘極絕緣層630上。
接著，退火具有緩衝層610，閘極620，閘極絕緣層630，半導體層640及金屬層圖案或金屬矽化物層圖案650的基板600，將半導體層640之通道區域中殘留的誘導結晶化金屬，擴散至對應金屬層圖案或金屬矽化物層圖案650之半導體層640中的區域640a，以除氣該誘導結晶化金屬。該退火處理係與多晶矽層製造方法中說明者相同，且可於金屬層圖案或金屬矽化物層圖案650形成之後任何時間執行。可於退火處理之後移除金屬層圖案或金屬矽化物層圖案650。
接著，參考第6C圖，一歐姆接觸物質層及源極及汲極傳導層，係依序堆疊於具有金屬層圖案或金屬矽化物層圖案650之半導體層640上，且被製圖形成源極及汲極671及672及一歐姆接觸層660。作為非限制的實例，歐姆接 觸層660可為一摻雜質矽層。
可使用一單遮罩製圖該源極及汲極傳導層及該歐姆接觸層，藉此避免針對各層使用一單遮罩所造成的超額時間及費用。因此，歐姆接觸層660可配置於源極及汲極671及672全部表面下。歐姆接觸層660可介於半導體層640及源極及汲極671及672之間，以歐姆接觸半導體層640及源極及汲極671及672。可替代是，可刪除歐姆接觸層660。此例中，堆疊源極及汲極傳導層之前，一傳導區域可形成於半導體層640中與源極及汲極671及672做歐姆接觸。因此，完成包括閘極620，半導體層640及源極及汲極671及672的下閘TFT。
第7A至7C圖為說明依據本發明第二實施例，使用該多晶矽層製造方法製造上閘TFT處理的橫斷面圖。除了以下特定說明之外，亦將參考以上第二實施例說明來敘述該處理。
首先，提供具有一緩衝層710的一基板700。接著，金屬層圖案或金屬矽化物層圖案720係形成於緩衝層710上的一預定區域，以對應稍後將形成之一半導體層中之一通道區域外的一區域。接著，一非晶矽層係形成於具有金屬層圖案或金屬矽化物層圖案720之基板700上，及使用如第1A至1D圖實施例中說明的誘導結晶化金屬被結晶化至多晶矽層中。該多晶矽層被製圖形成一半導體層730。可替代是，可於接續處理中執行該製圖。
接著，退火具有緩衝層710，金屬層圖案或金屬矽化物層 圖案720及半導體層730的基板700，藉此將半導體層730之通道區域中殘留的誘導結晶化金屬，擴散至對應金屬層圖案或金屬矽化物層圖案720之半導體層730中的區域730a，以除氣該誘導結晶化金屬。該退火處理可於金屬層圖案或金屬矽化物層圖案720形成之後任何時間執行。
接著，參考第7C圖，一閘極絕緣層740被形成於半導體層730上。接著，形成閘極金屬層(無圖式)，且藉由使用微影處理蝕刻該閘極金屬層形成閘極750對應半導體層730的通道區域。
此後，一中間層絕緣層760形成於具有閘極750的基板全部表面上，中間層絕緣層760及閘極絕緣層740係被蝕刻形成暴露半導體層730之源極及汲極的接觸孔。形成經由該接觸孔連接至該源極及汲極區域的源極及汲極771及772。因此，完成具有半導體層730，閘極750及源極及汲極771及772的TFT。
雖然本實施例已說明形成於閘極絕緣層之一閘極的上閘TFT，但本領域中具有通常知識者應了解只要不背離本發明範圍，均可以如應用下閘TFT的各種方式修改及轉換本發明。
第8圖為依據本發明特徵之多晶矽層製造方法形成的TFT半導體層，及磷摻雜之傳統除氣方法層形成的TFT半導體層之間每單位寬度(A/μm)截止電流比較圖。在此，水平軸上的區段A係標示使用磷摻雜之傳統除氣方法的一TFT，而區段B及C標示使用依據本發明之多晶矽層製造方法 的一TFT。其中於區段B中，鈦係用於金屬層圖案中，而於區段C中，鉬係用於金屬層圖案中。垂直軸標示一TFT中之半導體層的每單位寬度(A/μm)截止電流。
傳統磷摻雜除氣方法係可藉由將2*e14/cm2劑量的磷摻雜入除了一半導體層通道之外的一區域中，並以攝氏550度退火該半導體層一小時來達成。依據本發明特徵的多晶矽層製造方法，係藉由分別沉積鈦或鉬於除了半導體層通道之外的區域上100埃厚度，並於磷摻雜除氣方法中所說明的相同情況下退火該半導體層。退火之後，測量各電晶體半導體層每單位寬度的截止電流。
依據本發明特徵，當沉積鈦或鉬於一半導體層之一區域，並退火該半導體層做除氣時，鈦或鉬係與該半導體層的矽反應形成矽化鈦或矽化鉬。與該鈦或鉬層接觸的半導體層較低區域中，形成其中矽化鈦或矽化鉬生長自該半導體層一介面的一區域，而在此可除氣該誘導結晶化金屬。
參考第8圖區段A，使用傳統磷摻雜除氣方法的半導體層每單位寬度截止電流約為4.5E-12至7.0E-12(A/μm)。相對地，參考第8圖區段B及C，依據本發明特徵使用鈦的多晶矽層製造方法，TFT之半導體層每單位寬度截止電流為5.0E-13或更少。因此，可了解依據本發明特徵之TFT中的每單位寬度截止電流明顯低於傳統方法形成之TFT中的每單位寬度截止電流。
因此，藉由使用依據本發明特徵之多晶矽層製造方法， 可了解影響TFT截止電流，殘留於該半導體層通道區域中之該誘導結晶化金屬量急遽下降，因此可提供具有明顯低洩漏電流及優異電子特性的TFT。
參考第9圖，一絕緣層575形成於包括如第5C圖實施例之TFT的基板500全部表面。絕緣層575可為由選自包括氧化矽，氮化矽及矽石玻璃之群組的一物質，或選自包括聚亞胺，苯環丁烯系列樹脂及丙烯之群組的一物質所形成的一無機層。同時，該絕緣層可藉由堆疊該無機層及該有機層形成。
暴露源極或汲極571或572的一通孔係藉由蝕刻絕緣層575形成。形成經由該通孔連接至源極或汲極571或572其中之一的第一電極580。第一電極580可為一陽極或一陰極。當第一電極580為陽極時，該陽極可由氧化銦(ITO)，氧化鋅(IZO)，或銦鋅氧化物(IZO)形成的透通傳導層形成，而當第一電極580為陰極時，該陰極可由鎂，鈣，鋁，銀，鋇或其合金形成。
接著，具有部分暴露第一電極580表面之一開口的像素定義層580係形成於第一電極580上，而包括一發光層的有機層590係形成於該被暴露第一電極580上。有機層590可進一步包括一電洞注入層，一電洞傳輸層，一電洞阻隔層，一電子阻隔層，一電子注入層及一電子傳輸層。接著，第二電極595係形成於有機層590上。因此，完成依據本發明實施例的一有機發光二極體顯示裝置。
總之，使用誘導結晶化金屬結晶化之多晶矽層中，包括 金屬或其合金，具有小於該多晶矽層中之誘導結晶化金屬的係數的一金屬層圖案或金屬矽化物層圖案，可形成於對應該多晶矽層中之通道之一區域的一預定區域上或下，且接著退火該多晶矽層，藉此移除存在於該多晶矽層中之通道區域中的該誘導結晶化金屬。結果，明顯降低包括半導體層的TFT截止電流，而可提供具有優異電子特性的一TFT，及包括優異電子特性的一有機發光二極體顯示裝置。
依據上述本發明特徵，可完全移除存在於多晶矽層之通道區域中的誘導結晶化金屬，且被完全移除之該多晶矽層區域可被當作TFT的通道區域，而提供具有如低截止電流之優異電子特性的一TFT，TFT製造方法，及包括該TFT的一有機發光二極體顯示裝置。
雖然顯示及說明本發明若干實施例，但只要不背離範圍界定於申請專利範圍及其同等物的本發明原理及精神，本領域中具有通常知識者均可理解此實施例的變異。
100、200、400、500、600、700‧‧‧基板
110、210、410、510、610、710‧‧‧緩衝層
120‧‧‧非晶矽層
130‧‧‧覆蓋層
140、140a、140b‧‧‧誘導結晶化金屬層
150、170‧‧‧退火處理
160、430‧‧‧多晶矽層
220‧‧‧多晶矽層
230、420、530、650、720‧‧‧金屬層圖案或金屬矽化物層圖案
520、640、730‧‧‧半導體層
540、630740‧‧‧閘極絕緣層
550、620、750‧‧‧閘極
571、572、671、672、771、772‧‧‧汲極
660‧‧‧歐姆接觸層
220a‧‧‧多晶矽層220中的區域
220b、520b‧‧‧損壞區域
430a‧‧‧多晶矽層430中之區域
520a‧‧‧半導體層520中之區域
640a‧‧‧半導體層640中的區域
730a‧‧‧半導體層730中的區域
以下實施例說明結合圖式可明白且輕易明瞭本發明這些及/或其他特徵及優點：第1A至1D圖為說明依據本發明一實施例之結晶化處理橫斷面圖；第2A及2B圖為說明依據本發明一實施例，使用多晶矽層製造方法移除將成為一通道之多晶矽層區域中殘留之誘導結晶化金屬處理的橫斷面圖； 第3A至3E圖為說明多晶矽層及該多晶矽層中之誘導結晶化金屬除氣機構的橫斷面圖；第4圖為說明依據本發明另一實施例，使用多晶矽層製造方法移除將成為一通道之多晶矽層區域中殘留之誘導結晶化金屬處理的橫斷面圖；第5A至5C圖為說明依據第2A及2B圖，使用該多晶矽層製造方法製造上閘TFT處理的橫斷面圖；第6A至5C圖為說明依據第2A及2B圖，使用該多晶矽層製造方法製造下閘TFT處理的橫斷面圖；第7A至7C圖為說明依據第4圖，使用該多晶矽層製造方法製造上閘TFT處理的橫斷面圖；第8圖為依據本發明實施例之多晶矽層製造方法形成的TFT半導體層，及磷摻雜之傳統除氣方法層形成的TFT半導體層之間每單位寬度截止電流比較圖；及第9圖為說明依據第2A及2B圖，包括該多晶矽層製造方法形成之TFT的一有機發光二極體顯示器裝置橫斷面圖。
100‧‧‧基板
110‧‧‧緩衝層
120‧‧‧非晶矽層
130‧‧‧覆蓋層
140、140a、140b‧‧‧誘導結晶化金屬層
150、170‧‧‧退火處理
160‧‧‧多晶矽層

Claims (45)

  1. 一種從金屬誘導結晶化(MIC)技術、金屬誘導側向結晶化(MILC)技術或超級顆粒矽(SGS)技術形成之多晶矽層的第一預定區域移除誘導結晶化金屬的方法，該方法包括：提供與該多晶矽層的一第二預定區域中的該多晶矽層接觸的一金屬層圖案或一金屬矽化物層圖案；及執行退火以將存在於該第一預定區域中之該誘導結晶化金屬除氣至該第二預定區域。
  2. 如申請專利範圍第1項所述的方法，其中提供與該多晶矽層的第二預定區域中的該多晶矽層接觸的該金屬層圖案或金屬矽化物層圖案係藉由於該多晶矽層的第二預定區域中的該多晶矽層上形成該金屬層圖案或金屬矽化物層圖案來執行。
  3. 如申請專利範圍第1項所述的方法，其中提供與該多晶矽層的第二預定區域中的該多晶矽層接觸的該金屬層圖案或金屬矽化物層圖案係藉由於一基板上形成該金屬層圖案或金屬矽化物層圖案；形成一非晶矽層，使得變成該第一預定區域的該非晶矽層的一第一區域接觸該基板，使得變成該第二預定區域的該非晶矽層的一第二區域接觸該金屬層圖案或金屬矽化物層圖案；以及藉由一金屬誘導結晶化(MIC)技術、一金屬誘導側向結晶化(MILC)技術、或一超級顆粒矽(SGS)技術將該非晶矽層進行結晶化以形成該多晶矽層來執行。
  4. 如申請專利範圍第1項所述的方法，其中在距該第一預定區域50微米或更少的一距離處形成該第二預定區域。
  5. 如申請專利範圍第1項所述的方法，其中該金屬層圖案或金屬矽化物層圖案中所包括的該金屬或金屬矽化物具有的一擴散係數為該誘導結晶化金屬的擴散係數的1/100或更少。
  6. 如申請專利範圍第1項所述的方法，其中該誘導結晶化金屬包括鎳，而該金屬層圖案或金屬矽化物層圖案中所包括的該金屬或金屬矽化物的擴散係數係從大於0至10-7cm2/s。
  7. 如申請專利範圍第1項所述的方法，其中該金屬層圖案或金屬矽化物層圖案係包括選自包括鈧(Sc)、鈦(Ti)、鋯(Zr)、鉿(Hf)、釩(V)、鈮(Nb)、鉭(Ta)、鉻(Cr)、鉬(Mo)、鎢(W)、錳(Mn)、錸(Re)、釕(Ru)，鋨(Os)、鈷(Co)、銠(Rh)、銥(Ir)、鉑(Pt)、釔(Y)、鑭(La)、鈰(Ce)、鐠(Pr)、釹(Nd)、鏑(Dy)、鈥(Ho)、氮化鈦(TiN)、氮化鉭(TaN)、及其合金或其矽化物之群組其中之一者。
  8. 如申請專利範圍第1項所述的方法，其中該退火係於攝氏500至993度的一溫度下執行10秒至10小時。
  9. 如申請專利範圍第1項所述的方法，其中，當該金屬層圖案或金屬矽化物層圖案形成為不包括任何金屬或金屬矽化物時，該金屬層圖案或金屬矽化物層圖案具有大於10-7cm2/s的一擴散係數。
  10. 一種製造多晶矽層的方法，包括：於一基板上形成一非晶矽層；使用一誘導結晶化金屬將該非晶矽層結晶化至一多晶矽層中；形成一金屬層圖案或金屬矽化物層圖案，該金屬層圖案或金屬矽化物層圖案與除了該多晶矽層中的一通 道區域外的一區域對應的該多晶矽層的一上區域或一下區域接觸；及退火該基板，以將該多晶矽層的該通道區域中存在的該誘導結晶化金屬除氣至與該金屬層圖案或金屬矽化物層圖案對應的該多晶矽層中的一區域。
  11. 如申請專利範圍第10項所述的方法，其中該金屬層圖案或金屬矽化物層圖案包括一金屬或金屬矽化物，該金屬或金屬矽化物在該多晶矽層中所具有的一擴散係數小於該誘導結晶化金屬或其合金的一擴散係數。
  12. 如申請專利範圍第11項所述的方法，其中該金屬層圖案或金屬矽化物層圖案中所包括的該金屬或金屬矽化物具有的一擴散係數為該誘導結晶化金屬的擴散係數的1/100或更少。
  13. 如申請專利範圍第12項所述的方法，其中該誘導結晶化金屬包括鎳，而該金屬層圖案或金屬矽化物層圖案中所包括的該金屬或金屬矽化物的擴散係數係從大於0至10-7cm2/s。
  14. 如申請專利範圍第12項所述的方法，其中該金屬層圖案或金屬矽化物層圖案係包括選自包括鈧(Sc)、鈦(Ti)、鋯(Zr)、鉿(Hf)、釩(V)、鈮(Nb)、鉭(Ta)、鉻(Cr)、鉬(Mo)、鎢(W)、錳(Mn)、錸(Re)、釕(Ru)，鋨(Os)、鈷(Co)、銠(Rh)、銥(Ir)、鉑(Pt)、釔(Y)、鑭(La)、鈰(Ce)、鐠(Pr)、釹(Nd)、鏑(Dy)、鈥(Ho)、氮化鈦(TiN)、氮化鉭(TaN)、及其合金或其矽化物之群組其中之一者。
  15. 如申請專利範圍第10項所述的方法，其中該退火係於攝氏500至993度的一溫度下執行10秒至10小時。
  16. 如申請專利範圍第10項所述的方法，其中該非晶矽層的結晶化係藉由一金屬誘導結晶化技術、一金屬誘導側向結晶化技術、或一超級顆粒矽技術執行。
  17. 如申請專利範圍第10項所述的方法，其中該金屬層圖案或金屬矽化物層圖案於距離該多晶矽層中的該通道區域50微米或更少的一距離處形成。
  18. 如申請專利範圍第10項所述的方法，其中該金屬層圖案或金屬矽化物層圖案被形成為30至10000埃的一厚度。
  19. 如申請專利範圍第18項所述的方法，其中該金屬層圖案或金屬矽化物層圖案被形成為30至2000埃的一厚度。
  20. 如申請專利範圍第10項所述的方法，進一步包括：將一n-型雜質或一p-型雜質植入與該金屬層圖案或金屬矽化物層圖案對應的該多晶矽層的該區域中，或使用離子或電漿以在與該金屬層圖案或金屬矽化物層圖案對應的該半導體層的區域中形成一損壞區域。
  21. 一種TFT，包括：一基板；一半導體層，其設置於該基板上且包括一通道區域、一源極及一汲極區域；一金屬層圖案或金屬矽化物層圖案，其設置於與除了該通道區域外的一區域對應的該半導體層上方或下方；一閘極，其設置為與該半導體層的該通道區域對應；一閘極絕緣層，插入於該閘極及該半導體層之間以使該半導體層與該閘極隔離；及源極及汲極，與該半導體層的源極及汲極區域電連接；其中該金屬層圖案或金屬矽化物層圖案包括一金屬或金屬矽化物，該金屬或金屬矽化物在該半導體層中所具有的一擴散係數小於該誘導結晶化金屬或其合金的一擴散係數。
  22. 如申請專利範圍第21項所述的TFT，其中該金屬層圖案或 金屬矽化物層圖案中所包括的該金屬或金屬矽化物具有的一擴散係數為該誘導結晶化金屬的擴散係數的1/100或更少。
  23. 如申請專利範圍第22項所述的TFT，其中該誘導結晶化金屬包括鎳，而該金屬層圖案或金屬矽化物層圖案中所包括的該金屬或金屬矽化物的擴散係數係從大於0至10-7cm2/s。
  24. 如申請專利範圍第21項的TFT，其中該金屬層圖案或金屬矽化物層圖案係包括選自包括鈧(Sc)、鈦(Ti)、鋯(Zr)、鉿(Hf)、釩(V)、鈮(Nb)、鉭(Ta)、鉻(Cr)、鉬(Mo)、鎢(W)、錳(Mn)、錸(Re)、釕(Ru)，鋨(Os)、鈷(Co)、銠(Rh)、銥(Ir)、鉑(Pt)、釔(Y)、鑭(La)、鈰(Ce)、鐠(Pr)、釹(Nd)、鏑(Dy)、鈥(Ho)、氮化鈦(TiN)、氮化鉭(TaN)、及其合金或其矽化物之群組其中之一者。
  25. 如申請專利範圍第21項所述的TFT，其中該金屬層圖案或金屬矽化物層圖案距離該半導體層的該通道區域50微米或更少。
  26. 如申請專利範圍第21項所述的TFT，其中該金屬層圖案或金屬矽化物層圖案具有30至10000埃的一厚度。
  27. 如申請專利範圍第21項所述的TFT，進一步包括：位於與該金屬層圖案或金屬矽化物層圖案對應的該半導體層的一預定區域中的一n-型雜質或一p-型雜質，或使用離子或電漿在與該金屬層圖案或金屬矽化物層圖案對應的該半導體層的預定區域中形成的一損壞區域。
  28. 如申請專利範圍第21項所述的TFT，其中該半導體層的該通道區域係缺乏一誘導結晶化金屬。
  29. 一種TFT製造方法，包括：準備一基板；於該基板上形成一非晶矽層；使用一誘導結晶化金屬將該非晶矽層結晶化至一多晶矽層中；形成一金屬層圖案或金屬矽化物層圖案，該金屬層圖案或金屬矽化物層圖案與除了該多晶矽層中的一通道區域外的一區域對應的該多晶矽層的一上區域或一下區域接觸；形成與該多晶矽層的該通道區域對應的一閘極；於該閘極及該多晶矽層之間形成一閘極絕緣層，以使該多晶矽層與該閘極隔離；形成與該多晶矽層的源極及汲極區域電連接的源極及汲極；及在形成該金屬層圖案或金屬矽化物層圖案之後，退火該基板以將該多晶矽層的該通道區域中存在的該誘導結晶化金屬除氣至與該金屬層圖案或金屬矽化物層圖案對應的該多晶矽層的一區域。
  30. 如申請專利範圍第29項所述的方法，進一步包括：在退火該基板以將該多晶矽層的該通道區域中存在的該誘導結晶化金屬除氣之後，移除該金屬層圖案或金屬矽化物層圖案。
  31. 如申請專利範圍第29項所述的方法，其中該金屬層圖案或金屬矽化物層圖案包括一金屬或金屬矽化物，該金屬或金屬矽化物在該多晶矽層中所具有的一擴散係數小於該誘導結晶化金屬或其合金的一擴散係數。
  32. 如申請專利範圍第31項所述的方法，其中該金屬層圖案或金屬矽化物層圖案的該金屬或金屬矽化物具有的一擴散係數為該誘導結晶化金屬的擴散係數的1/100或更少。
  33. 如申請專利範圍第32項所述的方法，其中該誘導結晶化金屬包括鎳，而該金屬層圖案或金屬矽化物層圖案中的該金屬或金屬矽化物的擴散係數係從大於0至10-7cm2/s。
  34. 如申請專利範圍第32項所述的方法，其中該金屬層圖案或金屬矽化物層圖案係包括選自包括鈧(Sc)、鈦(Ti)、鋯(Zr)、鉿(Hf)、釩(V)、鈮(Nb)、鉭(Ta)、鉻(Cr)、鉬(Mo)、鎢(W)、錳(Mn)、錸(Re)、釕(Ru)，鋨(Os)、鈷(Co)、銠(Rh)、銥(Ir)、鉑(Pt)、釔(Y)、鑭(La)、鈰(Ce)、鐠(Pr)、釹(Nd)、鏑(Dy)、鈥(Ho)、氮化鈦(TiN)、氮化鉭(TaN)、及其合金或其矽化物之群組其中之一者。
  35. 如申請專利範圍第29項所述的方法，其中該退火係於攝氏500至993度的一溫度下執行10秒至10小時。
  36. 如申請專利範圍第29項所述的方法，其中該非晶矽層的結晶化係藉由一金屬誘導結晶化技術、一金屬誘導側向結晶化技術、或一超級顆粒矽技術執行。
  37. 如申請專利範圍第29項所述的方法，進一步包括：將一n-型雜質或一p-型雜質植入與該金屬層圖案或金屬矽化物層圖案對應的該多晶矽層的該區域中，或使用離子或電漿以在與該金屬層圖案或金屬矽化物層圖案對應的該多晶矽層的區域中形成一損壞區域。
  38. 一種有機發光二極體顯示裝置(OLED)，包括：一基板；一半導體層，其設置於該基板上且包括一通道區域、一源極及一汲極區域；一金屬層圖案或金屬矽化物層圖案，其設置於與除了該通道區域外的一區域對應的該半導體層上方或下方；一閘極，其設置為與該半導體層的該通道區域對應；一閘極絕緣層，插入於該閘極及該半導體層之間以使該半導體層與該閘極隔離；與該半導體層的源極及汲極區域電連接的源極及汲極；一第一電極，與該源極及汲極 電連接；一有機層，設置於該第一電極上；及一第二電極，配置於該有機層上；其中該金屬層圖案或金屬矽化物層圖案包括一金屬或金屬矽化物，該金屬或金屬矽化物在該半導體層中所具有的一擴散係數小於該誘導結晶化金屬或其合金的一擴散係數。
  39. 如申請專利範圍第38項所述的有機發光二極體顯示裝置，其中該金屬層圖案或金屬矽化物層圖案的該金屬或金屬矽化物具有的一擴散係數為該誘導結晶化金屬的擴散係數的1/100或更少。
  40. 如申請專利範圍第39項所述的有機發光二極體顯示裝置，其中該誘導結晶化金屬包括鎳，而該金屬層圖案或金屬矽化物層圖案中的該金屬或金屬矽化物的擴散係數係從大於0至10-7cm2/s。
  41. 如申請專利範圍第39項所述的有機發光二極體顯示裝置，其中該金屬層圖案或金屬矽化物層圖案係包括選自包括鈧(Sc)、鈦(Ti)、鋯(Zr)、鉿(Hf)、釩(V)、鈮(Nb)、鉭(Ta)、鉻(Cr)、鉬(Mo)、鎢(W)、錳(Mn)、錸(Re)、釕(Ru)，鋨(Os)、鈷(Co)、銠(Rh)、銥(Ir)、鉑(Pt)、釔(Y)、鑭(La)、鈰(Ce)、鐠(Pr)、釹(Nd)、鏑(Dy)、鈥(Ho)、氮化鈦(TiN)、氮化鉭(TaN)、及其合金或其矽化物之群組其中之一者。
  42. 如申請專利範圍第38項所述的有機發光二極體顯示裝置，其中該金屬層圖案或金屬矽化物層圖案距離該半導體層的該通道區域50微米或更少。
  43. 如申請專利範圍第38項所述的有機發光二極體顯示裝置，其中該金屬層圖案或金屬矽化物層圖案具有30至10000埃 的一厚度。
  44. 如申請專利範圍第38項所述的有機發光二極體顯示裝置，進一步包括：位於與該金屬層圖案或金屬矽化物層圖案對應的該半導體層中的一n-型雜質或一p-型雜質，或使用離子或電漿在與該金屬層圖案或金屬矽化物層圖案對應的該半導體層區域中形成的一損壞區域。
  45. 如申請專利範圍第38項所述的有機發光二極體顯示裝置，其中該半導體層的該通道區域缺乏一誘導結晶化金屬。
TW097117909A 2007-05-31 2008-05-15 多晶矽層製造方法、以此製得之ｔｆｔ、ｔｆｔ製造方法及具此之有機發光二極體顯示裝置 TWI381451B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070053314A KR100875432B1 (ko) 2007-05-31 2007-05-31 다결정 실리콘층의 제조 방법, 이를 이용하여 형성된박막트랜지스터, 그의 제조방법 및 이를 포함하는유기전계발광표시장치

Publications (2)

Publication Number Publication Date
TW200905751A TW200905751A (en) 2009-02-01
TWI381451B true TWI381451B (zh) 2013-01-01

Family

ID=39875979

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097117909A TWI381451B (zh) 2007-05-31 2008-05-15 多晶矽層製造方法、以此製得之ｔｆｔ、ｔｆｔ製造方法及具此之有機發光二極體顯示裝置

Country Status (6)

Country Link
US (2) US20080296565A1 (zh)
EP (1) EP2009680B1 (zh)
JP (1) JP5090253B2 (zh)
KR (1) KR100875432B1 (zh)
CN (1) CN101315883B (zh)
TW (1) TWI381451B (zh)

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100875432B1 (ko) 2007-05-31 2008-12-22 삼성모바일디스플레이주식회사 다결정 실리콘층의 제조 방법, 이를 이용하여 형성된박막트랜지스터, 그의 제조방법 및 이를 포함하는유기전계발광표시장치
KR100848341B1 (ko) * 2007-06-13 2008-07-25 삼성에스디아이 주식회사 박막트랜지스터, 그의 제조방법, 및 이를 포함하는유기전계발광표시장치
KR100889626B1 (ko) 2007-08-22 2009-03-20 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 이를 구비한유기전계발광표시장치, 및 그의 제조방법
KR100889627B1 (ko) 2007-08-23 2009-03-20 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 및 이를 구비한유기전계발광표시장치
KR100982310B1 (ko) 2008-03-27 2010-09-15 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 및 이를 포함하는유기전계발광표시장치
KR100989136B1 (ko) 2008-04-11 2010-10-20 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 및 이를 포함하는유기전계발광표시장치
KR101002666B1 (ko) * 2008-07-14 2010-12-21 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 및 이를 포함하는유기전계발광표시장치
KR100965259B1 (ko) * 2008-12-18 2010-06-22 삼성모바일디스플레이주식회사 유기전계발광표시장치 및 그의 제조방법
KR101049806B1 (ko) * 2008-12-30 2011-07-15 삼성모바일디스플레이주식회사 다결정 실리콘의 제조방법, 박막트랜지스터, 그의 제조방법및 이를 포함하는 유기전계발광표시장치
KR101049808B1 (ko) * 2008-12-30 2011-07-15 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법 및 이를 포함하는 유기전계발광표시장치
FR2950477A1 (fr) * 2009-09-18 2011-03-25 Commissariat Energie Atomique Procede de preparation d'une couche mince de silicium polycristallin
KR101276433B1 (ko) * 2009-11-04 2013-06-19 파나소닉 주식회사 표시 패널 장치 및 그 제조 방법
KR101049802B1 (ko) * 2009-11-20 2011-07-15 삼성모바일디스플레이주식회사 다결정 실리콘층의 제조방법, 박막트랜지스터, 그를 구비하는 유기전계발광표시장치 및 그들의 제조방법
WO2011068028A1 (en) * 2009-12-04 2011-06-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element, semiconductor device, and method for manufacturing the same
US8624239B2 (en) * 2010-05-20 2014-01-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101094302B1 (ko) * 2010-06-03 2011-12-19 삼성모바일디스플레이주식회사 유기전계발광표시장치 및 그의 제조방법
KR101752400B1 (ko) * 2010-09-03 2017-06-30 삼성디스플레이 주식회사 다결정 규소층의 형성 방법, 상기 다결정 규소층을 포함하는 박막 트랜지스터 및 유기 발광 장치
KR101733196B1 (ko) 2010-09-03 2017-05-25 삼성디스플레이 주식회사 박막 트랜지스터, 이의 제조 방법, 및 이를 구비한 표시 장치
KR101807849B1 (ko) * 2010-12-08 2017-12-12 삼성디스플레이 주식회사 유기 발광 디스플레이 장치 및 이의 제조 방법
US9196753B2 (en) 2011-04-19 2015-11-24 Micron Technology, Inc. Select devices including a semiconductive stack having a semiconductive material
KR20120131753A (ko) * 2011-05-26 2012-12-05 삼성디스플레이 주식회사 박막 트랜지스터, 박막 트랜지스터의 제조 방법 및 유기 발광 표시 장치
CN102810569A (zh) * 2011-06-01 2012-12-05 广东中显科技有限公司 可同时驱入镍和调整阈值电压的多晶硅薄膜晶体管
KR101809661B1 (ko) 2011-06-03 2017-12-18 삼성디스플레이 주식회사 박막 트랜지스터, 그 제조 방법 및 이를 포함하는 유기 발광 표시 장치
CN102709185A (zh) * 2011-07-25 2012-10-03 京东方科技集团股份有限公司 含有多晶硅有源层的薄膜晶体管、其制造方法及阵列基板
CN102306709A (zh) * 2011-09-23 2012-01-04 北京大学 一种有机电致发光器件及其制备方法
US9136134B2 (en) * 2012-02-22 2015-09-15 Soitec Methods of providing thin layers of crystalline semiconductor material, and related structures and devices
JP6193271B2 (ja) * 2012-02-22 2017-09-06 ソイテック 結晶半導体材料の薄層を設ける方法、ならびに関連する構造体およびデバイス
CN103515200A (zh) * 2012-06-15 2014-01-15 无锡华润上华半导体有限公司 一种厚多晶硅的制备方法
TWI500163B (zh) * 2012-10-15 2015-09-11 Innocom Tech Shenzhen Co Ltd 低溫多晶矽薄膜電晶體、其製備方法及顯示裝置
US9184052B2 (en) * 2012-10-25 2015-11-10 Samsung Electronics Co., Ltd. Semiconductor device and manufacturing method of semiconductor device using metal oxide
KR102072800B1 (ko) * 2012-11-29 2020-02-04 삼성디스플레이 주식회사 박막 트랜지스터의 제조 방법, 이를 포함하는 유기 발광 표시 장치의 제조 방법 및 이를 통해 제조된 박막 트랜지스터
CN104103643B (zh) * 2013-04-08 2017-04-12 群创光电股份有限公司 显示面板以及其包含的薄膜晶体管基板的制备方法
JP6106024B2 (ja) * 2013-05-21 2017-03-29 株式会社ジャパンディスプレイ 薄膜トランジスタの製造方法及び薄膜トランジスタ
KR102239841B1 (ko) 2014-08-06 2021-04-14 삼성디스플레이 주식회사 박막 트랜지스터, 이를 구비하는 디스플레이 장치, 박막 트랜지스터의 제조방법 및 디스플레이 장치의 제조방법
US9960178B2 (en) 2015-03-13 2018-05-01 Toshiba Memory Corporation Semiconductor memory device and method for manufacturing same
CN107611141A (zh) * 2017-08-28 2018-01-19 深圳市华星光电技术有限公司 多晶硅基板、薄膜晶体管基板和制作方法
CN111403287B (zh) * 2020-03-24 2023-12-22 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板和显示装置
CN112071868B (zh) * 2020-09-18 2024-09-13 京东方科技集团股份有限公司 Ltps tft阵列基板及显示装置
CN112310233B (zh) * 2020-10-16 2022-06-14 泰州隆基乐叶光伏科技有限公司 太阳电池及生产方法、电池组件
KR102894027B1 (ko) 2021-09-07 2025-12-04 삼성전자주식회사 반도체 소자 및 그의 제조 방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW434692B (en) * 1999-01-11 2001-05-16 Hitachi Ltd Semiconductor device including a TFT having large-grain polycrystalline active layer, LCD employinhe same and method of fabricating them
US20040206958A1 (en) * 1996-02-23 2004-10-21 Semiconductor Energy Laboratory Co., Ltd., A Japan Corporation Semiconductor thin film and method of manufacturing the same and semiconductor device and method of manufacturing the same
TWI229943B (en) * 2003-05-01 2005-03-21 Pt Plus Ltd Crystalline silicon TFT panel for LCD or OELD having an LDD region
TWI239648B (en) * 2000-10-31 2005-09-11 Pt Plus Ltd Thin film transistor including polycrystalline active layer and method for fabricating the same
TWI240817B (en) * 2003-05-01 2005-10-01 Pt Plus Ltd A storage capacitor structure for LCD and OELD panels
TWI256733B (en) * 2005-10-07 2006-06-11 Au Optronics Corp Display panel with polysilicon layer and method of fabricating the same

Family Cites Families (96)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3465209A (en) * 1966-07-07 1969-09-02 Rca Corp Semiconductor devices and methods of manufacture thereof
DE2937974A1 (de) 1979-09-20 1981-04-02 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Vorrichtung zur elektrooptischen steuerung eines lichtbuendels
JPS62104173A (ja) 1985-10-31 1987-05-14 Fujitsu Ltd 半導体装置
JP3122177B2 (ja) 1991-08-09 2001-01-09 旭硝子株式会社 薄膜トランジスタとその製造方法
JPH06151859A (ja) 1992-09-15 1994-05-31 Canon Inc 半導体装置
TW232751B (en) * 1992-10-09 1994-10-21 Semiconductor Energy Res Co Ltd Semiconductor device and method for forming the same
JP2762215B2 (ja) * 1993-08-12 1998-06-04 株式会社半導体エネルギー研究所 薄膜トランジスタおよび半導体装置の作製方法
JPH07176753A (ja) 1993-12-17 1995-07-14 Semiconductor Energy Lab Co Ltd 薄膜半導体装置およびその作製方法
JP3403807B2 (ja) 1994-06-02 2003-05-06 松下電器産業株式会社 薄膜トランジスタおよび液晶表示装置
JP2738315B2 (ja) * 1994-11-22 1998-04-08 日本電気株式会社 薄膜トランジスタおよびその製造方法
JPH08255907A (ja) 1995-01-18 1996-10-01 Canon Inc 絶縁ゲート型トランジスタ及びその製造方法
US5771110A (en) * 1995-07-03 1998-06-23 Sanyo Electric Co., Ltd. Thin film transistor device, display device and method of fabricating the same
JP3744980B2 (ja) * 1995-07-27 2006-02-15 株式会社半導体エネルギー研究所 半導体装置
JPH1012882A (ja) 1996-06-20 1998-01-16 Toshiba Corp 薄膜トランジスタ及びその製造方法
US6746905B1 (en) * 1996-06-20 2004-06-08 Kabushiki Kaisha Toshiba Thin film transistor and manufacturing process therefor
TW324862B (en) 1996-07-03 1998-01-11 Hitachi Ltd Liquid display apparatus
JPH10150204A (ja) * 1996-09-19 1998-06-02 Toshiba Corp 半導体装置およびその製造方法
JPH10135475A (ja) * 1996-10-31 1998-05-22 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP3545583B2 (ja) 1996-12-26 2004-07-21 株式会社ルネサステクノロジ 半導体装置およびその製造方法
TW386238B (en) * 1997-01-20 2000-04-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
JP3942683B2 (ja) 1997-02-12 2007-07-11 株式会社半導体エネルギー研究所 半導体装置作製方法
JP4401448B2 (ja) 1997-02-24 2010-01-20 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3544280B2 (ja) * 1997-03-27 2004-07-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3717634B2 (ja) 1997-06-17 2005-11-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
JPH11111992A (ja) 1997-09-30 1999-04-23 Toshiba Corp 薄膜トランジスタ、相補型薄膜トランジスタ、および薄膜トランジスタの製造方法
US6369410B1 (en) * 1997-12-15 2002-04-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the semiconductor device
JPH11261075A (ja) 1998-03-13 1999-09-24 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US6331476B1 (en) * 1998-05-26 2001-12-18 Mausushita Electric Industrial Co., Ltd. Thin film transistor and producing method thereof
CN100373563C (zh) * 1998-06-30 2008-03-05 东芝松下显示技术有限公司 顶栅型薄膜晶体管的制造方法
US6346437B1 (en) * 1998-07-16 2002-02-12 Sharp Laboratories Of America, Inc. Single crystal TFT from continuous transition metal delivery method
JP4030193B2 (ja) 1998-07-16 2008-01-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4376331B2 (ja) * 1998-08-07 2009-12-02 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6559036B1 (en) * 1998-08-07 2003-05-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
KR100482462B1 (ko) 1998-12-23 2005-09-02 비오이 하이디스 테크놀로지 주식회사 액정표시장치의 폴리실리콘-박막트랜지스터의 제조방법
JP4531177B2 (ja) * 1998-12-28 2010-08-25 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6380007B1 (en) * 1998-12-28 2002-04-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
KR20010043359A (ko) 1999-03-10 2001-05-25 모리시타 요이찌 박막 트랜지스터와 패널 및 그들의 제조 방법
US6680487B1 (en) 1999-05-14 2004-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor comprising a TFT provided on a substrate having an insulating surface and method of fabricating the same
JP4270719B2 (ja) 1999-06-30 2009-06-03 株式会社東芝 半導体装置及びその製造方法
JP4437570B2 (ja) * 1999-07-12 2010-03-24 株式会社ルネサステクノロジ 半導体装置及び半導体装置の製造方法
JP2001102169A (ja) * 1999-10-01 2001-04-13 Sanyo Electric Co Ltd Ｅｌ表示装置
US20020020840A1 (en) * 2000-03-10 2002-02-21 Setsuo Nakajima Semiconductor device and manufacturing method thereof
TWI301907B (en) * 2000-04-03 2008-10-11 Semiconductor Energy Lab Semiconductor device, liquid crystal display device and manfacturing method thereof
JP2001319878A (ja) * 2000-05-11 2001-11-16 Sharp Corp 半導体製造方法
JP2002093745A (ja) 2000-09-12 2002-03-29 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
US7045444B2 (en) * 2000-12-19 2006-05-16 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device that includes selectively adding a noble gas element
TW546846B (en) 2001-05-30 2003-08-11 Matsushita Electric Industrial Co Ltd Thin film transistor and method for manufacturing the same
US6743700B2 (en) * 2001-06-01 2004-06-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor film, semiconductor device and method of their production
JP2003007719A (ja) 2001-06-21 2003-01-10 Matsushita Electric Ind Co Ltd 薄膜トランジスタおよびそれを用いた表示装置
JP3961240B2 (ja) * 2001-06-28 2007-08-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR100662493B1 (ko) 2001-07-10 2007-01-02 엘지.필립스 엘시디 주식회사 비정질막의 결정화방법 및 이를 이용한 액정표시소자의제조방법
US6952023B2 (en) * 2001-07-17 2005-10-04 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
JP2003075870A (ja) 2001-09-06 2003-03-12 Toshiba Corp 平面表示装置およびその製造方法
JP2003100633A (ja) 2001-09-25 2003-04-04 Sharp Corp 半導体装置の製造方法および半導体装置
JP3600229B2 (ja) 2001-10-31 2004-12-15 株式会社半導体エネルギー研究所 電界効果型トランジスタの製造方法
JP2003188098A (ja) 2001-12-13 2003-07-04 Sharp Corp 半導体装置およびその製造方法
US20030155572A1 (en) * 2002-02-19 2003-08-21 Min-Koo Han Thin film transistor and method for manufacturing thereof
JP2003298059A (ja) 2002-03-29 2003-10-17 Advanced Lcd Technologies Development Center Co Ltd 薄膜トランジスタ
JP4115153B2 (ja) 2002-04-08 2008-07-09 シャープ株式会社 半導体装置の製造方法
JP4115158B2 (ja) * 2002-04-24 2008-07-09 シャープ株式会社 半導体装置およびその製造方法
JP2004022845A (ja) 2002-06-17 2004-01-22 Sharp Corp 薄膜トランジスタおよびその製造方法並びに表示装置
JP4115283B2 (ja) * 2003-01-07 2008-07-09 シャープ株式会社 半導体装置およびその製造方法
KR100928490B1 (ko) * 2003-06-28 2009-11-26 엘지디스플레이 주식회사 액정표시패널 및 그 제조 방법
JP2005057240A (ja) * 2003-07-23 2005-03-03 Seiko Epson Corp 薄膜半導体素子、及び薄膜半導体素子の製造方法
KR100515357B1 (ko) 2003-08-14 2005-09-15 삼성에스디아이 주식회사 게이트와 바디가 전기적으로 연결된 박막 트랜지스터와 그제조방법
KR100501706B1 (ko) 2003-10-16 2005-07-18 삼성에스디아이 주식회사 게이트-바디콘택 박막 트랜지스터
US7202143B1 (en) * 2003-10-23 2007-04-10 The Board Of Trustees Of The University Of Arkansas Low temperature production of large-grain polycrystalline semiconductors
KR100600853B1 (ko) * 2003-11-17 2006-07-14 삼성에스디아이 주식회사 평판표시장치 및 그의 제조방법
KR100611224B1 (ko) * 2003-11-22 2006-08-09 삼성에스디아이 주식회사 금속 유도 측면 결정화 방법을 이용한 박막 트랜지스터 및그의 제조 방법
KR100623247B1 (ko) 2003-12-22 2006-09-18 삼성에스디아이 주식회사 평판표시장치 및 그의 제조방법
KR100595456B1 (ko) * 2003-12-29 2006-06-30 엘지.필립스 엘시디 주식회사 액정표시소자의 제조방법
JP4437404B2 (ja) 2004-01-08 2010-03-24 シャープ株式会社 半導体装置とその製造方法
KR100654022B1 (ko) * 2004-05-04 2006-12-04 네오폴리((주)) 금속유도측면결정화법을 이용한 박막 트랜지스터 제조방법
JP2006049823A (ja) 2004-06-28 2006-02-16 Advanced Lcd Technologies Development Center Co Ltd 半導体装置及びその製造方法
TW200601566A (en) * 2004-06-28 2006-01-01 Adv Lcd Tech Dev Ct Co Ltd Semiconductor apparatus and manufacturing method thereof
KR100656495B1 (ko) * 2004-08-13 2006-12-11 삼성에스디아이 주식회사 박막트랜지스터 및 그 제조 방법
US20060040438A1 (en) * 2004-08-17 2006-02-23 Jiong-Ping Lu Method for improving the thermal stability of silicide
KR100611766B1 (ko) 2004-08-24 2006-08-10 삼성에스디아이 주식회사 박막트랜지스터 제조 방법
US7575959B2 (en) * 2004-11-26 2009-08-18 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US8088676B2 (en) * 2005-04-28 2012-01-03 The Hong Kong University Of Science And Technology Metal-induced crystallization of amorphous silicon, polycrystalline silicon thin films produced thereby and thin film transistors produced therefrom
JP5386064B2 (ja) 2006-02-17 2014-01-15 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5670005B2 (ja) * 2006-03-06 2015-02-18 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置及びその製造方法
TWI429028B (zh) * 2006-03-31 2014-03-01 Semiconductor Energy Lab 非揮發性半導體記憶體裝置及其製造方法
KR100770268B1 (ko) 2006-05-18 2007-10-25 삼성에스디아이 주식회사 박막트랜지스터의 제조방법
KR101362955B1 (ko) * 2006-06-30 2014-02-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 그 제조 방법
JP4481284B2 (ja) 2006-09-20 2010-06-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR100878284B1 (ko) * 2007-03-09 2009-01-12 삼성모바일디스플레이주식회사 박막트랜지스터와 그 제조 방법 및 이를 구비한유기전계발광표시장치
KR100846985B1 (ko) * 2007-04-06 2008-07-17 삼성에스디아이 주식회사 유기 전계 발광 표시 장치 및 그 제조 방법
KR100875432B1 (ko) 2007-05-31 2008-12-22 삼성모바일디스플레이주식회사 다결정 실리콘층의 제조 방법, 이를 이용하여 형성된박막트랜지스터, 그의 제조방법 및 이를 포함하는유기전계발광표시장치
KR101383409B1 (ko) * 2007-06-08 2014-04-18 엘지디스플레이 주식회사 표시장치
KR100848341B1 (ko) * 2007-06-13 2008-07-25 삼성에스디아이 주식회사 박막트랜지스터, 그의 제조방법, 및 이를 포함하는유기전계발광표시장치
KR100889626B1 (ko) 2007-08-22 2009-03-20 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 이를 구비한유기전계발광표시장치, 및 그의 제조방법
KR100889627B1 (ko) 2007-08-23 2009-03-20 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 및 이를 구비한유기전계발광표시장치
KR100982310B1 (ko) 2008-03-27 2010-09-15 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 및 이를 포함하는유기전계발광표시장치
KR100989136B1 (ko) 2008-04-11 2010-10-20 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 및 이를 포함하는유기전계발광표시장치
KR101002666B1 (ko) 2008-07-14 2010-12-21 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 및 이를 포함하는유기전계발광표시장치

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040206958A1 (en) * 1996-02-23 2004-10-21 Semiconductor Energy Laboratory Co., Ltd., A Japan Corporation Semiconductor thin film and method of manufacturing the same and semiconductor device and method of manufacturing the same
TW434692B (en) * 1999-01-11 2001-05-16 Hitachi Ltd Semiconductor device including a TFT having large-grain polycrystalline active layer, LCD employinhe same and method of fabricating them
TWI239648B (en) * 2000-10-31 2005-09-11 Pt Plus Ltd Thin film transistor including polycrystalline active layer and method for fabricating the same
TWI229943B (en) * 2003-05-01 2005-03-21 Pt Plus Ltd Crystalline silicon TFT panel for LCD or OELD having an LDD region
TWI240817B (en) * 2003-05-01 2005-10-01 Pt Plus Ltd A storage capacitor structure for LCD and OELD panels
TWI256733B (en) * 2005-10-07 2006-06-11 Au Optronics Corp Display panel with polysilicon layer and method of fabricating the same

Also Published As

Publication number Publication date
JP5090253B2 (ja) 2012-12-05
US8790967B2 (en) 2014-07-29
CN101315883A (zh) 2008-12-03
US20120220084A1 (en) 2012-08-30
US20080296565A1 (en) 2008-12-04
TW200905751A (en) 2009-02-01
JP2008300831A (ja) 2008-12-11
CN101315883B (zh) 2010-12-08
KR20080105563A (ko) 2008-12-04
EP2009680A1 (en) 2008-12-31
EP2009680B1 (en) 2015-04-01
KR100875432B1 (ko) 2008-12-22

Similar Documents

Publication Publication Date Title
TWI381451B (zh) 多晶矽層製造方法、以此製得之ｔｆｔ、ｔｆｔ製造方法及具此之有機發光二極體顯示裝置
TWI382471B (zh) 多晶矽製造方法、以之製造之ｔｆｔ、ｔｆｔ製造方法及含該ｔｆｔ之有機發光二極體顯示裝置
CN101373793B (zh) 薄膜晶体管及其制造方法以及有机发光二极管显示装置
CN101826548B (zh) 有机发光二极管显示装置及其制造方法
KR100889626B1 (ko) 박막트랜지스터, 그의 제조방법, 이를 구비한유기전계발광표시장치, 및 그의 제조방법
CN101325220B (zh) 薄膜晶体管及其制造方法及包括该薄膜晶体管的显示装置
US20080157116A1 (en) Thin film transistor, method of fabricating the same, and organic light emitting diode display device including the same
US20070284581A1 (en) Method of fabricating pmos thin film transistor
EP2204844A1 (en) Method of fabricating polysilicon, thin film transistor, method of fabricating the thin film transistor, and organic light emitting diode display device including the thin film transistor
CN101826555B (zh) 薄膜晶体管、制造方法及有机发光二极管显示装置
TWI531072B (zh) 薄膜電晶體、製造其之方法、具有薄膜電晶體之有機發光二極體顯示裝置及製造其之方法
EP2204845A1 (en) Method of fabricating polysilicon, thin film transistor, method of fabricating the thin film transistor, and organic light emitting diode display device including the thin film transistor