[go: up one dir, main page]

TWI363915B - Array substrate for liquid crystal display device and method of fabricating the same - Google Patents

Array substrate for liquid crystal display device and method of fabricating the same Download PDF

Info

Publication number
TWI363915B
TWI363915B TW096150389A TW96150389A TWI363915B TW I363915 B TWI363915 B TW I363915B TW 096150389 A TW096150389 A TW 096150389A TW 96150389 A TW96150389 A TW 96150389A TW I363915 B TWI363915 B TW I363915B
Authority
TW
Taiwan
Prior art keywords
layer
pattern
barrier
gate
source
Prior art date
Application number
TW096150389A
Other languages
English (en)
Other versions
TW200830015A (en
Inventor
Joon Young Yang
Original Assignee
Lg Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lg Display Co Ltd filed Critical Lg Display Co Ltd
Publication of TW200830015A publication Critical patent/TW200830015A/zh
Application granted granted Critical
Publication of TWI363915B publication Critical patent/TWI363915B/zh

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/01Manufacture or treatment
    • H10D30/021Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0312Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
    • H10D30/0316Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral bottom-gate TFTs comprising only a single gate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/01Manufacture or treatment
    • H10D30/021Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/60Insulated-gate field-effect transistors [IGFET]
    • H10D30/67Thin-film transistors [TFT]
    • H10D30/6729Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/60Insulated-gate field-effect transistors [IGFET]
    • H10D30/67Thin-film transistors [TFT]
    • H10D30/674Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743Silicon
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441Interconnections, e.g. scanning lines
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Description

1363915 九、發明說明: 【發明所屬之技術領域】 本發明係關於一種液晶顯示裝置,特別是關於一種具有改良 特性之薄膜電晶體的液晶顯示裝置之陣列基板及其製邊方法。 【先前技術】
液晶顯示裝置利用液晶分子的光學各向異性及偏光性來顯示 影像。這些液晶分子由於其薄而長的排列形狀因而具有定向特 性。因此,可透過向液晶分子施加一電場來控制液晶分子的排列 方向。透過控制液晶分子的排列方向,光線可沿著所述液晶分子 的排列方向被折射藉以顯示影像。 尤其是’紐晶顯示裝践包含—祕開關元件的薄膜電晶 (TFT ),其相當於一主動式矩陣液晶顯示(Active Matrix LCD, 間稱AM-LCD)裝置’並財高分解及齡移動縣之極佳特 J·生。由於該液晶顯示裝置包含有作為開關元制細電晶體,因 而“也可被獅薄膜電晶體液晶顯示(TFmD)裳置。 ,通^ ’該液晶顯示袭置係包含:-陣列基板,該陣列基板上 滅有細電晶體及晝素電極;—彩色遽光片基板,該彩色遽光 列ΐ板上軸有觀_層及制電極;以及—液晶層。該陣 曰二,彡色_細目互面對且彼此.定距離。該液 基板與該彩⑽光絲板之間,並且透 於晝素電極與共用電極之關電縣轉。 〜 1363915 第i圖」為習知技術中液晶顯示裝置之陣列基板的晝素區 域之透視平面圖。在「第】圖」中,一間線2〇、一間極%、一主 動層40 /原極32及-沒極34、-資料線30以及一晝素電極5〇 係形成於具有-畫素區域“p”的基板1〇之上。該閉線2〇與資料線 30相互父又藉以定義該畫素區域“p,,。該_36係與該麟如相 連接,且該主動層4G係形成於該閘極36之上方。該源極%係與 該資料線3G树接並且與汲極34間隔—定轉。%、主動 層叫、一歐姆接觸層(附圖中未示)、源極32以及祕34絲成 -薄膜電晶體(TFT) “T”。此外,該畫素電極5〇係形成於該畫素 區域“P”之中且透過-沒極接觸孔38與紐極34相連接。介於該 源極32與該汲極34之間的該主動層4〇之一曝露部分係可定義為 -通道區域。該賴電晶體T之特性係依賴於該通道區域。’、 「第2A圖」至「第2D圖」為沿著「第丨圖」之贴線所做 \ 圖。如圖所示,該晝素區域 “P”中定義有一開關區域“s”。該薄膜電晶體叮”係形成於該開關區 域“S”中。 如「第2A圖」中所示’-第—金屬層(附圖中未示)係形成 於基板ω之上且透過-第-光罩處理進行型樣加卫以形成_間線 (附圖中未示)及-閘極36。該閘極%係奴__區奶” 中。而後’ -閘極絕緣層45將透過洗積無機絕緣材料,例如氮化 石夕(SiNx)及氧化石夕(Si02)而形成於包含有問線(附圖中^示) 1363915 * -j 及閘極36的該基板i〇之上。 下-步,如「第2B圖」中所示,一本質非晶石夕層(附財未 ^及一雜質攙雜非㈣層(附圖t未示)係依序形成於該間極 ’·’巴緣層45之上。隨後,該本質非晶♦層(附圖#未示)及該雜質 攙雜非晶糾(_中未示)將透過—第二光罩處理進行、 工以形成-主動層40及-雜質攙雜非祕型樣41。該雜質躁雜非0
晶石夕型樣41係設置於該主_ 4G之上,並且触動層价及該雜 質攙雜非晶卵樣41都具有—島销娘且均與該_ %麵 應。即’該絲層40及該雜質攙雜非晶輕樣41均位於該開 區域“S”中。 下一步,如「第2C圖」中所示,一第二金屬層(附圖中未示) 係透過沈積導電型金屬材料,例如銅⑽、銘(ai)、麵女合全 (AlNcl)料而形成於基㈣之上,而在職板1()上已經形成 有主動層40及雜質攙雜非晶石夕型樣41 (如「第2b圖」中所示^。 隨後’該第二金屬層(關中未示)將透過—第三光罩處理進行 型樣加工以形成-資料線(關中未示)、—源極%及—沒極^。 該貧料線(附ϋ中未示)與該閘線(關中未示)相交又進而定 義出該晝素區域“Ρ” ’並且該源極32與該倾線中未示) 相連接。賴極32與槪極34倾此_—歧離且均位於開 關區域“S”中。-介於騎極32與該祕34之_部分係可_ 閘極36之中心相對應。接下來,曝露於該源極32與麵極= '15 間的雜質攙雜非晶石夕型樣41 (如「第2B圖」中所示)將透過使 用該源極32與該錄34作為—光罩⑽成—_接觸層42而從 該=質攙雜非晶石夕型樣Μ (如「第2B圖」中所示)上被去除並 曝路出該主動層40。此曝露出的主動層4〇係被定義為一通道區域 “ch”。 揍下來,如「第2D圖」中所示,一純化層55係將透過沈積 無機絕緣材料:例如氮切(_χ)及氧财(⑽)而形成於 該源極32與級極34之上,然後透過-第四光罩處理進行型樣 加工以形成一用於曝露一部分没極34之沒極接觸孔%。緊接著, 透明型材料層(附圖中未示)將透過沈積透明導電型材料, 例如銦錫氧化物(IT0)及銦鋅氧化物(IZ〇)而形成於該純化層 55之上’祕透過—第五光罩處理進行型樣加卫以形成—畫素電 極50。該晝素電極%係透過没極接觸孔%與汲極%相連接。 在第三光罩處理中,包含有銅(㈤触(A1)或域合金 U_之第二金屬層(附圖中未示)將被濕法綱。當進行渴 法侧時’該第二金屬層(附圖中未示)將摘度侧以致通道 區域“ch”巾之臨界尺寸(eritiealdimensi()n,_CD)發生變化。 即,該通道區域之寬度’也就是該源極與該沒極之間的距離為一 非預期值以致於薄膜電晶體之性能下降。 下面將結合「第3A圖」至「第3D圖」對第三光罩處理進行 更詳細之說明。「第3A圖」至「第3D圖」係分別表示了「第兀 1363915 圖」中之第三光罩處理之詳細步驟。 在「第3A圖」中’第二金屬層65及感光材料層70係依序形 成於基板10之上’且在該基板1〇上已形成有開極%、閉極絕緣 層45、主騎40及雜質攙雜非晶石夕型樣41。感光材料層%係可 :為正月型。即,該感光材料層70之未曝光部分將不會被顯影。具 、有-透纏域“仪,及—_區域實,之光罩“M”係設置於感光材. ▲ 料層70之上方。該透射區域“TA,,具有職的透射率,而該阻擋 、區域“BA”之透射率桃简區域“BA,,係與絲層則兩個端 部相對應,而透射區域“TA”則位於阻擋區域“βΑ,,之間。即,該透 射區域“TA”係與閘極36相對應。此外,透射區域“ta”還與第二金 .屬層65之其餘部分相對應。感光材料層70將透過光罩“Μ,,被曝 光,且進而被顯影。 如「第3Β圖」中所示,當與阻擋區域“βα”相對應之感光材
料層70 (如「第3Α圖」中所示)遺留下來以於第二金屬層^上 形成感光材料麵71時,與透㈣域“ΤΑ”姉應之感光材料層 7〇 (如第Μ圖」.中所示)將完全被去除以曝露出第二 65 〇 接下來,如「第3C圖」中所示,該第二金屬層65 (如^ ,3Β圖」中所示)將透過使用感光材料型樣71作為—钱刻光^ 被侧以形成雜32與汲極34並曝露出师攙雜非^夕則 41°當等二金屬層65(如「第3Β圖」中所示)包含有銅、(〇〇 1363915 鋁(A1)及銘鈦合金(Α_中至少-種金屬時,該第二 65 (如「第3B圖.」中所示)將被濕法钱刻。當進行濕法钱刻時, 源極32與沒極34之側邊部分B和c會被_劑曝露出來並將被 過度蝴。因此,雜32與祕34之間__大於預期的臨 •界尺寸“CD1”。也就是說,源極32與沒極34之間的距離將大於感 r- 光材料型樣71之間的距離。 I -接下來,如「第3D圖」中所示,曝露出的雜質授雜非晶石夕型 、樣41 (如「第3C圖」中所示)將透過使用源極幻輿汲極別被 …蝕刻進而由雜質攙雜非晶石夕型樣41 (如「第3c圖」中所示)形 成為歐姆接觸層42並且曝露出該主動層4〇。如上所述,曝露出的 .主動層40將被定義為通道區域“ch”。由於源極32與汲極34之間 的距離大於職_界尺寸“⑽”,_該通舰域之寬度“⑽” 也將大於該預期的臨界尺寸“CD1”。 〜通常’預期的臨界尺寸“CD1,,係大約為5微米,而該通道區域 #之寬度“CD2”係大約為9微米。通道區域所增加之寬度將導致薄膜 電晶體性能之劣化。而且,當製造具有_橫向電場效應&細e ng’_IPS)模式的液晶顯示裝置之陣列基板時,線路寬 度之減小將會導致例如訊號延遲之問題的產生。 【發明内容i 因此,蓉於以上的問題,本發明係關於-種液晶顯示裝置< 陣列基板及其製造方法,藉以從實質上消除由於習知技術之限制 11 1363915 及缺點所帶來的一個或多個問題。 本發明其他的雜和優轉在如下之·書中加簡述,並 且可以透縣發明之何得叫分地理解,或者可以從本發 明的實踐帽出。本魏的目的和其他優點抑透 料 載之說明書对請專纖财_細之結構並結合圖2 以實現和獲得。 刀付
為了獲得本發明的這些及其他優點且依照本發明之目的,現 對^日赠織和概細_,本發日月之,晶顯示裝置 之陣列基板,係包含:m · μ,係杨騎_ 了賢基板之上,—間極絕緣 曰’、W、”之上;一資料線,係與該閘線相交;-閘極, 係與該閉線相連接;_主動層’係位於該間極絕緣層之上且與該 極相對應,第—及苐二歐姆接觸層,係位於該主動層之上,且 0苐_第—^姆接觸層以—第—距離彼此相互間隔;苐一及第 Γ且隔型樣’係以該第—距離彼此相互間隔並且分職於該第- 層之上’其中該主動層係可透過該第—及第二阻 隔型樣被m源極無極,係以大於-距離之—第二距 2相互咖蝴峨帛H隔版上,該源 係。該詩_連接;以及—t素電極,係與槪極相連接。 其' x奴另方面,在於提供—種製造液晶顯示裝置之陣列 板之方法:係包含如下步驟:於一基板上形成一閘線及一閘 摘極係與該閘線相連接;於該閘.極及閘線上形成一間極絕
12 S ^層;於該閘極絕緣層上形成—主動層,於該主動層上形成一雜 質攙雜非晶樣’並且於該主動層上之雜雜雜非砂型樣之 上形,-金屬型樣,該主動層、雜質攙雜♦晶石夕型樣及金屬型樣 中的母個均與該閘極相對應;形成一源極、一沒極及一資料線, 該源極與該沒極係位於金屬型樣之上且彼此之間以一第一距離相 互間jy’該資料、線係與該閘線相交並與該源極相連;磁彳該金屬 型樣及雜質攙轉晶㈣樣以於祕政極之下形成第—及第二 阻隔型樣,並於該第—及第二_型樣之下形成第—及第二歐姆 接觸層’其中第—阻隔型樣及第—歐姆接觸層係則、於該第一距 離之-第二輯與第二_型樣及f二歐姆接觸層彼此之間相互 間隔;以及形成一與該汲極相連接之晝素電極。 可以理解岐’如上麟的本發明之概括說明和隨後所述的 本毛明之詳細就明均是具有代表性和解釋性的說明,並且是為了 進一步揭示本發明之申請專利範圍。 、 【實施方式】 以下,將結合圖示部分對本發明之較佳實施例作詳細說明。 第4圖」係為本發明中液晶顯示裝置之陣列基板的晝素區 域之透視平面圖。在「第4圖」中,閘線12〇'閘極122、具有主 動層130及歐姆接觸層(附圖中未示)之半導體層(附圖中未示)、 源極142.及汲極14心資料線140、阻隔型樣136以及畫素電極15〇 係形成於具有一晝素區域“P”的基板11〇之上。閘線丨2〇與資料線 1363915 140相互交叉藉以定義該晝素區域“p”。閘極122係與開線12〇相 連接”且主動層130係形成於閘極122之上方。源極142係與資 料線140相連接並且與汲極144間隔一定距離。閘極122、主動層 13〇、歐姆接觸層(附圖t未示)、源極142以及及極144係構^ • 電晶體(TFT) “T”。此外,該晝素電極15G係形成於該晝 ·- 素區域T之中且透過一沒極接觸孔149與沒極144相連接。阻隔 . 雜136係設置於主動層13〇之上方並且設置於源極142及沒極 % 144之下方。介於阻隔型樣136之間的距離小於源極142與沒極 H4之間的距離。每二個源極142及祕144係包含銅(⑻、銅 鈦合金(Cu-Ti)、|呂(A1)及銘鈥合金(A1Nd)中的至少一種金 屬。該阻隔型樣136係包含鈿(施)及鉑鈦合金(MoTi)中的至 少一種金屬。介於阻隔型樣136之間的該主動層13〇之一曝露部 刀k可疋義為-通道區域。該薄膜電晶體“T”之特性係依賴於該通 道區域。 __ 「第5A圖」至「第5H圖」係為沿著「第4圖」之v_v線所 :分陣列基板的製造過程之剖視圖。在本發明中,阻隔型 -樣係形成於源極及沒極之下方。阻隔型樣係由阻隔金屬材料形 ..成’此阻隔金屬材料不會與用於侧源極及沒極之敍刻劑發生反 應因此’即使源極與汲極被過度银刻,該通道區域之寬度將仍 .為一預期的臨界尺寸。由此,薄膜電晶體係可具有改良之特性。 「第5A圖」表示了一第一光罩處理進程。如「第5a圖」中 14 1363915
所示’ 一第—金屬層(關中未示)係形成於基板110之上且透 過第一光罩處理進行型樣加工以形成一閘線(附圖中未示)及一 閘極122。-晝倾域“P”巾定射—開随域“s”。薄縣晶體“丁” 係形成於開關區域“s”中。閘極122係設置於開關區域“s”中。而 後,一閘極絕緣層126將透過沈積無機絕緣材料,例如氮化矽 (SiNx)及氧化石夕(§i〇2)而形成於包含有閘線(附圖中未示) 及閘極122的基板11〇之。 「第5Β圖」表示了-第二光罩處理進輕。如「第5Β圖」.中 所π,-本質非晶補(關巾未示)、—雜質攙雜非㈣層⑽ 圖中未示)以及-第二金屬層(附圖中未示)係依序形成於閑極 絕緣層126之上。此第二金屬層(.附圖中未示)係包含翻(則 及鉬鈦合金(MoTi)中的至少-種金屬。此第二金屬層(附圖中 未示)不會被用於蝕刻源極及汲極之蝕刻劑所蝕刻,但卻能夠被 乾法钮刻。隨後,本質非晶石夕層(附圖中未示)、雜質援雜非晶石夕 層(附圖中未示)及第二金屬層(附圖中未示)將透過一第二光 罩處理進行麵加工以職-絲層13G、—雜錢轉日日日石夕型樣 131及一金屬型樣134之疊層結構。.主動層13〇係設置於閘極絕緣 層126之上且與閘極122相對應。雜質攙雜非晶矽型樣i3i係設 置於主動層.130之上,而金屬麵134係設置.於雜質攙雜非晶石夕 型樣131之上。換句話說,主動層13〇、雜質攙雜非晶矽型樣m 及金屬型樣134都具有一島λ與形狀且均設置於開關區.域“s,,中。 1363915 「第5C圖」至「第5G圖」表示了一第三光罩處理進程。在 「第5C圖」中,一第三金屬層138係透過沈積銅(Cu)、銅鈦合 金(Cu-Ti)、鋁(A1)及鋁鈥合金(AINd)中的至少一種金屬而 形成於整個基板110之上,而基板110上包含有閘極絕緣層126、 主動層130、雜質攙雜非晶矽型樣131以及金屬型樣134。特別是,
當第三金屬層138係由銅(Cu)形成聘,該第三金屬層138將具 有一雙層結構,此雙層結構具有其他材料藉以防止銅金屬層之劣 化及擴。一感光材料層170 '係形成於該第三金屬層138之上, 並且具有一透射區域“TA”及一阻撞區域“ba”之光罩“M”係設置於 感光材料層170之上方。此感光材料層17〇可為正片型且包含光 阻材料。即,这感光材料層17〇之未曝光部分將不會被顯影。然 而,此感光材料層170也可為負片型。該透射區域“TA,,具有 的透射率,而該阻擋區域“BA”之透射率為〇%。阻擋區域“ba”係 與主動層13G的兩個端部械應,而透㈣域“TA,,則位於阻播區 域“BA”之間。即’透射區域“TA”係與閘極122相對應。此外,透 射區域“TA,,還與第三金屬層138之其餘部分树應。即,透射區 域“TA”還與郷財雜、跡以及娜線之部分相對應感光 材料層170將透過光罩“M”被曝光,且進而被顯影。 ^在「「第5D圖」中’當與阻擋區域“BA”相對應之感光材料層 (如 '弟冗圖」中所示)遺留下來以於第三金屬層138上形 成感光材料型樣171時,與透射區域“TA,,(如「第5C圖」中所示) 16 1363915 >相對應之感光材料層170(如「第5C圖」中所示)將完全被去除 以曝路出第二金屬層138。介於感光材料型樣m之間的部分係與 閘極122相對應,並且一個感光材料型樣m與另一個感光材料 型樣Π1之間係以-個預期的臨界尺寸“CD”相互間隔。
. 接下來’如「第5E圖」中所示,第三金屬層138 (如「第5D :• 圖」中所示)將透過使用感光材料型樣171作為一侧光罩而被 ' 法姓刻以於金屬型樣134之上形成源極142與汲極144。雖然附 %财未示出’但於此同時還將形成與閘線相交之資料線。由於濕 法蝕刻係為各向同性的,因此第三金屬層138 (如「第5D圖」中 所示)將被過度蝕刻至側邊部分“E,,及“F,。因此,源極142與汲 極144之間的距離將大於預期的臨界尺寸“CD”。透過蝕刻該第三 i屬層(如「第5D圖」中所示),介於源極142與汲極144之間 的金屬型樣134將被曝露出。此包含有銦(M〇 )及|目鈦合金(M〇Ti) ^ 中至少一種金屬之金屬型樣134不會被用於蝕刻第三金屬層138 (如「第.5D圖」.中所示)之姓刻劑所侧。因此,即使第三金屬 層138 (如.「第5D圖」中所示)被過度敍刻,通道區域之寬度也 '不會受到影響。 接下來’如「第5F圖」中所示,金屬型樣134 (如「第^5E 圖」中所示)及雜質攙雜非晶矽型樣131 (如「第5E圖」中所示) 將依序透過使用感光材料型樣171而被乾法蝕刻以形成阻隔型樣 6及姆接觸層132。在此情況下,該乾法钱刻係為一各向異性 17 1363915 之類型。位於主動層130上的歐姆接觸層132與主動層⑽構成 半導體層133,並且阻隔型樣136係設置於歐姆接觸層⑶之 上。由於阻隔型樣m係由導電型材料形成,因此藉由該阻隔型 樣136而與歐姆接觸層相接觸之源極142及汲極144將分別具有. 改良的電阻性…個歐姆接觸層132以及另外—個歐姆接觸層⑶ .係分別設置於主動層130的兩側部分,以使得與閘極122相曰對應 的主動層之中心部分曝露於歐姆接觸層132之間。此主動層⑽ 所曝露出的部分係被定義為通道區域“比,,。一個阻隔型樣⑽及另 外-個阻隔型樣136係分別與—個及另外一個欧姆接觸層⑶完 全相重疊。由於阻隔型樣136及歐姆接觸層132係均由各向異性 之乾法則職,魏魏區域“eh”之寬额翻祕界尺寸 “CD”轉。也狀說’ _難136柳觸杨祕⑷鱼 汲極⑷之間的距離。通道區域“也,,之寬度係由阻隔型樣136之間 的距離來決定,而並非取決於源極142與祕144之間的距離。 接下來,如「第5G圖」中所示,感光材料型樣i7u系被去除. 以使源極142與汲極144得以曝露。 ' 「第5H圖」表示了第四及第五光罩處理進程。如「第阳圖」 中所示’-鈍化層148係將透過沈積無機絕緣材料,例如氮化石夕 (SiNx)及氧化石夕(Si02)而形成於源極142弟及極144之上, 然後純化層⑷透過苐四光罩處理進行型樣加工以形成一祕接 觸孔149。汲極接觸孔149係用於曝露出-部分難⑷。緊接著, 1363915 透明導電型材料層(附®巾未示)將透過沈積透明導電型材料, 例如銦錫氧化物(ITO)及銦鋅氧化物(IZ〇)而形成於純化層⑷ 之上,然後透過第五光罩處理對透明導電型材料層(附圖中未示) 進行型樣加工以於畫素區域“P”中形成一晝素電極15〇 .。此晝素電 • 極150係透過没極接觸孔149與沒極1彳4相連接。 〜€過上述之第五光罩處理,液日日日顯示裝置之陣列基板係得以 ' 製造完成。在本發明之液晶顯示裝置之陣舰板中,能夠被各向 %祕絲狀娜麵,係可防止通挪紅寬度產生變 .化。由雜隔麵俩透麵絲卿成源極及祕之後再由各 肖異㈣乾法__成,因此通龜域之寬度將纽隔型樣之 •間的^離來決定。因此,係㈣獲得具有預期臨界尺寸的通道區 域之寬度。韻’使_電晶體之雜得以改良。 上述方法也可應用於習知的四光罩處理之陣列基板製造過程 中。在四光罩處理進程中,該半導體層與源極及祕係可透過單 > 一的光罩處理而得以形成。 此外上述之製造方法同樣也可用於製造具有橫向電場效應 (IPS)模式的液晶顯示裝置之陣列基板。在此陣列基板中,由於 電氣線路,.例如閘線與資料線,係具有預期的寬度,因而不會發 生訊號延遲之問題。 —雖然本發明以前述之較佳實施例揭露如上,然其並非用以限 疋本毛明,任何熟習相像技藝者,在不脫離本發明之精神和範圍 1363915 内,當可於本發:明之有機電致發光裝置及其製造方法中作些許之 S軸變化,目此本發明之專祕護範隨視本朗書所附之申 請專利範圍所界定著為準。 【圖式簡單說明】 " 第1圖係為習知技術中液晶顯示裝置之陣列基板的晝素區域 ·. 之透視平面圖; ;- 第2A圖至第2D圖係為沿著第1圖之ΙΙ-ΙΓ線所做之一部分陣 ^^ 瓶板的製造触之剖細; 第3A圖至第3D圖係分別表示了第2σ圖中之第三光罩處理 . 之詳細步驟; # 4 ®係為本發明巾液晶顯示裝置之陣列基板的晝素區域之 透視平面圖.;以及 ' 【主要元件符號說明】 第5Α圖至第5Η圖係為沿著第4圖之ν_ν線所做之一部分陣 列基板的製造過程之剖視圖。 , - 10 基板 20 .閘線 30 資料線 32 源極 34 汲極 36 閘極 1363915
38 汲極接觸孔 40 主動層 41 雜質攙雜非晶矽型樣 42 歐姆接觸層 45 閘極絕緣層 50 晝素電極 55 純化層 65 第二金屬層 70 , 感光材料層 71 _感光材料型樣 110 基板 120 閘線 122 閘極 126 閘極絕緣層 130 主動層 131 雜質攙雜非晶矽型樣 132 歐姆接觸層 133 半導體層 134 '金屬型樣 136 阻隔型樣 138 第三金屬層. 21 1363915
140 資料線 142 源極 144 沒極 148 純化層 149 汲極接觸孔 150 畫素電極 170 . 感光材料層 171 感光材料型樣 B 源極之側邊部分 BA 阻擔區域 C 汲極之側邊部分 CD 預期的臨界尺寸 CD1 預期的臨界尺寸 CD2 通道區域之寬度 A ch 通道區域 E、F 側邊部分 M . 光罩 P 晝素區域 S 開關區域 T 薄膜電晶體 TA 透射區域 22

Claims (1)

1363915 _____ 100年12月28日替換頁 十、申請專利範圍: • h —種液晶顯示裝置之陣列基板,係包含: 一閘線,係位於一基板之上; 一閘極絕緣層,係位於該閘線之上; 一資料線,係與該閘線相交; 一閘極,係與該閘線相連接: :主動層’係位於該閘極絕緣層之上且與該閘極相對應; ^ 第一及第二歐姆接觸層,係位於該主動層之上,且該第一 與第二歐姆接觸層係以—第—距離彼此相互間隔,· 第-及第二阻隔型樣,係以該第一距離彼此相互間隔並且 分別位於該第一與第二歐姆接觸層之上,其中該主動層係可透 過該第-及第二阻隔麵被曝露出; -源極與沒極,係以大於該第一距離之一第二距離彼此相互 間隔並且分別位於該第一及第二阻隔型樣之上,該源極係與該 | 資料線相連接; 一晝素電極,係與該汲極相連接;以及 通道_’係由該第—阻隔型樣與該第二阻隔型樣間之 ,該主動層的-曝露部分所定義,其中該通道區域之寬度由 t —阻隔型樣與該第二阻隔型樣間之—距離來決定。 2,如申請專利範㈣!項所述之陣列基板,其中該第—及第二阻 隔型樣係包含鋇⑽)及織合金(MoTi)中的至少二種金 屬0 23 100年12月28日替換頁 如申4專利範圍第丨項所述之陣列基板,其中該源極及汲極係 包含銅(CU)、銅鈦合金(Cu-Ti)、鋁(A1)及鋁鈥合金(AINd) · 中的至少一種金屬。 如申-月專利|巳圍第1項所述之陣列基板,其中該第一及第二歐 _ 姆接觸層,該第一及第二阻隔型樣以及該源極及沒極中的每一 姆係以該’之巾讀鱗獅相互對稱。 • Τ申研專利範圍第1項所述之陣列基板,其中該第一及第二阻 隔里樣之間的空間係與該第一及第二歐姆接觸層之間的空@ 完全相重疊。 ·, 6.如申請專利範圍第!項所述之陣列基板,更包含一具有一沒極 接觸孔之鈍化層’其中位於該鈍化層之上的該晝素電極係透過 該汲極接觸孔與該汲極相連接。 7· -種液晶顯示|置之_基板之製造綠,係包含如下步驟: 於-基板上形成-職及—閘極,關極係與制線相連 接,
於該閘極及該閘線上形成一閘極絕緣層; 於該閘極絕緣層上形成一主動層,於該主動層上形成一雜 質攙雜非轉型樣,奴於該主朗上之該雜質攙雜非晶石夕型 樣之上形成-金屬聽,触動層、齡非砂型樣及 該金屬型樣中的每一個均與該閘極相對應; 該源極與該汲極係位於 形成一源極、一汲極及一資料線 24 4 100年12月28日替換頁 該金屬型樣之上且彼此之間以一第一距離相互間隔,該資料線 係與該閘線相交並與該源極相連接; 、姓刻該金屬型樣及該雜#齡非㈣麵·該源極及 及極之下形成第-及第二阻隔型樣,並於該第一及第二阻隔型 樣之下形成第-及第二歐姆接觸層,其中該第一阻隔型樣及該 第-歐姆接觸層係則、於該第—距離之—第二距離與該第二 阻隔型樣及該第二歐姆接觸層彼此之間相互間隔; 透過該第-剛型樣與該第二阻隔型關之該主動層的 -曝露部分定義-通道區域’其中該通道區域之寬度由該第一 阻隔型樣與該第二阻隔型樣間之一距離來決定;以及 形成一與該汲極相連接之畫素電極。 如申請專利範圍第7項所述之製造方法,其中形成該源極、該 及極及該資料線之步驟係包含: 於該金屬型樣上形成一第一金屬層; 於該第一金屬層上形成第一及第二感光材料型樣並與該 金屬型樣相對應,該第一與第二感光材料型樣係以該第二距離 彼此相互間隔;以及 透過使用該第一及第二感光材料型樣作為一蝕刻光罩濕 法蝕刻該第一金屬層。 如申·請專利範圍第8項所述之製造方法,其中蝕刻該金屬型樣 及該雜質攙雜非晶矽型樣之步驟係包含: 1363915 100年12月28日替換頁 透過使用該第一及第二感光材料型樣作為一蝕刻光罩各 向異性地乾法蝕刻該金屬型樣及該雜質攙雜非晶石夕型樣以曝 露出該主動層;以及 去除該第一及第二感光材料型樣。 10.如申請專利範圍第9項所述之製造方法,其中該金屬型樣係包 含鉬(Mo)及鉬鈦合金(MoTi)中的至少一種金屬。 U.如申請專利翻第10項所述之製造方法,其中該源極及汲極 係包含銅(Cu)、銅鈦合金(Cu_Ti)、紹㈤及銘敍合金(A麵) 中的至少一種金屬。 如申請專利範圍第7項所述之製造方法,更包含於該源極及沒 極之上形成-具有一汲極接觸孔之鈍化層,其中位於該純化層 之上的該晝素電麵透過概極接觸孔與該汲極相連接。 13=申請專利範圍第7項所述之製造方法,其中該第-及第二阻 隔里樣之間的空間係與該第一及第二歐姆接觸層之間的空間 完全相重疊。 26
TW096150389A 2006-12-26 2007-12-26 Array substrate for liquid crystal display device and method of fabricating the same TWI363915B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060133795A KR100937173B1 (ko) 2006-12-26 2006-12-26 박막트랜지스터 액정표시장치용 어레이 기판 및 그제조방법

Publications (2)

Publication Number Publication Date
TW200830015A TW200830015A (en) 2008-07-16
TWI363915B true TWI363915B (en) 2012-05-11

Family

ID=39611202

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096150389A TWI363915B (en) 2006-12-26 2007-12-26 Array substrate for liquid crystal display device and method of fabricating the same

Country Status (5)

Country Link
US (1) US8497507B2 (zh)
JP (1) JP4958764B2 (zh)
KR (1) KR100937173B1 (zh)
CN (1) CN100594408C (zh)
TW (1) TWI363915B (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5137798B2 (ja) * 2007-12-03 2013-02-06 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101294235B1 (ko) * 2008-02-15 2013-08-07 엘지디스플레이 주식회사 액정표시장치용 어레이 기판 및 그 제조방법
JP5616038B2 (ja) * 2008-07-31 2014-10-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI469354B (zh) 2008-07-31 2015-01-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP5627071B2 (ja) 2008-09-01 2014-11-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101621546B1 (ko) * 2009-11-17 2016-05-16 동우 화인켐 주식회사 액정표시장치용 어레이 기판의 제조 방법
KR101844972B1 (ko) 2009-11-27 2018-04-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작방법
KR102357474B1 (ko) 2010-02-26 2022-02-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치
CN103026293B (zh) * 2010-07-30 2016-01-13 东友精细化工有限公司 用于制造液晶显示装置用阵列基板的方法
KR101486180B1 (ko) 2011-02-07 2015-01-23 샤프 가부시키가이샤 액티브 매트릭스 기판의 제조 방법, 표시 패널 및 표시 장치
KR101338688B1 (ko) 2011-06-02 2013-12-06 엘지이노텍 주식회사 태양전지 및 그의 제조방법
JP6006558B2 (ja) * 2012-07-17 2016-10-12 株式会社半導体エネルギー研究所 半導体装置及びその製造方法
CN102981332B (zh) * 2012-11-21 2015-07-08 京东方科技集团股份有限公司 线宽测量方法和装置
CN104730789B (zh) * 2012-11-21 2018-01-30 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
KR102223139B1 (ko) * 2014-09-02 2021-03-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이를 포함하는 표시 패널
CN104617112B (zh) * 2015-02-09 2017-10-17 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
US9859305B2 (en) 2015-10-14 2018-01-02 Samsung Display Co., Ltd. Liquid crystal display device and method of manufacturing the same
KR102699808B1 (ko) 2016-11-23 2024-08-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치, 표시 모듈, 및 전자 기기
CN107609542B (zh) * 2017-10-24 2021-01-26 京东方科技集团股份有限公司 光感器件、显示装置及指纹识别方法
CN110190072B (zh) 2019-06-20 2021-09-07 京东方科技集团股份有限公司 阵列基板及其制备方法、显示面板
JP2022049604A (ja) * 2020-09-16 2022-03-29 キオクシア株式会社 半導体装置及び半導体記憶装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03187274A (ja) * 1989-12-16 1991-08-15 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3255942B2 (ja) * 1991-06-19 2002-02-12 株式会社半導体エネルギー研究所 逆スタガ薄膜トランジスタの作製方法
JP4169896B2 (ja) * 1999-06-23 2008-10-22 エルジー ディスプレイ カンパニー リミテッド 薄膜トランジスタとその製造方法
KR100646792B1 (ko) 2000-07-27 2006-11-17 삼성전자주식회사 박막 트랜지스터 기판 및 그 제조 방법
KR100799463B1 (ko) * 2001-03-21 2008-02-01 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법
KR100799464B1 (ko) * 2001-03-21 2008-02-01 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법
JP4920140B2 (ja) 2001-05-18 2012-04-18 ゲットナー・ファンデーション・エルエルシー 液晶表示装置及びその製造方法
US6900856B2 (en) * 2002-12-04 2005-05-31 Lg. Philips Lcd Ltd. Liquid crystal display device and manufacturing method thereof
KR101100674B1 (ko) 2004-06-30 2012-01-03 엘지디스플레이 주식회사 씨오티 구조 액정표시장치용 어레이 기판 제조방법
KR101090252B1 (ko) * 2004-09-24 2011-12-06 삼성전자주식회사 박막 트랜지스터 표시판 및 그의 제조 방법
KR20060064388A (ko) * 2004-12-08 2006-06-13 삼성전자주식회사 박막 트랜지스터, 이의 제조 방법, 이를 갖는 표시장치 및표시장치의 제조 방법

Also Published As

Publication number Publication date
CN101211075A (zh) 2008-07-02
KR20080059889A (ko) 2008-07-01
CN100594408C (zh) 2010-03-17
KR100937173B1 (ko) 2010-01-15
US20080210942A1 (en) 2008-09-04
TW200830015A (en) 2008-07-16
JP2008166789A (ja) 2008-07-17
JP4958764B2 (ja) 2012-06-20
US8497507B2 (en) 2013-07-30

Similar Documents

Publication Publication Date Title
TWI363915B (en) Array substrate for liquid crystal display device and method of fabricating the same
JP4241391B2 (ja) 液晶表示装置及び薄膜トランジスタ表示板
US20100003775A1 (en) Method of fabricating array substrate for in-plane switching mode liquid crystal display device having double-layered metal patterns
JP3524029B2 (ja) トップゲート型tft構造を形成する方法
JP2007183620A (ja) 液晶表示装置及びその製造方法
KR101002338B1 (ko) 금속 배선의 형성방법 및 이를 이용한 액정표시장치의제조방법
KR20120036116A (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조방법
TW201128779A (en) Thin film transistor and method of forming the same
KR101357042B1 (ko) 액정표시장치의 제조방법
JP2008010440A (ja) アクティブマトリクス型tftアレイ基板およびその製造方法
JP4644179B2 (ja) 液晶表示装置用アレイ基板及びその製造方法
TWI265625B (en) Multi-domain liquid crystal display and a thin film transistor substrate of the same
KR101137861B1 (ko) 프린지 필드 스위칭 타입의 박막 트랜지스터 기판 및 그제조방법
JP5679397B2 (ja) 薄膜トランジスタ基板の製造方法
TWI311338B (en) Method of exposing layer with light and method of manufacturing thin film transistor substrate for liquid crystal display device using the same
JP6196387B2 (ja) アクティブマトリクス基板
KR101374535B1 (ko) 횡전계방식 액정표시장치용 어레이기판의 제조방법
KR20090010008A (ko) 횡전계형 액정표시장치용 어레이 기판 및 그의 제조방법
TW200835994A (en) Liquid crystal display and manufacturing method for the same
JPH1020342A (ja) アクティブマトリクス基板の製造方法
JP3901703B2 (ja) 薄膜トランジスタ型液晶表示装置
KR100537879B1 (ko) 박막 트랜지스터의 제조 방법 및 이를 포함하는 액정 표시 장치용 기판의 제조 방법
TWI322507B (en) Pixel structure and method of fabricating the same
CN107403805A (zh) 薄膜晶体管阵列面板及其制造方法
JP4455827B2 (ja) 液晶表示装置用基板及びその製造方法及びそれを備えた液晶表示装置