[go: up one dir, main page]

JP2008166789A - 液晶表示装置用アレイ基板及びその製造方法 - Google Patents

液晶表示装置用アレイ基板及びその製造方法 Download PDF

Info

Publication number
JP2008166789A
JP2008166789A JP2007334465A JP2007334465A JP2008166789A JP 2008166789 A JP2008166789 A JP 2008166789A JP 2007334465 A JP2007334465 A JP 2007334465A JP 2007334465 A JP2007334465 A JP 2007334465A JP 2008166789 A JP2008166789 A JP 2008166789A
Authority
JP
Japan
Prior art keywords
electrode
liquid crystal
gate
drain electrode
crystal display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007334465A
Other languages
English (en)
Other versions
JP4958764B2 (ja
Inventor
Joon Young Yang
ジュン−ヨン・ヤン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of JP2008166789A publication Critical patent/JP2008166789A/ja
Application granted granted Critical
Publication of JP4958764B2 publication Critical patent/JP4958764B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
    • H10D30/0316—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral bottom-gate TFTs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

【課題】ソース電極及びドレイン電極の下部にバリアパターンを構成しバリアパターンを通じて薄膜トランジスタのチャンネルの幅を決定することにより、チャンネル部のＣＤの偏差を最小化して均一な素子の特性を有する薄膜トランジスタを含むアレイ基板及びその製造方法を提供する。
【解決手段】ソース電極及びドレイン電極の下部に、ソース電極及びドレイン電極を構成する金属物質の湿式エッチング液にエッチングされない物質を利用してバリア層を形成して、バリア層を異方性の乾式エッチングによってパターニングし、望むチャンネル部のＣＤを得る。従って、湿式エッチングの過程でソース電極及びドレイン電極がオーバーエッチングされる場合でも、一定幅のチャンネル部を形成できる。
【選択図】図４

Description

本発明は、液晶表示装置に係り、特に、チャンネルの幅(ＣＤ(Critical Dimension))の偏差を最小化して、素子の特性が均一な薄膜トランジスタを含む液晶表示装置用アレイ基板及びその製造方法に関する。
一般的に、液晶表示装置の駆動原理は、液晶物質の光学的異方性と分極性質を利用する。液晶は、分子構造が細長く、配列に方向性を有しており、人為的に液晶に電場を印加して分子配列の方向を制御する。
従って、液晶分子の配列方向を人為的に調節すると、液晶分子の配列が変化し、光学的異方性によって液晶分子の配列方向に光が屈折して画像情報を表現する。
また、液晶表示装置は、共通電極が形成されたカラーフィルター基板と画素電極が形成されたアレイ基板と、二つの基板の間に充填された液晶とで構成され、このような液晶表示装置は、共通電極と画素電極の間の上下に印加される垂直電界によって駆動させる方式であり、透過率と開口率などの特性が優れている。
以下、添付した図面を参照して、従来の薄膜トランジスタ液晶表示装置及びその製造方法を説明する。図１は、従来の薄膜トランジスタ液晶表示装置用アレイ基板の単位画素を示した平面図である。図１に示したように、基板１０上に一方向にゲート配線２０と、ゲート配線２０から延長されたゲート電極３６が構成される。ゲート配線２０と交差するデータ配線３０と、データ配線３０から延長されたソース電極３２と、これとは離隔されたドレイン電極３４が構成される。この時、ゲート配線２０とデータ配線３０が交差して定義する領域を画素領域Ｐとする。
ゲート電極３６とソース電極３２及びドレイン電極３４間には、純粋非晶質シリコンで構成されたアクティブ層４０と、不純物非晶質シリコンで構成されたオーミックコンタクト層(図示せず)が積層構成される。また、ゲート電極３６とアクティブ層４０及びオーミックコンタクト層(図示せず)とソース電極３２及びドレイン電極３４を含んで薄膜トランジスタＴが構成される。また、ドレイン電極３４とドレインコンタクトホール３８を通じて連結される画素電極５０が画素領域Ｐに構成される。
ここで、ソース電極３２及びドレイン電極３４間に露出されたアクティブ層４０の部分がチャンネル領域として定義され、薄膜トランジスタＴの特性は、主にチャンネル領域によって決定される。
以下、添付した図面を参照して、従来の薄膜トランジスタ液晶表示装置用アレイ基板の製造方法を説明する。図２Ａないし図２Ｄは、図１のII−II線に沿って切断して工程順に示した断面図である。画素領域Ｐ内に、薄膜トランジスタが形成される領域をスイッチング領域Ｓで定義する。
図２Ａに示したように、基板１０上に第１金属層(図示せず)を形成して、これを第１マスク工程によってパターニングすると、一方向にゲート配線(図示せず)と、ゲート配線(図示せず)から延長されたゲート電極３６が形成される。ゲート電極３６は、スイッチング領域Ｓに位置する。
ゲート電極３６とゲート配線(図示せず)が形成された基板１０の上部全面に、窒化シリコンＳｉＮＸまたは酸化シリコンＳｉＯ２などのような無機絶縁物質グループのうちから選択された一つでゲート絶縁膜４５が形成される。
図２Ｂに示したように、ゲート絶縁膜４５の上部に純粋非晶質シリコン層(図示せず)と不純物非晶質シリコン層(図示せず)を積層して、これを第２マスク工程によってパターニングすると、ゲート電極３６とその一部が重なるアイランド状のアクティブ層４０と不純物非晶質シリコンパターン４１が形成される。すなわち、アクティブ層４０と不純物非晶質シリコンパターン４１は、スイッチング領域Ｓに位置する。
図２Ｃに示したように、アクティブ層４０及び不純物非晶質シリコンパターン４１が形成された基板１０上に銅（Ｃｕ）、アルミニウム（Ａｌ）及びアルミニウム合金（ＡｌＮｄ）のような導電性金属グループのうちから選択された、少なくとも一つを積層して第２金属層(図示せず)を形成し、これを第３マスク工程によってパターニングすると、ゲート配線(図示せず)と垂直に交差するデータ配線(図示せず)と、データ配線から延長されたソース電極３２と、これとは離隔されたドレイン電極３４が形成される。ソース電極３２及びドレイン電極３４は、スイッチング領域Ｓに位置する。ソース電極３２及びドレイン電極３４間の領域は、ゲート電極３６の中心部に対応する。
ソース電極３２及びドレイン電極３４をマスクとして利用し、ソース電極３２及びドレイン電極３４間に露出された不純物非晶質シリコンパターン(図２Ｂの４１)を除去してオーミックコンタクト層４２を形成して、アクティブ層４０を露出させる。ここで、アクティブ層４０の露出された部分は、チャンネル領域として利用される。
図２Ｄに示したように、ソース電極３２及びドレイン電極３４とデータ配線(図示せず)が形成された基板１０の上部に、窒化シリコンＳｉＮＸまたは酸化シリコンＳｉＯ２などのような無機絶縁物質グループのうちから選択された一つで保護膜５５を形成する。
ドレイン電極３４の一部分に対応する保護膜５５を第４マスク工程によってパターニングすると、ドレイン電極３４の一部が露出されるドレインコンタクトホール３８が形成される。
ドレインコンタクトホール３８を含む保護膜５５の上部に、透明導電性金属層(図示せず)を形成して、これを第５マスク工程によってパターニングすると、ドレイン電極３４とドレインコンタクトホール３８を通じて連結される画素電極５０が画素領域Ｐに形成される。
以上、前述した工程を通じて従来の薄膜トランジスタ液晶表示装置用アレイ基板を製作することができる。
ところが、前述した製造過程のうち、第３マスク工程であるチャンネルｃｈを形成する過程において、第２金属層は、銅Ｃｕ、アルミニウムＡｌ及びアルミニウム合金ＡｌＮｄが利用されて、湿式エッチング方式で行われる。
その際、湿式エッチング工程を行う過程で、第２金属層がオーバーエッチングされて、これによりソース電極及びドレイン電極の離隔領域、すなわち、チャンネル領域ｃｈの長さが異なってチャンネル領域ｃｈでのＣＤ(critical dimension)の偏差が発生する。このようなＣＤの偏差は、薄膜トランジスタの特性を阻害する要因として作用する。
図３Ａないし図３Ｄを参照して、第３マスク工程を詳しく説明する。図３Ａないし図３Ｄは、第３マスク工程段階を細分化して示した断面図である。図３Ａに示したように、ゲート電極３６、ゲート絶縁膜４５、アクティブ層４０及び不純物非晶質シリコンパターン４１が形成されている基板１０上に、第２金属層６５と感光物質層７０を連続して形成する。この時、感光物質層７０は、露光及び現像されない部分がパターンとして残るポジティブタイプを利用する。
感光物質層物質７０の上部に、透過部ＴＡと遮断部ＢＡを含むマスクＭを位置させる。透過部ＴＡは、約１００％の光の透過率を有し、遮断部ＢＡは、約０％の光の透過率を有する。ここで、遮断部ＢＡは、アクティブ層４０の両端に対応して、透過部ＴＡは、スイッチング領域Ｓにおいて、遮断部ＢＡの間に位置する。すなわち、透過部ＴＡは、ゲート電極３６に対応する。また、透過部ＴＡは、第２金属層６５が残る部分に対応して位置する。マスクＭを通じて感光物質層７０が露光及び現像される。
図３Ｂに示したように、露光及び現像工程を行うと、透過部ＴＡに対応する感光物質層(図３Ａの７０)は、完全に除去され第２金属層６５が露出し、遮断部ＢＡに対応する感光物質層(図３Ａの７０)は、そのまま残って第２金属層６５上に感光物質パターン７１を形成する。
図３Ｃに示したように、感光物質パターン７１をマスクとして利用し、その下部に露出した第２金属層(図３Ｂの６５)をエッチングすることによって、ソース電極３２及びドレイン電極３４を形成し、その間に不純物非晶質シリコンパターン４１を露出させる。
その際、一般的に第２金属層(図３Ｂの６５)として利用される物質が銅（Ｃｕ）、アルミニウム（Ａｌ）及びアルミニウム合金（ＡｌＮｄ）の場合、湿式エッチングを利用する。
ところが、第２金属層(図３Ｂの６５)を湿式エッチングする場合、感光物質パターン層７１の下部に露出した第２金属層(図３Ｂの６５)がエッチング液に影響を受けて両側面部Ｂ、Ｃがオーバーエッチングされるため、ソース電極３２及びドレイン電極３４間の距離は、望む離隔間隔ＣＤ１より大きい値を有する。すなわち、ソース電極３２及びドレイン電極３４間の距離は、感光物質パターン７１間の距離より大きい値を有する。
図３Ｄに示したように、ソース電極３２及びドレイン電極３４をマスクとして利用し、ソース電極３２とドレイン電極３４を離隔した間に露出した不純物非晶質シリコンパターン４１を除去することによって、互いに離隔するオーミックコンタクト層４２を形成し、その下部のアクティブ層４０を露出する段階を行う。
前述したように、露出されたアクティブ層４０は、チャンネル領域ｃｈとして定義される。ここで、ソース電極３２及びドレイン電極３４の距離が望む隔離距離ＣＤ１より大きいため、チャンネル領域ｃｈの幅ＣＤ２も望む隔離距離ＣＤ１より大きい値を有するようになる。
一般的に、チャンネル領域ｃｈの幅は、５μｍの範囲で設計されるが、ソース電極３２及びドレイン電極３４がオーバーエッチングされるので、両側に２μｍ以上ずつ外れると、これは、薄膜トランジスタの特性の均一度を低下させる要因になる。
また、図面には示してないが、共通電極と画素電極を同一平面上に構成する横電界方式に加え、従来の液晶表示装置用アレイ基板において、各々のアレイ配線を製作する場合、前述した工程によって各配線の幅が減少し信号遅延などのような問題が発生する。
本発明は、前述したように、設計値よりチャンネル領域の幅が増加して、薄膜トランジスタの特性の均一度を低下させる問題を解決する。
すなわち、ソース電極及びドレイン電極を湿式エッチングして形成する工程において、湿式エッチングに利用されるエッチング液と反応しないバリア層をソース電極及びドレイン電極の下部に位置させることによって、チャンネル領域の幅がソース電極及びドレイン電極のオーバーエッチングに影響を受けないで望む設計値を有するようにする。
また、オーミックコンタクト層とソース電極及びドレイン電極の間に位置するバリアパターンによって、オーミックコンタクトの特性を向上させる。
前述したような目的を達成するために、本発明に係る液晶表示装置用アレイ基板は、基板上に形成されるゲート配線と；前記ゲート配線上に形成されるゲート絶縁膜と；前記ゲート配線と交差するデータ配線と；前記ゲート配線に連結されるゲート電極と；前記ゲート絶縁膜上に、前記ゲート電極に対応するアクティブ層と；前記アクティブ層上に位置して、互いに第１距離離隔されている第１及び第２オーミックコンタクト層と；前記第１及び第２オーミックコンタクト層上に各々位置して、互いに前記第１距離離隔し、その間に前記アクティブ層が露出される第１及び第２バリアパターンと；前記第１及び第２バリアパターン上に各々位置して、前記データ配線に連結されるソース電極と前記ソース電極から前記第１距離より大きい第２距離離隔されているドレイン電極と；前記ドレイン電極に連結される画素電極とを含む。
また、本発明に係る液晶表示装置用アレイ基板の製造方法は、基板上にゲート配線と、前記ゲート配線に連結されるゲート電極を形成する段階と；前記ゲート電極及びゲート配線上にゲート絶縁膜を形成する段階と；前記ゲート絶縁膜上に、各々が前記ゲート電極に対応するアクティブ層、不純物非晶質シリコンパターン及び金属パターンを順に積層する段階と；前記金属パターン上に、互いに第１距離離隔するソース電極及びドレイン電極と、前記ゲート配線と交差して前記ソース電極に連結されるデータ配線を形成する段階と；前記金属パターン及び前記不純物非晶質シリコンパターンをエッチングして、前記ソース電極及びドレイン電極の下部に位置し、互いに前記第１距離より小さい第２距離離隔する第１及び第２バリアパターンと、前記第１及び第２バリアパターンの下部に位置して、互いに前記第２距離離隔する第１及び第２オーミックコンタクト層を形成する段階と；前記ドレイン電極に連結される画素電極を形成する段階とを含む。
本発明は、ソース電極及びドレイン電極を形成するための金属層の下部に、金属層をパターニングするエッチング液に反応しないで異方性の乾式エッチングができる物質でバリアパターンを形成することによって、ソース電極及びドレイン電極を形成する際のオーバーエッチングによるチャンネル領域の幅の偏差を減少させる。すなわち、ソース電極及びドレイン電極がオーバーエッチングされる場合でも、チャンネル領域の幅はバリアパターンによって決定され、バリアパターンを異方性の乾式エッチングでパターニングすることによって、望むチャンネル領域の幅を確保することができる。
また、バリアパターンによって、ソース電極及びドレイン電極とオーミックコンタクト層の間のオーミックコンタクトの特性が向上される。
従って、素子の特性が均一な薄膜トランジスタを含む液晶表示装置用アレイ基板を得ることができる。
図４は、本発明による液晶表示装置用アレイ基板の単位画素に対する概略的な断面図である。図４に示したように、ゲート配線１２０、ゲート電極１２２、アクティブ層１３０及びオーミックコンタクト層(図示せず)で構成される半導体層(図示せず)、ソース電極１４２及びドレイン電極１４４、バリアパターン１３６、画素電極１５０が画素領域Ｐを含んでいる基板１１０上に形成される。
ゲート配線１２０とデータ配線１４０は、互いに交差して画素領域Ｐを定義する。ゲート電極１２２は、ゲート配線１２０に連結され、アクティブ層１３０は、ゲート電極１２２の上部に形成される。ソース電極１４２は、データ配線１４０に連結され、ドレイン電極１４４から離隔されている。
ここで、ゲート電極１２２、アクティブ層１３０、オーミックコンタクト層(図示せず)、ソース電極１４２及びドレイン電極１４４は、薄膜トランジスタＴを構成する。また、画素電極１５０は、画素領域Ｐに位置し、ドレインコンタクトホール１４９を通じてドレイン電極１４４に連結されている。
バリアパターン１３６は、アクティブ層１３６の上部に位置し、かつソース電極及１４２びドレイン電極１４４各々の下部に位置する。バリアパターン１３６間の距離は、ソース電極１４２及びドレイン電極１４４間の離隔間隔より小さい。バリアパターン１３６間に露出したアクティブ層１３０は、チャンネル領域として定義され、薄膜トランジスタＴの特性は、主にチャンネル領域によって決定される。
また、ソース電極１４２及びドレイン電極各々は、銅（Ｃｕ）、銅−チタン合金（Ｃｕ−Ｔｉ）、アルミニウム（Ａｌ）、アルミニウム合金（ＡｌＮｄ）のうち、少なくとも一つで構成され、バリアパターン１３６は、モリブデン（Ｍｏ）またはモリブデン−チタン合金（ＭｏＴｉ）のうち、少なくとも一つで構成される。
図５Ａないし図５Ｈは、図４のＶ−Ｖ線に沿って切断した部分の製造工程を示した断面図である。本発明において、バリアパターンは、ソース電極及びドレイン電極各々の下部に位置する。バリアパターンは、ソース電極及びドレイン電極のパターニングのためのエッチング液と反応しないバリア金属物質で構成されることを特徴とする。従って、ソース電極及びドレイン電極がオーバーエッチングされても、望む幅のチャンネル領域が形成でき、これによって、特性の向上した薄膜トランジスタを得ることができる。
図５Ａは、第１マスク工程である。図５Ａに示したように、基板１１０上に第１金属層(図示せず)を形成し、これを第１マスク工程によってパターニングし、一方向に延長されたゲート配線(図示せず)とゲート配線(図示せず)から延長されたゲート電極１２２を形成する。ゲート電極１２２は、画素領域Ｐのうち、薄膜トランジスタが形成されるスイッチング領域Ｓに位置する。
ゲート電極１２２とゲート配線(図示せず)が形成された基板１１０の上部全面に、窒化シリコン（ＳｉＮＸ）または酸化シリコン（ＳｉＯ２）などのような無機絶縁物質グループのうちから選択された一つでゲート絶縁膜１２６を形成する。
図５Ｂは、第２マスク工程である。図５Ｂに示したように、ゲート絶縁膜１２２の上部に、純粋非晶質シリコン層(図示せず)と不純物非晶質シリコン層(図示せず)と第２金属層(図示せず)を順に積層する。ここで、第２金属層(図示せず)は、後続工程として行われるソース電極及びドレイン電極をパターニングするエッチング液に反応せず、乾式エッチングできる金属で構成される。例えば、第２金属層(図示せず)は、モリブデン（Ｍｏ）、モリブデン−チタン合金（ＭｏＴｉ）のうち、少なくとも一つで構成される。
純粋非晶質シリコン層(図示せず)と不純物非晶質シリコン層(図示せず)及び第２金属層(図示せず)を第２マスク工程によってパターニングし、ゲート電極１２２と重なるアイランド状のアクティブ層１３０と不純物非晶質シリコンパターン１３１及び金属パターン１３４を形成する。アクティブ層１３０と不純物非晶質シリコンパターン１３１及び金属パターン１３４は、スイッチング領域Ｓにおいて、ゲート電極１２２に対応して位置する。
図５Ｃないし図５Ｇは、第３マスク工程の段階を詳しく示した断面図である。図５Ｃに示したように、アクティブ層１３０と不純物非晶質シリコンパターン１３１及び金属パターン１３４が形成された基板１１０の上部に、銅（Ｃｕ）、銅−チタン合金（ＣｕＴｉ）、アルミニウム（Ａｌ）及びアルミニウム合金（ＡｌＮｄ）のような導電性金属グループのうちから選択された一つまたはそれ以上を積層して第３金属層１３８を形成する。特に、第３金属層１３８が銅（Ｃｕ）で構成される場合、第３金属層１３８を二重層で形成して、銅層からの汚染及び拡散(diffusion)などを防ぐ。
第３金属層１３８が形成された基板１１０上に感光物質層１７０を形成し、感光物質層１７０の上部に、透過部ＴＡと遮断部ＢＡを含むマスクＭを位置させる。感光物質層１７０は、フォトレジスト物質で構成される。この際、感光物質層１７０、露光及び現像されない部分がパターンとして残るポジティブタイプであったり、ネガティブタイプであり、ネガティブタイプの場合は、ポジティブタイプに比べて、透過部ＴＡと遮断部ＢＡの位置が変わる。透過部ＴＡは、約１００％の光の透過率を有し、遮断部ＢＡは、約０％の光の透過率を有する。
ここで、遮断部ＢＡは、アクティブ層１３０の両端に対応し、透過部ＴＡは、スイッチング領域Ｓにおいて、遮断部ＢＡの間に位置する。すなわち、透過部ＴＡは、ゲート電極１２２に対応する。また、透過部ＴＡは、第３金属層１３８が残る部分に対応して位置する。すなわち、透過部ＴＡは、ソース電極及びドレイン電極、データ配線が形成される領域に対応して位置する。上記マスクＭを通じて感光物質層７０が露光及び現像される。
図５Ｄに示したように、露光及び現像工程を行うことによって、透過部(図５ＣのＴＡ)に対応する感光物質層(図５Ｃの１７０)は、完全に除去され第２金属層１３８が露出し、遮断部(図５ＣのＢＡ)に対応する感光物質層(図５Ｃの１７０)は、そのまま残って第２金属層１３８上に感光物質パターン１７１を形成する。
ここで、感光物質パターン１７１間の領域は、ゲート電極１２２に対応し、感光物質パターン１７１間の距離は、臨むチャンネル領域の隔離距離ＣＤに当たる。
図５Ｅに示したように、残された感光物質パターン１７１をマスクとして利用し、その下部に露出された第３金属層１３８を湿式エッチングすることによって、互いに離隔するソース電極１４２及びドレイン電極１４４を形成する。また、図面には示してないが、ゲート配線と交差して画素領域Ｐを定義するデータ配線を同時に形成する。
ここで、湿式エッチング工程は、等方性であるため、第３金属層(図５Ｄの１３８)は、Ｅ及びＦ部分までオーバーエッチングされる。従って、ソース電極１４２及びドレイン電極１４４間の距離は、感光物質パターン１７１間の距離ＣＤより大きい値を有する。第３金属層(図５Ｄの１３８)のエッチングによって、ソース電極１４２及びドレイン電極１４４間にその下部の金属パターン１３４が露出される。
この際、モリブデン（Ｍｏ）またはモリブデン−チタン（ＭｏＴｉ）合金のうち、少なくとも一つで構成される金属パターン１３４は、第３金属層(図５Ｄの１３８)をエッチングするエッチング液によってエッチングされない。従って、第３金属層(図５Ｄの１３８)がオーバーエッチングされる場合でも、チャンネル領域の幅は影響を受けない。
より詳しく説明すると、第３金属層(図５Ｄの１３８)をパターニングして、その下部に金属パターン１３４が露出されるようにする。この際、バリア層１３４は、第３金属層(図５Ｄの１３８)をパターニングするエッチング液に対して反応しないので、ソース電極１３２及びドレイン電極１３４がオーバーエッチングされても、その下部の金属パターン１３４には全く影響を及ばない。
また、金属パターン１３４は、導電性金属で構成されるため、ソース電極１３２及びドレイン電極１３４と、以後形成されるオーミックコンタクト層の間のオーミックコンタクトの特性を向上させる役割をする。
図５Ｆに示したように、露出された金属パターン(図５Ｅの１３４)とその下部の不純物非晶質シリコンパターン(図５Ｅの１３１)を、感光物質パターン１７１をマスクとして利用し、順に乾式エッチングで除去することによって、バリアパターン１３６及びオーミックコンタクト層１３２を形成する。
ここで、乾式エッチングは、異方性の特性を有する。オーミックコンタクト層１３２は、アクティブ層１３０上に位置し、オーミックコンタクト層１３２とアクティブ層１３０は、半導体層１３３を構成する。また、バリアパターン１３６は、オーミックコンタクト層１３２上に位置する。
オーミックコンタクト層１３２は、アクティブ層１３０の両端に対応して位置し、従って、ゲート電極１２２に対応するアクティブ層１３０の中心部は、オーミックコンタクト層１３２間に露出される。
ここで、アクティブ層１３０の露出された部分は、チャンネル領域ｃｈで定義される。また、バリアパターン１３６もアクティブ層１３０の両端に対応して位置する。すなわち、バリアパターン１３６は、オーミックコンタクト層１３２と完全に重なるように位置する。
バリアパターン１３６とオーミックコンタクト層１３２は、乾式エッチングによって形成されるので、チャンネル領域ｃｈの幅は、感光物質パターン１７１の離隔距離ＣＤと同一であって、バリアパターン１３６間の離隔領域とオーミックコンタクト層１３２間の離隔領域は、完全に重なる。すなわち、バリアパターン１３６間の距離は、ソース電極１４２及びドレイン電極１４４間の距離より小さい値を有し、チャンネル領域ｃｈの幅は、ソース電極１４２及びドレイン電極１４４間の距離ではない、バリアパターン１３６間の距離によって決定される。
図５Ｇに示したように、乾式エッチング工程を行った後、残された感光物質パターン１７１をアッシング(ashing)またはストリップ(strip)工程によって除去し、ソース電極１４２及びドレイン電極１４４を露出させる。
図５Ｈは、第４及び第５マスク工程である。図５Ｈに示したように、ソース電極１４２及びドレイン電極１４４とデータ配線(図示せず)が形成された基板１１０の上部全面に、窒化シリコン（ＳｉＮＸ）または酸化シリコン（ＳｉＯ２）などのような無機絶縁物質グループのうちから選択された一つで保護膜１４８を形成して、保護膜１４８を第４マスク工程によってパターニングし、ドレイン電極１４４の一部を露出するドレインコンタクトホール１４９を形成する。
ドレインコンタクトホール１４９を含む保護膜１４８の上部に、インジウムースズーオキサイド（ＩＴＯ）とインジウムージンクーオキサイド（ＩＺＯ）を含む透明な導電性金属を蒸着して、これを第５マスク工程によってパターニングし、ドレイン電極１４４とドレインコンタクトホール１４９を通じて連結される画素電極１５０を画素領域Ｐに形成する。
以上、前述した工程を通じて、本発明による液晶表示装置用アレイ基板を製作することができる。
本発明による液晶表示装置用アレイ基板において、ソース電極及びドレイン電極をパターニングするエッチング液に反応せず、異方性の乾式エッチングできる物質で構成されるバリアパターンを利用するので、チャンネル領域の幅の偏差を最小化して、これによって、素子の特性が均一な液晶表示装置用アレイ基板を製作することができる。
また、本発明は、チャンネル領域に対してのみ重点的に説明したが、共通電極と画素電極が同一平面上に形成される横電界方式の液晶表示装置用アレイ基板に各々のアレイ配線を形成する段階で、各配線の幅が一定に形成できるので、信号遅延(signal delay)などのような問題が防げる。
さらに、液晶表示装置用アレイ基板を５マスク工程で形成する例を提示しているが、その外に、４マスク工程にも適用できる。一般的に、４マスク工程では、ソース電極及びドレイン電極と半導体層が同一なマスク工程によって形成され、この時、バリアパターンも同一なマスク工程によって形成される。
本発明は、前述した実施の形態に限られるのではなく、本発明の趣旨に反しない限度内で、多様に変更して実施できる。
従来の液晶表示装置用アレイ基板の単位画素に対する概略的な平面図である。 図１のII−II線に沿って切断して工程順に示した断面図である。 図２Ａに続く製造工程を示す断面図である。 図２Ｂに続く製造工程を示す断面図である。 図２Ｃに続く製造工程を示す断面図である。 図２Ｃの第３マスク工程を細分化して工程順に示した断面図である。 図３Ａに続く製造工程を示す断面図である。 図３Ｂに続く製造工程を示す断面図である。 図３Ｃに続く製造工程を示す断面図である。 本発明の液晶表示装置用アレイ基板の単位画素に対する概略的な平面図である。 図４のＶ−Ｖ線に沿って切断して工程順に示した断面図である。 図５Ａに続く製造工程を示す断面図である。 図５Ｂに続く製造工程を示す断面図である。 図５Ｃに続く製造工程を示す断面図である。 図５Ｄに続く製造工程を示す断面図である。 図５Ｅに続く製造工程を示す断面図である。 図５Ｆに続く製造工程を示す断面図である。 図５Ｇに続く製造工程を示す断面図である。
符号の説明
１１０：基板 １４２：ソース電極
１４４：ドレイン電極 １２２：ゲート電極
１３０ ： アクティブ層
１３２：オーミックコンタクトパターン
１３６：バリアパターン １５０：画素電極
ｃｈ：チャンネル

Claims (13)

  1. 基板上に形成されるゲート配線と；
    前記ゲート配線上に形成されるゲート絶縁膜と；
    前記ゲート配線と交差するデータ配線と；
    前記ゲート配線に連結されるゲート電極と；
    前記ゲート絶縁膜上に、前記ゲート電極に対応するアクティブ層と；
    前記アクティブ層上に位置して、互いに第１距離離隔されている第１及び第２オーミックコンタクト層と；
    前記第１及び第２オーミックコンタクト層上に各々位置して、互いに前記第１距離離隔し、その間に前記アクティブ層が露出される第１及び第２バリアパターンと；
    前記第１及び第２バリアパターン上に各々位置して、前記データ配線に連結されるソース電極と前記ソース電極から前記第１距離より大きい第２距離離隔されているドレイン電極と；
    前記ドレイン電極に連結される画素電極と
    を含む液晶表示装置用アレイ基板。
  2. 前記第１及び第２バリアパターンは、モリブデン（Ｍｏ）、モリブデン−チタン合金（ＭｏＴｉ）のうち、少なくとも一つを含んで構成される
    ことを特徴とする請求項１に記載の液晶表示装置用アレイ基板。
  3. 前記ソース電極及びドレイン電極は、銅（Ｃｕ）、銅−チタン合金（ＣｕＴｉ）、アルミニウム（Ａｌ）及びアルミニウム合金（ＡｌＮｄ）のうち、少なくとも一つを含んで構成される
    ことを特徴とする請求項１に記載の液晶表示装置用アレイ基板。
  4. 前記第１及び第２オーミックコンタクト層、前記第１及び第２バリアパターン、前記ソース電極及びドレイン電極各々のペアは、前記ゲート電極の中心部に対して対称的である
    ことを特徴とする請求項１に記載の液晶表示装置用アレイ基板。
  5. 前記第１及び第２バリアパターンの間の離隔領域は、前記第１及び第２オーミックコンタクト層間の離隔領域と完全に重なる
    ことを特徴とする請求項１に記載の液晶表示装置用アレイ基板。
  6. ドレインコンタクトホールを含む保護層をさらに含み、
    前記画素電極は、前記ドレインコンタクトホールを通じて前記ドレイン電極に連結される
    ことを特徴とする請求項１に記載の液晶表示装置用アレイ基板。
  7. 基板上にゲート配線と、前記ゲート配線に連結されるゲート電極を形成する段階と；
    前記ゲート電極及びゲート配線上にゲート絶縁膜を形成する段階と；
    前記ゲート絶縁膜上に、各々が前記ゲート電極に対応するアクティブ層、不純物非晶質シリコンパターン及び金属パターンを順に積層する段階と；
    前記金属パターン上に、互いに第１距離離隔するソース電極及びドレイン電極と、前記ゲート配線と交差して前記ソース電極に連結されるデータ配線を形成する段階と；
    前記金属パターン及び前記不純物非晶質シリコンパターンをエッチングして、前記ソース電極及びドレイン電極の下部に位置し、互いに前記第１距離より小さい第２距離離隔する第１及び第２バリアパターンと、前記第１及び第２バリアパターンの下部に位置して、互いに前記第２距離離隔する第１及び第２オーミックコンタクト層を形成する段階と；
    前記ドレイン電極に連結される画素電極を形成する段階と
    を含む液晶表示装置用アレイ基板の製造方法。
  8. 前記ソース電極及びドレイン電極、データ配線を形成する段階は、
    前記金属パターン上に第１金属層を形成する段階と；
    前記第１金属層上に位置して前記金属パターンに対応し、互いに前記第２距離離隔される第１及び第２感光物質パターンを形成する段階と；
    前記第１及び第２感光物質パターンをマスクとして利用して、第１金属層を湿式エッチングする段階と
    を含むことを特徴とする請求項７に記載の液晶表示装置用アレイ基板の製造方法。
  9. 前記金属層及び不純物非晶質シリコンパターンをエッチングする段階は、
    前記第１及び第２感光物質パターンをマスクとして利用して、前記金属パターン及び前記不純物非晶質シリコンパターンを異方性乾式エッチングして前記アクティブ層を露出する段階と；
    前記第１及び第２感光物質パターンを除去する段階と
    を含むことを特徴とする請求項８に記載の液晶表示装置用アレイ基板の製造方法。
  10. 前記金属パターンは、モリブデン（Ｍｏ）、モリブデン−チタン合金（ＭｏＴｉ）のうち、少なくとも一つを含んで構成される
    ことを特徴とする請求項９に記載の液晶表示装置用アレイ基板の製造方法。
  11. 前記ソース電極及びドレイン電極は、銅（Ｃｕ）、銅−チタン合金（ＣｕＴｉ）、アルミニウム（Ａｌ）及びアルミニウム合金（ＡｌＮｄ）のうち、少なくとも一つを含んで構成される
    ことを特徴とする請求項１０に記載の液晶表示装置用アレイ基板の製造方法。
  12. 前記ソース電極及びドレイン電極上に、ドレインコンタクトホールを含む保護層を形成する段階を含み、
    前記保護層上の前記画素電極は、前記ドレインコンタクトホールを通じて前記ドレイン電極に連結される
    ことを特徴とする請求項７に記載の液晶表示装置用アレイ基板の製造方法。
  13. 前記第１及び第２バリアパターンの間の離隔領域は、前記第１及び第２オーミックコンタクト層間の離隔領域と完全に重なる
    ことを特徴とする請求項７に記載の液晶表示装置用アレイ基板の製造方法。
JP2007334465A 2006-12-26 2007-12-26 液晶表示装置用アレイ基板の製造方法 Active JP4958764B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020060133795A KR100937173B1 (ko) 2006-12-26 2006-12-26 박막트랜지스터 액정표시장치용 어레이 기판 및 그제조방법
KR10-2006-0133795 2006-12-26

Publications (2)

Publication Number Publication Date
JP2008166789A true JP2008166789A (ja) 2008-07-17
JP4958764B2 JP4958764B2 (ja) 2012-06-20

Family

ID=39611202

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007334465A Active JP4958764B2 (ja) 2006-12-26 2007-12-26 液晶表示装置用アレイ基板の製造方法

Country Status (5)

Country Link
US (1) US8497507B2 (ja)
JP (1) JP4958764B2 (ja)
KR (1) KR100937173B1 (ja)
CN (1) CN100594408C (ja)
TW (1) TWI363915B (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012108301A1 (ja) 2011-02-07 2012-08-16 シャープ株式会社 アクティブマトリクス基板、表示パネル及び表示装置
KR101338688B1 (ko) 2011-06-02 2013-12-06 엘지이노텍 주식회사 태양전지 및 그의 제조방법
JP2019033288A (ja) * 2009-11-27 2019-02-28 株式会社半導体エネルギー研究所 半導体装置
JP2019075593A (ja) * 2008-07-31 2019-05-16 株式会社半導体エネルギー研究所 半導体装置
JP2019082691A (ja) * 2010-02-26 2019-05-30 株式会社半導体エネルギー研究所 液晶表示装置、携帯電話
JP2019125807A (ja) * 2008-09-01 2019-07-25 株式会社半導体エネルギー研究所 液晶表示装置
JP2022106865A (ja) * 2008-07-31 2022-07-20 株式会社半導体エネルギー研究所 半導体装置
US11726376B2 (en) 2016-11-23 2023-08-15 Semiconductor Energy Laboratory Co., Ltd. Display device, display module, and electronic device

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5137798B2 (ja) * 2007-12-03 2013-02-06 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101294235B1 (ko) * 2008-02-15 2013-08-07 엘지디스플레이 주식회사 액정표시장치용 어레이 기판 및 그 제조방법
KR101621546B1 (ko) * 2009-11-17 2016-05-16 동우 화인켐 주식회사 액정표시장치용 어레이 기판의 제조 방법
CN103026293B (zh) * 2010-07-30 2016-01-13 东友精细化工有限公司 用于制造液晶显示装置用阵列基板的方法
JP6006558B2 (ja) * 2012-07-17 2016-10-12 株式会社半導体エネルギー研究所 半導体装置及びその製造方法
CN102981332B (zh) * 2012-11-21 2015-07-08 京东方科技集团股份有限公司 线宽测量方法和装置
CN104730789B (zh) * 2012-11-21 2018-01-30 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
KR102223139B1 (ko) * 2014-09-02 2021-03-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이를 포함하는 표시 패널
CN104617112B (zh) * 2015-02-09 2017-10-17 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
US9859305B2 (en) 2015-10-14 2018-01-02 Samsung Display Co., Ltd. Liquid crystal display device and method of manufacturing the same
CN107609542B (zh) * 2017-10-24 2021-01-26 京东方科技集团股份有限公司 光感器件、显示装置及指纹识别方法
CN110190072B (zh) 2019-06-20 2021-09-07 京东方科技集团股份有限公司 阵列基板及其制备方法、显示面板
JP2022049604A (ja) * 2020-09-16 2022-03-29 キオクシア株式会社 半導体装置及び半導体記憶装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002341367A (ja) * 2001-05-18 2002-11-27 Nec Corp 液晶表示装置及びその製造方法
JP2006165488A (ja) * 2004-12-08 2006-06-22 Samsung Electronics Co Ltd 薄膜トランジスタ、その製造方法、これを有する表示装置、及び表示装置の製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03187274A (ja) * 1989-12-16 1991-08-15 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3255942B2 (ja) * 1991-06-19 2002-02-12 株式会社半導体エネルギー研究所 逆スタガ薄膜トランジスタの作製方法
JP4169896B2 (ja) * 1999-06-23 2008-10-22 エルジー ディスプレイ カンパニー リミテッド 薄膜トランジスタとその製造方法
KR100646792B1 (ko) 2000-07-27 2006-11-17 삼성전자주식회사 박막 트랜지스터 기판 및 그 제조 방법
KR100799463B1 (ko) * 2001-03-21 2008-02-01 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법
KR100799464B1 (ko) * 2001-03-21 2008-02-01 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법
US6900856B2 (en) * 2002-12-04 2005-05-31 Lg. Philips Lcd Ltd. Liquid crystal display device and manufacturing method thereof
KR101100674B1 (ko) 2004-06-30 2012-01-03 엘지디스플레이 주식회사 씨오티 구조 액정표시장치용 어레이 기판 제조방법
KR101090252B1 (ko) * 2004-09-24 2011-12-06 삼성전자주식회사 박막 트랜지스터 표시판 및 그의 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002341367A (ja) * 2001-05-18 2002-11-27 Nec Corp 液晶表示装置及びその製造方法
JP2006165488A (ja) * 2004-12-08 2006-06-22 Samsung Electronics Co Ltd 薄膜トランジスタ、その製造方法、これを有する表示装置、及び表示装置の製造方法

Cited By (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10930792B2 (en) 2008-07-31 2021-02-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US12074210B2 (en) 2008-07-31 2024-08-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP7122421B2 (ja) 2008-07-31 2022-08-19 株式会社半導体エネルギー研究所 半導体装置
JP2022106865A (ja) * 2008-07-31 2022-07-20 株式会社半導体エネルギー研究所 半導体装置
JP2019075593A (ja) * 2008-07-31 2019-05-16 株式会社半導体エネルギー研究所 半導体装置
JP2021100132A (ja) * 2008-07-31 2021-07-01 株式会社半導体エネルギー研究所 半導体装置
US10734530B2 (en) 2008-09-01 2020-08-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising oxide semiconductor
US11201249B2 (en) 2008-09-01 2021-12-14 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device comprising an oxide semiconductor
JP2022000896A (ja) * 2008-09-01 2022-01-04 株式会社半導体エネルギー研究所 半導体装置
JP2019125807A (ja) * 2008-09-01 2019-07-25 株式会社半導体エネルギー研究所 液晶表示装置
US11824124B2 (en) 2008-09-01 2023-11-21 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device including transistor comprising oxide semiconductor
JP2019036752A (ja) * 2009-11-27 2019-03-07 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
JP2020014015A (ja) * 2009-11-27 2020-01-23 株式会社半導体エネルギー研究所 半導体装置
US11894486B2 (en) 2009-11-27 2024-02-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US10396236B2 (en) 2009-11-27 2019-08-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
US20190109259A1 (en) 2009-11-27 2019-04-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2019033288A (ja) * 2009-11-27 2019-02-28 株式会社半導体エネルギー研究所 半導体装置
US12396292B2 (en) 2009-11-27 2025-08-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising first and second conductive layers
JP2019082691A (ja) * 2010-02-26 2019-05-30 株式会社半導体エネルギー研究所 液晶表示装置、携帯電話
US11049733B2 (en) 2010-02-26 2021-06-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US11682562B2 (en) 2010-02-26 2023-06-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2021007151A (ja) * 2010-02-26 2021-01-21 株式会社半導体エネルギー研究所 液晶表示装置
US12033867B2 (en) 2010-02-26 2024-07-09 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
WO2012108301A1 (ja) 2011-02-07 2012-08-16 シャープ株式会社 アクティブマトリクス基板、表示パネル及び表示装置
EP2674981A4 (en) * 2011-02-07 2017-08-30 Sharp Kabushiki Kaisha Active matrix substrate, display panel, and display device
US9070600B2 (en) 2011-02-07 2015-06-30 Sharp Kabushiki Kaisha Active matrix substrate, display panel, and display device
KR101338688B1 (ko) 2011-06-02 2013-12-06 엘지이노텍 주식회사 태양전지 및 그의 제조방법
US11726376B2 (en) 2016-11-23 2023-08-15 Semiconductor Energy Laboratory Co., Ltd. Display device, display module, and electronic device
US12078902B2 (en) 2016-11-23 2024-09-03 Semiconductor Energy Laboratory Co., Ltd. Display device, display module, and electronic device

Also Published As

Publication number Publication date
CN101211075A (zh) 2008-07-02
KR20080059889A (ko) 2008-07-01
CN100594408C (zh) 2010-03-17
KR100937173B1 (ko) 2010-01-15
US20080210942A1 (en) 2008-09-04
TWI363915B (en) 2012-05-11
TW200830015A (en) 2008-07-16
JP4958764B2 (ja) 2012-06-20
US8497507B2 (en) 2013-07-30

Similar Documents

Publication Publication Date Title
JP4958764B2 (ja) 液晶表示装置用アレイ基板の製造方法
KR101298612B1 (ko) 횡전계 방식 액정표시장치용 어레이기판 및 그 제조방법
KR101877448B1 (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조 방법
KR100690517B1 (ko) 액정 표시 장치의 제조 방법
JP5735197B2 (ja) アレイ基板及びこれの製造方法
KR101294237B1 (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조방법
KR102132445B1 (ko) 액정 디스플레이 패널 및 이의 제조 방법
CN102096255B (zh) 液晶显示设备的阵列基板及其制造方法
JP2008010440A (ja) アクティブマトリクス型ｔｆｔアレイ基板およびその製造方法
CN102110693B (zh) 薄膜晶体管阵列面板
TWI360012B (en) Thin film transistor array panel
WO2015143818A1 (zh) 阵列基板及其制造方法、显示装置
JP5788259B2 (ja) 薄膜トランジスタ表示板の製造方法
KR101294694B1 (ko) 액정표시장치용 어레이 기판의 제조방법
KR101072379B1 (ko) 리프트오프 방법 및 이를 이용한 액정표시장치용 어레이기판의 제조방법
JP5063936B2 (ja) Ｔｆｔアレイ基板の製造方法
KR20130027207A (ko) 액정표시장치용 어레이 기판의 제조방법
KR20130067827A (ko) 에프에프에스 방식 액정표시장치용 어레이기판 및 제조방법
KR20100021152A (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조방법
KR101275068B1 (ko) 횡전계형 액정표시장치용 어레이 기판 및 그의 제조방법
KR20160100035A (ko) 박막 트랜지스터 어레이 기판 및 그 제조방법
KR20090008564A (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR101792100B1 (ko) 횡전계형 액정표시장치용 어레이 기판 및 이의 제조 방법
KR102156346B1 (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판의 제조 방법
KR20120021889A (ko) 횡전계형 액정표시장치용 어레이 기판 및 이의 제조방법

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110913

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110915

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111125

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120313

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120319

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150330

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4958764

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250