TWI362721B - Dynamic random access memory and fabricating method thereof - Google Patents
Dynamic random access memory and fabricating method thereof Download PDFInfo
- Publication number
- TWI362721B TWI362721B TW96122308A TW96122308A TWI362721B TW I362721 B TWI362721 B TW I362721B TW 96122308 A TW96122308 A TW 96122308A TW 96122308 A TW96122308 A TW 96122308A TW I362721 B TWI362721 B TW I362721B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- access memory
- random access
- substrate
- dynamic random
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 67
- 239000000463 material Substances 0.000 claims description 64
- 239000000758 substrate Substances 0.000 claims description 63
- 239000004065 semiconductor Substances 0.000 claims description 60
- 239000003990 capacitor Substances 0.000 claims description 34
- 230000015654 memory Effects 0.000 claims description 30
- 229920002120 photoresistant polymer Polymers 0.000 claims description 30
- 239000004020 conductor Substances 0.000 claims description 28
- 230000008569 process Effects 0.000 claims description 23
- 125000006850 spacer group Chemical group 0.000 claims description 22
- 239000003989 dielectric material Substances 0.000 claims description 19
- 238000005468 ion implantation Methods 0.000 claims description 15
- 230000015572 biosynthetic process Effects 0.000 claims description 11
- 238000004519 manufacturing process Methods 0.000 claims description 11
- 239000004575 stone Substances 0.000 claims description 10
- 239000002131 composite material Substances 0.000 claims description 5
- 235000014676 Phragmites communis Nutrition 0.000 claims description 2
- 229910001925 ruthenium oxide Inorganic materials 0.000 claims description 2
- WOCIAKWEIIZHES-UHFFFAOYSA-N ruthenium(iv) oxide Chemical compound O=[Ru]=O WOCIAKWEIIZHES-UHFFFAOYSA-N 0.000 claims description 2
- 210000001747 pupil Anatomy 0.000 claims 1
- 239000010410 layer Substances 0.000 description 225
- 150000002500 ions Chemical class 0.000 description 15
- 150000004767 nitrides Chemical class 0.000 description 15
- 238000005229 chemical vapour deposition Methods 0.000 description 8
- 229910045601 alloy Inorganic materials 0.000 description 7
- 239000000956 alloy Substances 0.000 description 7
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 7
- 229910052721 tungsten Inorganic materials 0.000 description 7
- 239000010937 tungsten Substances 0.000 description 7
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 6
- 229910052802 copper Inorganic materials 0.000 description 6
- 239000010949 copper Substances 0.000 description 6
- 229910052732 germanium Inorganic materials 0.000 description 5
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 5
- 239000000126 substance Substances 0.000 description 5
- 238000009825 accumulation Methods 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 239000002689 soil Substances 0.000 description 3
- 238000005496 tempering Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 229910000420 cerium oxide Inorganic materials 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- BMMGVYCKOGBVEV-UHFFFAOYSA-N oxo(oxoceriooxy)cerium Chemical compound [Ce]=O.O=[Ce]=O BMMGVYCKOGBVEV-UHFFFAOYSA-N 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 2
- 241000065610 Cotinus Species 0.000 description 1
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 1
- 241001494479 Pecora Species 0.000 description 1
- 206010036790 Productive cough Diseases 0.000 description 1
- 229910000831 Steel Inorganic materials 0.000 description 1
- AJXBBNUQVRZRCZ-UHFFFAOYSA-N azanylidyneyttrium Chemical compound [Y]#N AJXBBNUQVRZRCZ-UHFFFAOYSA-N 0.000 description 1
- 239000005388 borosilicate glass Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 210000003298 dental enamel Anatomy 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000002305 electric material Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 229910001507 metal halide Inorganic materials 0.000 description 1
- 150000005309 metal halides Chemical class 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000005121 nitriding Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- SIWVEOZUMHYXCS-UHFFFAOYSA-N oxo(oxoyttriooxy)yttrium Chemical compound O=[Y]O[Y]=O SIWVEOZUMHYXCS-UHFFFAOYSA-N 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 210000003802 sputum Anatomy 0.000 description 1
- 208000024794 sputum Diseases 0.000 description 1
- 239000010959 steel Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 238000012549 training Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Landscapes
- Semiconductor Memories (AREA)
Description
1362721 2005-0108 22658twf.doc/n 九、發明說明： * 【發明所屬之技術領域】 * 本發明是有關於一種記憶體元件及其製作方法，且特 • 別是有關於一種動態隨機存取記憶體(dynamic random access memory，DRAM)及其製作方法。 V 【先前技術】 • 隨著現今電腦微處理器的功能愈來愈強大，軟體所進 • 行的程式與運算也愈來愈複雜，因此記憶體的製作技術已 成為半導體產業中重要的技術之—。一般來說，記憶體可 依其儲存資料的型態而分為揮發性記憶體與非揮發性記憶 體。而動態隨機存取記憶體即屬於一種揮發性記憶體，^ 是由多個記憶胞(memory cell)所組成。每一個記憶胞主要 是由一個電晶體與一個電容器所構成’且每一個記憶胞之 間是藉由字元線(word line，WL)與位元線⑽丨B 此電性連接。 •圖1為習知一種動態隨機存取記憶體之剖面示意圖。 請參照圖1，習知的動態隨機存取記憶體包括基底1〇〇、電 • 谷益110以及橫向配置的電晶體120。基底100具有溝渠 102，而電容器11〇位於溝渠1〇2内。電容器11〇包括下電 • 極104、電容介電層腸以及上電極108。電晶體12〇配置 於基底100上。電晶體120包括閘極124、>及極區122b以 ^ 及源極區122a。汲極區122b以及源極區122a配置於閘極 I24二側之基底10〇中。電晶體120之汲極區122b透過形 成於基底100内的埋藏式導電帶13〇與電容器no之上電 6 上*362721 2005-0108 22658twf.doc/n 極108電性連接’源極區122a連接至配置於基底1〇〇上之 • 位元線接觸窗140。 .習知之動態隨機存取記憶體是將電容器110、橫向配 • 置的電晶體120以及位元線接觸窗140分別對應於基底 v 1〇〇表面上的不同位置，以水平的方式配置。也就是說， 電容益110、電晶體120和位元線接觸窗140分別會佔有 晶片表面上的部分面積，因此在每單位面積内所能配置的 > 汜憶體數目會受到限制。縱使藉由技術不斷地精進而使得 元件的線寬能夠逐漸縮小，但是受限於上述之配置方式， 元件積集度的提升仍被侷限。 因此，如何在有限的空間中製作出更多的元件且不影 響到元件的尺寸，以提高元件積集度與晶圓的使用率是目 前亟需解決的課題。 【發明内容】 本發明提供一種動態隨機存取記憶體，其記憶胞具有 一 同軸垂直配置的元件，能夠增加胞密度(ceU density)並提升 元件效能。 • 本發明提供一種動態隨機存取記憶體的製作方法，可 以改善每單位面積内所能製作出的記憶胞的數量，因此能 • 達到提高元件積集度的目的 本發明提出一種動態隨機存取記憶體，其包括半導體 基底、電谷益以及電晶體。半導體基底上配置有多個柱狀 釔構。各柱狀結構由半導體基底起由下而上包括絕緣層、 半導體層與半導體突出部。電容器包括下電極、上電極與 7 2〇〇5-〇i〇g 22658twf.d〇c/n ίΐΐΐί °下電極配置於柱狀域之_間隙，且連接 置於==:=::。電容介』 與第二摻雜區。閉極配置於半導體;出：辟第-摻雜區 區配置於閘極下方之半導體突出部中二以-摻雜 二摻雜區配置於閘極上方之半導體突出部=上電極°第 例如;=體=:上述之半導體突出部的尺寸 ^本發明之一實施例中，動態隨機存取記情 接觸^配置於電晶體之上方，且與第二摻雜區轉接。 在本發明之一實施例中，上述之接觸窗的材料例如是 在本發明之一實施例中，上述之閘極例如是 體突出部。 、兀T守 在本發明之一實施例中，上述之電晶體更包括閘極介 電層，配置於閘極與半導體突出部之間。 在本發明之一實施例中，動態隨機存取記憶體更包括 間隙壁，配置於半導體突出部側壁，且位於閘極之上、下 兩側。 在本發明之一實施例中，上述之電容介電層例如是複 合介電層。 在本發明之一實施例中’上述之複合介電層例如是氧 化物/氮化物層或氧化物/氮化物/氧化物(ΟΝΟ)層。 在本發明之一實施例中，上述之下電極的材料例如是 2005-0108 22658twf.doc/n 摻雜多晶矽。 在本發明之一實施例中，上述之上電極的材料例如是 換雜石夕。 鎢 在本發明之一實施例中 上述之閘極的材料例如是 本發明再提出一種動態隨機存取記憶體的製作方 法，此方法是先提供其中已形成有絕緣層之基底。然後， 移除部分基底與絕緣層，以於基底中形成多個溝渠，並暴 露出絕緣層下方之基底。接著，於溝渠側壁形成介電層: 之後’於鮮巾填人下電極，且下電極之上表面低於基底 之上表面。接著，移除部分基底，以於下電極之上方形成 開口。開口之寬度大於溝渠之寬度，且基底中之相鄰兩開 口之間包夹有-個突出部。隨之，進行離子植人製程，二 相鄰之溝渠之間、剩餘之絕緣層上的基底中形成上♦極、 然後，於突出部之下部形成第—摻雜，並與上電極^接。 接下來’於第-摻·上之開口㈣依序形成閘極介 以及閘極。之後，於開極上方之突出部中形成第二捧曰。 在本剌之-實施财，祕隨齡取記憶體 ^法^更包括於形成第二摻雜區之後，於基底 ^ 窗，其例如是與第二摻雜區耦接。 或接觸 在本發明之Μ施例中，上述之開口與突出部的 方法例如是先於基底上形成轉層。之後，再 4 J第-圖案化光阻層。第—圖案化光阻層形成於二^ 渠之間的基底之上方’且第—_化雜層之寬度例如^ 1362721 2005-0108 22658twf.doc/n 小於相鄰兩溝渠之間的基底寬度。之後，以第一圖案 2為罩幕：移除郷露出的罩幕層與基底，直到暴露= 电極。接著，移除第一圖案化光阻層。 氧化Ϊ本發明之—實施例中，上述之罩幕層的材料例如是 部。在本發明之-實施例中，上述之問極例如是環繞突出 後 在本發明之-實施例中，更包括於第一擦雜區 間極形成之前’㈣口之·形成下間隙壁。 "iff發明之—實施例中’上述之下間隙壁的形成方法 二疋^於基底上形成介電材料層。介電材料層例 Ϊ =著了介電材料層上形成第二圖案化光阻層 第―圖案化光阻層例如是形成於開口之上方，且第 2光阻層之寬度例如是小於開口之寬度。之後：巴 為罩幕’移除部份暴露出的介電材料層:： 寬度例:上述之第二圖案化光阻層之 在本發明之—實施例中，上述之 如是低於第-摻雜區之上表面。服土的上表面例 =明之一實施例中，上述之閘極的形成方法例如 上形成導體材料層。之後，移除部份導體材料 層’形成覆蓋下間隙壁之閘極。閘極之上表面㈣ 1362721 2005-OIog 22658tw-f.doc/n 突出部之上表面。 在本發明之一實施例中，更包括於間極形成之後、第 二摻雜區形成之前，於開口之側壁形成上間隙壁。上間隙 壁例如是覆蓋住閘極。 $㈣之—實施例中，更包括於形成介電層之後、 形珉下电極之前，於溝渠之側壁形成襯層。 如發Γ之—實施例中’上述之介電層的形成方法例 如疋熱氧化處理。 之離==之—實施射’上述之料植人製程所植入 之離子例如是Ν型離子。 在本發明之一實施例中，上述之下雷 摻雜多晶矽。 …電極的材料例如是 鶴。在本發明之—實施财，上述之閘極的材料例如是 減=月》，遺機存取記憶體的製作方法因採用先 == 接著於電容器上方形成垂直配置的 罨日日體，之後再於電晶體之第二摻 在製作出來的動態隨機存取記憶體中y 觸^ 及接觸窗的配置方式娜垂直的:置二== 之配置方式在晶片表面上具有更小乂 在曰Η由主-, 幻截•面積。也就是說， 中母枝面積内所能形成的動態隨機存取 數里會增加，因而可提升元件的積集度。 。心 此外，在本發明之動態隨機存取 是形成於基底中，幻目鄰電容器之下電贼透過 1362721 2005-0108 22658twf.doc/n 底耦接，也就是說數個動態隨機存取記憶胞共用一下電 極。因此’本發明可以大幅地提升電容器下電極的表面積， 使電容器的電容量有效地增加，因此更有利於小尺寸之記 憶體元件的製作，並提升元件效能。 為讓本發明之上述特徵和優點能更明顯易懂，下文特
舉較佳實施例，並配合所附圖式，作詳細說明如下。 【實施方式】 主圖2A至圖20A為依照本發明—實施例所繪示之動態 機存取s己憶體的製作流程上視圖。圖2B至圖是沿 著圖2A至圖20A中剖面線1-1，之剖面示意圖。
首先，請同時參照圖2A與圖2B，提供基底200，基 底200例如是絕緣層上覆矽(silicon on insulator，SOI)之基 底。基底200的材料例如是p型半導體。也就是說，基底 2〇〇例如是由半導體基底2〇〇a、絕緣層2〇肋以及半導體主 體200C所構成。絕緣層2〇〇b例如是配置於半導體基底 2〇〇a與半導體主體200c之間，以隔開半導體基底200a以 及用以製作元件的半導體主體細e，因此能夠減少耗電、 降低元件錯誤，並提高元件效能。半導體基底200a以及半 導體主，200c的材料例#是！>型+導體，其例如是在石夕中 加入v里的硼或是其他合適之三價原子。絕緣層2〇〇b的 料例如是氧化矽。 接著，於基底200上依序形成墊氧化(pad 〇xide)層 202、墊氮化(pad nitride)層204以及罩幕層206。墊氧化層 2〇2例如是氧化矽層或其他合適之氧化物層。墊氮化層2糾 12 v 1362721 2005-0108 22658twfd〇c/n 例=是氮化矽層或其他合適之氮化物層。罩幕層206則例 如疋硼矽玻璃(b〇r〇sincate giass，BSG)層。當然，罩幕層2〇6 也可以是硼矽破璃以外的材質，只要選擇具有適當^刻選 擇比的材質即可。墊氧化層202的形成方法例如是化學氣 相沈積法或是熱氧化法。墊氮化層2〇4以及罩幕層的 形成方法皆例如是化學氣相沈積法。之後，於罩幕層2〇6 上形成圖案化光阻層208。 之後，請同時參照圖3A與圖3B，以圖案化光阻層2〇8 為罩幕，進行蝕刻製程，移除暴露出的罩幕層2〇6、墊氮 化^ 204以及墊氧化層2〇2。隨之，移除圖案化光阻層2〇8。 接著，再以剩餘的罩幕層206為罩幕，移除暴露出的半導 體主體2GGe絲露出絕緣層雇，以於絕緣層細b上方 形成溝渠21〇m剩餘的半導社體職例如是 形成行列排列之柱狀結構200c，。而使用上述之罩幕層2〇6 為罩幕’能夠避免在進行餘刻製程之後於塾氮化層2〇4的 邊角產生圓化(rounding)的問題。 _特別注意的是，在本實施例的上視示意圖中（如圖3A 所不）’罩幕層2〇6的每一個區塊上視之形狀為圓形。然而 在其他實施财，罩幕層2G6的每—個區塊上視之形狀可 以例如是_形、㈣、正方形或其他雜，於此技術領 域具有通常知識者可視其需求進行調整。當然，柱狀結構 2〇〇c上視之形狀則對應於罩幕層鹰上視之形狀，柱狀 結構20Ge，可以是圓柱狀、_柱狀或對應之多邊形的柱 13 ubirn 2005-0108 22658twf.doc/n 盆參照圖M與圖4B，移除罩幕層206， 例如疋乾式_法或是濕式峨。之後，於 ^ :之側壁形成介電層212。介電層212例如是氧化 t適之介電膜層。介電層212的形以法例如 疋對私210之側壁表面進行熱氧化處理，以於溝渠21〇 層缚的氧化石夕層。然後，於溝渠210表面以
成觀層214。概層214例如是氮化石夕層 之介電膜層’其形成方法例如是化學氣相沈積 法。s然，襯層214也可以是選擇氮化物以外的材質，例 如碳化物、氮碳化物缝氧化轉，與縣層鳩具有不 同蝕刻選擇比的材質。
七繼之，於溝渠210中填入罩幕層216。罩幕層叫 路出柱狀結構赢，之上部以及位於溝渠21G上部之部份 襯層214。罩幕層216的材料例如是光阻。罩幕層216的 形成方法例如是糾賤轉塗佈法毯覆性地於基底上 形成罩幕㈣層(未料），罩幕_蓋柱狀結構 200c’ 立、入溝渠21G卜之後’例如是以臭氧回射彳方式，移 除柱狀結構施，上方之罩幕材料層以及部份位於溝準 210中之罩幕材料層。 〃 然後，請同時參照圖5A與圖5B，以罩幕層216為罩 幕，移除暴露出的襯層214及介電層2U。移除襯層214 及介電層212的方法例如是渥式钱刻&。經過移除後的襯 層214之頂部表面及介電層212之頂部表面例如是約相等 於罩幕層216之上表面。接著，將罩幕層216移除，其移 14 -L JUZ /Z1 2005-0108 22658twf.doc/n 除方法例如是乾式蝕刻法。 之後，請同時參照圖6A與圖6B，進行 渠2K)底部之襯層214，以於柱狀結構；側^ =成壤狀的襯層214。接著，再以剩餘的襯層214為罩幕， 以暴露出的絕緣層200b。移除底部襯層214 以及絶緣層200b的方法例如是乾式蝕刻法。
1 繼而’請同時參照圖7A與圖7β，於溝渠21〇中殖入 下電極218上表面的高度例如是與襯層… 的而度约略相等，其材料例如是摻雜钟的多晶石夕。 成方法例如是利用化學氣相沈積法先於基 200，日枯形成^體層（未緣示）’其順應性地覆蓋柱狀結構 c八入溝渠21〇中。之後，再進行回钱刻製程，將導 體層回蝕至暴露出溝渠210之上部。 下古值得提的是’由於溝渠21G的底部與絕緣層200b 之半導體基底2〇〇a相連接，因此形成於相鄰溝渠21〇
的下，，218彼此之間可以藉由半導體基底電性連 也就疋》兒，在後續形成於基底2〇〇中的多個電容界丑 用一個下電極。 σ /、 接著，請同時參照圖8Α與圖8Β，於基底2〇〇上形成 另一層罩幕f 22G。罩幕層220順應性地覆蓋柱狀結構 2〇〇C 3’且填入溝渠210中。罩幕層220的材料例如是氧化 矽或疋其他合適之材料。於罩幕層220形成之後，還可選 擇f也進行化學機械研磨（chemical mechanical polish, CMP)法，使罩幕層22〇的表面平坦化。之後，於罩幕層 15 1362721 2005-0108 22658twf.d〇c/n 220上形成圖案化光阻層222。圖案化光阻層222的投影位 置例如是對應於柱狀結構200c’之中央上方，且圖案化光 阻層222的寬度例如是小於柱狀結構200c，之寬度。 然後，請同時參照圖9A與圖9B，以圖案化光阻層222 為罩幕’移除暴露出的罩幕層220、墊氮化層204、墊氧化 層202與部分柱狀結構200c，，以形成開口 224。開口 224 之底部例如是暴露出襯層214以及下電極218之頂部。開 口 224例如是形成於溝渠21〇上，且開口 224之寬度例如 於溝渠210之寬度。也就是說，開口 224的底部例如 是還暴露出部分柱狀結構200c，。此外，開口 224形成之 後，柱狀結構2〇〇c’的上部例如是形成了突出部225，由相 鄰的開口 224所包夾。 請繼續參照圖9A與圖9B，將圖案化光阻層222移 ，。之後，於開口 224之部分表面形成襯氧化層226。襯 氧化層226例如疋暴露出襯層214之頂部表面與介電層 212之頂部表面。概氧化層226的材料例如是氧化㈣^ ，、他s適之氧化物，其形成方法例如是熱氧化法。 請同時參照目10Α與圖1〇Β，進行離子植入製程，於 :口 224下方之柱狀結構職，形成植入區域。離子植入 j所植人離子例如是Ν贿子，如钟_。離子植入製 是採多:嫌人，判料_植人能量來使植入離 種°上述離子植人製程中所使用的離子 通常知以量’於此技術領域具有 1362721 2005-0108 22658twf.doc/n 承上述，完成離子植入製程之後，更可以選擇性地進 ' 订後離子，入(P〇St 10n imPlantation)的回火(annealing)製 程，以恢復表面原子的結構及電性，並使離子適當地分饰 . 於柱狀結構200c’中。由於柱狀結構200c，的材料例如是半 導體石夕，經過離子植人製程後的柱狀結構職，會因而形 ’ 成導體材料’可以作為電容器之上電極。而位於柱狀社構
• 施，以。料體層218之間介電層犯以及襯層214則S • $電容器之電容介電層。當然，介電層212的厚度以及襯 層214的厚度可視其需求以進行調整。 之後，請同時參照圖11A與圖UB，於突出部2乃之 下部形成摻雜區250。摻雜區250的形成方法例如是進行 植入$程。而植入離子例如是N型離子，其濃度例如 疋”於10 cm-3至l〇2〇cnf3之間。離子植入製程例如是夢 由，制植入能量及植入角度，使得N型離子可以植入於^ 出部225之中。完成上述離子植入製程之後，更可以選 性地進行後離子植入的回火製程，以恢復表面原子的結構 及電性，也可使離子適當地分佈於突出部225下部。 . 在本實施例中，突出部225的材料例如是p型半導 體，因此摻雜區250所植入離子例如是N型離子。當然， •.在其他實施例中，突出部225的材料也可以是N J半、導 •體，而摻雜區250所植入離子則可以對應是p型離子，於 此技彳=領域具有通常知識者可視製程需求進行調整。' 明同時參照圖12A與圖12B，進行回钱刻製程，以將 形成於開口 224底部之襯氧化層226移除。之後，於基底 17 1362721 2005-0108 22658twf.doc/n 200 ^形成介電材料層228，且介電材料層挪填 。介電材料層228的材科例如是氧化石夕或是其他合 =雷2 ’其形成方法例如是化學氣相沈積法。此外，於 1電材料層228形成之後，還可選擇 =以使介電材料層狗表面平坦化。：後 23〇 =位置例如疋位於溝渠21〇以及開口 2 =ίι::Γ:的寬度例如是小於開σ 224之寬度且方大: 接著’請同時參照圖13Α與圖13Β， ^為罩幕，將暴露出之部份介電材料層228與 =么：::中，罩幕層22。_例如是與= :主^的β ^用乾式烟树可將之—併移除。值得 底ΐ二層228並非移除至暴露出開口 224的 _ 疋；圖案化光阻層230與突出部225之間留下一 小七刀的介電材料層228，作為下間隙壁 施的上表面例如是低於摻雜區25Q之上表面 ^„化光阻層23〇移除。之後，將部份襯氧“ 層二後例如是濕_^°在移除部“氧化 壁一之上表面具襯二層高：之上㈣ 壁二Ϊ =參照圖MA與圖14B’於突出咖 . ，以作為閘極介電層。介電層232的材 /’疋 矽，其形成方法例如是化學氣相沈積法或熱氧 18 1362721 2005-0108 22658twf.doc/n 化法三然後，於基底200上形成導體材料層234，順應性 地覆盆墊氮化層204、介電材料層228以及介電層232。導 體材料層234的材料例如是才參雜多晶石夕、金屬如鎢、銅、 含銅合金或含鎢合金，或者是金屬矽化物等，其形成方法 例如^物理氣相沈積法。此外，於導體材料層234形成之 後’還可選雜地進行化學機械研磨法，以使導體芦 234的表面平坦化。 9 凊同時參照圖15A與圖15B，進行回蝕刻製程，將部 分導體材料層234移除，以形成閘極234a。移除部份導體 材料層234的方法例如是乾式蝕刻法。閘極234a例如是形 成於下間隙壁228a之上方。而閘極234a例如是位於介電 層232與介電層228之間，且環繞在突出部225的周圍。 閘極234a之上表面例如是低於突出部225之上表面，閘極 234a之下表面例如是低於摻雜區250之上表面。 4寸別注思的是，請參照圖15A所示之上視圖，閘極 234a例如是長條狀結構環繞在突出部225的周圍，使位於 縱白上各個穴出部225側壁之閘極234a可以相互輕接，而 構成後續形成之動態隨機存取記憶體中的字元線。 接著’請同時參照圖16A與圖16B，於基底2〇〇上形 隙壁材料層236。間隙壁材料層236例如是順應性^ 覆蓋住墊氮化層204、介電層232、閘極234a以及^電材 料層228。間隙壁材料層236的材料例如是氧化矽或是其 他合適的介電材料，其形成方法例如是化學氣相沈積 此外，於間隙壁材料層236形成之後，還可進一步^擇性 19 1362721 2005-0108 22658twf.d〇c/n 地進行化學機械研磨法，使得間隙壁材料層236的表面平 坦化。
請同時參關17A與圖17B，進行回關製程，將部 分間隙壁材料層236移除，形成上間隙壁⑽，而上間隙 壁236a覆蓋閘極234a。在一實施例中，由於介電材料層 228以及間隙壁材料層236的材料例如是同為氧化石夕，因 此在移除部份間隙壁材料層挪時，暴露出的介電材料層 228及部份介電層232亦會同時被移除，使得介電層加 之上表面、介電材料層228之上表面及上間隙壁23如之上 表面約相等但均低於突出部225之上表面。 然後 。月同日寸，妝圖18A與圖18B，將塾氮化芦204 移除’移除方法例如是乾絲駭或赋磁彳法。之後， 於突出部225之上部形成摻雜區252。摻雜區252的形成 方法例如枝雜子植人製程。植人軒勤是n型離 子’其濃度例如是介於l〇I8Cm-3至1〇2〇cm-3之間。離子植
^製^例如是藉由不同的植人能量及植人角度來使N型離 ^刀，到突出部225之上部。此外，進行離子植入製程之 f更可以選擇性地進行後離子植入的回火製程，以恢復 表面原子構及電性H在其 225的材料也可以大出口P 子則可以是p型離ΐ!+導體，而摻雜區252所植入離 配置的:吉完成上述步驟所形成的結構即為垂直 日曰_ 配置的電晶體具有垂直配置的環繞閘 閘極234a例如是輕接縱向上的各個的電晶體， 20 1362721 2005-0108 22658twf.doc/n 作為後續預形成之動態隨機存取記憶體之字元線，用以連 接記憶胞。
之後，請同時參照圖19A與圖19B，將墊氧化層2〇2 移除。隨之，於基底200上形成導體層238，導體層238 順應性地覆蓋柱狀結構20〇c，、介電層232以及間^壁材 料層236。導體層238的材料例如是金屬材料，如鎢、銅、 含銅合金或含鎢合金等，其形成方法例如是_氣相沈積 法。此外’於導體層238形成之後，可以選擇性地進行化 學機械研磨法，以使導體層238的表面平坦化。 隨之，請同時參照圖20A與圖20B，將導體層238圖 案化，以於突出部225上方形成接觸窗238a。 的形成方法例如是先於導體層238上方形成圖案^光阻層
(未繪不）’且_化光阻層覆蓋住位於突出部225上方的 導體層2%。之後，以圖案化光阻層為罩幕，並以介電材 = 228為終止層，進行钱刻製程，移除暴露出的導體層 。剩餘的導體層238例如是位於突出部225之上方，且 區252耦接，以作為接觸窗篇。接觸窗驗之 二=TAT如會形成間隙，於間隙中填入 門二、书a 。内層，丨電層240使相鄰兩接觸窗238a之 離，而避免短路的發生。内層介電層24〇的材 質例2卿玻璃，其形成料例如是化學氣相沈積法。 获明上述纽例鱗用職定本伽，其僅作為本 =月之動態隨機存取記憶體的多種製造方法中的其中一 種0 21 1362721 2005-0108 22658twf.doc/n f 21A :、依照本發明一實施例所繪示動態隨機存取 記憶體之結構上現示意圖。圖21B是沿著圖21 Ι-Γ之剖面示意圖。 彳阳银 請同時參照圖21A與圖21B，本發明之動態隨機存取 記憶體3G0包括半導體基底搬、垂直配置的電晶體训 與電容器32〇。電容器32〇配置於半導體基底3〇2上。恭 晶體31〇配置於電容器32〇的上方，且與電容器3
電晶體310的上方更配置有接觸窗33〇，且與電晶體训 麵接。 半導體基底302上配置有柱狀結構3〇4。柱狀結構3〇4 由下而上包括絕緣層304a、半導體層3〇4b以及半導體 出部304c。羊導體突出部3〇4c的尺寸例如是小於半導體 層304b的尺寸。半導體基底3〇2、半導體層麟以及半 導體突出部施的㈣例如是p型半導體。在本實施例之 圖21A的上視圖中，柱狀結構3〇4的上視之形狀例如是圓
形’亦即柱狀結構304例如是除狀。然而在其他實施例 中，柱狀結構304也可以是橢圓柱狀、矩形桎狀或其他多 邊形柱狀，於此技術領域具有通常知識者可視其需求進行 調整。 、 ·'. 電容器320包括下電極322、上電極324與電容介電 層326。下電極322配置於相鄰兩柱狀結構3〇4之間的間 隙二且連接半導體基底3〇2。下電極32;2❸材料例如是播 雜多晶矽。上電極324配置於半導體層3〇仙中。上電極 324的材料例如是摻雜矽。電容介電層326則配置於下電 22 4 1362721 2005-0108 22658twf.doc/n 極322與上電極324之間。電容介電層從例如是複合介 電層，由氮化物層326a與氧化物層3施所組成，並中氧 化物層326b例如是配置於半導體層遍側壁，而氮化物 層施例如是配置於下電極322與氧化物層遍之間。 ft他實施例中，電容介電層326更可以例如是氧化石夕 二^化韻或疋—般常見的氧化梦/氮化氧化碎(ΟΝΟ)
’電容介電層326的材料及厚度並不揭限於本實 2=:,，於此技術領域具有通常知識者，可視其需求 隸f直配置的電晶體31G包括閉極312、摻雜區31如以 辟，乡且312配置於半導體突出部304c的側
出部304c周圍。閘極312之上表面 t=於摻雜區314b之上表面，閘極312之下表面例如 2广雜區314a之上表面相等，或是位於換雜區314a 連接附近。問極312例如是長條狀結構，以電性 中的Ϊ — ?之電曰曰體310 ’構成動態隨機存取記憶體300 狀ίΐ 在本實施例中，閘極312例如是縱向的長條 鋼=1極312的材料例如是擦雜多晶石夕、金屬如轉、 金或含鎢合金，或者是金屬耗物等。此外， 更包括閘極介電層316，配置於閘極312 —體大出部施之間，且環繞半導體突出部3〇4c。 雜區3=與摻雜區314b分別配置於半導體突出部 導體突出部304c中極配3f4H極312下方之半 1興上電極324耦接;摻雜區314b則 23 1362721 2005-0108 22658twf.doc/n 配置於閘極312上方之半導赞*山加, + 導體犬出4 3〇4c中，與接觸窗 病接。另一方面’閘極312下方可以配置有 3⑽，以隔絕閘極312與上電極似接觸；而間極312上方 則配置有上間隙壁通’以隔絕閘極犯與接觸窗33〇之 3 Γ Ϊ接。此外’相鄰兩半導體突出部3 G 4 C之間例如 有Μ層3Π’以避免相鄰兩半導體突出部3〇和側 土上的閘極312彼此接觸。 ，觸窗330例如疋柱狀結構配置於半導體突出部綱。 全屬材^雜區賤_。接觸窗謂的材料例如是 鎢、銅、含銅合金或含鶴合金等。而相鄰接 的_窗。内》_ "電層332，以分隔相鄰 他適當之介電:料C料例如是硼矽玻璃或是其 位元Cl 還可於接觸窗330之上方配置 如是it 與接觸窗33g _接。上述之位元線例 如^縱^^的方向垂直。在本實施例中’閉極312例 動態^ J，而位兀線則例如是橫向的配置。因此， 字；記憶體300令的每個記憶胞之間，可以藉由 予兀線以及位元線相連接。 是於本發明之動態隨機存取記憶體的製作方法 置4ΐΓ=器，接著於電容器之上方形成垂直配 以構成再於電晶體之摻雜區上方形成接觸窗， 將電Si取記憶胞。上述之動態隨機存取記憶胞 知:C體以及接觸窗採同轴垂直配置，可以較習 式具有更小的截面積’使得在晶片中每單位面 24 1362721 2005-0108 22658twf.doc/n 積内所能形糾__存取記錄 能達到提高元件積集度的效果。 里㈢增加，因而 另一方面，在本發明之動態隨機存 容器是形成於基底巾，且相鄰電容器：’讀中，其電 麵接’也就紐數鋪態隨機存取 电，透過基底 極，因此可以大幅度提升電容器下電极^^用―個下電
效地增加電容器的電容量，因此更有利:積’能夠有 元件的製作。 寸之記憶體 雖然本發明已以較佳實施例揭露如上，鈇 限f本發明，任何所屬技術領域中具有通常者非，以 脫離本發明之精神和範圍内，當可作些許之更^潤^不 =本發明之保護範圍#視後附之巾請專利範圍^定者 【圖式簡單說明】
圖1為習知一種動態隨機存取記憶胞之剖面示意圖。 圖2A至圖20A為依照本發明一實施例所繪示之動態 隨機存取記憶體的製作流程上視圖。 圖2B至圖20B是沿著圖2A至圖20A中剖面線Ι-Γ 之剖面示意圖。 圖21A為依照本發明一實施例所繪示動態隨機存取 記憶體之結構上視示意圖。 圖21B是沿著圖21A中剖面線I-Ι，之剖面示意圖。 【主要元件符號說明】 100、200 :基底 25 1362721 2005-0108 22658twf.doc/n 102、210 :溝渠 • 104、218、322 :下電極 106、326 :電容介電層 108、324 :上電極 • 110、320 :電容器 - 120、310 :電晶體 122a :源極區 122b .没極區 124、234a、312 :閘極 130 :埋藏式導電帶 140 :位元線接觸窗 200a、302 :半導體基底 200b、304a :絕緣層 200c :半導體主體 200c’、304 :柱狀結構 202 :墊氧化層 籲 204:墊氮化層 206、216、220 :罩幕層 • 208、222、230 :圖案化光阻層 • 212、232、317 :介電層 . 214 :槪層 . 224 :開口 225 :突出部 226 :襯氧化層 26 1362721 2005-0108 22658twf.doc/n 228 :介電材料層 228a、318a :下間隙壁 234 :導體材料層 236 :間隙壁材料層 236a、318b :上間隙壁 238 :導體層 238a、330 :接觸窗 240、332 :内層介電層 250、252、314a、314b :摻雜區 300 :動態隨機存取記憶體 304b :半導體層 304c :半導體突出部 316 :閘極介電層 326a : lu化物層 326b :氧化物層
27
Claims (1)
- U02/21 2005-0108 22658twf.doc/n 十、申請專利範固： 包括 L種動態隨機存取記憶體_一 έ士 構，縣底上配置有多個— 半導體層與導體基底起包括-絕緣層、 一電容器，包括： 下 間 下電極 該練狀結狀_間隙1 一上電極 以及 ♦六，配置於該半導體層中；以及 電層’配置於該下電極與該上 電極之 —電晶體，包括： 一 酉己置於該半導體突出部側壁； 出部中配=該閘極下方之該半導體突 出部中。— 區配置於該閘極上方之該半導體突 士如申請專利範圍第j 體，其巾該半導妓 ^ 11之動滅機存取記憶 3.如申請專利寸小於該半導體層的尺寸。 體’更包括-麵窗，^述之動態_存取記憶 且與該第二摻雜區_^接觸_配置於該電晶體之上方， 4·如申請專利範圍笛 體，其中該接觸窗的材料包括鶴所述之動態隨機存取記憶 28 丄丄 2005-0108 22658twf.doc/n 5 ·如申睛專利範園第1 體’其中該閘極環繞讀半導 6.如申請專利範圍第丄 體’更包括一閘極介電；， 部之間。7·如申凊專利範圍第 體，更包括一間隙壁，配 於該閘極之上、下兩侧。 8. 如申請專利範旧楚， ^ + + ^ 弟1項所述之動態隨機存取記憶 體’其中該電容介電層包括—複合介電層。 9. 如申請專利範圍箆 ^ # ^ .. 弟8項所述之動態隨機存取記憶 ==介電層包括氧化物/氣綱 體1中1項所述之動態隨機存取記憶 體其中該下電極的材料包括摻雜多晶石夕。項所述之動態隨機存取記憶 體突出部。 項所述之動態隨機存取記憶 配置於該閘極與該半導體突出 1項所述之動態隨機存取記憶 置於該半導體突出部側壁，且位 f 利範圍第1項所述之動態隨機存取記憶 體，其中該上電極的材料包括摻雜石夕。 ^如申請專利範圍第i項所述之動態㈣存取記憶 體，其中該閘極的材料包括鶴。 一種動態隨機存取記憶體的製作方法，包括： 提供-基底，該基底中已形成有一絕緣層； 移除部分該基底與該絕緣層，於該基底中形成多個溝 渠’以暴露出該絕緣層下方之該基底； 於該些溝渠側壁形成一介電層； 29 1362721 2005-0108 22658twf.doc/n 孩卜冤極之上表面低於 於該些溝渠中填入一下電極 該基底之上表面； 私除部分該基底’於該下電極之上方形成多數個開 口 ：該些開口之寬度大於該些溝渠之寬度，且該基底中之 相綽兩該些開口之間包夾有一突出部； 行—離子植人製程，於相鄰之該輯渠之間、剩餘 之該、，巴緣層上的該基底令形成一上電極； 與該部形成一第—捧雜區，該第一摻雜區 介電之該些心側壁依序形成一問極 =該閘極上方之该突出部中形成—第二摻雜區。 體的制作如方專审利範圍第13項所述之動態隨機存取記憶 底上包括於形成該第二摻雜區之後，於該基 _’該接觸窗與該第二摻雜區叙接。 體的制作方帛13項所叙祕隨機存取記憶 =广該些開口與該突出部的形成方法包括： 於该基底上形成—罩幕層； 匕任 於該基底上形成—第—圖 案化光阻層形成於相鄰兩該些溝渠之間^ 一圖 且該第一圖案化光阻芦 ^ 方， 該基底寬度，· 叙寬度小於相鄰兩該些溝渠之間的 幕層=底圖為罩幕’移除被暴露出的該罩 直到暴露出該下電極；以及 30 1362721 2005-0108 22658twf.doc/n 移除該第一圖案化光阻層β 心Γί f ^專利範11 f 1 5項所述之動紐機存取記憶 體的衣作方法，其中該罩幕層的材料包括氧化矽。 13項㈣之動紐機存取記憶 篮的裏作方去，其中該閘極環繞該突出部。 料概㈣13項所叙祕賴存取記憶 :土'衣义法S包括於該第一摻雜區形成之後、該閘極 形成之刖，於該些開口之側壁形成—下間隙壁。 體的專利範圍第18項所述之祕隨機存取記憶 -的製作方法’其中該下間隙壁的形成方法包括： 些開=基底上形成—介電材料層，該介電材料層填入該 圖幸ΓΓ介紐料層上軸—第二圖案化光阻層，該第二 於該些開口之上方，該第二圖案化光阻 層之X度小於該些開口之寬度； 以該第二圖案化光阻層為罩幕份 介電材料層，以剩餘之聂人示ρ伤暴路出的該 隙壁；以及刃餘之暴路出的該介電材料層作為該下間 移除該弟二圖案化光阻層。 體的製作^^r述之動態隨機存取記憶 溝渠之寬度。 “―目案化光阻層之寬度大於該些 21·如申請專利範圍第丨 體的製作方法，1拷下心所这之動悲隨機存取記憶 八中該下間隙壁的上表面低於該第一 31
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW96122308A TWI362721B (en) | 2007-06-21 | 2007-06-21 | Dynamic random access memory and fabricating method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW96122308A TWI362721B (en) | 2007-06-21 | 2007-06-21 | Dynamic random access memory and fabricating method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW200901380A TW200901380A (en) | 2009-01-01 |
| TWI362721B true TWI362721B (en) | 2012-04-21 |
Family
ID=44721643
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW96122308A TWI362721B (en) | 2007-06-21 | 2007-06-21 | Dynamic random access memory and fabricating method thereof |
Country Status (1)
| Country | Link |
|---|---|
| TW (1) | TWI362721B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI402946B (zh) * | 2009-11-19 | 2013-07-21 | Taiwan Memory Company | 埋藏式位元線與單側位元線接觸窗及其製作方法 |
-
2007
- 2007-06-21 TW TW96122308A patent/TWI362721B/zh active
Also Published As
| Publication number | Publication date |
|---|---|
| TW200901380A (en) | 2009-01-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN113130494B (zh) | 存储器件及其制造方法 | |
| US7425740B2 (en) | Method and structure for a 1T-RAM bit cell and macro | |
| US8633529B2 (en) | Vertical transistors | |
| US20200027493A1 (en) | Memory cell and methods thereof | |
| TWI275176B (en) | Semiconductor integrated circuit device and its manufacturing method | |
| US10128252B2 (en) | Semiconductor device | |
| TWI570782B (zh) | 金屬氧化半導體電容器、製造其之方法以及使用其之半導體裝置 | |
| TW202010102A (zh) | 積體晶片、記憶體結構及其形成方法 | |
| CN110896075A (zh) | 集成电路存储器及其制备方法 | |
| TWI323010B (en) | Semiconductor device with a surrounded channel transistor | |
| CN108346665B (zh) | 半导体元件及其制作方法 | |
| TW201123356A (en) | Wiring structures and methods of forming wiring structures | |
| TW200820380A (en) | Manufacturing method for an integrated semiconductor structure | |
| JP2011155064A (ja) | 半導体装置およびその製造方法 | |
| TW200847292A (en) | Method of manufacturing a self-aligned FinFET device | |
| TW201250935A (en) | Semiconductor device and method of manufacturing the same | |
| US7449382B2 (en) | Memory device and fabrication method thereof | |
| TW200406044A (en) | Floating gate memory structures and fabrication methods | |
| JP2011138883A (ja) | 半導体装置及びその製造方法 | |
| TW200901378A (en) | Recess channel MOS transistor device and fabricating method thereof | |
| JP2011165830A (ja) | 半導体装置及びその製造方法 | |
| TW200426999A (en) | Memory cell with partly vertical channel and the manufacturing method thereof | |
| TWI223442B (en) | DRAM cell array and its manufacturing method | |
| TW200910531A (en) | Method of forming a self-aligned finFET structure | |
| TW201117359A (en) | Buried bit line process and scheme |