TWI358821B - Transistor, memory cell array and method of manufa - Google Patents

Description

1358821 九、發明說明： 【發明所屬之技術領域】 本發明與電晶體、製造電晶體的方法有關，並且還與 . 記憶胞元陣列有關。 ~ 【先前技術】 動態隨機存*記憶體（DRAM)的記憶月包元通常包括 φ 儲存電容器和存取電晶體，該儲存電容器用於儲存表示待 儲存的資訊的電荷，該存取電晶體與儲存電容器相連接: 存取電晶體包括：第一和第二源極/汲極區域；連接第一和 第二源極/汲極區域的通道；以及控制第一和第二源極/汲極 區域之間電流流動的閘電極。電晶體通常至少部分地形成 在半導體基板中。閘電極構成字元線的一部分並經由問絕 緣層而與通道電絕緣。透過經由相應的字元線對存取電晶 體定址，將儲存在儲存電容器中的資訊讀出。具體地^ • 由位元線接觸部將資訊讀出至相應的位元線中。 在傳統DRAM記憶胞元中，儲存電容器可用作通道式 電容器，其中兩個電容器電極被設置在溝槽中，該 垂直於基板表面的方向在基板中延伸。 曰。 根據dram記鎌元㈣—個實施方#，電荷被儲存 在疊層電容器中，該疊層電容器形成在基板表面的上方。 通常’已在進-步縮+DRAM記憶胞元所需區域方面做出 嘗試。與此同時’還期望獲得存取電晶體的最佳特性。 因此，需要一種改進的電晶體以及一種改進的製造該 電晶體的方法。另外，還需要一種改進的記憶胞元陣列以 6 1358821 及一種改進的形成該記憶胞元陣列的方法。 【發明内容】 根據本發明’電晶體形成在半導體基板中，該基板包 括頂表面。電晶體包括：第—源極你極區域和第二源極/ 汲極區域；連接第_和第二源極/及極區域的通道；問電極， 用於控制在通道巾流動的錢，其巾_極設置在間極槽 中。閘極槽被限定在半導體基板_表面中，其中第一^ 第二源極/沒極區域至少延伸輯度d卜該深度^是從基 板的頂表面開始測量的。閘電極的頂表面設置在半導體基 板的頂表_下方’並且_極的頂表面設置在小於深度 dl的深度d2處，該深度d2是從基板的頂表面開始測量的二 根據本發明’還提供了記憶胞元陣列。記憶胞元陣列 包括記憶胞it ’每個記憶就均包括：儲存元件和存取電 晶體；沿第-方向延伸驗元線；沿第二方向延伸的字元 線’該第二方向與第-方向交叉；半導體基板，存取電晶 體被形成在半導縣板巾，存取電晶體將相應的儲存元件 電麵合至減驗元線，經由字元雜存取電晶體定址， 該存取電晶體包括鄰近於基板表面所設置的摻雜部分，7 摻雜部分延伸找度cH，其料條字元線的頂表面^/晉 在半導體基板的頂表面的下方，並且每條字元線的頂= 均设置在小於深度dl的深度d2處，該深度⑫ 面開始測量的。 土板表 根據本發明，還形成了電晶體，其中電晶體在 表面的半導體基板中形成1晶體包括：第—和第二源極/ 7 及極區域，第—方向，該第—方向由在第—和第二源極/沒 極區域之間連接或延伸的線限定；連接第一和第二源極/沒 f區域的通道；以及閘電極，用於控制在通道中流動的電 其中閘電極設置在閘極槽中’該閘極槽·艮定在半導 體基板的頂表面中。閘電極的頂表面設置在半導體基板的 頂ί面的下方，上部槽部分設置在閘電極頂表面的上方並 且叹置半導體基板的頂表面的下方，並且上部槽部分的寬 度大於閘電極的寬度，該寬度是沿第一方向測量的。 根據本發明用於形成電晶體的方法包括：提供包括表 面的半導體基板；提供在基板表面令延伸的閘極槽；提供 第:和第二源極/祕區域，該第—和第二雜/絲區域鄰 近於基板表面，該第一和第二源極/汲極區域延伸至從基板 表面開始測量的深度dl ;在閘極槽的側壁上提供隔離物， 犧牲隔離物從基板表面延伸至小於dl的深度；提供閘極導 電材料，以使閘極導電材料的頂表面是設置在半導體基板 頂表面的下方，從而使得閘電極的頂表面設置在小於深度 =的’木度d2處，深度d2是在深度dl上方從基板表面處測 置的；將上部槽部分設置在閘極導電材料的上方， 緣材料填充上部槽部分。 ” 而且，根據本發明，形成了電晶體，其中電晶體位於 包括頂表面的半導體基板中。電晶體包括：第一和第二摻 雜區域，連接第一和第二摻雜區域的通道；用於控制在通 道中流動的電流的裝置，其中用於控制電流的裝置設置在 中°亥槽被限疋在半導體基板的頂表面中，其中第一和 第二摻雜區域至少延伸至深度dl，該深度dl是從基板的頂 表面開始測量的，其中用於控制電流的裝置的頂表面設置 在半導體基板頂表面的下方並且用於控制電流的襄置的頂 ^面設置在小於深度dl的深度d2處，棘度犯是從基板 表面開始測量的。 、、、σ。以下具體參照所關式對其較佳實施例的詳細描 述，本發明的上述和其他特徵和優點將變得很明顯，在各 個附圖中相同的參考標號都用來表示相同的部件。 應注意的是，所附圖式被包括進來是為了提供對本發 ^月的進辣解’並且所賴式包括在魏明書中且構成 說明書的一部分。圖式示出了本發明的實施例並與所述描 述一起用於解釋本發明的原理。由於參照以下詳細描述可 更好地理解本㈣的其他實蝴和本發_許多預期優 點，因此將更易於明白它們。圖式的元件不必相對于彼此 成比例。 【實施方法】 、—在以下洋細才田述中，將對構成詳細描述一部分的附圖 ，行參考，在所述附圖中示出了可實踐本發明的解釋性特 疋實施例。在這點上，參照所播述的圖示的方位而使用諸 如“頂部，，、“底部，，、“前”、“後，，、“前列”、“後 曳等方向術語。由於本發明實施例的部件可以被置於多 種不同的方位中，因此這些方向術語僅用於說明的目的， 而不是用於限制本發明。需理解的是，也可以利用並他的 實施例’並且在不背離本發明範圍的前提下，進行結構上 與邏輯上的改變。因此，下述說明並非作為限制本發明之 用’而本發明的範圍是由所附權利要求所限定。 如從第1圖中可看到的，任選地， 第1圖示出了根據本發明的包括第一和第二電晶體 61、62的半導體基板的橫截面圖。具體地，每個存取電晶 體61、62均包括第一和第二源極/汲極區域51、52，該第 和苐一源極及極區域例如可分別作為η型摻雜部分實 知。在所示的佈置中，兩個相鄰的存取電晶體、62共有 —個共用第二源極/汲極區域52。在第一與第二源極/汲極區 域51、52之間，設有閘電極23〇該閘電極23在基板表面 中延伸。因此，形成在第一與第二源極/汲極區域51、52 之間的通道具有在其一側面處由閘電極23界定的彎曲形 狀閘電極23藉由閘極絕緣層54與通道53絕緣。而且， 閘電極23進一步包括板 狀刀24，該板狀部分在圖中所示平面的前面和後面的平 =中延伸。因此，在該示例性實施例中’通道包括韓狀部 刀其中在垂直於第丨圖所示橫截面圖的橫截面中通道具 有脊形形狀。該脊包括—個頂側面和兩個橫側面。因此， 在其兩橫側面處界定出通道53。因

。因此，閘電極23 閘電極的板狀部分24在其 此，由於板狀部分的存在， 被;^王掩埋而且，真空隔離物57被設在開電極23的每 個4只側面處冑空隔離物57有效地防護閘電極η免受相 鄰源極娜區域51、52的影響。真空隔離物的底側面％ 仇於每個第-和第二源極/祕區域51、52的底側面5的上 方而且，真空隔離物的底側面58位於每個閘電極23的 頂表面2知的下方。因此，d2小於dl。具體地如從第工 圖中^看出的’每個閘電極23的頂表面23a設置於每個第 —和第二源極’汲極區域51、52的底側面5的上方。因此， 在通道的整個長度上，通道53的導電性是由閘電極控制。 因此，減小了電晶體61、62的電阻。如從第】圖中可明白 的，閘電極23白勺頂側面與摻雜區域5〇的底側面之間的差 異表示為“h”。例如，h可為大於10或20 nm。另外，摻 雜區域50的底側面位於深度dl處，該深度是從基板表面 忉處測量的。 在鄰近於存取電晶體61、62的絕緣溝槽31 t，可設 ^^埋的字元線2 ’從而形成穿過的字元線。同樣，可省略 、’、邑緣溝槽31 ’將所謂的絕緣裳置形成在這些絕緣溝槽 的位，處。更具體地說，在這種情況中，字元線2被設定 L田電壓上以便於將電晶體61與其左手侧的部分電絕 緣，而電晶體62與其右手側的部分電絕緣。根據另一實施 例，通道式電容器（圖中未示出）可設置在絕緣溝槽31的 位置處，從而將相鄰記憶胞元彼此橫向地絕緣。 。如從第1圖中可進一步看出的，上部槽部分26設在閘 極槽25令閘電極23上方。上部槽部分填充有絕緣材料。 t可看出的’上部槽部分26的寬度大於閘電極的寬度，該 寬度是沿第-方向測量的，該第—方向透過連接第一和第 二源極/沒極區域51、52的線來限定。例如，開電極幻的 寬度可包括閘極絕緣層54的寬度。 、 下面將描述第1圖中所示的電晶體的製造方法。 在第一步驟，提供半導體基板。例如，該半導體基板 可為石夕基板，财基姻如為p型獅的。在執行用於提 供所需良好摻雜的通常;^人（implantati()n)步驟之後，透 過離子注人步概供絲板表面1G相鄰轉雜部分則列 如’使用η型摻雜劑執行該摻雜步驟。例如，摻雜部分％ 可延伸至大約50至l〇〇nm的深度d卜因此，接雜部分別 的底側面5位於基板表面1〇下方約5〇至卿M處。 之後’透過常規方法沉積用作氮化物襯塾層的氮化石夕 層11。例如，氮化矽層u可具有約100nm的厚度^之後， 絕緣溝槽31、32被限定出來並被填充絕緣材料。透過限定 絕緣溝槽31、32，也限定出主動區4。例如，主動區可被 形成為具有線段（segments 〇f lines)的形狀。或者，主動 區4也可被形成為連續的主動區線，如稱後描述的。例如， 母個主動區4的寬度對應於F’而F是可透過所制的技術 獲得的最小化結構特徵尺寸。例如，F可以為1〇5抓、％ nm 85 nm、75 nm、65 nm、55 nm、40 nm 或甚至更小。 在用絕緣材料填充絕緣溝槽31、32之後’沉積硬遮罩層 12。例如，碳可作為硬遮罩材料。具體地，這樣的碳硬遮 罩層疋由元素碳（即，未包括在化合物中的碳）製成的， 任選地，還包括添加劑（諸如氫）。可使用通常已知的方法 (比如CVD法）沉積碳層。例如，碳硬遮罩層12可具有 大約300 nm的厚度。 在沉積碳硬遮罩層12之後，例如使用現有技術中通用 或傳統的光刻法使得碳硬遮罩層12圖案化。具體地光刻 膠材料可施用在碳硬遮罩層的頂部上，之後是曝光步驟: 例如’為了執行轉光步驟，可使料有線々間圖案的遮 罩。在相應地圖案化光刻膠材料之後，圖案轉印到碳硬遮 罩層12和氮化石夕層u中。例如，可執行用於钮刻氮化石夕 和二氧化㈣選雜侧步驟。在該侧步驟過程中，氮 化石夕層11权絕緣溝槽31的絕緣材料被姓刻而石夕基板材料 未被敍刻。 第2圖甲顯示出所得到的結構。具體地，第2A圖顯示 出所得到結構上的平面圖。如可看出的，形成了主動區線* 的片段。主動區4完全由絕緣溝槽31、32圍繞。在絕緣溝 槽31、32的頂部上設有碳硬遮罩材料的線12。在所示的實 施例中’主動區線4與碳硬遮罩線12垂直交又。或者，碳 硬遮罩線12可以不同角度與主動區線4交又。例如，這可 應用在主動區4作為連續線的情況下來實施。第2B圖顯示 出I與I之間的所得到結構的橫截面圖。如所示的，透過絕 緣溝槽31在其每—側面上界定出主動區。摻雜部分50鄰 近於基板表面1()。形成有硬遮· 口 13。這樣，碳硬遮革 肩η和氮切㈣的魏佈置在料縣摘表面上。 第2C圖顯示出所得到結構的橫截面圖，該橫截面圖是 在II與II之間取得的。如可 相鄰絕的’主祕场成在兩個 與絕緣J=3=。半導體_的表面10處於 至3。心二水平面。例如，絕緣溝槽可延伸至細 罩n 〃驟中’將職化的硬遮罩材料12作為蝕刻遮 二=選擇性崎驟。例如，該侧步驟可二 成卿刻步驟以便獲得與待形 ==好停止在摻雜部分50底側面的上方。例如， 戶，成的槽25的財可為5至2G nm。之後，犧 CVD:積犧T 14可由氮化赠成，其可軸如‘ ϋ 層14被軸在整個表面上。 現在，出所㈣結構賭截面圖。如可看出的， 現在’閘_25軸在半 韻 整個表面錢切層14覆蓋/板1的表面1G中。而且， 看出的，絕ί二，，不出Π與^之間的橫截面圖。如可 以及半導體基板-表一 部分=執步驟以去除_層的水平 部八卜。t # 一勿5形成在每個閘極槽25的側壁 25彳* :!讀刻外二氧切祕刻步驟。因此， == 例如可從第4Β_出的，每侧

極槽25的底側面25a翊a a a ,A J 下方。例如，賴側面5的 h 了延伸至大約100至200 nm 的π度例如130至170 nm，以及例如150 nm。而且，> 個閘極槽25的寬度大約為F。之後，可將碳硬遮罩= 從表面上剝離。 ’ 江砥地’可限定出閘電極的板狀部分。因此， °執行相對;*選擇性地似彳二氧化♦的似彳步驟。例 如’ -氧化石夕材料的侧深度可等於犧牲隔離物Μ的厚 度。因此’钱刻絕緣溝槽31、32的絕緣材料。因此，主^ 區4具有脊的職，在其三侧面處露出。在第 出所得到的結構。 員不 具體地’第4A圖顯示出所得到結構的平面圖。如可看 出的氮化石夕層11的線位於基板表面±。而且，犧牲隔離 物的細線15位於基板表面上。而且，第4B圖顯示出【與】 之間的結構的橫截面圖。如可看到的，完成了閑極槽^， ，使其在摻雜部分5G的底側面5之下延伸。而且，由於二 氧化補刻步驟，使得設置在第一絕緣溝槽部分31中的開 極槽25被加寬。如從第扣圖中所示的π與n之間的橫截 面圖中看到的，現在，主動區4具有脊4〇的雜。鄰近於 脊洲的橫側面’設置有第二絕緣溝槽部分％。而且，在脊 的上部部分中，其三側面未被覆蓋。 之後’提供雜絕緣層54。例如，這可透過執行熱氧 化步驟而實現以便提供二氧化石夕層。之後，導電填充物％ 提供在每個間極槽25中，之後是執行形成凹進的步驟。例 如，導電填充物可包括金屬，諸如鶴。例如，可透過首先 沉積TiN制伽er)而後沉積鶴填充物，而提供金屬填充 凹二L，執订CMP (化學機械抛光）步驟’之後是形成 。在該形成凹進步驟中，導電材料被回蝕，以使 卜，1的金屬填充物的表面沉積到基板表面ig之下。因 斤竹到的閘電極23的頂表面2知言史置在基板表面⑽ Γ 0

第5圖中顯不出所得到的結構。如可從第5Α圖中看到 門’ ^在’設置導電材料SS的線，要由氮化石夕線11分隔 二 B圖中示出了所得到結構的橫截面圖。如可看出 w導電材料％的頂表面仏設置在每個犧牲隔離物is 换Μ'!面的上方。而且，每個閘電極的頂側面咖設置在 2部分50的底麻5的上方。在上部槽部分％中未設 士、充物。在第5C圖中示出了另一個橫截面圖。如可看出 的’閘電極23現在鄰近於脊⑼的王側面來設置。

、、之後’去除犧牲隔離物。例如，可採用使用Η3Ρ〇4的 濕法I虫刻步驟以去除氮化石夕隔離物15。透過該触刻步驟， 相對於鶴、TiN和二氧化魏擇性地_ ι化碎。之後，任 選地可執行再氧化步驟以提供二氧化♦層。然後，提供 一氧化矽填充物56。例如，這可透過執行非一致 (non-conformal)二氧化矽沉積步驟而實現。例如，這可 透過執行使用TEOSU械四乙@旨）作為起始材料（_邮 material的CVD方法而實現。或者，首先，可應用使用 TEOS的CVD方法沉積二氧化石夕襯片，之後是(高密 度電漿）沉積方法。在這些步驟過程中，由於非一致沉積 步驟的存在，使得真空隔離物57保持在導電材料55的上 16 57，這:::25 :側面之間。因此，形成了真空隔離物 =其中的空間也可被填充以任意的低,電=: 術5#低k電介質，，是指具有sr<3.9的介電當备 材^就是說該介電常數低於二氧化石夕介電常數）的電介質 在整Hi顯示出所得到結構的平面圖。如可看出的，現 第舞由—乳化石夕和氮化石夕、線11覆蓋。而且，如可從 56填/ _相的’ _槽的上部部分％以二氧化石夕材料 ® Wa叹置於基板表面1〇之下。 :::rr的橫截面圖。之後，二二 材料ηΓ 材料。而且’從基板表面上剝離氮化矽 第7圖t示出了所得到的結構。具體地，第7A圖示出 面圖。如可看出的，形成字元線2以沿 °子兀線2由二氧化料料覆蓋。而且，第 完全如可看㈣，字元線2 同的高度來設置。 纟表面以與基板表面10相 万I 過執行通常的處理步驟而完成記憶胞元陣

列。具體地，提餘域8，御減 I 没極區域52連接。該位树8藉由位元線接觸部41盘相 應的第二源極/汲極區域連接。此外，設置儲存電容器: 驟之仃上文中已參照第2圖至第7圖描述的處理步 —齡電容11。在_情況下，例如，通道式電 成在每個第—絕緣溝槽部分31的位置處。或者， 3電容II也可㈣為設置在基板表面上方的4 3^2在這種軌τ/在限定出位元線8之後，提供i 之後疋使得儲存電容器的元件圖案化的步驟。 在第8A 11中顯示出示例性橫截面圖。具體地，第认 圖顯不出第8B圖令所示的記憶胞元陣列的橫截面圖。在第 8B圖中，還示出了匪之間以及IV與ιν之間的各個橫 截面圖的位置。如從第8B圖中可看出的，字元線2垂直於 位το線8而設置，而主動區以不同於9()。的角度與字元線以 及位元線父叉。如第8A圖中所示的，疊層電容器包括儲存 電極631、電容器電介質632以及第二電容器電極纪3。第 一儲存電極631經由位元線接觸部42與第一源極/波極區域 51:相連接。通道53軸在第-與第二祕級極區域 51、52之間。通道53的導電性由電晶體62的閘電極23 所控制。當對存取電晶體62的閘電極23施以適當電壓時， 從儲存電容H 63中讀出資訊。具體地，經由位元線接觸部 42感測儲存在相應第一儲存電極631中的電荷。該資訊從 第一源極/汲極區域51被傳送到第二源極/汲極區域52並 經由位元線接觸部41而由相應的位元線8感測。如從第8a 圖中可看刺’社文巾參照第1圖至第7圖所述的方式 形成電晶體。位元線8設置在儲存電容器63下方。第8圖 的左手部分示出了 III與III之間的記憶胞元的橫截面圖， 1358821 =第=圖的右手部分耐了在1¥與1¥之間錄的橫截面 ΠΑ圖右手部分的下部部分，顯示出相應的電晶 體。如可看出的’位元線8沿垂直於圖平面的方向延伸， 而字兀線2處於圖平面的方向上。 么如在III與瓜之間的橫截面圖中進一步顯示的，提供 了絕緣閉極線3 ’透戦縣_線使得祷記憶胞元彼此 電絕緣。更具體地說’提供了絕緣裝置33，其包括閘電極 34 »亥閘電極控制在第一源極/沒極區域q與相鄰第一源極 /沒極區域51，之間流動的電流。透過向絕緣裝置33的閘 電極34施加適當的電壓，避免了第一源極/汲極區域S1與 相郴第源極/，及極區域5厂之間的電流流動。因此，絕緣 閘極線3是作為絕緣裝置。 第8Β圖顯示出所得到結構的平面圖。如可看出的，字 兀線2沿第一方向延伸，而字元線8沿垂直於第一方向的 第一方向延伸。主動區4形成為連續線並沿既不是沿第一 方向也不是沿第二方向的方向被設置。具體地說，連續的 主動區線4與字元線2以及位元線8交又。在第8Β圖的平 面圖中’還示出了相應的結點接觸42和位元線接觸部41。 第9圖顯示出相應的記憶裝置的示意性佈局。如可看 出的’多個記憶胞元6設置在記憶胞元陣列60中。每個記 憶胞兀6均包括儲存電容器幻以及存取電晶體61。提供了 字元線2並且該字元線連接至分配給相應字元線2的每個 閘電極。而且，位元線與相應存取電晶體的第二源極/汲極 區域52相連接。記憶裝置還包括週邊部分9，該週邊部分 19 1358821 包括支援部分95。具’支援部分95包括字元線驅動器 94以及讀出放大器64。 參照第10A圖’在定向於半導體基板1〇〇的頂表面⑽ 的表面部分中，可形成井’例如表面部分中的p型捧雜井 (其中形成有n-MOSFET)以及區域中的n娜雜井（其 中形成有P-MOSFET)。半導體基板1〇〇可為例如預處理的 單晶石夕片或絕緣體上石夕晶片，並可包括進一步接雜和未換 雜部分、由基體導體或基體絕緣體支撐的外延半導體層， 以及其他預先製造的半導體和絕緣結構。可對於定向^頂 表面110的ρ_井的表面部分執行η導電類型的重度離子注 入，以便在距頂表面110的距離dl處形成具有底部邊緣挪 的重度η型摻雜區域150。可將第一硬遮罩層（例如，氮化 2層）111沉積在頂表面U0上。例如可根據線/空間圖案使 得第-硬遮罩層111圖案化以形成絕緣溝槽，該絕緣溝槽 沿第一方向延伸並將相鄰的主動區線彼此分離。根據第^ 圖至第10D圖中所示的另一實施例，垂直于主動區線延伸 的其他絕緣溝槽131可將主動區線分隔成片段，其中每個 片段包括料—方向以對雜（mi_ inverted)方式佈置 的兩個電晶體的主動區膨與重度n型摻雜區域说的底 部邊緣相比較，絕緣溝槽⑶的底部邊緣與頂表面ΐι〇之 間具有更大距離。 絕緣溝槽131可被填充以電介質填充材料，例如二氧 =石夕或氮化砍’以形成絕緣體結構说。根據—個實施例， 、過化學機械拋光處理去除沉積在絕緣溝槽⑸外部的部 20 分電介質填充材料，該化學機械拋光處理停止於第一硬遮 罩層111的上部邊緣上。根據另一實施例，拋光處理可停 止於頂表面110上。 之後’可將第二硬遮罩層112沉積在得到的結構上， 例如沉積在第一硬遮罩層111的頂部上或頂表面11〇的頂部 上。可根據線/空間圖案使得第二硬遮罩層112圖案化，其 中圖案的線可具有這樣的間距，利用光學鄰近效應，該間 距具有等於用於規則的重複性線/條紋圖案的最小結構特徵 尺寸的兩倍。F可為例如1〇〇 run、90 nm、85 nm、75 nm、 65 nm、55 nm、40 nm或者更小。第二硬遮罩（例如可為碳 遮罩）112的線沿與第一方向交叉的第二方向延伸。第二方 向可垂直於第一方向或可相對於第一方向以2〇度至5〇度 傾斜，例如45度。使用第二硬遮罩層112作為蝕刻遮罩將 第一槽125a蝕刻到基板100中。與重度n型摻雜區域15〇 的底部邊緣105與頂表面11〇的距離相比較，半導體基板 100中的第一槽125a的底部邊緣與頂表面11〇之間具有更 小距離。 第10A圖顯示出根據所示實例鄰接絕緣體結構132的 主動區102。根據其他實施例，絕緣溝槽僅在橫截面平面之 前和之後平行于主動區線延伸，其中沿第—方向相鄰的 MOSFET可由絕緣電晶體分離。 第一槽⑽在離頂表面110小於距離cU白勺距離處呈 有底部邊緣。第-硬遮罩層111#σ第二硬遮罩層m的剩餘 部分可半導體基板1GG。形成用贿襯第―槽取的 1358821 iWi離物襯片114。根據—個實施例，隔離物襯片114可為沉 積的電介質襯片，例如為CVD二氧化石夕或氮氧化石夕。根據 示例性實施例，側壁襯片114為熱生長型二氧化矽。 參照第10B圖，例如透過反應離子餘刻或另一種非等 向性細方法，使得側壁襯片114在第一槽12如的底部處 開口。之後可執行半導體基板1〇〇的第二侧以形成第二 4曰125b第槽i25a和第二槽125b構成閘極槽125。在 閘極槽125的上部部分中，側壁襯片114的剩餘部分形成 在閘極槽125處彼此面對的側壁隔離物115。側壁結構ιΐ5 在閘極槽125的相對側壁上延伸。閘極槽125下部部分沿 第一方向的寬度相當於側壁結構115之_距離。 參照第10C圖’可形成閘極電介質⑸，該問極電介 質在側壁結構！15之下裝襯閘極槽125的下部部分。根據 示例性實施例，閘極電介質154可為熱生長型二氧化石夕襯 片。根據其他實施例，閘極電介質154可為後來被氮化的 沉積的二氧化砍，或為第三或第四族元素的另—種氧化物 或二氧化砍（包括稀土氧化物，例如，Al2Q3、Hf〇2、腿〇2、 C Si〇2 DySi〇2、或另一種高匕材料）。在熱生長型側壁結 構11S和熱生長型閘極電介質⑸的情況下，可在熱生長 型側壁隔離物結構11S與間極電介質⑸之間的過渡區域 中形成鳥缘結構收。可^：積導電材料以填充至少閘極槽 125的下$部分以便形成間電極，該％電極可構成部分 字元線156。閘電極15S❸上部邊緣或頂表面咖可位於 離土板100的頂表面這樣_個距離處，該距離小於重 22 1358821 度n型摻雜區域150的底部邊緣ι〇5與頂表面no之間的 距離d卜根據另-實施例，閘電極说可在三側面上圍繞 通道區域153的一部分。 如第1GD圖巾所示的，可沉積絕緣材料156以填充半 導體基板100的頂表面加與閘電極说的頂表面咖或 • 上部邊緣之間的閘極槽防中的剩餘觸> 可去除第一硬 遮罩層111的剩餘部分。 匕括由重度η型摻雜區域15〇和p型摻雜通道區域153 構成的源極/沒極區域⑸、1S2的電晶體16〇的通道長度由 用於形成重度η型摻雜區域15G的注人的參數和第二槽 ⑽的_的參數限定。由於可精確地限定料的钱刻^ 程’因此相同積體電路的電晶體之間在通道長度上的變化 較小。通道長度與閘電極材料無關。如果使用金屬作為間 電極材料’那麼通道長度與金屬凹進製程無關。根據其他 • 實例，導電材料可被回餘並被覆蓋以形成充滿空氣或真空 的間隙’該間隙作為閘電極154與電晶體⑽的源極你二 區域15卜1δ2之間的絕緣體結構。此外，隔離物結構出 可由另一種電介質材料製成的其他侧壁隔離物替代。 雖然在已經參照其特定實施例詳細地描述了本發明， 但本領域的技術人員應該理解，在不背離本發明的精神和 範圍的情況下，可進行各種改變和修改。因此，本申靖匕 在涵蓋本發明的修改或變化，只要所述修改或變化落 請專利範圍和其等同物的範圍中。 ' 23 1358821 【圖式簡單說明】 第1 截面圖。 圖顯示出根縣發㈣完成㈣示意性橫 弟从圖至纽圖顯示出根據本發明執行了第 步驟之後的基板的不同視圖。 处

第3A圖和第3B圖顯示出根據本發明執 且沉積了氮切則之後的基_獨視圖。丨步驟 第4A圖至第4C圖顯示邮艮據本發明執行了進—步餘 刻步驟之後的基板的不同視圖。 第SA圖至第冗圖顯示出根據本發明沉 之後的基板的不同視圖。 第6A圖至第6C圖顯示出沉積了絕緣材料之 的不同視圖。

第A圖和第％圖顯示出根據本發明去除了氣化物概 墊層之後的基板的不同視圖。 第8A圖顯示出根據本發明的完成的記憶胞元的橫截 第8B圖顯示出根據本發明的完成的記憶胞元陣列的 示意性佈置。 第9 ®顯示出根據本發明的完賴記憶裝置的平面圖。 第10A圖至第1〇D圖是根據本發明的另一實施例的基 板的檢截面圖，用於示㈣造包括具有Hi和橫向通道部 分的MOSFET的積體電路的方法。 24 1358821

【主要元件符號說明】 1 基板 2 ' 156 字元線 3 絕緣閘極線 4、102 主動區 5、58、25a 底側面 6 記憶胞元 8 位元線 9 週邊部分 10 表面 11 ' 14 氮化矽層 12 碳硬遮罩材料 13 硬遮罩開口 15 犧牲隔離物 23、34、155 閘電極 23a、110、123a 頂表面/側面 24 板狀部分 25 ' 125 閘極槽 26 上部槽部分 3 卜 32、131 絕緣溝槽 33 絕緣裝置 40 脊 41 位元線接觸部 42 結點接觸 25 501358821 51 ' 51

52 53 54 55 56 57 60 61 > 62

63 64 94 95 100 105 111 112 114 115 115a 125a 125b 摻雜部分 第一源極/汲極區域 第二源極/汲極區域 通道 閘極絕緣層 導電材料 二氧化矽填充物 真空隔離物 記憶胞元陣列 電晶體 儲存電容器 讀出放大器 字元線驅動器 支援部分 半導體基板 底部邊緣 第一硬遮罩層 第二硬遮罩層 概片 側壁結構 鳥喙結構 第一槽 第二槽 絕緣體結構 26 132 1358821 150 重度n型摻雜區域 151 > 152 源極及極區域 153 通道區域 154 閘極電介質 160 電晶體 631 儲存電極 632 電容器電介質 633 第二電容器電極 dl > d2 深度 h 差異 27

Claims (1)

1358821 十、申請專利範圍： 1· 一種包括電晶體的積體電路，該電晶體包括： 一第一源極/汲極區域和一第二源極/汲極區域，該第一 . 源極/沒極區域和該第二源極/沒極區域形成在一半導體 基板中並且相對於該基板的一頂表面延伸至一深度⑴； ' —通道區域，該通道區域連接該第—源極m極區域和該 ^ 第二源極/汲極區域；以及 -閘電極’該閘電極設置在限定於該第—源極/汲極區域 與該第二源極/汲極區域之間的頂表面中的一閘極槽 中；其中 S s亥閘電極的一頂表面位於該頂表面與該深度di之間。 2. 如申請專利範圍第i項所述的積體電路，其卜該通道 區域包括一鰭狀部分，該鰭狀部分在垂直於一第一方向 的-橫截面中包括具有-頂側面和秘侧面的一脊該 • 帛方向疋藉由在該第—雜/祕區域與該第二源極/ 沒極區域之間延伸的—線所限定，其中該閘電極在該頂 側面和該兩橫側面處圍繞該脊。 3. 如申請專利範圍帛1項所述的積體電路，更包括-隔離 物，該隔離物包括-電介質材料，其中該隔離物鄰近於 。玄閘極彳0的-彳雜而設置並位於該閘電極與該半導體基 板之間，並且該隔離物的一幻則面位於不Α；^⑴ 度處。 4. 如申請專利範圍»1項所述的積體電路，更包括 兩隔離物結構，該隔離物結構包括—電介料並被設 28 置在该閘極槽的相對側壁上，其中 該隔離物結構的-底部邊緣經設置為其距該基板的該頂 表面的距離小於該閘極槽的該底部距該基板的該頂表 面的一距離；以及 該隔離物結構的内部邊緣之間的距離符合於該閘極槽在 ”構的該底部邊緣之下且沿一第一方向的一部 ^的H該第-方向是透過該第—源極/汲極區域與 第二源極/汲極區域之間延伸的一線所限定。 如申μ專利關第4項所述的積體電路，其中，該隔離 物結構為氧化物隔離物。 如申明專利範圍第5項所述的積 物結構為一熱生長型二氧化石夕隔離物。 相 如申請專利範圍第1項所述的積體電路，更包括一真空 隔離物，其中該真空隔離轉近於刻極槽的一側壁: 設置並位於該閘電極與該半導體基板之間，並且該真空 隔離物的一底側面被設置在不大於dl的一深度處工 如申請專利範圍第1項所述的積體電路，其中，該閘電 極在二側面上圍繞該通道區域的一部分。 一種包括記憶航陣列的積體電路，該記憶胞元陣列包 括： 多條位元線，沿一第一方向延伸； 多個記憶胞元，每一記憶胞元均包括—儲存元件和一存 取電晶體’該存取電晶體舰置成_儲存元件電= 至該位元線的其中之一；以及 σ 多條字元線，經配置成用於對該存取電晶體進行定址且 沿與該第一方向交叉的一第二方向延伸； 其中，該存取電晶體被形成在一半導體基板中，並且該 存取電晶體包括鄰近於該半導體基板的一頂表面所設置 並延伸至一深度dl的一摻雜部分；以及 母一子元線的一頂表面均設置在該頂表面與該深度dl 之間的一深度中。 ^ 10. 如申清專利範圍第9項所述的積體電路，其中， 多個絕緣溝卿成在辭導縣板中以在魏緣溝槽之 間限定出-主動區，其中該絕緣溝槽適合於將相鄰主動 區彼此絕緣，並且該存取電晶體形成在該主動區中。 11. 如申請專利範圍第9項所述的積體電路，其中，該儲存 元件包括形成在該半導體基板中的一儲存電容器。 12. 如申請專利範圍第9項所述的積體電路，其中，該儲存 元件包括形成在該轉縣板上額—儲存電容^。 Π.如申請專利範圍第9項所述的積體電路，直中， =該存取電晶體的換雜部分均包括1、—源極/汲極 區域和一第二源極/汲極區域； 體的該第—源極/汲極區域 ;以及 一通道形成在每一存取電晶 和該第二源極/汲極區域之間 取電晶體更包括-閘電極，該閑電極經配置用 相二:通道中流動的1流，其中該閘電極形成-相應子7L線的一部分。 如申°月專利範圍第13項所述的積體電路，其中， 1358821 每一閘電極被設置在一閘極槽中，該閘極槽在每一存取 電晶體的該第一源極/汲極區域和該第二源極/汲極區域 之間的該頂表面中延伸。 15. —種包括電晶體的積體電路，該電晶體形成在包括一頂 表面的一半導體基板中，該電晶體包括： 一第一源極/汲極區域和一第二源極/汲極區域；

連接該第一源極/汲極區域和該第二源極/汲極區域的— 通道區域；以及 設置在-雜射的-間電極，該_槽被限^在該半 導體基板的該頂表面中，其中該㈣極的—頂表面設置 在該半導體基板的該頂表_下方，並且兩隔離物結構 被设置在該閘極槽的相對側壁上，其中

該隔離物結構的-底部邊緣設置在該閘極槽的底部之 上並且其中，該隔離物結構的内部邊緣之間的距離符 合於該閘極槽的位於離物結構的底側面之下且沿一 第-方向的—部分的—寬度，該第—方向是藉由該第一 源極/沒極區域無第二_級極輯之間延伸的一線 ί 圍第^項所述的積體電路，其中，—絕緣 在該閘電極的該頂表面與該半導體基板的該 Π.，申請專利範圍第15項所述 物結構為氧化物_物。 /、中铷離 18.如申請專利範圍第15項所述的積體電路，其中，該隔離 31 物結構為一熱生長型二氧化石夕隔離物。 19. 一種製造包括電晶體的積體電路的方法，該方法包括： 形成在一半導體基板的一基板表面中延伸的一閘極槽； 在该半導體基板中形成一第一源極/汲極區域和一第二 源極/汲極區域，其中該第一源極/汲極區域和該第二源

極/汲極區域鄰近於該基板表面並延伸至從該基板表面 開始測量的一深度dl; 在遺閘極槽的-織上形成_隔離物，其中該隔離物從 該基板表面延伸至小於dl的一深度；以及 在销極射形成-閘電極，其巾該閘電極包括設置在 邊半導體基板頂表面下方小於該深度⑴的一深度d2處 的一頂表面’該深度d2是從該基板表面處測量的，其中 一上部槽部分被限定在該閘電極的上方。

20. 如申請專利範圍第19項所述的方法，更包括，用一絕緣 材料填充該上部槽部分。 21. 如申請專概圍f 2()項所述的方法，其中，在提供該問 電極之後以及侧—絕緣材料填充該上部槽部分之前， 將该隔離物去除。 22. 2請專利範圍第21項所述的方法，其中，用一絕緣材 充該上部槽部分的步驟包括非一致地沉積該絕緣材 料0 23·如中請專利範圍第19項所述的方法，其中， 形成-閘極槽的步驟包滅刻該基板表面中的一第一槽 並垂直延伸該第一槽，以及 32 在蝕刻該第一槽之後以及垂直延伸該第一槽之前，形成 該隔離物。 24·如申請專利範圍第19項所述的方法，其中， 形成一閘極槽的步驟包括透過該半導體基板的非等向性 蝕刻而蝕刻該基板表面中的第一槽並使得該第一槽垂 延伸。 25· 一種製造包括電晶體的積體電路的方法，該方法包括： 在一半導體基板中形成一第一槽； 隔離物結 形成沿該第一閘極槽的一垂直側壁延伸的一 構； ，直延伸該第—槽以形成—第二槽，其中該隔離物結構 疋作為遮罩，並且其中該第—糟和該第二槽構 一閘極槽； 在5亥閘極槽中形成一閘電極。 26‘如申請專利範圍第25項所述的方法，其中， 在該第一槽的相對側壁上形成兩個隔離物結構。 27·如申請專利範圍第26項所述的方法，复中， 的編軸壁隔離物 28.如申請專利範圍第26項所述的方法，更包括 在形成該㈣極之後去除細離物結構。 29·如申請專利範圍第28項所述的方法，更包括 、糊蝴胸表面上 33 1358821 30.如申請專利範圍第26項所述的方法，其中， 透過該半導體基板的一熱氧化形成該隔離物結構。

34