CN111816658B - 存储器及其形成方法 - Google Patents
存储器及其形成方法 Download PDFInfo
- Publication number
- CN111816658B CN111816658B CN201910283488.6A CN201910283488A CN111816658B CN 111816658 B CN111816658 B CN 111816658B CN 201910283488 A CN201910283488 A CN 201910283488A CN 111816658 B CN111816658 B CN 111816658B
- Authority
- CN
- China
- Prior art keywords
- active region
- sub
- substrate
- isolation structure
- trench
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 79
- 238000002955 isolation Methods 0.000 claims abstract description 95
- 239000000758 substrate Substances 0.000 claims abstract description 94
- 238000005530 etching Methods 0.000 claims description 52
- 239000000463 material Substances 0.000 claims description 25
- 239000003990 capacitor Substances 0.000 claims description 12
- 238000001039 wet etching Methods 0.000 claims description 11
- 239000007789 gas Substances 0.000 description 15
- 125000006850 spacer group Chemical group 0.000 description 10
- 238000001312 dry etching Methods 0.000 description 9
- 150000002500 ions Chemical class 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 229910052801 chlorine Inorganic materials 0.000 description 4
- 239000000460 chlorine Substances 0.000 description 4
- 239000003989 dielectric material Substances 0.000 description 4
- 229910052731 fluorine Inorganic materials 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 239000000243 solution Substances 0.000 description 4
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 4
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 2
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 239000012670 alkaline solution Substances 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 239000011737 fluorine Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 238000001179 sorption measurement Methods 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 230000007334 memory performance Effects 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/05—Making the transistor
- H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/34—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being at least partially in a trench in the substrate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/50—Peripheral circuit region structures
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Element Separation (AREA)
Abstract
一种存储器及其形成方法，所述存储器的形成方法包括：提供衬底；在所述衬底内形成若干第一沟槽，相邻第一沟槽之间的衬底为有源区，所述第一沟槽的顶部宽度小于底部宽度；在所述第一沟槽内形成第一隔离结构，部分所述第一隔离结构支撑于所述有源区边缘下方；在所述衬底内形成若干第二沟槽，所述第二沟槽将所述有源区分割为若干子有源区，并使所述子有源区悬空；在所述第二沟槽内填充第二隔离结构，所述第二隔离结构和第一隔离结构横向连接，包围所述子有源区的侧壁和底部。上述方法能够减少存储器的漏电。
Description
技术领域
本发明涉及存储器技术领域，尤其涉及一种存储器及其形成方法。
背景技术
动态随机存储器(DRAM)是一种常用的半导体存储器件，由许多重复的存储单元组成。每个存储单元通常包括一个电容和一个晶体管；晶体管的栅极与字线相连、源极与电容相连、漏极与位线相连，字线上的电压信号能够控制晶体管的打开或关闭，进而通过位线读取存储在电容器中的数据信息，或者通过位线将数据信息写入电容器中进行存储。数据信息以电荷形式存放在电容器中，一般以无电荷代表“0”，有电荷代表“1”，反之也可以。
通常，源极与衬底之间会存在漏电流，导致电容器上存储的电荷流失。漏电流会导致电容器存储的数据信息丢失；漏电流沿衬底向相邻存储单元流动，也会导致相邻存储单元的电容器之间发生电荷迁移，导致数据发生错误。
因此，如何改善现有存储器的漏电问题，是目前亟待解决的问题。
发明内容
本发明所要解决的技术问题是如何减少存储器的漏电流。
为了解决上述问题，本发明提供了一种存储器的形成方法，包括：提供衬底；在所述衬底内形成若干第一沟槽，相邻第一沟槽之间的衬底为有源区，所述第一沟槽的顶部宽度小于底部宽度；在所述第一沟槽内形成第一隔离结构，部分所述第一隔离结构支撑于所述有源区边缘下方；在所述衬底内形成若干第二沟槽，所述第二沟槽将所述有源区分割为若干子有源区，并使所述子有源区悬空；在所述第二沟槽内填充第二隔离结构，所述第二隔离结构和第一隔离结构横向连接，包围所述子有源区的侧壁和底部。
可选的，所述第一沟槽具有倾斜侧壁或台阶状侧壁。
可选的，所述第一沟槽的形成方法包括：刻蚀所述衬底，形成若干第一上部沟槽，相邻第一上部沟槽之间为有源区；在所述有源区的侧壁上形成侧墙；沿所述第一上部沟槽对所述衬底继续刻蚀，形成与所述第一上部沟槽连通的第一下部沟槽，所述第一下部沟槽部分位于两侧的有源区边缘下方。
可选的，采用各向同性刻蚀工艺刻蚀所述衬底，形成所述第一下部沟槽。
可选的，所述第二沟槽的形成方法包括：刻蚀所述衬底，形成若干第二上部沟槽，所述第二上部沟槽将所述有源区分割为若干子有源区；在所述子有源区侧壁形成侧墙；沿所述第二上部沟槽继续刻蚀所述衬底，去除位于所述子有源区下方的部分衬底材料，形成与所述第二上部沟槽连通的第二下部沟槽。
可选的，采用各向同性刻蚀工艺刻蚀所述衬底，形成所述第二下部沟槽。
可选的，所述各向同性刻蚀工艺为湿法刻蚀工艺。
可选的，所述第一沟槽沿所述子有源区的长度方向延伸。
可选的，还包括：在所述子有源区内形成存取晶体管。
可选的，所述存取晶体管包括埋入所述子有源区内的两个栅极结构，位于相邻栅极结构之间的漏极以及位于栅极结构外侧的源极。
为解决上述问题，本发明的技术方案还提供一种存储器，包括：若干子有源区；包围所述子有源区的侧壁和底部的隔离结构，所述隔离结构包括横向连接的第一隔离结构和第二隔离结构。
可选的，所述第一隔离结构的顶部宽度小于底部宽度。
可选的，部分所述第一隔离结构支撑于所述子有源区的边缘下方。
可选的，部分所述第二隔离结构位于所述子有源区底部下方。
可选的，所述第一隔离结构具有倾斜侧壁或台阶状侧壁。
可选的，所述第一隔离结构沿所述子有源区的长度方向延伸。
可选的，还包括：位于各子有源区内的存取晶体管以及位于所述子有源区上方与所述存取晶体管源极连接的电容器。
可选的，所述存取晶体管包括埋入所述子有源区内的两个栅极结构、位于相邻栅极结构之间的漏极以及位于栅极结构外侧的源极。
本发明的存储器的形成方法，通过形成部分位于有源区边缘下方的第一隔离结构，支撑所述有源区；随后通过第二沟槽，掏空所述有源区下方，在第二沟槽内形成第二隔离结构；使得所述第一隔离结构和第二隔离结构包括所述子有源区的侧壁和底部，使得有源区内的电子无法向外迁移，从而可以减少在所述子有源区内形成的存储单元的漏电流，从而降低形成的存储器的漏电流。
本发明的存储器中，形成存储单元的各子有源区的底部和侧壁均被隔离结构包围，所述子有源区内的电子无法向外迁移，从而可以降低形成的存储器的漏电流，从而提高存储器的性能。
附图说明
请参考图1A至图8，为本发明一具体实施方式的存储器的形成过程的结构示意图。
具体实施方式
下面结合附图对本发明提供的存储器及其形成方法的具体实施方式做详细说明。
请参考图1至图8为本发明一具体实施方式的存储器的形成过程的结构示意图。
首先，提供衬底，在所述衬底内形成若干第一沟槽，相邻第一沟槽之间的衬底为有源区，所述第一沟槽的顶部宽度小于底部宽度。
该具体实施方式中，所述第一沟槽的形成方法请参考图1至图3。
请参考图1A至图1B，提供衬底100；刻蚀所述衬底100，形成若干第一上部沟槽102a，相邻第一上部沟槽102a之间为有源区101。图1B为沿图1A中割线AA’的剖面示意图。
所述衬底100半导体衬底，可以为单晶硅衬底、单晶锗衬底或锗硅衬底等。所述衬底100内可以形成有掺杂阱。
通过干法刻蚀工艺刻蚀所述衬底100，在所述衬底100内形成若干第一上部沟槽102a。该具体实施方式中，所述若干第一上部沟槽102a平行排列的，具体的，沿所述有源区101的长度方向延伸。所述第一上部沟槽102a将衬底100的上部分，分割为若干长条状的有源区101。
该具体实施方式中，所述第一上部沟槽102a沿所述有源区101的长度方向(x方向)延伸，后续沿y方向分割所述有源区101，使得有源区101被分割后形成的子有源区的宽度与有源区101的宽度一致。后续形成的第一隔离结构，对所述有源区的支撑面积较大，支撑效果较好。
在其他具体实施方式中，所述第一上部沟槽也可以沿y方向设置，后续沿x方向分割所述有源区，使得有源区被分割后形成的子有源区的长度与有源区的宽度一致。
请参考图2A和2B，在所述有源区101的侧壁上形成侧墙201，图2B为沿图2A中割线AA’的剖面示意图。
所述侧墙201的形成方法包括：形成覆盖所述有源区101和第一上部沟槽102a内壁的侧墙材料层；采用无掩膜刻蚀工艺，无需在所述侧墙材料层表面形成掩膜层，采用各向异性刻蚀工艺沿垂直衬底100表面方向对整个侧墙材料层进行刻蚀，由于刻蚀工艺的方向性，可以去除位于所述有源区101顶部表面以及所述第一上部沟槽102a底部的侧墙材料层，保留覆盖所述有源区101部分侧墙材料层作为侧墙201。所述各向异性刻蚀工艺可以为等离子体刻蚀工艺。
所述侧墙201的材料可以为氧化硅、氮化硅等绝缘介质材料，用于保护所述有源区101。
请参考图3A，沿所述第一上部沟槽102a对所述衬底100继续刻蚀，形成与所述第一上部沟槽102a连通的第一下部沟槽102b，所述第一下部沟槽102b部分位于两侧的有源区101边缘下方。
该具体实施方式中，可以采用湿法刻蚀工艺或干法刻蚀工艺对所述第一上部沟槽102a下方的衬底100进行刻蚀，在垂直于衬底100的方向上对衬底100进行刻蚀的同时，对所述衬底100进行横向刻蚀，使得所述第一下部沟槽102b的宽度大于所述第一上部沟槽102a的宽度，所述第一下部沟槽102b的两侧位于所述有源区101边缘的下方。
图3A中，所述第一下部沟槽102b仅为示例，并不代表实际工艺中形成的第一下部沟槽102b的形貌。由于在刻蚀过程中，各个晶向上的刻蚀速率可能相同或有一定差异，使得形成的所述第一下部沟槽102b的底部可能具有水平底面、弧形底面等，所述第一下部沟槽102b的横截面可能为椭圆形、半圆形、圆角矩形、多边形或其他形状，根据选择的刻蚀工艺不同而变化。
所述刻蚀工艺可以为干法刻蚀工艺或湿法刻蚀工艺。
在一个具体实施方式中，采用湿法刻蚀工艺对所述衬底100进行刻蚀，所述湿法刻蚀工艺采用的刻蚀溶液为KOH或氢氧化四甲基铵等碱性溶液。在一个具体实施方式中，所述湿法刻蚀工艺可以采用对衬底100进行各向同性刻蚀的溶液，对衬底100进行各向同性刻蚀，使得在各个方向上具有相同的刻蚀速率，使得形成的第一下部沟槽102b的形貌较好，且对所述第一下部沟槽102b宽度更易控制，能够对位于所述有源区101下方的尺寸进行准确控制。
在另一具体实施方式中，采用干法刻蚀工艺对所述衬底100进行刻蚀。所述干法刻蚀工艺可以为各向同性的刻蚀工艺，采用刻蚀气体对所述衬底100进行刻蚀，通过刻蚀气体分子或离子与衬底100材料进行化学反应，对所述衬底100进行刻蚀。在一个具体实施方式中，所述刻蚀气体可以包括含氟或含氯气体，例如XeF2、CHF3、CF4、CCl4等刻蚀气体中的在至少一种，可以利用刻蚀气体通过自然扩散、吸附直接与衬底100进行反应而对所述衬底100进行刻蚀，也可以对刻蚀气体进行电离，电离处能够与衬底100反应的离子，例如F或Cl等，由于反应离子能量较高，能够提高对衬底100的刻蚀效率。
在另一具体实施方式中，所述第一下部沟槽102b的形成方法还可以包括：采用各向异性刻蚀工艺沿所述第一上部沟槽102a垂直刻蚀所述衬底100，暴露出所述有源区101下方的部分衬底侧壁；然后再对所述衬底进行横向刻蚀，去除有源区101边缘下方的部分衬底材料，形成所述第一下部沟槽102b。
所述第一下部沟槽102b和所述第一上部沟槽102a连通，两者共同构成具有台阶状侧壁的第一沟槽102，台阶的凸出部分位于所述有源区101的边缘下方。
在另一具体实施方式中，请参考图3B，还可以形成具有倾斜侧壁的第一沟槽102’。可以直接通过单次刻蚀工艺，在刻蚀过程中逐渐调整刻蚀气体浓度或能量，提高刻蚀过程中对衬底100的横向刻蚀速率，直接形成具有倾斜侧壁且底部宽度大于顶部宽度的第一沟槽102’，所述第一沟槽102’部分位于所述有源区101的边缘下方，位于所述有源区101在衬底100所在平面的投影内。
请参考图4A和图4B，在所述第一沟槽102内形成第一隔离结构401，部分所述第一隔离结构401支撑于所述有源区101边缘下方。图4B为沿图4A中割线AA’的剖面示意图。
该具体实施方式中，在形成所述第一隔离结构401之前，先去除所述侧墙201。
可以通过化学气相沉积工艺在所述第一沟槽102内沉积隔离材料，之后进行平坦化，形成位于所述第一沟槽102内的第一隔离结构401。所述第一隔离结构的材料为氧化硅、氮氧化硅、碳氧化硅等绝缘介质材料，作为相邻有源区101之间的隔离结构。
由于所述第一沟槽102部分位于有源区101边缘下方，在所述第一沟槽102内形成的第一隔离结构401部分位于所述有源区101下方，能够对所述有源区101起到支撑作用。
位于所述有源区101下方的部分第一隔离结构401的宽度不能过小，避免后续在掏空位于所述有源区101下方，相邻第一隔离结构401之间的衬底材料后，所述第一隔离结构401无法对所述有源区101起到足够的支撑作用而导致所述有源区101发生倒塌。以所述有源区101在后续工艺过程中，不发生倒塌为原则，调整所述第一下部沟槽102b的宽度，从而调整位于所述有源区101下方的部分第一隔离结构401的宽度。在一个具体实施方式中，位于所述有源区101下方的部分第一隔离结构401的单侧最大宽度为所述有源区101最大宽度的1/5～1/3。
形成所述第一隔离结构401之后，在所述衬底内形成若干第二沟槽，所述第二沟槽将所述有源区分割为若干子有源区，并使所述子有源区悬空。
请参考图5A～5D，刻蚀所述衬底100，形成若干第二上部沟槽501a，所述第二上部沟槽501a将所述有源区101(请参考图4A)分割为若干子有源区502。图5B为沿图5A中割线BB’的剖面示意图，图5C为沿图5A中割线CC’的剖面示意图，图5D为沿图5A中割线DD’的剖面示意图，图5E为沿图5A中割线EE’的剖面示意图。
所述第二上部沟槽501a的形成方法包括：在所述有源区101、第一隔离结构401表面形成图形化掩膜层，所述图形化掩膜层具有若干开口，所述开口图形与所述有源区101交叉，暴露出部分所述有源区101和所述第一隔离结构401；沿所述开口刻蚀所述有源区101，形成第二上部沟槽501a。
该具体实施方式中，所述开口的延伸方向与所述有源区101的长度方向垂直；在其他具体实施方式中，所述开口的延伸方向还可以与所述有源区101的长度方向之间为其他夹角。
由于所述有源区101和所述第一隔离结构401的材料不同，可以采用对所述有源区101具有较高刻蚀选择性的刻蚀工艺对所述有源区101进行刻蚀。可以采用湿法或干法刻蚀工艺对所述有源区101进行刻蚀，形成所述第二上部沟槽501a，之后去除所述图形化掩膜层。
所述第二上部沟槽501a将所述有源区101分割为若干子有源区502，在所述衬底100上形成子有源区502阵列。
请参考图6A至6D，在所述子有源区502侧壁形成侧墙601；沿所述第二上部沟槽501a继续刻蚀所述衬底100，去除位于所述子有源区502下方的部分衬底材料，形成与所述第二上部沟槽501a连通的第二下部沟槽501b。图6A～6D分别对应于图5B～5E的剖面示意图。
所述侧墙601的材料可以为氧化硅、氮化硅等介质材料。所述侧墙601的形成方法包括：形成覆盖所述子有源区502、第一隔离结构401以及所述第二上部沟槽501a内壁的侧墙材料层；沿垂直所述衬底100表面方向，刻蚀所述侧墙材料层，去除位于所述子有源区502以及第一隔离结构401顶部、所述第二上部沟槽501a顶部的侧墙材料层，形成覆盖所述第二上部沟槽501a两侧的有源区502侧壁的侧墙601，所述侧墙601还覆盖所述第二上部沟槽501a两侧的第一隔离结构401的侧壁。所述侧墙601在后续刻蚀形成第二下部沟槽501b的过程中，保护所述子有源区502的侧壁。
可以采用干法或者湿法刻蚀工艺刻蚀所述衬底100，形成第二下部沟槽501b。通过在对衬底100垂直进行刻蚀的同时，对衬底100进行横向刻蚀，去除子有源区502底部的衬底材料。
在一个具体实施方式中，采用湿法刻蚀工艺对所述衬底100进行刻蚀，所述湿法刻蚀工艺采用的刻蚀溶液为KOH或氢氧化四甲基铵等碱性溶液。在另一具体实施方式中，采用干法刻蚀工艺对所述衬底100进行刻蚀。所述干法刻蚀工艺可以为各向同性的刻蚀工艺，采用刻蚀气体对所述衬底100进行刻蚀，通过刻蚀气体分子或离子与衬底100材料进行化学反应，对所述衬底100进行刻蚀。在一个具体实施方式中，所述刻蚀气体可以包括含氟或含氯气体，例如XeF2、CHF3、CF4、CCl4等刻蚀气体中的在至少一种，可以利用刻蚀气体通过自然扩散、吸附直接与衬底100进行反应而对所述衬底100进行刻蚀，也可以对刻蚀气体进行电离，电离处能够与衬底100反应的离子，例如F或Cl等，由于反应离子能量较高，能够提高对衬底100的刻蚀效率。
在另一具体实施方式中，所述第二下部沟槽501b的形成方法还可以包括：采用各向异性刻蚀工艺沿所述第一下部沟槽501a垂直刻蚀所述衬底100，暴露出所述有源区101下方的部分衬底侧壁；然后再对所述衬底100进行横向刻蚀，去除子有源区502下方的部分衬底材料，使得所述子有源区502底部悬空于所述第二下部沟槽501b上。所述第二下部沟槽501b和所述第二上部沟槽501a连通，构成第二沟槽501。
请参考图6C，在形成所述第二下部沟槽501b的过程中，位于所述子有源区502边缘下方的第一隔离结构401，对所述子有源区502起到支撑作用，放置所述子有源区502倒塌。
请参考图7A～7E，在所述第二沟槽501内填充第二隔离结构701，所述第二隔离结构和第一隔离结构401横向连接，包围所述子有源区502的侧壁和底部。图7B为沿图7A中割线BB’的剖面示意图，图7C为沿图7A中割线CC’的剖面示意图，图7D为沿图7A中割线DD’的剖面示意图，图7E为沿图7A中割线EE’的剖面示意图。
该具体实施方式中，在形成所述第二隔离结构701之前，先去除所述侧墙601。
可以通过化学气相沉积工艺在所述第二沟槽501内沉积隔离材料后，进行平坦化，形成位于所述第二沟槽501内的第二隔离结构701。所述第二隔离结构701的材料为氧化硅、氮氧化硅、碳氧化硅等绝缘介质材料，作为相邻子有源区701之间的隔离结构。
所述第二隔离结构701部分位于相邻子有源区502之前，部分位于所述子有源区502下方，与所述第一隔离结构401横向相连，将各子有源区502的侧壁及底部均包围，与下方的衬底材料隔离。从而在所述子有源区502上形成存储单元后，载流子无法通过衬底向外迁移，从而减少漏电流。
并且，该具体实施方式中，可以通过调整所述第一沟槽、第二沟槽的深度，使得所述子有源区502具有足够的厚度，用于形成DRAM存储器，无需降低DRAM存储单元的沟道长度，从而维持原本DRAM的特性。
请参考图8，在所述子有源区502内形成存取晶体管800。
所述存取晶体管800包括埋入所述子有源区502内的两个栅极结构，位于相邻栅极结构之间的漏极803以及位于栅极结构外侧的源极804。所述栅极结构包括埋入子有源区502内的栅极801、位于栅极801与所述有源区502之间的栅介质层802。所述栅极801顶部还形成有栅极隔离层805。
该具体实施方式中，所述存取晶体管为埋栅型晶体管结构。所述存取晶体管还可以为其他晶体管结构，例如平面栅型晶体管或环栅型晶体管等。
后续还包括在所述子有源区501上方形成与所述源极803连接的电容器。由于所述子有源区501的底部和侧壁均被所述第一隔离结构401和第二隔离结构701包围，所述子有源区501内的电子无法向外迁移，从而可以降低形成的存储器的漏电流，从而提高存储器的性能。
本发明的具体实施方式，还提供一种存储器。
请参考图7A～7E和图8，图7B为沿图7A中割线BB’的剖面示意图，图7C为沿图7A中割线CC’的剖面示意图，图7D为沿图7A中割线DD’的剖面示意图，图7E为沿图7A中割线EE’的剖面示意图。图8基于图7B，示出了子有源区502内的存取晶体管800的具体结构。
所述存储器包括若干子有源区502，包围所述子有源区502的侧壁和底部的隔离结构，所述隔离结构包括横向连接的第一隔离结构401和第二隔离结构701。所述子有源区502和隔离结构位于衬底100上，所述子有源区502底部与所述衬底100之间通过所述隔离结构隔离。
所述第一隔离结构401的顶部宽度小于底部宽度，使得部分所述第一隔离结构401支撑于所述子有源区502的边缘下方。
该具体实施方式中，所述第一隔离结构401具有台阶状侧壁，所述台阶状侧壁的台阶凸出部分位于所述子有源区502的边缘下方。在另一具体实施方式中，所述第一隔离结构401还可以具有倾斜侧壁，所述第一隔离结构401部分位于所述子有源区502的边缘下方，位于所述子有源区502在衬底100所在平面的投影内。
所述第一隔离结构401的深度大于所述子有源区502的深度，低于所述子有源区502的所述第一隔离结构401的下部分，可能具有水平底面、弧形底面等，低于所述子有源区502的第一隔离结构401的下部分的横截面可能为椭圆形、半圆形、圆角矩形、多边形或其他形状。
所述第一隔离结构401沿所述子有源区502的长度方向延伸，位于相邻子有源区502之间，部分位于所述子有源区502的长边边缘下方，能够对所述子有源区502起到更好的支撑作用。
所述第二隔离结构401部分位于子有源区502短边之间，部分位于所述子有源区502底部下方，沿所述子有源区502的长度方向设置。
位于所述子有源区502下方的第二隔离结构401内还可以具有孔洞，提高所述第二隔离结构401的隔离性能。
所述存储器还包括位于各子有源区502内的存取晶体管800(请参考图8)以及位于所述子有源区502上方与所述存取晶体管800的源极连接的电容器(图中未示出)。
所述存取晶体管800包括埋入所述子有源区502内的两个栅极结构、位于相邻栅极结构之间的漏极803以及位于栅极结构外侧的源极804。所述栅极结构包括埋入子有源区502内的栅极801、位于栅极801与所述有源区502之间的栅介质层802。所述栅极801顶部还形成有栅极隔离层805。
该具体实施方式中，所述存取晶体管为埋栅型晶体管结构。所述存取晶体管还可以为其他晶体管结构，例如平面栅型晶体管或环栅型晶体管等。
由于所述子有源区502的底部和侧壁均被所述第一隔离结构401和第二隔离结构701包围，所述子有源区502的电子无法向外迁移，从而可以降低形成的存储器的漏电流，从而提高存储器的性能。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
Claims (17)
1.一种存储器的形成方法，其特征在于，包括：
提供衬底；
在所述衬底内形成若干第一沟槽，相邻第一沟槽之间的衬底为有源区，所述第一沟槽的顶部宽度小于底部宽度；
在所述第一沟槽内形成第一隔离结构，部分所述第一隔离结构支撑于所述有源区边缘下方；
在所述衬底内形成若干第二沟槽，所述第二沟槽将所述有源区分割为若干子有源区，并使所述子有源区悬空，所述第二沟槽的形成方法包括：刻蚀所述衬底，形成若干第二上部沟槽，所述第二上部沟槽将所述有源区分割为若干子有源区；在所述子有源区侧壁形成侧墙；沿所述第二上部沟槽继续刻蚀所述衬底，去除位于所述子有源区下方的部分衬底材料，形成与所述第二上部沟槽连通的第二下部沟槽；
在所述第二沟槽内填充第二隔离结构，所述第二隔离结构和第一隔离结构横向连接，包围所述子有源区的侧壁和底部。
2.根据权利要求 1 所述的存储器的形成方法，其特征在于，所述第一沟槽具有倾斜侧壁或台阶状侧壁。
3.根据权利要求 1 所述的存储器的形成方法，其特征在于，所述第一沟槽的形成方法包括：刻蚀所述衬底，形成若干第一上部沟槽，相邻第一上部沟槽之间为有源区；在所述有源区的侧壁上形成侧墙；沿所述第一上部沟槽对所述衬底继续刻蚀，形成与所述第一上部沟槽连通的第一下部沟槽，所述第一下部沟槽部分位于两侧的有源区边缘下方。
4.根据权利要求 3 所述的存储器的形成方法，其特征在于，采用各向同性刻蚀工艺刻蚀所述衬底，形成所述第一下部沟槽。
5.根据权利要求1 所述的存储器的形成方法，其特征在于，采用各向同性刻蚀工艺刻蚀所述衬底，形成所述第二下部沟槽。
6.根据权利要求 4 或5 所述的存储器的形成方法，其特征在于，所述各向同性刻蚀工艺为湿法刻蚀工艺。
7.根据权利要求 1 所述的存储器的形成方法，其特征在于，所述第一沟槽沿所述子有源区的长度方向延伸。
8.根据权利要求 1 所述的存储器的形成方法，其特征在于，还包括：在所述子有源区内形成存取晶体管。
9.根据权利要求8所述的存储器的形成方法，其特征在于，所述存取晶体管包括埋入所述子有源区内的两个栅极结构，位于相邻栅极结构之间的漏极以及位于栅极结构外侧的源极。
10.一种存储器，采用权利要求1~9中任意一项所述的方法形成，其特征在于，包括：
若干子有源区；
包围所述子有源区的侧壁和底部的隔离结构，所述隔离结构包括横向连接的第一隔离结构和第二隔离结构。
11.根据权利要求10 所述的存储器，其特征在于，所述第一隔离结构的顶部宽度小于底部宽度。
12.根据权利要求10所述的存储器，其特征在于，部分所述第一隔离结构支撑于所述子有源区的边缘下方。
13.根据权利要求10 所述的存储器，其特征在于，部分所述第二隔离结构位于所述子有源区底部下方。
14.根据权利要求10 所述的存储器，其特征在于，所述第一隔离结构具有倾斜侧壁或台阶状侧壁。
15.根据权利要求10所述的存储器，其特征在于，所述第一隔离结构沿所述子有源区的长度方向延伸。
16.根据权利要求 10所述的存储器，其特征在于，还包括：位于各子有源区内的存取晶体管以及位于所述子有源区上方与所述存取晶体管源极连接的电容器。
17.根据权利要求 16所述的存储器，其特征在于，所述存取晶体管包括埋入所述子有源区内的两个栅极结构、位于相邻栅极结构之间的漏极以及位于栅极结构外侧的源极。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910283488.6A CN111816658B (zh) | 2019-04-10 | 2019-04-10 | 存储器及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910283488.6A CN111816658B (zh) | 2019-04-10 | 2019-04-10 | 存储器及其形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111816658A CN111816658A (zh) | 2020-10-23 |
| CN111816658B true CN111816658B (zh) | 2022-06-10 |
Family
ID=72844294
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910283488.6A Active CN111816658B (zh) | 2019-04-10 | 2019-04-10 | 存储器及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111816658B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20230171970A1 (en) * | 2021-11-30 | 2023-06-01 | Changxin Memory Technologies, Inc. | Semiconductor structure and fabrication method thereof |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101140950A (zh) * | 2006-09-08 | 2008-03-12 | 奇梦达股份公司 | 晶体管、存储单元阵列以及制造晶体管的方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100351055B1 (ko) * | 2000-06-27 | 2002-09-05 | 삼성전자 주식회사 | 채널 이온 주입용 마스크 패턴을 이용한 반도체 메모리소자의 제조 방법 |
| EP1935019A1 (en) * | 2005-10-12 | 2008-06-25 | Spinnaker Semiconductor, Inc. | A cmos device with zero soft error rate |
| US20080012067A1 (en) * | 2006-07-14 | 2008-01-17 | Dongping Wu | Transistor and memory cell array and methods of making the same |
| US8120094B2 (en) * | 2007-08-14 | 2012-02-21 | Taiwan Semiconductor Manufacturing Co., Ltd. | Shallow trench isolation with improved structure and method of forming |
-
2019
- 2019-04-10 CN CN201910283488.6A patent/CN111816658B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101140950A (zh) * | 2006-09-08 | 2008-03-12 | 奇梦达股份公司 | 晶体管、存储单元阵列以及制造晶体管的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111816658A (zh) | 2020-10-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110707083B (zh) | 半导体存储装置及其形成方法 | |
| KR100910870B1 (ko) | 수직 채널 트랜지스터를 구비한 반도체 소자의 제조 방법 | |
| KR102302231B1 (ko) | 비휘발성 메모리 소자 및 그 제조 방법 | |
| TW200406040A (en) | Floating gate memory fabrication methods comprising a field dielectric etch with a horizontal etch component | |
| CN104183599B (zh) | 存储器阵列结构 | |
| CN103247632A (zh) | 半导体器件及其制造方法 | |
| CN111211134A (zh) | 一种3d存储器及其制造方法 | |
| CN111640749B (zh) | 存储器及其形成方法 | |
| TW201220475A (en) | Memory device and method of fabricating the same | |
| JP2013179165A (ja) | 半導体装置の製造方法及び半導体装置 | |
| WO2023216360A1 (zh) | 三维存储器及其形成方法 | |
| JP2009253288A (ja) | 半導体メモリ素子及びその製造方法 | |
| CN1873948A (zh) | 半导体器件的制造方法 | |
| CN101465352B (zh) | 用以降低邻近栅极间的干扰的半导体器件及其制造方法 | |
| CN114649270A (zh) | 半导体结构及其制作方法 | |
| KR101205067B1 (ko) | 반도체 소자의 형성방법 | |
| JP2007184518A (ja) | フィン構造の半導体素子の形成方法 | |
| CN112071838A (zh) | 存储器及其形成方法 | |
| CN103456787B (zh) | 晶体管元件及其制造方法 | |
| CN111816658B (zh) | 存储器及其形成方法 | |
| CN101582429A (zh) | 快闪存储器件及其制造方法 | |
| CN107507831A (zh) | 一种3d nand存储器的存储单元结构及其形成方法 | |
| WO2023201849A1 (zh) | 半导体结构及其形成方法 | |
| JP2008118085A (ja) | フラッシュメモリ素子及びその製造方法 | |
| CN110867413A (zh) | 单扩散区切断的形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |