[go: up one dir, main page]

TWI234829B - Method of connecting an integrated circuit to a substrate and corresponding circuit arrangement - Google Patents

Method of connecting an integrated circuit to a substrate and corresponding circuit arrangement Download PDF

Info

Publication number
TWI234829B
TWI234829B TW092109816A TW92109816A TWI234829B TW I234829 B TWI234829 B TW I234829B TW 092109816 A TW092109816 A TW 092109816A TW 92109816 A TW92109816 A TW 92109816A TW I234829 B TWI234829 B TW I234829B
Authority
TW
Taiwan
Prior art keywords
area
scope
patent application
item
welding
Prior art date
Application number
TW092109816A
Other languages
English (en)
Other versions
TW200401380A (en
Inventor
Harry Hedler
Barbara Vasquez
Original Assignee
Infineon Technologies Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Ag filed Critical Infineon Technologies Ag
Publication of TW200401380A publication Critical patent/TW200401380A/zh
Application granted granted Critical
Publication of TWI234829B publication Critical patent/TWI234829B/zh

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3431Leadless components
    • H05K3/3436Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H10W72/00
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2036Permanent spacer or stand-off in a printed circuit or printed circuit assembly
    • H10W70/655
    • H10W72/07227
    • H10W72/07236
    • H10W72/07254
    • H10W72/227
    • H10W72/237
    • H10W72/244
    • H10W72/257
    • H10W72/263
    • H10W72/267
    • H10W72/922
    • H10W72/923
    • H10W72/9415
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Description

1234829 五、發明說明(1) f ΐ ί明係關於一種連接積體電路至基材之方法及關於 其對應電路裝置。 久關 所基則上可施用於任何所欲積體電路,本發明及 之。、的問碭可參考使用矽技術具積體電路的晶片解釋 的球=::3t至基材之習知方法為使用用於機械連接 :ry及;^-做增加晶“基材上=ϊ;= y z方向的穩疋性,該充填底膠的進一步功处 >在溫度變化期間發生的及因晶片%為減 錯誤而引起的應力。 4及基材材料的配合 然而,已發現習知方法的缺點為 球之連接具不足的機械穩定,丨生,因此在===的錫 用以增加系統的機械穩定性。該=膝被額外使 ,在成份的 a充填底膠方法具下列缺點。 其為連續方法,其中該充填 a 於每一個個別經焊接晶片的邊緣】膠f料的液滴必須被置 行方法。而且,該方法為緩慢的 方法不了此成為平 每一個個別液滴之施用需要相當护=,因充填底膠材料的 好地被重新產生,因氣泡及空二:0 ,该方法無法非常良 間。而且’不可能產生定界限的:f在該晶片及該基材 料的區域。最後,…不適充填底膠材 、乜遠已裝没的電路裝
$ 8頁 1234829
點的結果’該方法成本為高的且該方 個目的 貴之方 ,此目 基材的 而達到 於的觀 其具可 。該基 焊接區 列的第 區域及 基於上述缺 複雜的。 本發明的一 更簡單及更不昂 根據本發明 連接積體電路至 其對應電路裝置 本發明所基 支持區域提供, 電接點區域提供 區域排列的第一 的電接點區域排 域至該第一焊接 時焊接被執行。 為提供一種連接 法及提供其對應 的可由根據申請 方法及根據申請 0 念為積體電路的 焊接的表面區域 材的主要區域以 域提供,及以可 一知*接區域提供 該終端區域至該 法為 積體電路至基材# 電路裝置。 專利範圍第1項的 專利範圍第1 3項於 t要區域係以機制 ’及亦以可焊接說 可與可焊接的表δ 與可焊接第二焊描 。而後,該表面區 第二焊接區域的同 ^ 根據本發明方法及其對應電路裝置的一個優點為不須 ‘、知充填底膠’即具在已裝設電路的χ,7及ζ方向的高機 械穩定性。根據本發明方法可在晶圓階段被進行,結果, 數千個晶片可於一個步驟同時被加工,此顯著地增加成本 效率及速度。 根據本發明方法使得進行焊接連接可與增加機械穩定 14的連接同時進行’所以’在模組加工期間,不需任何額 外方法步驟。而且,根據本發明方法可在任何習知封裝線 上進行,且此外,此使得缺陷裝設的晶片可以簡單方式被
1234829
^^J2l〇9^6 五、發明說明(3) 修護。 本發明個別主題的有 圍發現。 及改良可在w請專利範 根據車乂佳發展,機械支 根據進一步較佳發展支機具複數個個別支撐。 根據進一步較佳發展,咳^ ^持結構具連續支持環。 "面區域於個別步驟被金屬 化 °亥金屬化同時與線路金屬化的 根據進一步較佳發展 提供同時進行。 根據進-步較佳發展,該 支持結構的至少部份傳導黏著劑匕係藉由W於該機械 根據進-步較佳發展,該金屬: 構進行,“括與金屬粉末散播==械支持結 物及後續要被固化的聚合物。表面[域的未固化聚合 根據進一步較佳發展,該終 化的錫球。 匕埝八鉍用於線路金屬 該終端區域具彈性升高,於此 該機械支持結構由較佳為非傳 根據進一步較佳發展 線路金屬化被施用。 根據進一步較佳發展 導聚合物組成。 日根據進一步較佳發展,該第一焊接區域及/或該第二 焊接區域具金屬接觸區域,其以錫膏覆蓋。 ^根據進一步較佳發展,在焊接前的步驟在晶圓階段被 進行’而後進行分離為個別晶片及最後在晶片階段進行焊
1234829 _案號 92109816_年月日__ 五、發明說明(4) 接。 本發明的示例具體實施例更詳細於之後的敘述說明及 表示於圖式中。 在圖式中,相同參考數字表示相同或功能上相同的組 件。 雖然在後續的實例情況中,僅一個晶片被個別地說 明,應明確提及的是機械支持結構及焊接的施用較佳為亦 可在較高階段(如晶圓階段)進行。 第1 a-e圖圖示地顯示根據本發明第一具體實施例連接 積體電路至基材之方法。 在第la圖中,參考數字1表示具積體電路(其未更詳 細說明)的晶片及具主要區域HF 1,在其上電接觸區域2被 提供用做該積體電路的外部接觸。 在根據第一具體實施例方法的第一步驟中,一種個別 提高的支持區域3a、3b的形式之機械支持結構3a、3b在晶 片周圍被提供,其被施用於該晶片1的第一主要區域HF1。 雖然在本發明的情況下,該機械支持結構包括個別的分離 支撐,但不消說亦可提供一種以如環狀形式密閉的或是部 份密閉的支持結構。 在此具體實施例的情況下,該機械支持結構3 a、3 b由 硬的、不具彈性的環氧樹脂組成,但在某些情況下,亦可 包括彈性的環氧樹脂。該機械支持結構3 a、3 b的施用係由 習知方法執行,例如印刷方法或分散方法。 參考第1 b圖,在後續方法步驟,線路金屬化5,其為
1234829
--—__案號 92109816 _年月 _S 五、發明說明(5) 電連接至電接觸區域2,被提供於該晶片1的第一主要區域 HF1 °特別是,在區域5a、5b,該線路金屬化亦延伸在該/ 機械支持結構3a、3b的上部表面。在此連接,現在應提/及 的是該機械支持結構3a、3b的表面必須為可焊接的以進行 裝設該晶片1於基材上的之後步驟。如稍後所示,亦可能 於個別的方法步驟施用該機械支持結構3a、3b的上部側之 金屬化,但與線路金屬化 5—起施用是最簡單的。 在後續實例中,線路金屬化的施用係根據一標準方法 執行,如濺鍍方法或電鍍方法,其中鈦及/或銅或鎳及/或 金被沉積,且光罩事先被提供或是蝕刻光罩及後續蝕刻於 稍後步驟被提供。 參考第lc圖,錫球10再以已知方式(如藉由焊接光束 印刷(s i c))被接著施用於線路金屬化5的預先決定區 域,藉由錫球1 0積體電路至基材的電連接可稍後被完成。 最遲在此方法步驟後,若先前方法步驟係於晶圓階段 被進行,則該晶圓被分為個別晶片。 根據第Id圖,基材20再被提供,其具主要區域HF2, 在其上終端區域22、22,被提供且錫膏23、23’在頂部被 提供。在此情況下,該終端區域2 2用做至錫球1 0的電連 接,然而,該終端區域22,僅用做機械支持姑構3a、3b的 機械連接。在其後的方法步驟,晶片1以關於基材2 0排列 且以一種方式放置於基材2 0上使得錫球1 0接觸該終端區域 22及錫膏23且機械支持結構3a、3b的表面金屬化5a、5b接 觸位於其上的該終端區域2 2,及錫膏2 3,。在之後的方法步
第12頁 1234829 ---案號921〇髮|^_日 修正 五、發明說明(6) 驟中’以此方式形成的結構(其由基材2 0及位於其上的晶 片1組成)被置於焊接爐中及安全地由迴銲焊接。 如由第1 e圖所表示,藉由錫球1 〇隨著已焊接連接處的 已安全焊接結構提供的是機械穩定化區域50a、50b,其中 晶片1藉由該機械支持結構3 a、3臟安全地連接至基材的 終端區域22’、表面金屬化區域5a、5b、錫膏23, [sic]。 這些額外的機械支持區域50a、50 b產生關於在χ及y方向 (為在主要區域平面)的剪力應力及關於在z方向(為垂 直於主要區域HF1、HF 2)的張力及壓縮力的降低敏感性。 第2a-d圖圖示地顯示根據本發明第二具體實施例連接 積體電路至基材之方法。 在第二具體實施例的情況下,根據第2 a圖,首先彈性 升高裝置30被提供在晶片1的主要區域HF1且線路金屬化5 根據敛述於第一示例具體實施例的方法至施這些升高。該 彈性升局裝置3 0便利地由具所欲彈性的聚合物組成。
^ 、在之後及說明於第21)圖的方法步驟中,一種分離支持 形式,枝械支持結構3 3 a、3 3 b、3 3 c接著被提供在晶片1的 =域HF 1。在第一示例具體實施例的情況下,這些支 適硬度或彈性的聚合物組成,其被施用於該主
3域,,,藉由印刷技術。與第一具體實施例不同 S q 1第二具體實施例的情況下,除周圍的支持區域 L 一種中央機械支持區域33祕被提供。一種 非#向傳導(部份值莫、 ^ 接著藉由本身』:m;:焊接黏著劑⑽、35b、35。 方用方法破施用於該機械支持結構
1234829 _案號 92109816_年月日_^____ 五、發明說明(7) 33a、 33b、 33c〇 進一步參照第2 c圖,基材2 0的提供被執行,在基材2 0 的主要區域HF 1,終端區域22及錫膏23被提供以進行至線 路金屬化的電連接及終端區域22’、22 π及錫膏23’、23” 被提供以藉由可焊接表面區域35a、35b、35c進行至該支 持結構33a、33b、33c的機械連接。 參照第2 d圖,如在第一示例具體實施例的情況下,接 著該晶片1以關於基材2 0排列且對應地置於其上,故個別 焊接區域位於另一個上方。如已於上所述,最後執行迴銲 以產生該晶片1及該基材2 0間的實體連接。 第3 a - e圖圖示地顯示根據本發明第三具體實施例連接 積體電路至基材之方法。 在第三具體實施例的情況下,根據第3 a圖,首先一等 方性的傳導黏著劑4 0以升高4 0的形式被施用於該晶片1的 主要區域H F 1。此可藉由如習知的印刷方法進行。 根據第3b圖,線路金屬化5的沉積及結構化再以升高 4 0的無邊帽形式表面區域的方式被覆蓋而進行。 在後續方法步驟,根據第3c圖,如在第二具體實施例 的情況下,由非傳導黏著劑組成的機械支持區域43a、 4 3 b、4 3 c接著被提供在該晶片1的周圍及中間,且以非固 化狀態存在。 根據第3d圖,該晶片1或具該晶片3的晶圓接著被浸於 金屬粉末中(例如銅、銀、鎳、錯/錫、…),以使金屬 粉末粒子60a、60b、60c維持黏著在該機械支持結構43a、
第14頁 1234829 千 修正 案號 92109816 五、發明說明(8) 43b、43c的表面上及結果在該機械支持結構43a、4η、 43 c的表面上形成可焊接區域。 在後續方法步驟,組成該機械支持結構43a、4补、 43c的黏著劑之固化接著被執行,以使金屬粒子區域6〇己、 6 0 b、6 0 c被固定。 在後續及說明於第3 e圖的方法步驟中,如在上述第二 ==的情ΐ下:曰該晶片1及對應已製備基材的排一 1及該基材2 0間的實體連接。 ^k供讜s曰片 雖然本發明已基於敕住;y^ 述,但本發明不限於此,而是$具體實施例被於上文敘 結果本發明亦可被施用於二以t Ϊ方式改良。 或球柵陣列封裝(BGA)或其、奇別是晶圓級封裝(WLp) 其他積體電路。 如混合積體電路、晶圓或
1234829 案號 92109816 曰 修正 圖式簡單說明 第1 A-E圖圖示地顯示根據本發明第一具體實施例連接積體 電路至基材之方法; 第2 A-D圖圖示地顯示根據本發明第二具體實施例連接積體 電路至基材之方法;及 第3 A-E圖圖示地顯示根據本發明第三具體實施例連接積體 電路至基材之方法。 元件符號說明: 接觸區域 43b、43c 機械支持結構 1 晶片 3a 、 3b ; 33a 、 33b
33c ; 43a 5 線路金屬化 5a、 5 b 表面金 10 錫球 20 基材 HF1 主要區域 HF2 主要區域 50a 、50b 機械支持區域 22、 22’ > 22,, 2 0的終端區域 23、 ,23’ '23” 錫膏 30 彈性升高 35a 、35b 、 35c 表面金屬化 40 等方性的傳導黏著劑 50 在40的5之 無邊帽區域 60a 、6Ob、60c 金屬粉末粒子 第15頁

Claims (1)

  1. 提供該基材(2 0)的一主要區域(HF 2),其具可與該焊 接表面區域(5a、5b; 35a、35b、35c; eOa/eOb' ^Oc) 排列的一第一焊接區域(22,、23, ; 22,、23, ; 22"、231 )及可與該焊接終端區域(1〇; 5、30; 4〇、5〇)排列的 一第二焊接區域(22、2 3),及 同時焊接該表面區域(5a、5b; 35a、35b、35c; 60a、 60b、60c)至一第一焊接區域(22,、23,; 22,、23,; 22"、23n)及該終端區域(ι〇; 5、3〇; 4〇、5〇)至該第 二焊接區域(22、23)。 2 ·根據申請專利範圍第1項的方法,其特徵在於該機械支 持結構(3a、3b; 33a、33b、33c; 43a、43b、43c)具複 數個分離支擇。 3 ·根據申請專利範圍第1項的方法,其特徵在於該機械支 持結構(3a、3b; 33a、33b、33c; 43a、43b、43c)具一 種連續支撐環。
    第16頁 案號 92109816 1234829 曰 修正 六、申請專利範圍 4·根據申請專利範圍中第1項的方法,其特徵在於該表面 區域(5a、5b; 35a、35b、35c; 60a、60b、60c)係在一 個別步驟被金屬化。 5 ·根據申請專利範圍第4項的方法,其特徵在於該金屬化 係與一線路金屬化(5)的提供同時進行。 6·根據申請專利範圍第4項的方法,其特徵在於該金屬化 藉由一種被施用於該機械支持結構(33a、33b、33c)的 至少部份傳導黏著劑(35a、35b、35c)進行。 7·根據申請專利範圍第4項的方法,其特徵在於該金屬化 係藉由該機械支持結構(43a、43b、43c)進行,該機械 支持結構係由在該表面區域(6〇a、6〇b、6〇c)以金屬粉 末散播的未固化聚合物組成且該聚合物接著被固化。 申請專利範圍中第1項的方法,其特徵在於該終端 f 10 ; 5、30 ; 40、50)具已施用於該線路金屬化(5 )的錫球(1〇) 。 、3 =’ t _ _範圍中$ i項的方☆’其特徵在於該終端 ^ 1〇’ 5、30; 40、50)具一種彈性升高(30、40 ),而該線路金屬化(5)係施用於其上。 m據:_專利範圍中第1項的方法,其特徵在於該機械 4 去 I ( 3a、3b; 33a、33b、33c; 43a、43b、43c)較 ,者為係由非傳導聚合物組成。 、 焊接艮®據祕申晴專利範圍中第1項的方法’其特徵在於該第— 焊接:i :、上3,; 22,、23’; 22"、23")及 /或第二 2 3)具金屬接觸區域,其以錫膏覆蓋。
    第17頁
    1234829 ----案號92109816__年月 日條正 · 六、·申請專概^ " ^2·根據申請專利範圍中第1項的方法,其特徵在於在焊接 前的步驟係在晶圓階段被進行,而後進行分離成個別晶片 及最後在晶片階段進行焊接。 1 3 · —種具一特別是晶片或晶圓或混合積體電路之積體電 路(1)至一基材(2 0)的連接之電路裝置,在此裝置中 該積體電路(1)的一主要區域(HF1),其具電接觸區域 (2) ’並被提供以具可焊接表面區域(5a、5b; 35a、 35b' 35c; 60a、60b、60c)的機械支持結構(3a、3b; 33a、 33b、 33c; 43a、 43b、 43c); 一速接至該電接觸區域(2)的可焊接終端區域(i〇; 5、 3(); 40、5 0),係被提供在該積體電路(1)的該主要區 域(HF1)上; 該基材(2 0)的一主要區域(HF2)具被焊接至該可焊接 表高區域(5a、5b; 35a、35b、35c; 60a、60b、60c)的 一第一焊接區域(22,、23, ; 22,、23, ; 22"、23")及具 被焊接至該可焊接終端區域(1〇; 5、30; 40、5 0)的一 第二焊接區域(22、23)。 1 4·根據申請專利範圍第13項的電路裝置,其特徵在於該 機械支持結構(3a、3b; 33a、33b、33c; 43a、43b、43c )具分離支撐。 15.根據申請專利範圍第13項的電路裝置,其特徵在於該 機械支持結構(3a、3b; 33a、33b、33c; 43a、43b、43c )具一種連續支撐環。 16·根據申請專利範圍第13項的電路裝置,其特徵在於該
    第18頁 1234829 _ 案號92109816_年月曰 修正_ 六、申請專利範圍 終端區域(10; 5、30; 40、5 0)具已施用於該線路金屬 化(5)的錫球(10)。 17. 根據申請專利範圍第13項的電路裝置,其特徵在於該 終端區域(10; 5、30; 40、50)具彈性升高(30、40 ),而該線路金屬化(5)係施用於其上。 18. 根據申請專利範圍第13項的電路裝置,其特徵在於該 機械支持結構(3a、3b; 33a、33b、33c; 43a、43b、43c )較佳者為由非傳導聚合物組成。 19. 根據申請專利範圍第13項的電路裝置,其特徵在於該 第一焊接區域(22’、23’; 22’、23’; 22"、23")及 /或 該第二焊接區域(22、2 3)具金屬接觸區域,其以錫膏覆 蓋。
    第19頁
TW092109816A 2002-06-19 2003-04-25 Method of connecting an integrated circuit to a substrate and corresponding circuit arrangement TWI234829B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10227342A DE10227342B4 (de) 2002-06-19 2002-06-19 Verfahren zur Verbindung einer integrierten Schaltung mit einem Substrat und entsprechende Schaltungsanordnung

Publications (2)

Publication Number Publication Date
TW200401380A TW200401380A (en) 2004-01-16
TWI234829B true TWI234829B (en) 2005-06-21

Family

ID=29723274

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092109816A TWI234829B (en) 2002-06-19 2003-04-25 Method of connecting an integrated circuit to a substrate and corresponding circuit arrangement

Country Status (4)

Country Link
US (1) US6916185B2 (zh)
KR (1) KR100541200B1 (zh)
DE (1) DE10227342B4 (zh)
TW (1) TWI234829B (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4428640B2 (ja) * 2004-04-27 2010-03-10 アスモ株式会社 ブラシホルダ及びブラシホルダへの半田付け方法
DE102005007486B4 (de) * 2005-02-17 2011-07-14 Infineon Technologies AG, 81669 Halbleiterbauteil mit oberflächenmontierbarem Gehäuse, Montageanordnung und Verfahren zur Herstellung desselben
US20070069378A1 (en) * 2005-04-15 2007-03-29 Chang-Yong Park Semiconductor module and method of forming a semiconductor module
KR100702969B1 (ko) 2005-04-19 2007-04-03 삼성전자주식회사 더미 솔더 볼을 갖는 bga형 반도체 칩 패키지의 기판 실장 구조
DE102005041886B3 (de) * 2005-09-02 2007-03-22 Infineon Technologies Ag Verfahren zur Herstellung eines Halbleiterbauelements
CN2833920Y (zh) * 2005-09-06 2006-11-01 番禺得意精密电子工业有限公司 电连接器
JP4650269B2 (ja) * 2006-01-05 2011-03-16 日立電線株式会社 積層型半導体装置の製造方法
TWI346826B (en) * 2006-10-26 2011-08-11 Taiwan Tft Lcd Ass Bonding structure and method of fabricating the same
US20080113531A1 (en) * 2006-11-15 2008-05-15 Lotes Co., Ltd. Electrical connector
TWI341224B (en) * 2008-04-03 2011-05-01 Chimei Innolux Corp Solder bonding structure and solder bonding method thereof
US8531040B1 (en) * 2012-03-14 2013-09-10 Honeywell International Inc. Controlled area solder bonding for dies
US9111793B2 (en) * 2013-08-29 2015-08-18 International Business Machines Corporation Joining a chip to a substrate with solder alloys having different reflow temperatures
DE102015204404A1 (de) * 2015-03-11 2016-09-15 Continental Automotive Gmbh Anordnung mit einer Trägerplatte und einem elektrischen Bauteil, elektrisches Bauteil und Trägerplatte
US10950568B2 (en) * 2017-05-23 2021-03-16 Micron Technology, Inc. Semiconductor device assembly with surface-mount die support structures
US10923447B2 (en) * 2017-05-23 2021-02-16 Micron Technology, Inc. Semiconductor device assembly with die support structures
CN109587944B (zh) * 2018-11-21 2020-12-18 惠科股份有限公司 一种电路板以及电路板的制作方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5056215A (en) * 1990-12-10 1991-10-15 Delco Electronics Corporation Method of providing standoff pillars
JPH0637143A (ja) * 1992-07-15 1994-02-10 Toshiba Corp 半導体装置および半導体装置の製造方法
US5400950A (en) * 1994-02-22 1995-03-28 Delco Electronics Corporation Method for controlling solder bump height for flip chip integrated circuit devices
US5633535A (en) * 1995-01-27 1997-05-27 Chao; Clinton C. Spacing control in electronic device assemblies
US5598036A (en) * 1995-06-15 1997-01-28 Industrial Technology Research Institute Ball grid array having reduced mechanical stress
US5796169A (en) * 1996-11-19 1998-08-18 International Business Machines Corporation Structurally reinforced ball grid array semiconductor package and systems
DE19702186C2 (de) * 1997-01-23 2002-06-27 Fraunhofer Ges Forschung Verfahren zur Gehäusung von integrierten Schaltkreisen

Also Published As

Publication number Publication date
US20040036181A1 (en) 2004-02-26
US6916185B2 (en) 2005-07-12
KR20040014177A (ko) 2004-02-14
TW200401380A (en) 2004-01-16
KR100541200B1 (ko) 2006-01-10
DE10227342A1 (de) 2004-01-15
DE10227342B4 (de) 2008-06-05

Similar Documents

Publication Publication Date Title
TWI234829B (en) Method of connecting an integrated circuit to a substrate and corresponding circuit arrangement
CN1045693C (zh) 用于互联、插件和半导体组件的接触结构及其方法
CN100499052C (zh) 平面栅格阵列封装器件及其制作方法
US7078822B2 (en) Microelectronic device interconnects
CN101584033B (zh) 具有柔顺性的微电子组件及其方法
US7163830B2 (en) Method for temporarily engaging electronic component for test
US6553660B2 (en) Electronic device and a method of manufacturing the same
US8106516B1 (en) Wafer-level chip scale package
CN1894792A (zh) 螺旋状微电子触头及其制造方法
KR20080059624A (ko) 플립 칩 온 리드 반도체 패키지 방법 및 장치
JP2000074993A (ja) 高性能集積回路チップパッケ―ジ
JP6538596B2 (ja) 電子部品の製造方法及び電子部品の製造装置
TW200836320A (en) Semiconductor device package with die receiving through-hole and connecting through hole and method of the same
CN111613586B (zh) 电子装置及电子装置的制造方法
US20030107054A1 (en) Semiconductor device and its manufacturing method
US20070222053A1 (en) Semiconductor constructions having interconnect structures, methods of forming interconnect structures, and methods of forming semiconductor constructions
KR101040157B1 (ko) 나노스프링 또는 마이크로스프링을 이용한 패키지 및 그 제조 방법
US20030155652A1 (en) Semiconductor device and its manufacturing method
HK1041981A1 (zh) 管芯级封装及其制造方法
CN1551714A (zh) 改善芯片上板模块装置机械性质的方法
TWI254427B (en) Chip scale package and method of assembling the same
JP2000306949A (ja) 半導体装置及びその製造方法並びにその実装構造
CN1481004A (zh) 将集成电路连接到基片上的方法及相应电路配置
TWI356461B (en) Wafer-level package and fabricating method thereof
JPH11204573A (ja) 半導体装置の製造方法および半導体装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees