[go: up one dir, main page]

DE102005041886B3 - Verfahren zur Herstellung eines Halbleiterbauelements - Google Patents

Verfahren zur Herstellung eines Halbleiterbauelements Download PDF

Info

Publication number
DE102005041886B3
DE102005041886B3 DE102005041886A DE102005041886A DE102005041886B3 DE 102005041886 B3 DE102005041886 B3 DE 102005041886B3 DE 102005041886 A DE102005041886 A DE 102005041886A DE 102005041886 A DE102005041886 A DE 102005041886A DE 102005041886 B3 DE102005041886 B3 DE 102005041886B3
Authority
DE
Germany
Prior art keywords
area
semiconductor device
exposed
elevations
polymer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102005041886A
Other languages
English (en)
Inventor
Laurence Edward Singleton
Torsten Meyer
Stephan Dobritz
Harry Hedler
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qimonda AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102005041886A priority Critical patent/DE102005041886B3/de
Application granted granted Critical
Publication of DE102005041886B3 publication Critical patent/DE102005041886B3/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H10W72/012
    • H10W72/227
    • H10W72/251
    • H10W72/257
    • H10W72/29
    • H10W72/926

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

Ein Halbleitersubstrat wird bereitgestellt, welches eine erste Oberfläche aufweist. Auf die erste Oberfläche wird eine Erhebung aufgebracht, wobei die Erhebung eine Vorstufe eines Polymers und einen lichtempfindlichen Polymerisationsinitiator zur Bildung eines Polymers beinhaltet. Die zumindest eine Erhebung wird zumindest in einem Bereich belichtet. Dies ermöglicht gezielt den Polymerisationsgrad und damit das Elastizitätsmodul einzelner Erhebungen einzustellen.

Description

  • Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung eines Halbleiterbauelements.
  • Die US 2002/0053735 A1 beschreibt ein Verfahren zum elektrischen Kontaktieren von integrierten Schaltungen mittels Kontaktflächen. Ein klebendes Material wird auf die Kontaktseite aufgebracht, welches beispielhaft ein UV-härtbares Polymer enthält.
  • Die DE 102 27342 A1 beschreibt eine Schaltungsanordnung mit einem elektrischen Kontaktierungsbereich, die elastische Erhebung mit darauf befindlichen Umverdratungsmetallisierungen aufweisen. Ferner sind diskrete Stützen aus einem Polymer mit einer geeigneten Härte in einem peripheren Stützbereich auf der Kontaktierungsseite der Schaltungsanordnung angebracht.
  • Obwohl die vorliegende Erfindung und die hier zugrunde liegende Problematik anhand eines Halbleiterbauelements mit elastischen Kontaktbereichen beschrieben ist, ist die vorliegende Erfindung nicht darauf beschränkt, sondern betrifft allgemein Halbleiterbauelemente, welche elastische Erhebungen aufweisen.
  • Halbleiterbauelemente weisen eine Vielzahl von elektrischen Kontakten auf, welche das Halbleiterbauelement mit einer Leiterplatte oder einem anderen Träger elektrisch verbinden. Diese Kontakte werden z.B. bei Halbleiterbauelementen mit Flip-Chip-Gehäusen durch Lotbällchen geschaffen. Bei einer Bestückung einer Leiterplatte mit einem solchen Halbleiterbauelement wird das Halbleiterbauelement auf der Leiterplatte angeordnet und dann beide zusammen in einem Ofen erhitzt.
  • Dabei schmelzen die Lotbällchen an und verbinden sich mit Kontaktbereichen auf der Leiterplatte. Nach einem Abkühlen des Halbleiterbauelements und der Leiterplatte ist somit eine elektrische Kontaktierung gewährleistet, welche zugleich auch eine mechanische Befestigung des Halbleiterbauelements mittels des erstarrten Lots schafft.
  • Die Leiterplatte und das Halbleiterbauelement weisen in der Regel unterschiedliche Wärmeausdehnungskoeffizienten auf. Dadurch ergeben sich mechanische Spannungen in dem Halbleiterbauelement, wenn die Leiterplatte sich stärker oder weniger stark als das Halbleiterbauelement beim Abkühlen nach der Bestückung zusammenzieht.
  • Es können sich auch thermische Spannungen zwischen einem Interposer und einem darauf angelöteten Chip ergeben. Hierbei kann z.B. ein thermo-mechanischer Stress beim Ein- und Ausschalten des Chips und den zugehörigen Aufheiz- bzw. Abkühlphasen auftreten.
  • Zweckmäßigerweise werden die thermoelastischen Spannungen dadurch reduziert, dass die Kontakte elastisch ausgebildet sind. Die elastischen Kontakte werden durch eine elastische Erhebung gebildet, auf deren Spitze ein leitfähiger Kontaktbereich angeordnet ist. Der leitfähige Kontaktbereich wird über eine Verdrahtung mit Chip-Kontaktierungsbereichen verbunden. Dazu wird die Verdrahtung über eine Seitenfläche der elastischen Erhebung geführt.
  • Nachteiligerweise zeigt sich jedoch, dass Halbleiterbauelemente mit diesen elastischen Erhebungen den Anforderungen von Drop-Tests nicht genügen. Bei diesen so genannten Drop-Tests wird geprüft, ob das Halbleiterbauelement hohen Beschleunigungen widersteht, welche z.B. beim Aufsetzen des Halbleiterbauelements auf eine Leiterplatte durch einen Bestückungsautomat entstehen können.
  • Mobiltelefone müssen üblichen mechanischen Belastungen widerstehend. Daher werden Halbleiterbauelemente für die Verwendung in Mobilfunktelefonen mittels Drop-Tests auf ihre Belastbarkeit unterzogen.
  • Es ist eine Aufgabe der vorliegenden Erfindung, ein Halbleiterbauelement zu schaffen, welches einerseits den Anforderungen eines Drop-Tests genügt und andererseits thermomechanische Spannungen kompensiert.
  • Die vorgenannte Aufgabe wird durch ein Verfahren gemäß dem unabhängigen Verfahrensanspruch gelöst.
  • Bei dem erfindungsgemäßen Verfahren wird ein Halbleitersubstrat bereitgestellt, welches eine erste Oberfläche aufweist. Auf die erste Oberfläche wird mindestens eine Erhebung aufgebracht, wobei die Erhebung eine Vorstufe eines Polymers und mindestens einen lichtempfindlichen Polymerisationsinitiator zur Bildung eines Polymers beinhaltet. Mindestens eine Erhebung wird zumindest in einem Bereich oder vollständig belichtet.
  • Eine Idee der vorliegenden Erfindung besteht darin, dass durch das Belichten des lichtempfindlichen Polymerisationsinitiators ein Elastizitätsmodul bzw. Youngsches Modul des Polymers gezielt eingestellt werden kann. Ein lichtempfindlicher Initiator erzeugt bei Absorption eines Photons einen chemischen Zwischenzustand. In diesem Zwischenzustand ermöglicht der Initiator eine Kettenbildung des Polymers und damit indirekt die Härte des Polymers. Dies ermöglicht es, gezielt die Erhebungen steifer zu gestalten, welche bei einem Drop-Test höheren Beschleunigungen widerstehen müssen bzw. höhere Beschleunigungen von dem darunter oder in der Nähe liegenden Bauelement abschirmen müssen. Zudem können gezielt Versteifungen zur mechanischen Stabilisierung ausgebildet werden.
  • Die Vorstufen des Polymers umfassen hierbei u.A. Monomere. Einer der Polymerisationsinitiatoren kann aus einer lichtempfindlichen Klasse von Polymerisationsinitiatoren ausgewählt werden, so dass die Polymerisationsrate gegenüber unbelichteten Bereichen erhöht werden kann. Bereiche mit einer höheren Polymerisationsrate weisen dementsprechend nach der Polymerisationsphase längere Polymerketten mit einem höheren Elastizitätsmodul bzw. Youngschen Modul auf.
  • Es gibt verschiedene Typen von Polymerisationsinitiatoren. Eine Klasse baut sich nicht in das Polymer ein. Hingegen ist eine andere Klasse am Ende eine Polymerisationsphase Bestandteil des Polymers. Hierbei können auch Polymerisations initiatoren verwendet werden, welche zugleich Monomere des Polymers sind. In diesem Fall ist die Vorstufe gleich dem Polymerisationsinitiator.
  • Die hergestellte Vorrichtung weist zumindest einen Kontaktbereich und mindestens zwei elastische Erhebungen auf einer ersten Oberfläche des Halbleiterbauelements auf. Eine Umverdrahtungseinrichtung verbindet eine obere Fläche der mindestens einen elastischen Erhebung mit dem mindestens einen Kontaktbereich. Dabei ist mindestens eine der elastischen Erhebungen in einem Randbereich des Halbleiterbauelements mit einem höheren Elastizitätsmodul versehen als die elastischen Erhebungen in einem zentralen Bereich des Halbleiterbauelements.
  • Es zeigte sich, dass vor allem eine Versteifung der elastischen Erhebungen in den Randbereichen zu einer Verbesserung der Drop-Eigenschaften des Halbleiterbauelements führt. Die anderen elastischen Erhebungen in einem zentralen Bereich können ein geringeres Elastizitätsmodul aufweisen und somit vorteilhafter für die Kompensation von thermomechanischen Spannungen ausgelegt werden.
  • Ferner werden vorwiegend Erhebungen im Randbereich des Halbleiterbauelements zu belichten, wobei die belichteten Bereiche der Erhebungen ein höheres Elastizitätsmodul aufweisen als unbelichtete Bereiche. Dies ist vor allem der Fall, wenn lichtempfindliche Polymerisationsinitiatoren ausgewählt werden, welche beim Belichten zu einer höheren Polymerisationsrate führen. Im Extremfall können dies auch Polymerisationsinitiatoren sein, welche in unbelichteten Bereichen keine Polymerisation ermöglichen.
  • In den Unteransprüchen sind weitere Weiterbildungen und Ausgestaltungen des erfindungsgemäßen Verfahrens angegeben.
  • Gemäß einer Weiterbildung wird nach dem Belichten ein Wärmeschritt zum Polymerisieren der Vorstufe des Polymers durchgeführt. Dadurch werden alle Vorstufen bis zu einem gewissen Grad polymerisiert, wobei die zuvor durch die Belichtung bzw. Nichtbelichtung behandelten Erhebungen je nach Ausgestaltung ein höheres bzw. niedrigeres Elastizitätsmodul aufweisen. Es kann auch vorteilhaft sein eine erste Polymerisierung der aufgebrachten Vorstufen mittels eines Wärmeschritts vor dem Belichten durchzuführen. Durch den entsprechenden Schritt kann die Form der Erhebung genauer eingestellt werden.
  • Eine vorteilhafte Weiterbildung des vorliegenden Verfahrens sieht vor, steife Erhebungen in dem Randbereich auf der ersten Oberfläche des Halbleiterbauelements anzuordnen. Diese steifen Erhebungen schützen das Halbleiterbauelement optimal bei einem Drop-Test bzw. bei einer Bestückung durch einen Bestückungsautomat.
  • Eine besonders bevorzugte Weiterbildung sieht vor, ausschließlich einen mittleren Bereich der Erhebungen zu belichten. Dies ermöglicht es, das mittlere Elastizitätsmodul der Erhebung gezielt einzustellen. Je nach Anteil des mittleren Bereichs an der Gesamtquerschnittsfläche bzw. an dem Gesamtvolumen der Erhebung wird die Erhebung steifer bzw. weniger steif.
  • Gemäß einer Weiterbildung wird auf mindestens einer Erhebung eine Umverdrahtungseinrichtung aufgebracht, welche mit mindestens einem Kontaktbereich auf der ersten Oberfläche des Halbleiterbauelements verbunden ist.
  • Gemäß einer Weiterbildung ist ein Verhältnis einer Querschnittsfläche des belichteten Bereichs zur Querschnittsfläche des unbelichteten Bereichs der Erhebung in einem zentralen Bereich des Halbleiterbauelements geringer als ein Verhältnis einer Querschnittsfläche des belichteten Bereichs zur Querschnittsfläche des unbelichteten Bereichs der Erhebungen in einem Randbereich des Halbleiterbauelements. Dies verbindet in vorteilhafter Weise die Möglichkeit, gezielt das Elastizitätsmodul der Erhebungen einzustellen. Zudem sind in einem Randbereich des Halbleiterbauelements gegenüber den anderen Erhebungen versteifte Erhebungen ausgebildet.
  • Ausführungsbeispiele der Erfindung sowie vorteilhafte Weiterbildungen sind in den Figuren der Zeichnungen schematisch dargestellt und in der nachfolgenden Beschreibung näher erläutert. In den Figuren zeigen:
  • 1 bis 4 Teilquerschnitte zur Darstellung einer Ausführungsform des erfindungsgemäßen Verfahrens;
  • 5 eine schematische Aufsicht auf eine Ausführungsform der vorliegenden Erfindung;
  • 6 einen Teilschnitt einer weiteren Ausführungsform der vorliegenden Erfindung;
  • 7 einen Teilschnitt einer weiteren Ausführungsform der vorliegenden Erfindung; und
  • 8 einen Teilschnitt einer weiteren Ausführungsform der vorliegenden Erfindung.
  • Mit Bezug auf die 1 bis 8 bezeichnen gleiche oder ähnliche Bezugszeichen gleiche oder funktionsgleiche Elemente.
  • In Zusammenschau mit den 1 bis 4 wird anhand von Teilschnitten eine Ausführungsform eines Herstellungsverfahren beschrieben.
  • Es wird ein Wafer bereitgestellt, auf welchen eine Mehrzahl von Halbleiterbauelemente 1 prozessiert sind. Das nachfol gend beschriebene Verfahren kann entweder auf Wafer-Level oder Chip-Level durchgeführt werden. D.h., das Verfahren wird entweder vor dem Vereinzeln bzw. Zersägen des Wafers durchgeführt oder entsprechend nach dem Vereinzeln. Vorteilhaft ist aus Gründen der parallelen Verarbeitung und der daraus resultierenden höheren Effizienz das Verfahren auf Wafer-Level durchzuführen.
  • Das Halbleiterbauelement 1 weist mindestens einen Chip-Kontaktierungsbereich 2 auf. Der Chip-Kontaktierungsbereich 2 ist mit in dem Halbleiterbauelement 1 angeordneten passiven und aktiven Bauelementen verbunden oder zumindest gekoppelt. Die Seite, an welcher sich der Chip-Kontaktierungsbereich befindet, wird nachfolgend als erste Oberfläche oder Rückseite 101 des Halbleiterbauelements 1 bezeichnet.
  • In einem ersten Schritt werden auf die erste Seite 101 eine Mehrzahl von Erhebungen 3 aufgebracht. Diese Erhebungen beinhalten Vorstufen eines Polymers und einen oder mehrere Polymerisationsinitiatoren. Die Vorstufen umfassen die Monomere, aus welchen sich bei einem Polymerisationsprozess ein Polymer bildet. Ein Gemisch der Vorstufen und des Polymerisationsinitiators können z.B. durch ein Stempel- und/oder ein Siebdruck- und/oder ein Schablonendruckverfahren aufgebracht werden.
  • In einem nächsten optionalen Schritt wird in einer Ausführungsform die Erhebung mit einer Wärmebehandlung gehärtet, damit eine feste Erhebung entsteht. Mit der Wärmebehandlung kann eine Vernetzung des Polymermaterials auftreten. Dies wird vor allem stattfinden, wenn es Initiatoren im Polymermaterial gibt, die mit Wärme aktivierbar sind.
  • In einem nächsten Schritt werden einzelne Erhebungen 3 belichtet. Dadurch kann die Polymerisationsrate der Vorstufen gesteuert werden. Dies ist insbesondere dann der Fall, wenn explizit lichtempfindliche Vorstufen, in der Regel lichtemp findliche Polymerisationsinitiatoren, verwendet werden. In dem in 3 dargestellten Fall werden vorwiegend elastische Erhebungen 3 in einem Randbereich A des Halbleiterbauelements belichtet. In diesen erhöht sich die Polymerisationsrate bzw. eine Polymerisation wird gestartet. Somit liegen in einer belichteten Erhebung 3a bereits kurze Polymerketten vor. In den nicht belichteten Erhebungen 36 findet in der Zwischenzeit in der Regel keine Polymerisation statt oder diese ist vernachlässigbar gering. Nachfolgend wird das gesamte Halbleiterbauelement 1 bzw. der Wafer einem Wärmebehandlungsschritt unterzogen, welcher alle Vorstufen polymerisiert bzw. die teilweise bereits polymerisierten Polymere weiter polymerisiert. Somit bleibt ein Unterschied in der Länge der Polymerketten und/oder dem Anteil langkettiger Polymere in den zuvor belichteten Erhebungen 3a gegenüber den unbelichteten Erhebungen 3b bestehen. Da das Elastizitätsmodul mit zunehmender Länge der Polymerketten ansteigt und/oder dem Anteil langkettiger Polymere, weisen die zuvor belichteten Erhebungen 3a eine höhere Steifigkeit bzw. ein höheres Elastizitätsmodul verglichen zu den unbelichteten Erhebungen 3b auf.
  • Eine Verbesserung der Drop-Eigenschaften kann dadurch erreicht werden kann, dass steife Erhebungen in einem Randbereich A des Halbleiterbauelements 1 auf der ersten Oberfläche 101 angeordnet werden. Daher werden vorwiegend Erhebungen 3a in einem Randbereich A und/oder den Ecken belichtet. Die anderen Erhebungen können ein geringeres Elastizitätsmodul aufweisen und somit thermomechanische Spannungen weiterhin in hohem Maße kompensieren. Das Verhältnis der belichteten Erhebungen 3a zu den unbelichteten Erhebungen 3b wird entsprechend der zu erwartenden maximalen Beschleunigungen bzw. Anforderungen des Drop-Tests und der zu erwartenden thermomechanischen Spannungen eingestellt. Somit können durch gezieltes Belichten einzelner elastischer Erhebungen 3 eines Halbleiterbauelements bzw. eines gesamten Wafers die mechanischen Eigenschaften des Halbleiterbauelements 1 auf zu erwartende Belastungen hin optimiert werden.
  • In einem weiteren Schritt wird eine Umverdrahtungseinrichtung 4 auf die erste Oberfläche 101 und die Erhebungen 3a, 3b aufgebracht, welche die Spitzen der Erhebungen mit entsprechenden Bereichen des Chip-Kontaktierungsbereichs 2 verbindet. Die Umverdrahtungseinrichtung 4 kann auf alle oder nur auf einen Teil der Erhebungen 3a, 3b aufgebracht werden.
  • In 5 ist eine Aufsicht auf die erste Oberfläche 101 eines Halbleiterbauelements 1 dargestellt. Zur Vereinfachung der Darstellung ist die Umverdrahtungseinrichtung 4 nicht eingezeichnet. Wie zuvor ausgeführt, sind die belichteten und damit steiferen Erhebungen 3b vorwiegend in dem Randbereich A angeordnet. Es können jedoch auch vereinzelt Erhebungen in dem Zentralbereich B belichtet werden.
  • Eine weitere Ausführungsform der vorliegenden Erfindung ist in 6 im Querschnitt dargestellt. Hierbei werden die Erhebungen 3a nicht vollständig, sondern nur in einem Bereich belichtet werden. Vorzugsweise wird ein mittlerer Bereich C der Erhebungen 3 belichtet. Hierdurch wird ermöglicht, das Elastizitätsmodul dadurch einzustellen, dass das Volumen des belichteten Bereichs C zu dem Volumen des unbelichteten Bereich D gezielt variiert wird (nicht dargestellt).
  • Es können auf diese Weise alle Erhebungen 3 belichtet werden, oder, wie zuvor ausgeführt, vorwiegend Erhebungen 3 in einem Randbereich A des Halbleiterbauelements 1. Die gesamte Querschnittsfläche, summiert über alle belichteten Bereiche der elastischen Erhebung 3a, entspricht vorzugsweise der Gesamtfläche der belichteten Erhebungen, summiert über alle vollständig belichteten Erhebungen 3a des zuerst ausgeführten Ausführungsbeispiels in Zusammenhang mit den 1 bis 4.
  • Ein weiteres Ausführungsbeispiel sieht vor, den Anteil eines belichteten Bereichs einer Erhebung für eine Erhebung in einem Randbereich A größer zu gestalten als den belichteten Bereich für eine Erhebung in einem zentralen Bereich B. Auf diese Weise kann ein Gradient des Elastizitätsmoduls von den äußeren Erhebungen zu den mittleren Erhebungen hin erreicht werden.
  • In einer weiteren Ausführung werden vollständig steife, nicht elastische Erhebungen 5 in einem Randbereich A des Halbleiterbauelements 1 angeordnet. Die steifen Erhebungen 5 schützen das Halbleiterbauelement 1 optimal bei der auftretenden Beschleunigung während eines Drop-Tests oder einer Bestückung durch einen Bestückungsautomaten.
  • Obwohl die vorliegende Erfindung anhand bevorzugter Ausführungsbeispiele beschrieben wurde, ist sie nicht darauf beschränkt. Insbesondere ist sie nicht auf die Anzahl der elastischen Erhebungen und deren Unterteilung in einen belichteten und einen nicht belichteten Bereich beschränkt. Ebenso kann die Erhebung mit einer Vielzahl abgestufter Belichtungsschritte strukturiert werden.
  • Ferner ist die Erfindung nicht auf verwendeten Materialien der Erhebungen beschränkt. Diese können u.a. Polyurethan, Silikon oder Epoxyharze beinhalten.
  • 1
    Halbleiterbauelement
    2
    Chipkontaktierungsbereich
    3
    Erhebung
    3a
    Belichtete Erhebung
    3b
    Unbelichtete Erhebung
    4
    Umverdrahtungseinrichtung
    5
    steife Erhebung
    101
    erste Oberfläche
    A, B
    Bereiche Halbleiterbauelement
    C, D
    Bereiche Erhebung

Claims (6)

  1. Verfahren zur Herstellung eines Halbleiterbauelements, mit den folgenden Schritten: (a) Bereitstellen eines Halbleiterbauelements (1), welches eine erste Oberfläche (101) aufweist, (b) Aufbringen von Erhebungen (3) auf die erste Oberfläche (101) mindestens in einem Randbereich (A) und einem zentralen Bereich (B), wobei die Erhebung (3) mindestens eine Vorstufe eines Polymers und mindestens einen lichtempfindlichen Polymerisationsinitiator zur Bildung eines Polymers beinhaltet; (c) Belichten von zumindest einem Bereich (C) von mindestens einer der Erhebungen (3); dadurch gekennzeichnet, dass belichtete Bereiche (C) der Erhebungen (3) ein höheres Elastizitätsmodul aufweisen als unbelichtete Bereiche (D).
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass während und/oder nach dem Belichten ein Wärmeschritt zum Polymerisieren der Vorstufe des Polymers oder der Polymere durchgeführt wird.
  3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass versteifte Erhebungen (5) in dem Randbereich (A) auf der ersten Oberfläche (101) des Halbleiterbauelements (1) angeordnet werden.
  4. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass ausschließlich ein mittlerer Bereich (C) der Erhebungen belichtet wird.
  5. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass auf mindestens einer Erhebung (3) eine Umverdrahtungseinrichtung (4) aufgebracht wird, welche mit mindestens einem Kontaktbereich (2) auf der ersten Oberfläche des Halbleiterbauelements verbunden ist.
  6. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass ein Verhältnis einer Querschnittsfläche des belichteten Bereichs (C) zur Querschnittsfläche des unbelichteten Bereich (D) der Erhebungen (3) in einem zentralen Bereich (B) des Halbleiterbauelements (1) geringer ist, als ein Verhältnis einer Querschnittsfläche des belichteten Bereichs (C) zur Querschnittsfläche des unbelichteten Bereich (D) der Erhebungen in einem Randbereich (A) des Halbleiterbauelements (1).
DE102005041886A 2005-09-02 2005-09-02 Verfahren zur Herstellung eines Halbleiterbauelements Expired - Fee Related DE102005041886B3 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102005041886A DE102005041886B3 (de) 2005-09-02 2005-09-02 Verfahren zur Herstellung eines Halbleiterbauelements

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102005041886A DE102005041886B3 (de) 2005-09-02 2005-09-02 Verfahren zur Herstellung eines Halbleiterbauelements

Publications (1)

Publication Number Publication Date
DE102005041886B3 true DE102005041886B3 (de) 2007-03-22

Family

ID=37776048

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102005041886A Expired - Fee Related DE102005041886B3 (de) 2005-09-02 2005-09-02 Verfahren zur Herstellung eines Halbleiterbauelements

Country Status (1)

Country Link
DE (1) DE102005041886B3 (de)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020053735A1 (en) * 2000-09-19 2002-05-09 Neuhaus Herbert J. Method for assembling components and antennae in radio frequency identification devices
DE10227342A1 (de) * 2002-06-19 2004-01-15 Infineon Technologies Ag Verfahren zur Verbindung einer integrierten Schaltung mit einem Substrat und entsprechende Schaltungsanordnung

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020053735A1 (en) * 2000-09-19 2002-05-09 Neuhaus Herbert J. Method for assembling components and antennae in radio frequency identification devices
DE10227342A1 (de) * 2002-06-19 2004-01-15 Infineon Technologies Ag Verfahren zur Verbindung einer integrierten Schaltung mit einem Substrat und entsprechende Schaltungsanordnung

Similar Documents

Publication Publication Date Title
DE10250636B4 (de) Verfahren zum Herstellen einer Halbleiterstuktur und Halbleiterstruktur
DE102004064028B4 (de) Verfahren zum Herstellen eines Waferebenenpakets
DE60022458T2 (de) Halbleitergehäuse, halbleitervorrichtung, elektronikelement und herstellung eines halbleitergehäuses
DE102008032395B4 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE10164800B4 (de) Verfahren zur Herstellung eines elektronischen Bauelements mit mehreren übereinander gestapelten und miteinander kontaktierten Chips
DE10045043B4 (de) Halbleiterbauteil und Verfahren zu dessen Herstellung
DE102008013180A1 (de) Struktur einer Halbleiterbausteinpackung und deren Verfahren
DE102007063342A1 (de) Halbleiterpackage (WLP) mit Die-Aufnahmebohrung und Verfahren zu deren Herstellung
DE102007063341A1 (de) Wafer Level Package (WLP) mit Die-Aufnahmebohrung und Verfahren zu deren Herstellung
DE102008003160A1 (de) Wafer Level Package (WLP) mit Die-Aufnahmebohrung und Verfahren zu deren Herstellung
DE102007059162A1 (de) Mehrchip-Verpackung und Verfahren zu deren Herstellung
DE102007060313A1 (de) Wafer Level Package (WLP) mit guter CTE-Eigenschaft und Verfahren zu deren Herstellung
DE102004033057A1 (de) Wafer-Level-Package-Struktur vom Fan-Out-Typ und Verfahren zur Herstellung derselben
DE102008005607A1 (de) Bildsensormodul und Verfahren desselben
DE102008010004A1 (de) Multi-Chip-Packung mit reduzierter Struktur und Verfahren zur Herstellung derselben
DE102018207060B4 (de) Sehr dünnes System-in-Package (SIP) mit Substrat mit eingebetteten Leiterbahnen und Verfahren zum Herstellen
DE102011001405A1 (de) Halbleiter-Kapselung und Stapel von Halbleiterkapselungen
DE102008007694A1 (de) Bildsensorpackage auf Waferebene mit Die-Aufnahmeausnehmung und Verfahren zu deren Herstellung
DE102006040623A1 (de) Wafer-Level-Chip-Size-Package für ein CMOS-Bildsensor-Modul und dazugehöriges Herstellungsverfahren
DE102008003156A1 (de) Mehrchip-Packung und Verfahren zu ihrer Ausbildung
DE102018119133A1 (de) Packaging-Schicht-Induktor
DE102005046280B4 (de) Halbleiterbauteil mit einem Halbleiterchip sowie Verfahren zur Herstellung desselben
DE10227342B4 (de) Verfahren zur Verbindung einer integrierten Schaltung mit einem Substrat und entsprechende Schaltungsanordnung
DE10297818T5 (de) Anbringen von Flipchips an Substraten
DE102021120070A1 (de) Packages mit mehreren underfill-typen und verfahren zum ausbilden von diesen

Legal Events

Date Code Title Description
8100 Publication of patent without earlier publication of application
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

8339 Ceased/non-payment of the annual fee