TWI232591B - Self-aligned Schottky barrier contact structure and its manufacturing methods - Google Patents

Description

1232591 五、發明說明（1) 【發明所屬之技術領域】 障（Schottky barrier)二極體 與一種自動對準蕭特基屏障接 本發明與一種蕭特基屏 及其製造方法有關，尤其是 觸結構及其製造方法有^。 術 技 前 先 金子器 觸載流 接數整 基多頻 特種高 蕭一個 個是一 一認或 含公體 包被極 少係二 至上換 體之交 極板速 二基高 障體個 屏導一 基半為 特個作 蕭一而 個於因 一成且 形體 層極 換設嗔 交要、 個主} 一其(IR 為，流 作電 於而漏 功計 向 極逆二、 障} B 屏(V 基壓 特電 蕭潰 種崩 一向 的逆 用於 之中 體集： 極均(IF 二題>^( 率問電 F V 壓 ^6-^9 向 'II 及 圖一顯示先前技術之另外一種蕭特基屏障接觸結構的 一個簡要剖面圖，其中一個P+擴散保護環丨05係透過形成 於兩個成形場氧化物層1 〇 2 a之間的一個擴散窗（未圖示）來 形成於一個η-/n+磊晶半導體基板1〇1/1〇〇之一個所設計的 表面部份之内；一個金屬矽化物層1 〇 3作為一個蕭特基接 觸金屬層係形成於該P +擴散保護環1 〇 5及經由一個成形步 階硼玻璃（BSG)層106a所包圍的一個暴露n — /n +磊晶半導體 基板101/100的表面之上；一個成形金屬層10“係形成於 該成形場氧化物層1 〇 2 a的一部份、該成形步階 <朋玻璃層

1232591 五、發明說明（2) 1 0 6 a及該金屬矽化物層1 0 3之上；以及一個背邊金屬層（未 圖示）作為一個歐姆接觸金屬層係形成於該η +半導體基板 1 0 0 之上。 因此，本發明的一個主要目的係提供一種蕭 特基屏障接觸結構及其製造方法來改進先前技術的缺點。 這裡可以清楚地看到，圖一所示之該蕭特基屏障二極 體的製造需要三個罩幕光阻步驟，其中一個第一罩幕光阻 步驟係用來定義該ρ +擴散保護環的一個擴散窗；一個第二 罩幕光阻步驟係用來去除該成形場氧化物層1 0 2 a (未圖示） 及該步階硼玻璃層1 0 6 a 的一部份來形成該金屬矽化物層 1 03 ;以及一個第三罩幕光阻步驟係用來形成該成形金屬 層1 0 4 a 。很明顯地，利用一種溼式蝕刻溶液（例如緩衝氫 氟酸）來同時去除該成形場氧化物層1 0 2 a 及該步階硼玻璃 層106 (未圖示）而不產生嚴重下部掏空（undercut)係相當 的困難。相似地，利用非等向乾式蝕刻法來同時去除該成 形場氧化物層1 0 2 a 及該步階硼玻璃層1 0 6 a 而不產生該p + 保護環及該暴露半導體基板1 0 1 / 1 0 0 的嚴重槽刻係相當 不容易。因此，利用溼式蝕刻法之該擴散窗的寬度必需保 持較大的尺寸（大於或等於1 0微米）而利用非等向乾式蝕刻 法之該P+擴散保護環105 的接面深度必需保持較深（大於 或等於2微米）。因而該蕭特基屏障二極體細胞元尺寸將變 大且對於一個指定的崩潰電壓而言，其雜散串聯電阻將增 力口0 因此，本發明的一個主要目的係提供一種自動對準蕭 特基屏障接觸結構具有一個最小化擴散保護環面積及一個

1232591 五、發明說明（3) 最大化細胞元面積。 本發明的另一個目的係提供一種自動對準蕭特基屏障 接觸結構可以藉由最少的罩幕光阻步驟來製造。 本發明的一個進一步目的係提供種自動對準蕭特基屏 障接觸結構具有較佳的金屬步階覆蓋及一個已知崩潰電壓 下的較小串聯電阻。 【發明内容】 本發明揭示一種自動對準蕭特基屏障接觸結構及其製 造方法。該自動對準蕭特基屏障接觸結構至少包含一種第 一導電型的一個半導體基板具有一個淡摻雜磊晶半導體層 形成於一個高摻雜半導體基板之上；一種第二導電型的一 個擴散保護環藉由一個第一側邊牆介電墊層所定義的一個 離子佈植窗來形成，以及一個蕭特基接觸金屬層至少形成 於一個第二側邊牆介電墊層所包圍之一個暴露的半導體表 面之上。上述之第一側邊牆介電塾層係於一個介電層形成 於一個成形場氧化物層及一個熱二氧化矽層置於該擴散保 護環的一部份表面之上或係一個複合介電層置於一個成形 場氧化物層及該擴散保護環的一部份表面之上所形成的一 個外緣側邊牆之上。上述之離子佈植窗係形成於該介電層 或該複合介電層與該第一側邊牆介電墊層所包圍的一個罩 幕介電層之上。上述之第二側邊牆介電墊層由氮化矽或氧

1232591 五、發明說明（4) 氮化矽所組成係形成於該成形場氧化物層的該内緣側邊牆 之上且置於該熱二氧化矽層之上或該第二側邊牆介電墊由 二氧化矽所組成係形成於該介電層或該複合介電層的一部 份表面之上。上述之擴散保護環至少包含一個中度摻雜擴 散保護環或一個高摻雜擴散保護環。上述之自動對準蕭特 基屏障接觸結構可以藉由二個罩幕光阻步驟來製造，而該 擴散保護環的寬度可以藉由該第一側邊牆介電墊層來控制 成很小。 【實施方式】 現請參見圖二A至圖二G，其中揭示製造本發明之一種 第一型自動對準蕭特基屏障接觸結構的製程步驟及其簡要 剖面圖。 圖二A顯示一個場氧化物層2 0 2係形成於一種第一導電 型的一個半導體基板201/200之上，其中上述之半導體基 板2 0 0 / 2 0 1至少包含一個淡摻雜磊晶半導體層201置於一個 高摻雜半導體基板2 0 0之上。該場氧化物層2 0 2係一個熱二 氧化石夕層藉由一個水蒸氣環境或一個溼氧環境來成長，一 個摻雜二氧化矽層藉由化學氣相堆積（C V D ) 法來堆積，及 一個CVD 二氧化石夕層形成於一個熱二氧化石夕層之上，其厚 度係介於6 0 0 0 埃和1 0 0 0 0埃之間。該淡摻雜磊晶矽層2 0 1 之内的摻雜質濃度係介於1 014/立方公分和1 017 /立方公分之

第10頁 1232591 五、發明說明（5) 間而磊晶層厚度係介於3微米和3 5微米之間，並依所指定 的崩潰電壓來決定。該高摻雜半導體基板2 0 0的摻雜質濃 度係介於1019/立方公分和5 X 102。/立方公分之間，而其厚 度係依照晶圓的尺寸大小來決定。該磊晶半導體基板2 0 1 / 2 0 0可以由其他半導體材料來取代，諸如砷化鎵（GaAs)或 碳化矽（SiC)， 而該場氧化物層2 0 2可以是CVD法所堆積之 一個二氧化矽層。 圖二B顯示進行一個第一罩幕光阻（PR1)步驟（未圖示） 來定義一個主動區間（A A )，而該主動區之内的該場氧化物 層2 0 2係利用溼式蝕刻法或非等向乾式蝕刻法加予去除；然 後，去除該第一罩幕光阻（PR1)。 ’ 圖二C顯示一個熱二氧化矽層2 〇 3 係形成於一個暴露 ，半導體基板201/200之上，然後一個介電層204係形成於 f成形場氧化物層2 〇 2 a及該熱二氧化矽層2 0 3之上；接著， 2 0 4個、第一側邊踏介電塾層（S P a C 6 Γ ) 2 〇 $ a係形成於該介電層 面的一個内緣側邊牆之上且置於該介電層2 〇 4的一部份表 厚。該熱二氧化矽層2〇3係藉由乾氧氧化來形成且^ 矽ί，介於1〇〇埃和5 0 0埃之間。該介電層2 0 4係一個氮;[匕 於1"〇〇埃利用低壓氣相堆積法（LPCVD)來堆積，其厚度係介 氧化石夕％和5 〇〇埃之間。該第一側邊牆介電墊層20 5 a係由二 先堆積用低壓化學氣相（LPCVD)法來堆積，係 之上再二：：：層：(未圖示)於所形成的結構表面 圖一 、之一乳化矽層205的一個厚度。 —，、、、不一個罩幕介電層2 0 6 a係填該第一侧邊牆介

第11頁 1232591 五、發明說明（6) 電墊層205a所包圍的一個空隙。該罩幕介電層206a係一個 光阻層2 0 6 (未圖示），係將一個光阻層2 0 6塗於該半導體基 板201/200之上再回餘該光阻層206至一個所預定的'個各 度。這裡值得注意的是，其他流體材料亦可用來取代該光 阻層 206a，諸如（polyimide)。 圖二E 顯示該第一侧邊踏介電墊層2 0 5 a係利用緩衝氫 氟酸來加以去除；接著，以自動對準的方式進行離子佈植 並將一種第二導電型的1摻雜質跨過該介電層204置於該熱 二氧化矽層203於該半導體基板201/200的一個表面部份來 形成一個離子佈植層形2 〇 7。

圖一 F顯示該罩幕介電層2 〇 6 a係被去除，然後進行一 個雜質驅入製成來形成一個擴散保護環2 〇 7 a。這裡值得注 意=是’該擴散保護環2〇7a可以是中度（m〇derately)摻雜 或南（hea vi ly)摻雜且其接面深度係介於〇· 3微米和3微米 之間。 少 圖二/顯示該介電層2 係利用熱磷酸來加以去除；然

後’一個第二側邊牆介電墊層2 〇8a係形成於該成型場氧化 物層20 2 a的一個内緣側邊牆之上且置於該熱二氧化矽層 2 0 的一部份表面之上；該第二側邊牆介電墊層2 〇 8 &所包圍 的該熱二氧化矽層係利用濕式蝕刻法來加以去除；一個蕭 特基接觸金屬層2 0 9 a係形成於該第二側邊牆介電墊層2 〇 8 a 圍的一個暴露半導體表面之上；接著，一個成形金屬 層210a係形成於該成形場氧化物層2〇2a、該第二側邊牆介

第12頁 1232591 五、發明說明（7) 電墊層208a及該蕭特基接觸金屬層209a之上，且藉由一個 第二罩幕光阻（PR 3 ) 步驟（未圖示）來形成。該第二側邊牆 介電墊層208a由氮化石夕或氧氮化石夕（oxynitride)所組成， 係先堆積一個氮化矽或氧氮化矽（未圖示）於一個所形成的 結構表面之上，再回蝕該堆積之氮化矽或氧氮化矽層2 0 8 的一個厚度。該蕭特基接觸金屬層209a至少包含一個金屬 矽化物層藉由一種習知自動對準矽化製程來形成。一個耐 高溫（refractroy)金屬層（未圖示）可以形成於所形成的結 構表面之上來取代該金屬矽化物層209a且與金屬層210來 同時成形。該成形金屬層2 1 0 a係一個銀（A g )、紹（A 1 )或金 (Au)置於一個障礙金屬（barrier metal)之上。 由圖二A至圖二G可以清楚的看到，本發明之第一型自 動對準蕭特基屏障接觸結構可以僅藉由二個罩幕光阻步驟 來製造，該擴散保護環2 0 7 a的寬度藉由該第一側邊牆介電 墊層2 0 5 a來定義係可以控制比一個所使用技術的最小線寬 還小。另外，該擴散保護環2 0 7 a具有一個淺接面及一個相 對低及斜坡雜質分佈可以消除接面曲率效應對崩潰電壓的 影響，而一個已知順向電流之下的順向電壓可以經由較小 的雜散串聯電阻來降低。 現請參見圖三A及圖三B，其中揭示製造本發明之一種 第二型自動對準蕭特基屏障接觸結構之接續圖二F的製程 步驟及其簡要剖面圖。 圖三A顯示一個第二側邊牆介電墊層2 0 8 a 係形成於該 介電層204之上且置於該介電層204 的一部份表面之上；該

1232591 五、發明說明（8) 介電層2 0 4置於該成形場氧化物層2 0 2 a 之上及位於該第二 側邊牆介電墊層2 0 8 a所包圍的一個地區係藉由非等向乾式 蝕刻法或熱磷酸加予去除；接著，該第二側邊牆介電墊層 2 0 8 a所包圍的該熱二氧化矽層2 〇 3 係利用緩衝氫氟酸或稀 釋氫氟酸來加予去除。該第二側邊牆介電塾層2 0 8 a係由二 氧化矽所組成且利用LPCVD法來堆積。 圖三B顯示一個蕭特基屏障接觸金屬層2 0 9 a係形成於 該第二側邊牆介電墊層208a所包圍的一個暴露半導體表面 之上；然後，一個成形金屬層2 1 0a 係形成於該成形場氧化 物層202a的一部份表面、該介電層2〇4a的一部份表面、該 第二側邊牆介電墊層2 0 8 a及該蕭特基屏障接觸金屬層2 0 9 a 之上。該蕭特基屏障接觸金屬層2〇9a及該成形金屬層21〇a 係於圖二G所討論的一樣。比較圖二g及圖三B， 該第二型 自動對準蕭特基屏障接觸結構係予該第一型自動對準蕭特 基屏障接觸結構相似，因此其特色及優點係予該第一型自 動對準蕭特基屏障接觸結構所描述的一樣。 這裡值得注意的是，圖二C所示之該熱二氧化矽層可 以利用一個襯（1 i ne r )二氧化矽層（未圖示）形成於該成形 場氧化物層2 0 2 a及由該成形場氧化物層2 0 2 a所包圍之該暴 露半導體基板201/200之上。因此，圖二G所示之該第二側 邊牆介電層2 0 8 a置於該熱二氧化矽層2 〇 3 a之上可以利用該 第二側邊牆介電墊層2 0 8a襯（1 i ned)有一個襯二氧化矽層； 圖二B所示之該介電層204a形成於該成型場氧化物層2〇2a 的一個内緣側邊牆之上且置於該熱二氧化矽層2 〇 3 a之上可

第14頁 1232591 五、發明說明（9) 以利用該介電層2 0 4 a襯有一個襯二氧化矽層來取代該襯氧 化矽層2 0 3。該襯二氧化矽層2 0 3 係由L P C V D或高溫氧化物 (Η T 0 )堆積法來形成。 基於此，本發明之該自動對準蕭特基屏障接觸結構的 特色及優點可以歸納如下： (a) 本發明之該自動對準蕭特基屏障接觸結構可以利 用兩個罩幕光阻步驟來製造。 (b ) 本發明之該自動對準蕭特基屏障接觸結構提供由 一個第一側邊牆介電墊層所定義的一個擴散保護環來縮小 由該擴散保護環所佔有之表面面積且因此提供最佳化的有 效表面面積來形成一個蕭特基屏障金屬接觸。 (c ) 本發明之該自動對準蕭特基屏障接觸結構提供一 個第二側邊牆介電墊層來改進金屬步階覆蓋。 (d) 本發明之該自動對準蕭特基屏障接觸結構提供一 個擴散保護環具有一個淺接面深度及一個相對低及斜坡摻 雜質分佈來消除接面曲率效應對崩潰電壓的影響且在一個 已知順向電流之下的順向電壓。 本發明雖特別以參考所附的例子或内涵來圖示及描述 ，但僅是代表陳述而非限制。再者，本發明不侷限於所列 之細節，對於熟知此種技術的人亦可瞭解，各種不同形狀 或細節的更動在不脫離本發明的真實精神和範缚下均可製 造，但亦屬本發明的範缚。

第15頁 1232591 圖式簡單說明 圖一顯示先前技術之一種蕭特基屏障接觸結構具有一 個擴散保護環的一個簡要剖面圖。 圖二A至圖二G揭示製造本發明之一種第一型自動對準 蕭特基屏障接觸結構的製程步驟及其簡要剖面圖。 圖三A及圖三B揭示製造本發明之一種第二型自動對準 蕭特基屏障接觸結構之接續圖二F 的製程步驟及其簡要剖 面圖。 代表圖號說明： 200 而 摻 雜 半 導 體 基 板 20 1 202 場 氧 化 物 層 2 0 2a 203 軌 二 氧 化 矽 層 2 0 3a 204 介 電 層 2 0 4a 2 0 5 a 第 一 側 邊 牆 介 電 塾 層 2 0 6a 207 離 子 佈 植 區 2 0 7a 208 第 二 側 邊 牆 介 電 塾 層 2 0 9a 2 10 金 屬 層 210a 層 體層 導層碎 半物化 晶化氧層層 蟲氧二電電 雜場熱介介 摻形形形幕 淡成成成罩

環 護 保 散 擴 P 層 屬 金 觸層 接屬 基金 特形 蕭成

第16頁

Claims (1)

1232591 六、申請專利範圍 1. 一種自動對準蕭特基屏障接觸結構，至少包含： 一種第一導電型的一個半導體基板，其中該半導體基 板至少包含一個淡摻雜磊晶半導體層形成於一個高摻雜半 導體基板之上； 一種第二導電型的一個擴散保護環透過由一個第一側 邊牆介電墊層所定義的一個離子佈植窗形成於該半導體基 板之一個所設計的表面部份之内，其中該第一側邊牆介電 墊層係形成於一個介電層置於一個成型場氧化物層及由該 成型場氧化物層所包圍之一個熱二氧化矽層置於該半導體 基板之上的一個内緣側邊牆之上； 一個蕭特基接觸金屬層至少形成於由一個第二側邊牆 介電墊層所包圍的該擴散保護環及該半導體基板之上擴； 以及 一個成形金屬層至少形成於該成形場氧化物層的一部 份表面、該第二側邊牆介電墊層及該蕭特基接觸金屬層之 上。 2 . 如申請專利範圍第1項所述之自動對準蕭特基屏障接觸 結構，其中上述之第一侧邊牆介電墊層由二氧化矽所組成 且利用低壓化學氣相堆積（LP CV D ) 法來製造而該介電層係 由氮化矽所組成且利用LPCVD法來堆積。 3. 如申請專利範圍第1項所述之自動對準蕭特基屏障接觸 結構，其中上述之第二側邊牆介電墊層由氮化矽或氧氮化

第17頁 1232591 六、申請專利範圍 矽所組成且利用LPCVD 法來製造係形成於該成型氧化物層 的一個内緣側邊牆之上且置於該熱二氧化石夕層的一部份表 面之上。 4. 如申請專利範圍第1項所述之自動對準蕭特基屏障接觸 結構，其中上述之第二側邊牆介電墊層由二氧化矽所組成 且利用L P C V D 法來製造係形成於該介電層置於該成型場氧 化物層之上且置於該熱二氧化矽層的一個部份表面之上。 5. 如申請專利範圍第1項所述之自動對準蕭特基屏障接觸 結構，其中一個罩幕介電層至少包含一個罩幕光阻成或一 個（ρ ο 1 y n i d e )成係形成於由該第一側邊牆介電墊層所包圍 的該介電層之上以作為一個蝕刻罩幕來選擇性地去除該第 一側邊牆介電墊層以形成該離子佈植窗。 6. 如申請專利範圍第1項所述之自動對準蕭特基屏障接觸 結構，其中上述之擴散保護環至少包含一個中度摻雜擴散 保護環或一個高摻雜擴散保護環具有一個斜坡雜質分佈。 7. —種自動對準蕭特基屏障接觸結構，至少包含： 一種第一導電型的一個半導體基板，其中該半導體基 板至少包含一個淡摻雜磊晶半導體層形成於一個高摻雜半 導體基板之上； 一種第二導電型的一個擴散保護環透過由一個第一測

第18頁 1232591 六、申請專利範圍 邊牆介電墊層所定義之一個離子佈植窗來形成於該半導體 基板的一個所設計的一個表面之内其中該第一側邊牆介電 層係形成於由一個複合介電層形成於一個成形場氧化物層 及由該成型場氧化物層所包圍的該半導體基板之上的一個 内緣側邊牆之上； 一個蕭特基接觸金屬層至少形成於由一個第二測邊牆 介電墊層所包圍的該擴散保護環及該半導體基板之上；以 及 一個成形金屬層形成於該成型場氧化物層的一部份表 面、該複合介電層的一部份表面、該第二側邊牆介電塾層 及該蕭特基接觸金屬層之上。 8. 如申請專利範圍第7項所述之自動對準蕭特基屏障接觸 結構，其中該複合介電層至少包含由LPCVD 法所堆積的一 個氮化矽層至於由L P C V D法或高溫氧化物（Η T 0 )堆積法所堆 積之一個襯二氧化矽層之上。 9. 如申請專利範圍第7項所述之自動對準蕭特基屏障接觸 結構，其中該第一側邊牆介電墊層由二氧化矽所組成且利 用LPC VD 法來堆積係在形成一個罩幕介電層置於該第一側 邊牆介電墊層所包圍之該複合介電層之上後來加以去除以 形成該離子佈植窗。 1 0 .如申請專利範圍第8項所述之自動對準蕭特基屏障接觸

第19頁 1232591 六、申請專利範圍 結構，其中上述之罩幕介電層至少包含一個光阻層或一個 (ρ ο 1 y i m i d e ) 層係在透過該離子佈植窗進行離子佈植之後 來加以去除。 1 1 .如申請專利範圍第7項所述之自動對準蕭特基屏障接觸 結構，其中上述之第二側邊牆介電墊層由二氧化矽所組成 且利用LPCVD 來製造係形成於該複合介電層的一個内緣側 邊牆之上且置於該複合介電層的一部份表面之上。 1 2.如申請專利範圍第7項所述之自動對準蕭特基屏障接觸 結構，其中該第二側邊牆介電墊層由氮化矽或氧氮化矽所 組成且利用LPCVD 法來堆積係形成於一個襯二氧化矽層形 成於該成型場氧化物層之上且置於該擴散保護環的一部份 表面之上的該襯二氧化矽層的一部份表面之上的一個内緣 側邊牆之上。 1 3 ·如申請專利範圍第7項所述之自動對準蕭特基屏障接觸 結構，其中上述之蕭特基接觸金屬層至少包含一個耐高溫 金屬層或一個金屬矽化物層藉由一種自動對準矽化製程來 形成。 1 4 ·如申請專利範圍第7項所述之自動對準蕭特基屏障接觸 結構，其中上述之成型場氧化物層至少包含一個熱二氧化 矽層藉由熱氧化該半導體基板於一個蒸氣或濕氧環境下來

第20頁 1232591 六、申請專利範圍 成長、一個摻雜二氧化矽層藉由化學氣相堆積（CVD) 法來 堆積或一個摻雜CVD 二氧化矽層置於一個熱二氧化矽層之 1 5 . —種自動對準蕭特基屏障接觸結構，至少包含： 一種第一導電型的一個半導體基板，其中該半導體基 板至少包含一個淡摻雜磊晶半導體層形成於一個高摻雜半 導體基板之上， 一種第二導電型的一個擴散保護環透過由一個第一側 邊牆介電墊層所定義的一個離子佈植窗來形成於該半導體 基板的一個所設計的表面部份之内，其中該第一側邊牆介 電塾層由二氧化石夕所組成係形成於一個二氧化石夕層或一個 複合介電層形成於一個成型場氧化物層及置於由該成形場 氧化物層所包圍之一個熱二氧化矽層或該半導體基板之上 的一個内緣側邊牆之上及一個罩幕介電層係形成於由該第 一側邊牆介電墊層所包圍之該氮化矽層該複合介電層之上 來形成藉由去除該第一側邊牆介電墊層以形成該離子佈植 窗； 一個蕭特基接觸金屬層至少形成於由一個第二側邊牆 介電墊層所包圍的一個暴露半導體表面之上，其中該第二 側邊牆介電墊層由氮化矽或氧氮化矽所組成係形成於該成 形場氧化物層的一個内緣側邊牆之上且置於該熱二氧化矽 層的一個側邊表面之上或由二氧化矽所組成係形成於該氮 化矽層或該複合介電層的一個内緣側邊牆之上且置於該氮

第21頁 1232591 六、申請專利範圍 化矽層或該複合介電層的一部份表面之上；以及 一個成形金屬層至少形成於該成形場氧化物層的一部 份表面、該第二側邊牆介電墊層及該蕭特基接觸金屬層之 上。 16. 如申請專利範圍第1 5項所述之自動對準蕭特基屏障接 觸結構，其中上述之罩幕介電層至少包含一個光阻層或一 個（polyimide) 層且透過藉由去除該第一側邊踏介電塾層 所形成的該離子佈植窗來進行離子佈植之後來加以去除而 該複合介電層至少包含一個氮化矽層至於一個襯二氧化矽 層之上。 17. 如申請專利範圍第1 5項所述之自動對準蕭特基屏障接 觸結構，其中該擴散保護環至少包含一個中度摻雜擴散保 護環或一個高摻雜擴散保護環具有一個斜坡摻雜質分佈。 18. 如申請專利範圍第1 5項所述之自動對準蕭特基屏障接 觸結構，其中該蕭特基接觸金屬層至少包含一個耐高溫金 屬層或一個金屬石夕化物層藉由一種自動對準石夕化製程來形 成。 19. 如申請專利範圍第1 5項所述之自動對準蕭特基屏障接 觸結構，其中該成型金屬層至少包含一個銀（Ag)、鋁（A1 ) 或金（Au)層形成於一個障礙金屬層之上且利用一個第二罩

第22頁 1232591 六、申請專利範圍 幕光阻步驟來成形。 20. 如申請專利範圍第1 5項所述之自動對準蕭特基屏障接 觸結構，其中該成型場養化物層至少包含一個熱二氧化矽 層藉由熱氧化該半導體基板於一個水蒸氣或濕氧環境來成 長、一個摻雜二氧化矽層藉由CVD法來堆積或一個摻雜CVD 二氧化石夕層置於一個熱二氧化石夕層之上且藉由一個第一罩 幕光阻步驟來成形。

第23頁