[go: up one dir, main page]

CN107204366A - 制造具有晶体管单元的半导体器件的方法以及半导体器件 - Google Patents

制造具有晶体管单元的半导体器件的方法以及半导体器件 Download PDF

Info

Publication number
CN107204366A
CN107204366A CN201710160474.6A CN201710160474A CN107204366A CN 107204366 A CN107204366 A CN 107204366A CN 201710160474 A CN201710160474 A CN 201710160474A CN 107204366 A CN107204366 A CN 107204366A
Authority
CN
China
Prior art keywords
stiffener
epitaxial layer
semiconductor
semiconductor devices
longitudinal direction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710160474.6A
Other languages
English (en)
Other versions
CN107204366B (zh
Inventor
J.鲍姆加特尔
O.布兰克
O.黑尔蒙的
R.K.约希
M.佩尔茨尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN107204366A publication Critical patent/CN107204366A/zh
Application granted granted Critical
Publication of CN107204366B publication Critical patent/CN107204366B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/126—Top-view geometrical layouts of the regions or the junctions
    • H10D62/127—Top-view geometrical layouts of the regions or the junctions of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B3/00—Devices comprising flexible or deformable elements, e.g. comprising elastic tongues or membranes
    • B81B3/0064—Constitution or structural means for improving or controlling the physical properties of a device
    • B81B3/0067—Mechanical properties
    • B81B3/0072—For controlling internal stress or strain in moving or flexible elements, e.g. stress compensating layers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0009—Structural features, others than packages, for protecting a device against environmental influences
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/008—MEMS characterised by an electronic circuit specially adapted for controlling or driving the same
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00222—Integrating an electronic processing unit with a micromechanical structure
    • B81C1/00246—Monolithic integration, i.e. micromechanical structure and electronic processing unit are integrated on the same substrate
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P15/00—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
    • G01P15/02—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
    • G01P15/08—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
    • G01P15/125—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values by capacitive pick-up
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H10D12/031—Manufacture or treatment of IGBTs
    • H10D12/032—Manufacture or treatment of IGBTs of vertical IGBTs
    • H10D12/038—Manufacture or treatment of IGBTs of vertical IGBTs having a recessed gate, e.g. trench-gate IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H10D12/441—Vertical IGBTs
    • H10D12/461—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions
    • H10D12/481—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions having gate structures on slanted surfaces, on vertical surfaces, or in grooves, e.g. trench gate IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
    • H10D30/0297—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs using recessing of the gate electrodes, e.g. to form trench gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/665—Vertical DMOS [VDMOS] FETs having edge termination structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/668—Vertical DMOS [VDMOS] FETs having trench gate electrodes, e.g. UMOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/113—Isolations within a component, i.e. internal isolations
    • H10D62/115—Dielectric isolations, e.g. air gaps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/141—Anode or cathode regions of thyristors; Collector or emitter regions of gated bipolar-mode devices, e.g. of IGBTs
    • H10D62/142—Anode regions of thyristors or collector regions of gated bipolar-mode devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H10D62/152—Source regions of DMOS transistors
    • H10D62/154—Dispositions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/393—Body regions of DMOS transistors or IGBTs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H10D64/112—Field plates comprising multiple field plate segments
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H10D64/117—Recessed field plates, e.g. trench field plates or buried field plates
    • H10P54/00—
    • H10P72/74—
    • H10W42/121—
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/01—Microstructural systems or auxiliary parts thereof comprising a micromechanical device connected to control or processing electronics, i.e. Smart-MEMS
    • B81B2207/015—Microstructural systems or auxiliary parts thereof comprising a micromechanical device connected to control or processing electronics, i.e. Smart-MEMS the micromechanical device and the control or processing electronics being integrated on the same substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/07—Integrating an electronic processing unit with a micromechanical structure
    • B81C2203/0707—Monolithic integration, i.e. the electronic processing unit is formed on or in the same substrate as the micromechanical structure
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01C—MEASURING DISTANCES, LEVELS OR BEARINGS; SURVEYING; NAVIGATION; GYROSCOPIC INSTRUMENTS; PHOTOGRAMMETRY OR VIDEOGRAMMETRY
    • G01C19/00—Gyroscopes; Turn-sensitive devices using vibrating masses; Turn-sensitive devices without moving masses; Measuring angular rate using gyroscopic effects
    • G01C19/56—Turn-sensitive devices using vibrating masses, e.g. vibratory angular rate sensors based on Coriolis forces
    • G01C19/5719—Turn-sensitive devices using vibrating masses, e.g. vibratory angular rate sensors based on Coriolis forces using planar vibrating masses driven in a translation vibration along an axis
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01C—MEASURING DISTANCES, LEVELS OR BEARINGS; SURVEYING; NAVIGATION; GYROSCOPIC INSTRUMENTS; PHOTOGRAMMETRY OR VIDEOGRAMMETRY
    • G01C19/00—Gyroscopes; Turn-sensitive devices using vibrating masses; Turn-sensitive devices without moving masses; Measuring angular rate using gyroscopic effects
    • G01C19/56—Turn-sensitive devices using vibrating masses, e.g. vibratory angular rate sensors based on Coriolis forces
    • G01C19/5783—Mountings or housings not specific to any of the devices covered by groups G01C19/5607 - G01C19/5719
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/211—Gated diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/256—Source or drain electrodes for field-effect devices for lateral devices wherein the source or drain electrodes are recessed in semiconductor bodies
    • H10P72/7416—

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Mechanical Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • General Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

公开了制造具有晶体管单元的半导体器件的方法以及半导体器件。第一加强条（361）形成在基底衬底（100a）的处理表面（101a）上。覆盖第一加强条（361）的第一外延层（100b）形成在第一处理表面（101a）上。第二加强条（362）形成在第一外延层（100b）上。覆盖第二加强条（362）的第二外延层（100c）形成在第一外延层（100b）的暴露部分上。晶体管单元（TC）的半导体部分形成在第二外延层（100c）中，或者微机电结构（MS）的部分由第二外延层（100c）形成。

Description

制造具有晶体管单元的半导体器件的方法以及半导体器件
背景技术
随着诸如功率半导体开关器件的半导体器件的尺寸缩小，不得不在处理环境中处置相对薄的半导体晶片。随着半导体晶片的厚度减小，包括氧化层且从正面延伸到半导体晶片中的沟槽结构以及晶片表面上的厚金属层使晶片弯曲并翘曲到相当大的程度。晶片翘曲和晶片卷边（bowing）增加了处理复杂度（例如，对于从半导体晶片获得分离的半导体管芯的晶片切分处理而言）。在制备期间，在正面处的辅助载体和/或应力释放特征可以减少晶片翘曲和晶片卷边。
想要的是提供减少晶片卷边和/或简化晶片切分的用于制造半导体器件的经济的方法。
发明内容
所述目的是利用独立权利要求的主题实现的。从属权利要求涉及进一步的实施例。
根据实施例，一种半导体器件包括：晶体管单元，其包括与半导体部分中的漂移结构形成第一pn结的体区域。半导体部分中的第一加强条的第一纵向轴与半导体部分的第一表面平行。第一加强条与第一表面之间的第二加强条的第二纵向轴与第一表面平行。
根据另一实施例，一种制造半导体器件的方法包括：在基底衬底（basesubstrate）的处理表面上形成第一加强条。在处理表面上形成第一外延层，其中，第一外延层覆盖第一加强条。在第一外延层上形成第二加强条。在第一外延层的暴露部分上形成第二外延层，其中，第二外延层覆盖第二加强条。在第二外延层中形成晶体管单元的半导体部分或者由第二外延层形成微机电结构的部分。
根据进一步的实施例，一种制造半导体器件的方法包括：在基底衬底的处理表面上形成切分条。外延层被形成在处理表面上并且覆盖切分条。在外延层中形成晶体管单元的半导体部分或者由外延层形成微机电结构的部分。在切分条的竖向突起中形成切分沟槽。切分沟槽将半导体管芯的半导体部分分离。辅助载体附接在半导体管芯的与基底衬底相对的正面处。将基底衬底去除。通过至少部分地去除切分条来使半导体管芯彼此分离。
根据进一步的实施例，一种半导体器件包括微机电结构。半导体部分中的第一加强条的第一纵向轴与半导体部分的第一表面平行。第一加强条与第一表面之间的第二加强条的第二纵向轴与第一表面平行。
在阅读以下的详细描述以及查看随附附图时，本领域技术人员将认识到附加的特征和优点。
附图说明
随附附图被包括以提供对本发明的进一步理解并且被合并在本说明书中并且构成本说明书的一部分。附图图解本发明的实施例并且连同描述一起用来解释本发明的原理。将容易领会本发明的其它实施例和预期的优点，因为通过参考以下的详细描述，它们变得更好理解。
图1A包括半导体衬底的一部分的两个正交的竖向横截面视图，所述两个正交的竖向横截面视图用于图解在第一加强层上形成掩模之后制造具有在两个不同平面中的掩埋加强条的半导体器件的方法。
图1B包括在由第一加强层形成第一加强条之后图1A的半导体衬底部分的两个正交的竖向横截面视图。
图1C包括在形成第一外延层之后图1B的半导体衬底部分的两个正交的竖向横截面视图。
图1D包括在第一外延层上形成第二加强条之后图1C的半导体衬底部分的两个正交的竖向横截面视图。
图1E包括在形成第二外延层之后图1D的半导体衬底部分的两个正交的竖向横截面视图。
图1F是在第二外延层中形成晶体管单元之后图1E的半导体衬底部分的竖向横截面视图。
图1G是通过对图1F的半导体衬底进行薄化和切分而获得的半导体器件的示意性竖向横截面视图。
图2A是根据实施例的具有在不同平面中的正交加强条的半导体器件的示意性竖向横截面视图。
图2B是图2A的半导体器件的沿着线B-B的示意性竖向横截面视图。
图2C是根据实施例的具有在不同平面中的正交加强条的微机电器件的示意性竖向横截面视图。
图2D是根据实施例的具有在不同平面中的平行加强条的微机电器件的示意性竖向横截面视图。
图3A是根据实施例的具有条形组合栅极/补偿结构的半导体器件的示意性竖向横截面视图。
图3B是图3A的半导体器件的沿着线B-B的示意性竖向横截面视图。
图4A是根据实施例的涉及将半导体器件的中央区域空出的加强条的半导体器件的示意性竖向横截面视图。
图4B是图4A的半导体器件的沿着线B-B的示意性竖向横截面视图。
图5A是半导体衬底的一部分的示意性竖向横截面视图，所述示意性竖向横截面视图用于图解在基底衬底上形成切分条之后、根据实施例的制造包括沿着掩埋的切分条进行切分的晶片的半导体器件的方法。
图5B是在形成在切分条上过生长的第一外延层之后图5A的半导体衬底部分的示意性竖向横截面视图。
图5C是在形成使切分条暴露的切分沟槽之后图5B的半导体衬底部分的示意性竖向横截面视图。
图5D是在将辅助载体附接在半导体衬底的正面处之后图5C的半导体衬底部分的示意性竖向横截面视图。
图5E是通过去除基底衬底而从图5D的半导体衬底部分获得的半导体管芯复合件的示意性竖向横截面视图。
图5F是在使切分条之间的第一外延层凹陷之后图5E的半导体管芯复合件的示意性竖向横截面视图。
图5G是在通过沉积金属并对所沉积的金属进行平面化以使切分条暴露来在半导体管芯的背部上形成背面金属化之后、图5F的半导体管芯复合件的示意性竖向横截面视图。
图5H是在去除切分条之后图5G的半导体管芯复合件的示意性竖向横截面视图。
图6A是半导体衬底的一部分的示意性竖向横截面视图，所述示意性竖向横截面视图用于图解在形成逐渐变细的切分条之后制造包括要进行切分的晶片的半导体器件的方法。
图6B是在形成在逐渐变细的切分条之上过生长的第一外延层之后图6A的半导体衬底部分的示意性竖向横截面视图。
图6C是在完成正面处理并且形成使切分条暴露的切分沟槽之后图6B的半导体衬底部分的示意性竖向横截面视图。
图6D是在将辅助载体附接在半导体衬底的正面处之后图6C的半导体衬底部分的示意性竖向横截面视图。
图6E是通过去除基底衬底而从图6D的半导体衬底部分获得的半导体管芯复合件的示意性竖向横截面视图。
图6F是在使第一外延层凹陷并形成背面金属化之后图6E的半导体管芯复合件的示意性竖向横截面视图。
图6G是在去除切分条之后图6F的半导体管芯复合件的示意性竖向横截面视图。
图7A是通过贯穿图5G的切分条365进行锯切或切割而获得的半导体器件的示意性竖向横截面视图。
图7B是通过贯穿图6F的切分条365进行锯切或切割而获得的半导体器件的示意性竖向横截面视图。
具体实施方式
在以下的详细描述中参照了随附附图，随附附图形成在此的一部分并且在随附附图中以图解的方式示出其中可以实践本发明的特定实施例。要理解的是，可以利用其它实施例，并且可以在不脱离本发明的范围情况下作出结构或逻辑上的改变。例如，针对一个实施例而图解或描述的特征可以使用在其它实施例上或者与其它实施例结合使用以产生又一进一步的实施例。意图的是本发明包括这样的修改和变化。使用特定语言来描述实施例，该特定语言不应当被解释为限制所附权利要求的范围。附图并非是按比例的并且仅仅用于说明性的目的。为了清楚，如果没有另外声明，则相同的元件已经由不同附图中的对应附图标记指明。
术语“具有”、“包含”、“包括”以及“包括有”等是开放的，并且这些术语指示所声明的结构、元件或特征的存在但是不排除附加的元件或特征。量词“一”、“一个”以及指示词“该”意图包括多个以及单个，除非上下文另外清楚地指示。
术语“电连接”描述电连接的元件之间的永久的低欧姆连接，例如所涉及的元件之间的直接接触或者经由金属和/或重掺杂半导体材料的低欧姆连接。术语“电耦合”包括被适配用于信号传输的一个或多个的（多个）居间元件可以在电耦合的元件（例如，可控制以暂时提供第一状态下的低欧姆连接和第二状态下的高欧姆电解耦的元件）之间。
各图通过紧挨掺杂类型“n”或“p”指示“-”或“+”来图解相对掺杂浓度。例如，“n-”意味着与“n”掺杂区域的掺杂浓度相比更低的掺杂浓度，而“n+”掺杂区域具有比“n”掺杂区域更高的掺杂浓度。具有相同的相对掺杂浓度的掺杂区域未必具有相同的绝对掺杂浓度。例如，两个不同的“n”掺杂区域可以具有相同或不同的绝对掺杂浓度。
图1A至图1G涉及用于制造具有在不同的层中的至少两组加强结构的半导体器件的处理，其中该两组加强结构的纵向轴相对于彼此平行或倾斜。半导体衬底500a包括基底衬底100a，其中，沿着处理表面101a，基底衬底100a包括半导体材料层。例如，基底衬底100a是硅、锗或硅锗晶体的半导体晶片。根据其它实施例，基底衬底100a可以包括电介质部分。例如，基底衬底100a是SOI（绝缘体上硅）晶片或SOG（玻璃上硅）晶片。
基底衬底100a的处理表面101a限定半导体衬底500a的正面。在背部上的支承表面102a平行于处理表面101a。平行于处理表面101a的方向是水平方向，并且垂直于处理表面101a的方向是竖向方向。
在处理表面101a上形成第一加强层361a。第一加强层361a可以是通过热氧化下方的基底衬底100a的半导体材料而形成的或者是通过沉积处理而形成的。可以在第一加强层361a上沉积抗蚀剂层并且通过平版印刷术对抗蚀剂层进行图案化以获得抗蚀剂掩模402。
图1A示出具有在第一加强层361a上的条形掩模区段的抗蚀剂掩模402，第一加强层361a形成在处理表面101a上。第一加强层361a的材料可以是导电的、半导体的或绝缘的。例如，第一加强层361a的材料可以是热生长的半导体氧化物（例如氧化硅）、沉积的半导体氧化物（例如，沉积的氧化硅）、半导体氮化物（例如，氮化硅）、半导体氮氧化物（例如，氮氧化硅）、碳化硅或碳（例如，DLC（类金刚石碳））。根据进一步的实施例，第一加强层361a的材料是例如钨W的金属或包含例如钨W的金属。
使用第一抗蚀剂掩模402作为蚀刻掩模，例如等离子体蚀刻的蚀刻处理去除第一加强层361a的暴露部分。
图1B示出形成在基底衬底100a的处理表面101a上的第一加强条361。第一加强条361的竖向延伸可以在从50 nm到50 μm的范围内，例如，通过示例的方式，20 μm或50μm。在相邻的第一加强条361之间的中心到中心距离可以在从100 nm到100μm的范围内。第一加强条361的宽度可以在从500 nm到10μm的范围内。第一加强条361可以延伸通过基底衬底100a的整个处理部分。根据实施例，第一加强条361具有在从100μm到几毫米或几厘米的范围内的长度，其中，若干个分离的第一加强条361的纵向轴相一致。
第一外延层100b是通过在处理表面101a的在第一加强条361之间的暴露部分上外延而形成的。在外延期间，半导体原子与基底衬底100a的半导体层的晶格配准生长。
第一外延层100b覆盖第一加强条361。例如，可以调整外延的参数以实现跨第一加强条361的充分的横向生长。根据另一实施例，可以使通过外延生长获得的外延层经受至少部分地流体化外延层的热处理，其中再结晶的外延层覆盖第一加强条361而不在第一加强条361的竖向突起中留出空隙。
例如，在外延第一外延层100b的至少一部分之后，可以在900°C以上（例如，在1050°C 与1150°C之间）的温度下在至少五分钟或更长的时间内使半导体衬底500a在包含氢的环境中经受热处理。由于硅原子在包含氢的气氛中的高的表面移动性，外延层变为半流体的并且半流体的硅的缓慢移动的流动横向地覆盖第一加强条361。可以例如通过CMP（化学机械抛光）对第一外延层100b的辅助表面101b进行抛光和平面化。
图1C示出具有平坦的辅助表面101b的第一外延层100b。第一外延层100b覆盖第一加强条361。第一外延层100b的竖向延伸或厚度可以在从1μm到200μm的范围内。
第二加强条362以与第一加强条361相同或者类似的方式形成在辅助表面101b上。
图1D示出辅助表面101b上的第二加强条362。第二加强条362的第二纵向轴372相对于第一加强条361的第一纵向轴371平行地或者倾斜地行进。根据所图解的实施例，第二加强条362的第二纵向轴372与第一加强条361的第一纵向轴371正交。第一加强条361和第二加强条362这两者相对于支承表面102a和辅助表面101b平行地行进。第二加强条362的材料构成、尺寸和间距可以与对于第一加强条361而言的相同，或者可以与第一加强条361的材料构成、尺寸和间距不同。第一加强条361和第二加强条362被沿着半导体衬底500a的竖向轴彼此分离。
可以使形成外延层以及形成加强条重复例如一次或两次，以使得相继地形成具有加强条的三个或更多个平面。
在第一外延层100b的辅助表面101b的暴露部分上形成第二外延层100c，其中，可以调整外延处理的处理参数以使得第二外延层100c在第二加强条362上充分地过生长。替换地，如上面描述的那样，在沉积第二外延层100c的至少一部分之后，可以使第二外延层100c至少部分地流体化和再结晶。
图1E示出半导体衬底500a，半导体衬底500a包括基底衬底100a、主要在第一加强条361与第二加强条362之间的第一外延层100b以及具有平坦的主表面101c的第二外延层100c。
正面处理可以从在正面处的第二外延层100c的由第二外延层100c的主表面101c限定的区段形成例如微机电结构的部分。根据所图解的实施例，正面处理包括在正面形成晶体管单元，其中，形成晶体管单元TC可以包括形成从第二外延层100c的主表面101c延伸的沟槽结构300。沟槽结构300可以包括导电结构，诸如栅极电极155和用于场补偿的场电极165，其中，例如氧化硅的电介质材料将导电结构与第二外延层100c的材料分离。形成晶体管单元TC还可以包括将层间电介质（interlayer dielectric）210沉积在主表面101c上并且在层间电介质210上形成包括第一负载电极310的厚的正面金属化。
图1F示出具有形成在正面的晶体管单元TC的半导体衬底500a。晶体管单元TC彼此并联电连接。从主表面101c延伸到第二外延层100c中的沟槽结构300包括栅极电极155、将栅极电极155与第二外延层100c分离的栅极电介质151、场电极165、将场电极165与第二外延层100c分离的场电介质161、以及将栅极电极155和场电极165彼此分离的分离电介质171。在第二外延层100c的相邻的沟槽结构300之间的台面区段（mesa section）170中，晶体管单元TC的体区域120与第二外延层100c中的前体漂移结构130a形成第一pn结pn1并且与形成在主表面101c与主体区域120之间的源极区110形成第二pn结pn2。
层间电介质210覆盖主表面101c。延伸通过层间电介质210的第一接触结构315将第一负载电极310与在第二外延层100c的台面区段170中的源极区域110和体区域120电连接。
根据其它实施例，沟槽结构300包括仅一个导电结构，例如，栅极电极或场电极。沟槽结构300可以是针形状的，其中两个横向尺寸均在相同的量级内（例如，近似相等），或者可以是条形状的，其中纵向水平延伸超过横向水平延伸至少十倍。
半导体衬底500a被从支承表面102a的一侧薄化。薄化可以包括完全地或至少部分地去除基底衬底100a的研磨处理，其中，所得到的在背部上的半导体衬底500a的后侧表面是平坦的并且平行于主表面101c。在薄化之后，可以在半导体衬底500a的背部上的后侧表面上有效地执行进一步的注入、图案化和/或沉积处理，以完成漂移结构130。例如，可以注入掺杂剂以沿着后侧表面形成场阻止层和/或重掺杂接触部分。可以沉积金属以形成包括第二负载电极320的背面金属化。
可以对半导体衬底500a进行切分，例如沿着切痕线锯切或蚀刻通过以从半导体衬底500a获得多个相同的半导体器件500。
图1G示出通过对图1F的半导体衬底500a进行切分而获得的半导体器件500。
半导体器件500包括从图1F的半导体衬底500a的基底衬底100a、第一外延层100b和第二外延层100c的各部分形成的半导体部分100，其中，半导体部分100的正面的第一表面101对应于图1F的半导体衬底500a的主表面101c，并且在背部上，薄化产生了半导体部分100的第二表面102。
包括图1F的基底衬底100a的剩余部分的半导体部分100的中间区段100z可以将第一加强条361与具有在半导体器件500的背部的第二负载电极320的第二金属化分离。中间区段100z的竖向延伸可以在从0 μm到100 μm的范围内，例如，在从500 nm到5 μm的范围内。
漂移结构130包括从图1F的第一外延层100b和第二外延层100c的部分形成的漂移区131，并且进一步包括重掺杂接触部分139。重掺杂接触部分139在半导体器件500是IGFET（绝缘栅场效应晶体管）的情况下具有与漂移区131相同的导电类型，或者在半导体器件500是反向阻断IGBT（绝缘栅双极晶体管）的情况下具有互补的导电类型。对于反向导通IGBT而言，接触部分139可以包括两种导电类型区。漂移结构130的分离区段130z可以将第二加强条362与第一加强条361分离。
图2A至图2B涉及可以从参照图1A至图1F描述的处理获得的半导体器件500。
半导体器件500可以包括多个相同的晶体管单元TC，并且可以是或者可以包括IGFET（例如MOSFET（金属氧化物半导体FET）），IGFET在通常意义上包括具有金属栅极的FET以及具有半导体栅极的FET。根据另一实施例，半导体器件500可以是IGBT或MCD（MOS受控二极管）。
半导体部分100为单晶半导体材料，诸如硅（Si）、锗（Ge）、硅锗晶体（SiGe）或AIIIBV半导体。
半导体部分100具有第一表面101和与第一表面101平行的第二表面102。第一表面101与第二表面102之间的距离与针对半导体器件500所指定的电压阻断能力有关，可以是至少15 µm，并且范围可以达到几百微米。相对于第一表面101和第二表面102倾斜的横向外表面103连接第一表面101和第二表面102。
半导体部分100包括漂移结构130，漂移结构130包括第一导电类型的漂移区131以及在漂移区131与第二表面102之间的接触部分139。在漂移区131中，掺杂剂浓度可以至少在其竖向延伸的部分中随着至第一表面101的距离增加而逐渐地或逐步地增加或减小。根据其它实施例，漂移区131中的掺杂剂浓度可以近似地是均匀的。对于基于硅的半导体部分100而言，漂移区131中的平均掺杂剂浓度可以在1E15 cm-3 与1E17 cm-3之间，例如，在从5E15 cm-3到5E16 cm-3的范围内。
沿着第二表面102的接触部分139中的掺杂剂浓度足够高以形成与直接邻接于第二表面102的金属的欧姆接触。在半导体部分100基于硅的情况下，在n导电接触部分139中，沿着第二表面102的掺杂剂浓度可以是至少1E18 cm-3，例如，至少5E19 cm-3。在p导电接触部分139中，掺杂剂浓度可以是至少1E16 cm-3，例如至少5E17 cm-3。对于IGFET而言，接触部分139具有与漂移区131相同的导电性。对于IGBT而言，接触部分139可以具有互补的第二导电类型，或者可以包括两种导电类型区。
漂移结构130可以包括进一步的掺杂区域，例如漂移区131与接触部分139之间的场阻止层或缓冲区，势垒区以及相反掺杂的区域。
多个沟槽结构300从第一表面101延伸到半导体部分100中。沟槽结构300可以形成规则的条图案，该规则的条图案包括规则地布置的条形沟槽结构300。
根据另一实施例，沟槽结构300可以被彼此连接并且形成栅格图案。根据进一步的实施例，沟槽结构300是针形状的，其中两个水平横向尺寸在相同的量级内或近似相等。沟槽结构300可以被利用电介质材料完全填充或者可以包括彼此分离的一个、两个或更多个导电结构。例如，沟槽结构300可以包括栅极电极和场电极中的至少一个。
第一加强条361被形成在距第一表面101第一距离d1处，并且第二加强条362被形成在距第一表面101第二距离d2 处，其中d2小于d1。第一加强条361的第一纵向轴371平行于第一表面101，并且相对于第二加强条362的第二纵向轴372倾斜（例如，正交于第二加强条362的第二纵向轴372）。
第一加强条361可以直接邻接于第二表面102，或者可以形成在距第二表面102一定距离处。例如，第一加强条361可以形成在接触部分139与漂移区131之间。根据其它实施例，第一加强条361可以形成在距接触部分139一定距离处。
漂移结构130的分离区段130z将第二加强条362与第一加强条361分离。分离区段130z的竖向延伸d3可以在从0 到50 μm的范围内。漂移结构130的进一步的部分将第二加强条362与沟槽结构300分离。
第一加强条361和第二加强条362可以来自不同的材料或者可以来自相同的（多种）材料。例如，第一加强条361和第二加强条362可以来自如下各项或者如下各项的任何组合：半导体氧化物（例如，氧化硅）、半导体氮化物（例如，氮化硅）、半导体氮氧化物（例如，氮氧化硅）、碳化硅、碳（例如DLC）。根据进一步的实施例，第一加强条361或第二加强条362或者这两者的材料是相对于硅呈惰性的稳定金属（例如，钨W）或者包含该稳定金属。
第一加强条361和第二加强条362的竖向延伸可以在50 nm与5 μm之间，其中，第一加强条361和第二加强条362可以具有相同的竖向延伸或者可以具有不同的竖向延伸。
第一加强条361和第二加强条362的横向水平延伸可以在从500 nm到20 μm的范围内，例如，从1 μm到10 μm，其中，第一加强条361和第二加强条362可以具有相同的水平横向尺寸或者不同的水平横向尺寸。
相邻的第一加强条361之间以及相邻的第二加强条362之间的中心到中心距离可以在从50 nm到500 μm的范围内，其中，第一加强条361和第二加强条362可以具有相同的或不同的中心到中心距离。第一加强条361的间隔以及第二加强条362的间隔可以是跨半导体器件500而均一的。根据另一实施例，相邻的第一加强条361之间和/或相邻的第二加强条362之间的距离可以随着至横向外表面103的距离增加而增加。
第一加强条361和第二加强条362的纵向水平尺寸可以是水平横向尺寸的至少十倍。第一加强条361和第二加强条362可以从半导体部分100的一侧延伸到相对侧或者可以被沿着纵向轴分割。
第一加强条361和第二加强条362可以跨半导体器件500的整个水平横截面形成规则的图案，或者可以空出半导体器件500的区域，例如，沟槽结构300的竖向突起中的中央区域。
与在接近横向外表面103的外围部分中相比，第一加强条361之间和/或第二加强条362之间的在半导体器件500的中央部分中的距离可以更大。
图2C和图2D涉及如下的微机电器件502：该微机电器件502可以从半导体衬底500a以及参照图1A至图1F描述的处理获得。
在图2C中，微机电器件502可以是微机电系统（例如，以示例的方式，加速度计、陀螺仪、麦克风、微流控系统、压力传感器、化学传感器或生物传感器）或者可以是微机电系统的一部分。在所图解的实施例中，微机电器件502包括具有加速度计390的微机械部件的微机电结构MS。来自于图1A至图1F的第二外延层100c的或来自于形成在第二外延层100c上的层的可形变的梁392把形成在腔室393中的块体（mass）391连接至半导体部分100的框架部分。电传感器（例如，电容传感器）可以确定块体391相对于腔室393的中心的位置。
图2D涉及微机电器件502，除了具有例如加速度计390的微机械部件的微机电结构MS外，微机电器件502还包括电子电路380，其中，电子电路380的半导体部分可以形成在半导体部分100中。电子电路380可以处理并输出从微机电结构MS的电传感器获得的信号。在所图解的实施例中，第一加强条361和第二加强条362的第一纵向轴和第二纵向轴彼此平行。
图3A和图3B涉及具有形成在正面的晶体管单元TC的半导体器件500，其中，沟槽结构300包括栅极电极155、将栅极电极155与半导体部分100的半导体材料分离的栅极电介质151、场电极165、将场电极165与半导体部分100分离的场电介质161以及将栅极电极155与场电极165分离的分离电介质171。
半导体部分100的在相邻的沟槽结构300之间的台面区段170可以包括晶体管单元TC的体区域120，其中，每个体区域120 与漂移结构130（例如漂移区131）形成第一pn结pn1，并且与台面区段170中的源极区域110形成第二pn结pn2。半导体部分100进一步包括如参照图2A和图2B描述的第一加强条361和第二加强条362。
层间电介质210形成在第一表面101上。层间电介质210可以包括来自如下的一个或多个电介质层：热氧化硅、沉积的氧化硅、硅酸盐玻璃（诸如BSG（硼硅酸盐玻璃）、PSG（磷硅酸盐玻璃）、BPSG（硼磷硅酸盐玻璃）、FSG（氟硅酸盐玻璃））以及旋涂玻璃。正面金属化包括第一负载电极310。延伸通过层间电介质210的第一接触结构315将第一负载电极310与台面区段170中的源极区域110和体区域120电连接。第二接触结构316可以将第一负载电极310与场电极165电连接。正面金属化可以进一步包括栅极导体330，其中，延伸通过层间电介质210的栅极接触335将栅极导体330与栅极电极155电连接。
在第二表面102上的背面金属化直接邻接接触部分139，并且包括第二负载电极320。在半导体器件500的导通状态下，负载电流在竖向方向上流动通过第一负载电极310与第二负载电极320之间的半导体部分100。
第一加强条361可以彼此均匀地间隔开，并且第二加强条362可以彼此均匀地间隔开。
在图4A和图4B的半导体器件500中，第一加强条361和第二加强条362这两者仅沿着横向外表面103形成在外围部分690中。由外围部分690围绕的中央部分610不含第一加强条361和第二加强条362这两者。根据其它实施例，中央部分610可以不含第一加强条361和第二加强条362中的仅一个。中央部分610可以与晶体管单元区域相一致，在该晶体管单元区域中，晶体管单元TC被形成为使得加强条361、362不会不利地影响半导体器件500的导通状态阻抗。根据其它实施例，中央部分610仅与晶体管单元区域的中央区段相一致。
图5A至图5H涉及用于通过如下来制造半导体器件的处理：使用用于分离形成在同一半导体衬底500a中的半导体管芯的掩埋切分条。
如上面参照针对第一加强条361和第二加强条362的图1A至图1G描述的那样，通过光刻法在基底衬底100a的半导体部分的处理表面101a上形成切分条365。
用于从连续的切分层形成切分条365的处理可以是高各向异性的，以使得相对于处理表面101a倾斜的侧壁是近似竖向的。
图5A中示出的切分条365可以被彼此连接以在处理表面101a上形成完全规则的栅格。栅格可以是连续的。根据其它实施例，栅格可以包括多个被窄地间隔开的线部分。切分条365的水平宽度可以在从0.5µm到20µm的范围内，例如，在从1 µm到10µm的范围内。竖向延伸可以在从50 nm到1µm的范围内。相邻的切分条365之间的距离对应于完成的半导体器件的边沿长度。切分条365的材料可以是氧化硅、氮化硅、氮氧化硅、碳化硅、碳、相对于硅呈惰性的稳定金属（例如，钨）或者它们的任何组合。
外延层100b是通过在处理表面101a的暴露的表面部分上外延而生长的。可以选择外延处理的处理参数以使得第一外延层100b在切分条365上完整地过生长。根据进一步的实施例，在含氢环境下的退火可以部分地使所生长的外延层流体化，以使得在再结晶之后，第一外延层100b填充可能形成在切分条365的竖向突起中的任何空隙。根据另一实施例，外延可以在切分条365的竖向突起中留出封闭空隙。
图5B中示出的外延层100b可以具有与基底衬底100a的半导体部分中的掺杂剂浓度不同的近似均匀的掺杂剂浓度。根据其它实施例，第一外延层100b中的竖向掺杂剂分布可以作为至处理表面101a的距离的函数而变化。
具有晶体管单元TC的半导体管芯501可以形成在外延层100b的由切分条365框定的部分中。半导体管芯501可以是具有在半导体器件的正面和后侧之间的竖向负载电流流动的功率半导体器件的管芯。形成正面金属化，正面金属化包括在半导体管芯501的暴露的正面处的第一负载电极310，其中，相邻的半导体管芯501的金属化被通过图案化处理而彼此分离。通过使用在正面处的图案化的金属化或者通过进一步的图案化处理，切分沟槽370可以被蚀刻到第一外延层100b的在切分条365的竖向突起中的部分中。
图5C示出具有基底衬底100a的半导体衬底500a以及具有由图5B的外延层100b形成的半导体部分100的半导体管芯501。半导体管芯501可以包括微机电结构和/或晶体管单元TC的部分，其中体区域120与形成在外延层100b中的体区域120外部的漂移结构130形成第一pn结pn1，并且与形成在体区域120和半导体部分100的正面处的第一表面101之间的源极区域形成第二pn结。沟槽结构300从第一表面101延伸到半导体部分100中。第一接触结构315可以将第一负载电极310与源极区域以及与晶体管单元TC的体区域120电连接。
切分沟槽370在相邻的半导体管芯501的金属化之间通过层间电介质210延伸到图5B的第一外延层100b中，并且暴露切分条365的部分。切分沟槽370可以至少部分地内衬有保护衬部（例如，氧化硅衬部）和/或可以填充有牺牲材料375（例如，氧化硅）或诸如粘性树脂的树脂，以在去除切分条365之后将半导体管芯501保持在其位置处。
辅助载体400被附接至包括第一负载电极310的正面金属化。
通过示例的方式，图5D中的辅助载体400可以是硅盘或玻璃盘。辅助载体400在以下的处理中使半导体衬底500a稳定：该处理可以例如通过研磨或者通过将蚀刻处理与研磨和/或抛光处理组合的处理来完全去除基底衬底100a。CMP（化学—机械抛光）可以至少去除基底衬底100a的最后部分，其中，处理可以检测切分条365的暴露并且可以使用对切分条365的检测作为抛光停止信号。
图5E示出包括辅助载体400和多个相同的半导体管芯501的半导体管芯复合件500b，所述多个相同的半导体管芯501附接至辅助载体400并且被切分沟槽中的牺牲材料375和切分条365彼此分离。图5D的基底衬底100a的去除使在半导体管芯501的背部上的第二处理表面102c暴露。
包括第二负载电极320的背面金属化形成在半导体管芯501的与包括第一负载电极310的正面金属化相对的背部上。
例如，使半导体管芯501的半导体部分100选择性地从背部凹陷，其中，凹陷的竖向延伸小于切分条365的竖向延伸。可以通过半导体管芯501的凹陷的第二表面102注入掺杂剂。例如，可以通过第二表面102注入重掺杂的接触部分139，重掺杂的接触部分139具有足够高的掺杂剂浓度以确保与金属的欧姆接触。此外，可以通过第二表面102注入用于更低掺杂的场阻止层的掺杂剂。
图5F示出凹陷的半导体部分100和沿着半导体管芯500的表面102形成的重掺杂的接触部分139。切分条365从第二表面102突起，以使得切分条365的侧壁被部分地暴露。
沉积含金属的层或者包括一个或多个含金属的层（例如，金属合金）的层堆叠。可以例如通过抛光步骤去除所沉积的含金属的层或形成在切分条365的暴露表面上的层堆叠的部分。
图5G示出包括在由切分条365形成的栅格的网格中的第二负载电极320的背面金属化。
半导体管芯501被彼此分离。例如，选择性蚀刻（例如，在切分条365为氧化硅的情况下的氧化蚀刻）可以去除切分条365，并且如果可应用，则可以去除切分沟槽370中的牺牲材料375。
图5H示出具有分离的半导体器件500的半导体管芯复合件500b，分离的半导体器件500是从图5G的半导体管芯501获得的并且被附接至辅助载体400。可以从辅助载体400拾取半导体器件500并将半导体器件500转送至进一步的处理，该进一步的处理可以包括例如布线接合和芯片封装。
根据另一实施例，锯穿切分条365，以使得连续的氧化物环沿着第二表面102围绕半导体器件500。
图6A至图6G涉及使用逐渐变细的切分条365的处理。用于从所生长或沉积的切分层形成切分条365的处理包括高各向同性要素。
如图6A中图解那样，从具有各向同性要素的蚀刻得到的切分条365的侧壁相对于基底衬底100a的处理表面101a倾斜。切分条365随着至处理表面101a的距离增加而逐渐变细。相对于处理表面101a的倾斜角度α可以在从30°到70°的范围内，例如，从大约45°到大约60°。
外延层100b在切分条365上过生长，如图6B中所示。
微机电结构的部分可以被形成在从所生长的外延层100b的部分形成的半导体管芯501中。根据所图解的实施例，晶体管单元TC和包括在半导体管芯501的正面处的第一负载电极310的正面金属化被形成在所生长的外延层100b上。通过单独使用图案化的正面金属化，通过与进一步的图案化处理组合地使用图案化的金属化或者通过独立的附加图案化处理，形成如下的切分沟槽370：该切分沟槽370把从图6B的外延层100b形成的半导体管芯501的半导体部分100分离。
图6C示出使逐渐变细的切分条365暴露的切分沟槽370。切分沟槽370可以保持为未被填充或者可以填充有牺牲材料和/或至少部分地内衬有保护衬部。
辅助载体400被附接在半导体管芯501的正面处，如图6D中所示，并且例如通过研磨来去除基底衬底100a。
图6E示出具有暴露的逐渐变细的切分条365的半导体管芯复合件500b。
具有各向同性要素的蚀刻处理选择性地使切分条365之间的半导体部分100凹陷，并且部分地底切逐渐变细的切分条365。将一个或多个含金属的层沉积到后侧上。所沉积的（多个）含金属的层的厚度小于半导体部分100的凹陷的竖向延伸。
如图6F中所示，沉积处理在半导体管芯501的第二表面102上形成包括第二负载电极320的背面金属化。所沉积的含金属的层的额外部分321覆盖切分条365的暴露的表面。逐渐变细的切分条365对于沉积处理遮蔽了半导体部分100的边沿区段，以使得第二表面102的沿着横向外表面的边沿部分保持为被暴露。
在暴露的半导体部分100上有效的进一步的各向同性处理可以去掉切分条365。
图6G示出在去除切分条365之后具有分离的半导体器件500的半导体芯片复合件500b。
根据另一实施例，锯穿切分条365以使得连续的氧化物环沿着第二表面102围绕半导体器件500。
图7A的半导体器件500包括从图5G的切分条365的剩余部分形成的氧化物环230，其中，图5G的半导体管芯501是通过穿过切分条365的锯切或切穿切分条365激光切割处理来分离的。内衬图5G的切分沟槽370的保护衬部235可以覆盖半导体部分100的暴露的横向外表面103。
图7B的半导体器件500可以通过使用逐渐变细的切分条的类似的处理来获得。横向外表面103可以被固有的半导体氧化物覆盖或者由被沉积以内衬图6F的切分沟槽370的保护衬部覆盖。
在所有实施例中，可以使用切分条365、第一加强条361和/或第二加强条362来把在同一半导体器件500中的有源区域彼此分离，例如把低电压区域与高电压区域分离或者把传感器区域与传递负载电流的区域分离。
虽然已经在此图解并描述了特定实施例，但是本领域的普通技术人员将领会的是，在不脱离本发明的范围的情况下，各种各样的替换和/或等同实现可以替代所示出并描述的特定实施例。本申请意图覆盖在此讨论的特定实施例的任何适配或变化。因此，意图的是本发明仅由权利要求及其等同物限制。

Claims (24)

1.一种半导体器件，包括：
晶体管单元（TC），其包括与半导体部分（100）中的漂移结构（130）形成第一pn结（pn1）的体区域（120）；
所述半导体部分（100）中的第一加强条（361），其中，所述第一加强条（361）的第一纵向轴（371）与所述半导体部分（100）的第一表面（101）平行；以及
所述第一加强条（361）与所述第一表面（101）之间的第二加强条（362），其中，所述第二加强条（362）的第二纵向轴（372）与所述第一表面（101）平行。
2.根据权利要求1所述的半导体器件，其中，
所述第二纵向轴（372）相对于所述第一纵向轴（371）倾斜。
3.根据权利要求1和2中任一项所述的半导体器件，其中，
所述晶体管单元（TC）的所述体区域（120）与形成在所述第一表面（101）和所述体区域（120）之间的源极区域（110）形成第二pn结（pn2）。
4.根据权利要求1至3中任一项所述的半导体器件，其中，
所述第二纵向轴（372）与所述第一纵向轴（371）正交。
5.根据权利要求1至4中任一项所述的半导体器件，其中，
所述漂移结构（130）的分离区段（130z）将所述第一加强条（361）与所述第二加强条（362）分离。
6.根据权利要求1至5中任一项所述的半导体器件，其中，
所述半导体部分（100）的中间区段（100z）将所述第一加强条（361）与所述半导体部分（100）的与所述第一表面（101）相对的第二表面（102）分离。
7.根据权利要求1至6中任一项所述的半导体器件，其中，
所述第一加强条（361）和所述第二加强条（362）包括如下中的至少一个：氧化硅、氮化硅、碳化硅、类金刚石碳和对硅呈惰性的金属。
8.根据权利要求1至7中任一项所述的半导体器件，其中，
所述第一加强条（361）和所述第二加强条（362）的宽度在从50 µm至500 µm的范围内。
9.根据权利要求1至8中任一项所述的半导体器件，其中，
所述第一加强条（361）和所述第二加强条（362）延伸通过所述半导体部分（100）的中央部分（610）。
10.根据权利要求1至8中任一项所述的半导体器件，其中，
所述第一加强条（361）和所述第二加强条（362）空出所述半导体部分（100）的中央部分（610）。
11.根据权利要求1至10中任一项所述的半导体器件，其中，
至少所述第一加强条（361）或所述第二加强条（362）具有均匀的中心到中心距离。
12.一种制造半导体器件的方法，所述方法包括：
在基底衬底（100a）的处理表面（101a）上形成第一加强条（361）；
在第一处理表面（101a）上形成第一外延层（100b），所述第一外延层（100b）覆盖所述第一加强条（361）；
在所述第一外延层（100b）上形成第二加强条（362）；
在所述第一外延层（100b）的暴露部分上形成第二外延层（100c），所述第二外延层（100c）覆盖所述第二加强条（362）；以及
在所述第二外延层（100c）中形成晶体管单元（TC）的半导体部分或由所述第二外延层（100c）形成微机电结构（MS）的部分。
13.根据权利要求12所述的方法，进一步包括：
从与所述第一外延层（100b）相对的一侧去除所述基底衬底（100a）的至少一部分。
14.根据权利要求12或13中任一项所述的方法，其中，
所述第一加强条（361）和所述第二加强条（362）包括如下中的至少一个：氧化硅、氮化硅、类金刚石碳、碳化硅和对硅呈惰性的金属。
15.根据权利要求12至14中任一项所述的方法，其中，
所述第二加强条（362）的第二纵向轴（372）相对于所述第一加强条（361）的第一纵向轴（371）倾斜。
16.根据权利要求12至14中任一项所述的方法，其中，
形成所述晶体管单元（TC）的半导体部分包括：形成体区域（120），所述体区域（120）与所述第二外延层（100c）中的漂移结构（130）形成第一pn结（pn1），并且与所述第二外延层（100c）中的形成在主表面（101c）与所述体区域（120）之间的源极区域（110）形成第二pn结（pn2）。
17.一种制造半导体器件的方法，所述方法包括：
在基底衬底（100a）的处理表面（101a）上形成切分条（365）；
在所述处理表面（101a）上形成外延层（100b），所述外延层（100b）覆盖所述切分条（365）；
在所述外延层（100b）中形成晶体管单元的半导体部分或由所外延层（100b）形成微机电结构（MS）的部分；
在所述切分条（365）的竖向突起中形成切分沟槽（370）并分离半导体管芯（501）的半导体部分（100）；
在与所述基底衬底（100a）相对的正面处附接辅助载体（400）；
去除所述基底衬底（100a）；以及
通过至少部分地去除所述切分条（365）来分离所述半导体管芯（501）。
18.根据权利要求17所述的方法，进一步包括：
在附接所述辅助载体（400）之前利用牺牲材料（375）填充所述切分沟槽（370）。
19.根据权利要求17和18中任一项所述的方法，其中，
所述切分条（365）随着至所述处理表面（101a）的距离增加而逐渐变细。
20. 根据权利要求17至19中任一项所述的方法，进一步包括：
使通过去除所述基底衬底（100a）而暴露的所述外延层（100b）的表面选择性地对于所述切分条（365）凹陷；以及
在去除所述基底衬底（100a）之后，在所述外延层（100b）的暴露表面上形成背面金属化。
21.根据权利要求20所述的方法，其中，
所述切分条（365）的逐渐变细的突起部分遮蔽所述外延层（100b）的凹陷表面的边沿部分。
22.根据权利要求21所述的方法，进一步包括：
在形成所述背面金属化之后，各向同性地蚀刻凹陷的外延层（100b）的暴露的边沿部分，其中，所述切分条（365）被去掉。
23.一种微机电器件，包括：
形成在半导体部分（100）中的微机电结构（MS）；
所述半导体部分（100）中的第一加强条（361），其中，所述第一加强条（361）的第一纵向轴（371）与所述半导体部分（100）的第一表面（101）平行；以及
所述第一加强条（361）与所述第一表面（101）之间的第二加强条（362），其中，所述第二加强条（362）的第二纵向轴（372）与所述第一表面（101）平行。
24.根据权利要求23所述的微机电器件，其中，
所述第二纵向轴（372）相对于所述第一纵向轴（371）倾斜。
CN201710160474.6A 2016-03-17 2017-03-17 制造具有晶体管单元的半导体器件的方法以及半导体器件 Active CN107204366B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102016104968.9A DE102016104968B3 (de) 2016-03-17 2016-03-17 Verfahren zum herstellen von halbleitervorrichtungen mit transistorzellen, halbleitervorrichtung und mikroelektromechanische vorrichtung
DE102016104968.9 2016-03-17

Publications (2)

Publication Number Publication Date
CN107204366A true CN107204366A (zh) 2017-09-26
CN107204366B CN107204366B (zh) 2021-02-23

Family

ID=59295613

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710160474.6A Active CN107204366B (zh) 2016-03-17 2017-03-17 制造具有晶体管单元的半导体器件的方法以及半导体器件

Country Status (3)

Country Link
US (1) US10121859B2 (zh)
CN (1) CN107204366B (zh)
DE (1) DE102016104968B3 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112219260B (zh) * 2018-06-11 2024-08-06 玛特森技术公司 用于处理工件的氢反应性核素的生成
DE102018115326B3 (de) 2018-06-26 2020-01-02 Infineon Technologies Dresden GmbH & Co. KG Halbleiteranordnung und verfahren zu deren herstellung
US11358858B2 (en) * 2020-01-24 2022-06-14 Panasonic Intellectual Property Management Co., Ltd. Semiconductor device and method of manufacturing thereof
US12199102B2 (en) * 2022-04-15 2025-01-14 Infineon Technologies Austria Ag Isolation structure for separating different transistor regions on the same semiconductor die

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030094623A1 (en) * 1998-11-18 2003-05-22 Holger Kapels Semiconductor component and method of producing it
DE102007044209A1 (de) * 2007-09-17 2009-03-19 Infineon Technologies Austria Ag Kompensationsbauelement mit versetzt angeordneten Kompensationszonen
CN101385138B (zh) * 2006-01-12 2011-05-11 Nxp股份有限公司 具有正面衬底接触的绝缘体上半导体器件的制造方法
CN104851907A (zh) * 2014-02-14 2015-08-19 英飞凌科技股份有限公司 具有背侧插入结构的半导体器件及其制造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4651407A (en) * 1985-05-08 1987-03-24 Gte Laboratories Incorporated Method of fabricating a junction field effect transistor utilizing epitaxial overgrowth and vertical junction formation
JP2006237056A (ja) * 2005-02-22 2006-09-07 Mitsubishi Electric Corp 半導体装置の製造方法
WO2013056251A1 (en) * 2011-10-14 2013-04-18 Pakal Technologies Llc Systems, devices, and methods with integrable fet-controlled lateral thyristors
JP6745458B2 (ja) * 2015-04-15 2020-08-26 パナソニックＩｐマネジメント株式会社 半導体素子

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030094623A1 (en) * 1998-11-18 2003-05-22 Holger Kapels Semiconductor component and method of producing it
CN101385138B (zh) * 2006-01-12 2011-05-11 Nxp股份有限公司 具有正面衬底接触的绝缘体上半导体器件的制造方法
DE102007044209A1 (de) * 2007-09-17 2009-03-19 Infineon Technologies Austria Ag Kompensationsbauelement mit versetzt angeordneten Kompensationszonen
CN104851907A (zh) * 2014-02-14 2015-08-19 英飞凌科技股份有限公司 具有背侧插入结构的半导体器件及其制造方法

Also Published As

Publication number Publication date
DE102016104968B3 (de) 2017-07-27
US20170271446A1 (en) 2017-09-21
US10121859B2 (en) 2018-11-06
CN107204366B (zh) 2021-02-23

Similar Documents

Publication Publication Date Title
US12136670B2 (en) Semiconductor device having contact trenches extending from opposite sides of a semiconductor body
CN108346579B (zh) 具有单元沟槽结构和接触点的半导体器件及其制造方法
US8772126B2 (en) Method of manufacturing a semiconductor device including grinding from a back surface and semiconductor device
KR101718191B1 (ko) 핀형 전계효과 트랜지스터 구조체와 그 형성방법
US9355957B2 (en) Semiconductor device with self-aligned contact plugs
CN103094121B (zh) 一种用于制造半导体器件的方法
CN103077971B (zh) 用于沟槽器件的集成的栅流道和场植入终端
US10410911B2 (en) Buried insulator regions and methods of formation thereof
CN103871952A (zh) 制造半导体器件的方法和半导体工件
CN104835715B (zh) 使用外延横向过生长来形成沟槽的方法和深垂直沟槽结构
CN108389787A (zh) 半导体器件及其制造方法
US10074566B2 (en) Semiconductor device and methods for forming a plurality of semiconductor devices
JP2001127289A (ja) 半導体装置および半導体装置の製造方法
CN110783407B (zh) 集成电路及其制造方法
CN107204366B (zh) 制造具有晶体管单元的半导体器件的方法以及半导体器件
CN107039502B (zh) 形成半导体器件的方法以及半导体器件
CN105655401A (zh) 相邻半导体鳍形部间有场电极的半导体器件及其制造方法
CN104347475B (zh) 具有沟槽隔离区的边缘终止结构
CN107689343A (zh) 具有背侧金属结构的器件及其形成方法
CN107481970B (zh) 使用电介质骨架结构的超薄半导体部件制造
US20160284561A1 (en) Method of Manufacturing a Semiconductor Device Having a Buried Channel/Body Zone
JP2011066362A (ja) 半導体装置
JP2005019984A (ja) 超微細チャネル電界効果トランジスター及びその製造方法
US20200357912A1 (en) Formation method of semiconductor device structure with gate stacks
CN107393877A (zh) 制造包括支撑元件的半导体装置的方法和包括支撑元件的半导体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant