TWI224865B - Thin film transistor device and method of manufacturing the same - Google Patents
Thin film transistor device and method of manufacturing the same Download PDFInfo
- Publication number
- TWI224865B TWI224865B TW092103947A TW92103947A TWI224865B TW I224865 B TWI224865 B TW I224865B TW 092103947 A TW092103947 A TW 092103947A TW 92103947 A TW92103947 A TW 92103947A TW I224865 B TWI224865 B TW I224865B
- Authority
- TW
- Taiwan
- Prior art keywords
- film
- thin film
- type
- semiconductor
- film transistor
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims description 206
- 238000004519 manufacturing process Methods 0.000 title claims description 34
- 239000012535 impurity Substances 0.000 claims abstract description 164
- 239000004065 semiconductor Substances 0.000 claims abstract description 130
- 239000000758 substrate Substances 0.000 claims abstract description 81
- 238000001312 dry etching Methods 0.000 claims abstract description 10
- 239000010408 film Substances 0.000 claims description 422
- 238000000034 method Methods 0.000 claims description 85
- 230000015572 biosynthetic process Effects 0.000 claims description 32
- 150000002500 ions Chemical class 0.000 claims description 28
- 238000005468 ion implantation Methods 0.000 claims description 18
- 239000010410 layer Substances 0.000 claims description 16
- 239000007789 gas Substances 0.000 claims description 14
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 8
- 229910052760 oxygen Inorganic materials 0.000 claims description 8
- 239000001301 oxygen Substances 0.000 claims description 8
- 238000009826 distribution Methods 0.000 claims description 7
- 238000005530 etching Methods 0.000 claims description 7
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 claims description 6
- 229910001882 dioxygen Inorganic materials 0.000 claims description 6
- 239000011229 interlayer Substances 0.000 claims description 2
- 229910052701 rubidium Inorganic materials 0.000 claims description 2
- IGLNJRXAVVLDKE-UHFFFAOYSA-N rubidium atom Chemical compound [Rb] IGLNJRXAVVLDKE-UHFFFAOYSA-N 0.000 claims description 2
- 230000003287 optical effect Effects 0.000 claims 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 83
- 229910052796 boron Inorganic materials 0.000 description 42
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 41
- 239000011521 glass Substances 0.000 description 20
- 239000004973 liquid crystal related substance Substances 0.000 description 18
- 229910021417 amorphous silicon Inorganic materials 0.000 description 17
- 239000004575 stone Substances 0.000 description 17
- 230000008569 process Effects 0.000 description 16
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 14
- 230000001133 acceleration Effects 0.000 description 10
- 238000010586 diagram Methods 0.000 description 10
- 229910052814 silicon oxide Inorganic materials 0.000 description 10
- 239000012071 phase Substances 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 239000011159 matrix material Substances 0.000 description 5
- 230000002829 reductive effect Effects 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 238000003860 storage Methods 0.000 description 5
- 101000885321 Homo sapiens Serine/threonine-protein kinase DCLK1 Proteins 0.000 description 4
- 102100039758 Serine/threonine-protein kinase DCLK1 Human genes 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- 238000002513 implantation Methods 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 238000000926 separation method Methods 0.000 description 4
- 230000009471 action Effects 0.000 description 3
- 238000004380 ashing Methods 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 239000012808 vapor phase Substances 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000002956 ash Substances 0.000 description 2
- 150000001638 boron Chemical class 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- NIHNNTQXNPWCJQ-UHFFFAOYSA-N fluorene Chemical compound C1=CC=C2CC3=CC=CC=C3C2=C1 NIHNNTQXNPWCJQ-UHFFFAOYSA-N 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 238000009832 plasma treatment Methods 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 238000005496 tempering Methods 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- 235000002918 Fraxinus excelsior Nutrition 0.000 description 1
- 229910052689 Holmium Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- -1 boron ions Chemical class 0.000 description 1
- 125000000484 butyl group Chemical group [H]C([*])([H])C([H])([H])C([H])([H])C([H])([H])[H] 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 1
- KJZYNXUDTRRSPN-UHFFFAOYSA-N holmium atom Chemical compound [Ho] KJZYNXUDTRRSPN-UHFFFAOYSA-N 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 229920000554 ionomer Polymers 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000012805 post-processing Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000001953 recrystallisation Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 229910052702 rhenium Inorganic materials 0.000 description 1
- WUAPFZMCVAUBPE-UHFFFAOYSA-N rhenium atom Chemical compound [Re] WUAPFZMCVAUBPE-UHFFFAOYSA-N 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
- H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
- H10D30/0323—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon comprising monocrystalline silicon
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
Landscapes
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Description
玖、發明說明 (發明說明應敘明：發明所屬之技術領域、先前技術、内容、實施方式及圖式簡單說明） 【發明戶斤屬之技術領域1 發明領域 本發明係有關於一種薄膜電晶體元件及一種製造該元 件的方法，在該薄膜電晶體元件中，使用非晶質矽、多晶 矽或其他半導體薄膜作為一主動層的薄膜電晶體係被整合 【先前技術3 發明背景 1〇 近年來，個人電腦與電視用之使用液晶顯示面板的顯 不器已被普遍地使用。液晶顯示面板亦被用作細胞電話、 PDAs(個人數位助理）、及其類似的顯示器。此外，能夠比 液晶顯示面板更省電之有機EL顯示面板的發展在近年來 亦在進行中，而且該有機EL顯示面板在某些產品上已被 15 商業化。 在/夜晶顯示面板與有機EL顯示面板中，大量的圖像 元件（次像素）一般係被排列成矩陣狀態，而每一圖像元件 係設有一薄膜電晶體（於此後亦被稱為TFT)作為切換元件 。具有如此之一種結構的顯示面板係被稱為主動矩陣型顯 20 示面板。 一般的TFT係设置有一形成於一絕緣基體上的半導體 薄膜、一形成於該半導體薄膜Λ的間極絕緣薄膜、及一形 成於該閘極絕緣薄膜上的閘極電極。然而，該間極電極與 該半導體薄膜的位置在相反地交錯的情況中是相反的。 5 1224865 玖、發明說明 當-非晶質石夕薄膜被使用作為該半導體薄膜時，用於 面板驅㈣IC(積體電路）係必須連接在該顯示面板外部而 且用於面板驅動的該1C係由於非晶質矽的載子移動率係小 而驅動該赫面板n面，t_多㈣薄賴使用作 為該半導體薄斜，由TFTs所構成的—驅動電路由於該 多晶石夕薄膜的載子移動率係“係能夠被—體地形成於該 顯示面板上。這樣係減少部份的數目和使用該顯示面板之 裝置之製造步驟的數目，而產品成本係能夠被降低。 第1A至1C圖是為顯示—習知TFT之結構的圖示，其 中第ΙΑ 1B和1C圖分別是為該TFT的平面圖在第 1A圖中之Η、線處的剖視圖、及在第ia圖中之㈣線處 的剖視圖。 15 作為底層絕緣薄膜U的氧化石夕薄膜係形成於一玻璃 基體(絕緣基體）H)上。作為铸體薄膜12的多㈣薄膜係 形成於該底層絕緣薄膜11的TFT形成區域上。 作為閘極、、、邑緣薄膜13的氧化石夕薄膜係形成於該底層 絕緣薄膜η㈣半導體薄膜12上，而由金屬製成的一問 極電極14係形成於該閘極絕緣薄膜13 ±。該閘極電極14 係被形成俾可跨越在該半導㈣膜12之上。 20 乂對高度地濃縮的摻雜區域(源極/汲極區域)12a，12b， 其係藉著則該閘極電S 14作為光罩植人ρ·型或n_型雜 質來形成’係被設置作為該半導體薄膜12。 …順便-提，在該TFT的情況中，如在這例子中所示， 亥半導體4膜12係由多晶梦製成而該閘極絕緣薄膜13係 6 1224865 玖、發明說明 由乳化發製成，已知的是如果摻雜劑（雜f)不完全被加入 該半導體薄膜12的通道區域的話，—臨界電壓是為負（幾 個-V) 〇 由於Ρ·型TFT與n_型TFT係成對排列的cM〇s(互補 5式金屬氧化半導體）被使用於該顯示面板的驅動電路，除非 該臨界值電壓係被調整以致於該卜型TFT與該η型τρτ 在閘極是為〇V時皆被關閉，否則漏電流發生俾增加 電力消耗。為了這原因’像硼⑻般的ρ型雜質係在形成該 # 閘極電極14之前被引人該整個半導體薄膜12内俾可控制 1〇該臨界電壓以致於該p-型TFT和該㈣tf丁在該閉極電 壓是為0V時皆被關閉。 作為一種把p-型雜質引入該半導體薄膜12的方法， 係有一種離子植入方法、一種離子推雜方法、及一種氣相 相位摻雜方法’例如。注意的是，在本發明中，質量分離 15被執行且僅一目標離子被植入到該半導體薄膜的一種方法 係被稱為該離子植入方法，而雜質係在沒有執行質量分@ · 下被加速並植入到該半導體薄膜的一種方法係被稱為該離 子4雜方法。作為該離子摻雜方法，係存在有一種方法， 在該方法中，像乙硼烷（B^6)般的材料氣體，例如，係由 · 2〇 RF(射頻）電力激勵俾可產生雜子且該娜子係被加速到 · 具有幾個keV到100keV的能量俾可被植入到該半導體薄 膜。此外，作為該離子摻雜方法，係存在有一種方法，在 。亥方法中，離子係藉著利用陰極（出⑽如t)的槽放電（Mk discharge)取代以上所述之RF電力來被產生且該離子係被 7 1224865 玖、發明說明 加速俾可被植入到該半導體薄膜内，或者，係存在有一種 方法，在該方法中，由該槽放電所產生的離子光束係在掃 描該光束時被植入到該半導體薄膜内。 後面的方法係在藉由氣相-相位摻雜方法形成包含作為 5 P_型雜質之硼（B)之多晶矽薄膜的情況中被使用。
首先’在形成該底層絕緣薄膜u於該基體ig上之後 ，該非晶質石夕薄膜係藉著電漿CVD(化學氣相沉積)法來形 成於該底層麟_ U上。糾，乙佩(B2職體係被 混合到是為材料的我（SiH4)氣體，俾可形成包含侧⑻的 10 非晶質石夕薄膜。 隨後，雷射係照射到該非晶質石夕薄膜上俾可使石夕變成 多晶系。因此，包含硼的多晶矽薄膜被得到。然後，定以 圖型（pat—)係對該多晶石夕薄膜執行俾成預定的形狀。 在該氣相·相位摻雜方法巾，在該半導體薄膜之薄膜厚 I5度方向上之每單位容量的删量（容積密度）係變成均稱。
後面的方法係在藉著該離子植入法或該離子摻雜法來 形成引入有P-型雜質之多晶矽薄膜的情況中被使用。 首先，在形成該底層絕緣薄膜n於該基體10上之後 ，該非晶詩薄膜係由電製CVD法來形成於該底層絕緣薄 20膜11上。隨後，雷射係轄照到該非晶質石夕薄膜上俾可使該 矽變成多晶系，而多晶矽薄膜係被得到。 接著’藉由微影法（photolithography method)，定以圖 型係對该多晶矽薄膜執行俾可成預定形狀。然後，作為p_ 型雜質之硼的離子植入或離子摻雜，例如，係對該多晶矽 8 1224865 玖、發明說明 薄膜執行。 然而’本案發明人想到以上所述之習知TFT的製造方 法具有下面的問題。 通常’在液晶顯示面板或其類似中所使用的Τρτ中， 5 該半導體薄膜的邊緣部份係被處理俾可具有如在第1C圖 中所示之為了確保該閘極絕緣薄膜13之耐電壓的坡道（請 參閱專利申請公告（KOKAI)第2000-31493號案，例如）。於 此後，該矽薄膜的傾斜部份係被稱為一傾斜區段。 如上所述，由於在該氣相-相位摻雜方法中於該半導體 10薄膜之薄膜厚度方向上之每單位容量的硼量（容積密度）係 均稱，於該通道區域内之傾斜區段的每單位面積的硼量（表 面密度）在該TFT由上方被觀看時係比該通道區域之中央 區段（於此後，亦被稱為一扁平區段）的每單位面積的硼量 小。據此，於該傾斜區段的臨界電壓係變得比於該扁平區 15 段的臨界值電壓低大約-IV到_2乂。 第2圖是為示意地顯示該習知TFT(n-型TFT和p-型 TFT)之電流-電壓特性（I_v特性）的圖示。如在第2圖中所 示，該η-型TFT的傾斜區段具有一個小通道寬度而且變成 變成一個具有低臨界值電壓的寄生電晶體，而且實際上在 20該TFT内流動的電流是為該傾斜區段的特性加入該扁平區 i又的特性’其疋為具有一所謂之騎峰（hump)的特性。注意 的是，在p-型TFT中，該傾斜區段的特性係由該扁平區段 的特性遮蔽，而臨界電壓由於該傾斜區段之影響的改變不 發生。 9 1224865 玖、發明說明 在具有如此之特性之η-型TFT與p-型TFT構成該 CMOS的情況中，要控制p_型雜質到該半導體薄膜内的摻 雜量是困難的以致於該等TFTs在該閘極電壓是為〇v時係 被關閉，因為η-型TFT的臨界值和p_型TFT的臨界值係 5 接近。 雖然當該在其内p-型雜質係由離子植入法或離子摻雜 法引入的多晶矽薄膜被形成時，p-型雜質的分佈在該半導 體薄膜的厚度方向上不是均稱，該傾斜區段的？_型雜質的 · 表面密度變得比該扁平區段的小，其係與該氣相_相位摻雜 10方法的情況相同。此外，與以上所述之顧似的問題在該半 導體薄膜之邊緣部份係傾斜時亦發生在反相交錯TFT。 注意的是，專利申請公告（KOKAI)第2000_77665號案 建礅Ar的離子植入係對該多晶矽薄膜的邊緣部份執行俾使 其受到變成非晶質狀態的損害而且寄生電晶體的驅動能力 15被降低。然而，其考量的是在一後-處理中的回火係端視
Ar的濃度而定引致重新晶化且該邊緣部份的影響會出現。 鲁 L 明内3 發明概要 本發明之目的是為提供一種薄膜電晶體元件及一種製 20造該元件的方法，在該薄膜電晶體元件中，心型TFT和p 型TFT在一預定閘極電壓（0V例如）下皆被關閉且電力消耗 與習知的元件比較起來係能夠被降低。 根據本發明之第一特徵，該薄膜電晶體元件包含：一 基體；及一個形成於該基體上且具有一作為主動層之半導 10 1224865 玖、發明說明 體薄膜的薄膜電晶體，在該半導體薄膜内，P_型雜質係被 引入在該通道區域，其中，傾斜度係準備給該半導體薄膜 的邊緣部份而在該通道區域之邊緣部份内之卜型雜質的容 積密度是為在該通道區域之中央區段内之p-型雜質之容積 5 密度的兩倍到五倍。
在本發明中，於該通道區域之邊緣部份内之卜型雜質 的容積密度係如在該通道區域之中央區段内之卜型雜質之 容積密度的兩倍到五倍高。這樣係使得在該通道區域之邊 緣部份内之p-型雜質的表面密度變成實質上與在該通道區 1〇域之中央區段内之p-型雜質的表面密度相同，而形成於該 傾斜區段之寄生電晶體的臨界電壓增加。結果，在該型 薄膜電晶體之I-V特性中的,轮峰消失，而該n普薄膜電晶 體與該Ρ-型薄膜電晶體皆能夠在該預定閉極電麼下被關閉 〇
15人孝艮據本發明的第二特徵，製造該薄膜電晶體的方法包 含如下之步驟：形成被導入有卜型雜質的半導體薄膜於該 基體上；形成一抗阻薄膜於該半導體薄膜的薄膜電晶體形 上；蚀刻，在其中，該半導體薄臈係利用該抗阻薄 0雜作為光罩來被银刻；利用該抗阻薄膜作為光罩，把Ρ-型 :質導入該半導體薄膜之-從該抗阻薄膜凸出的部份；移 去該抗阻薄膜；形成該閘極絕緣薄膜；及形成該間極電極 薄膜於該基體上及形成 ’使用包含SF6和氧氣 在本發明中，在形成該半導體 該抗阻薄料該半導體薄膜上之後 11 玖、發明說明 之孔體的乾餘刻，例如，係利用該抗阻薄膜作為光罩來對 /半導體薄膜執仃。於這點，當一正片型抗餘劑被使用時 例如’魏阻薄膜的邊緣部份通常具有傾斜度以致於從 底部部份到頂部部份的該寬度變得較小。然後，該抗阻薄 膜的邊緣部份係由於對該半導體薄膜之關的進行而縮回 而4半導體薄膜的邊緣部份係從該抗阻薄膜凸出。此外 ，從忒抗阻薄膜凸出之半導體薄膜的該部份變成傾斜。
Ik後型雜質係利用該抗阻薄膜作為光罩來被導入 該半導體薄膜的邊緣部份（傾斜區段）。@此，具有比在該 中央區段内之P-型雜質之容積密度高之在邊緣部份内之p 型雜質之容積密度的半導體薄膜係被獲得。在共面 (coplanar)TFT的情況中，於隨後移去該抗阻薄膜之後，閘 極絕緣薄膜與閘極電極係被形成於該半導體薄膜上。沒有 在I-V特性中之駝峰的薄膜電晶體係能夠在這形式下被形 成。注意的是，在相反地交錯TFT的情況中，該半導體薄 膜係在形成該閘極電極與該閘極絕緣薄膜之後被形成。 根據本發明的第三特徵，製造該薄膜電晶體的方法包 含如下之步驟：形成被導入有P_型雜質的半導體薄膜於該 基體上；形成一光罩薄膜於該半導體薄膜上；形成該抗阻 薄膜於該光罩薄膜的薄膜電晶體形成區域上；利用該抗阻 薄膜作為光罩來蝕刻該光罩薄膜與該半導體薄膜；利用該 光罩薄膜作為光罩，把p-型雜質導入從該光罩薄膜凸出之 半導體薄膜的一部份；形成該閘極絕緣薄膜；及形成該閘 極電極。 1224865 玖、發明說明 在本發明中，該光罩薄膜係形成於該轉體薄膜上， 而該抗阻薄膜係進一步被形成於其上。然後詞，命 如1利㈣抗阻薄膜作為光罩來對該半導㈣膜與該光 5 罩4膜執^。在這步财，該抗_膜的邊緣部份具有傾 斜度而且》亥抗阻薄膜的邊緣部份係由於姓刻的進行而縮回 。然後’該轉體薄商邊緣部份係從該抗阻薄媒與該光 罩薄膜凸出。
奴後’该抗阻薄膜被移去，而卜型雜質係利用該光罩 薄膜作為光單來被導入至該半導體薄膜的邊緣部份内。因 1〇此，具有比在該中央區段内之p_型雜質之容積密度高之在 該邊緣部份内之p-型雜質之容積密度的半導體薄 得。 15 %…,几砰狀肊舛由移除器移去，因為言 等雜質不被植入到該抗阻薄膜。據此，運作係比抗阻薄用 藉由燒成灰燼來被移去的情況較容易。
根據本發明之第四特徵，製造該薄膜電晶體的方法包 含如下之步驟：形成該半導體薄膜於該基體上；形成該光 罩薄膜於該半㈣薄訂；形成該抗阻㈣㈣光罩薄膜 之薄膜電晶體形成區域上；利用該抗阻薄膜作為光罩來触 刻該光罩薄膜與該半導體薄膜；移去該抗阻薄膜；在該等 離質傳過該光罩薄膜的條件下導人該等ρ_型雜質到整個半 導體薄膜内；在該等雜㈣由該光罩薄膜阻擋的條件下， 僅導入該等ρ_型雜質到該半導體薄膜之從該光罩薄膜凸出 的-部份内；形成閘極絕緣薄膜；及形成閘極電極。注意 13 20 1224865 玫、發明說明 的是’在該等雜質傳過該光罩薄膜的條件下導入該等^型 雜質到整個半導體薄膜内及在該等雜質係由該光罩薄膜阻 擋的條件下僅導入該等p-型雜質到該半導體薄膜之從該光 罩薄膜凸出之一部份之步驟的順序可以是相反的。 在本發明中，該光罩薄膜係形成於該半導體薄膜上， 而該抗阻薄膜係形成於該光罩薄膜上。然後，利用該抗阻 薄膜作為光罩，蝕刻係對該半導體薄膜與該光罩薄膜執行 。因此，該半導體薄膜從該抗阻薄膜凸出。隨後，在移去 該抗阻薄膜之後，在該等雜質傳過該光罩薄膜的條件下， 10 P-型雜質係被導入整個半導體薄膜，而此外，在該等離質 係由該光罩薄膜阻擋的條件下僅導入該等p_型雜質至該半 導體薄膜之從該光罩薄膜凸出的一部份。由於這程序，該 半導體薄膜具有比在該中央區段内之p-型雜質之容積密度 高之在該邊緣部份内之P-型雜質的容積密度。 15
根據本發明之第五特徵，該薄膜電晶體元件包含··該 基體，及-被形成於該基體上且具有一作為運作層之半導 體薄膜的薄膜電晶體，在該半導體薄膜内，p_型雜質係被 至V導人至㈣道區域，其中，傾斜度係準備給該半導體 薄膜的邊緣部份而該等p_型雜f係被導人至該半導體薄膜 的通道區域以致於分佈的尖峰係出現在該表面附近。 在本發明中’由於雜質被導人至該半導體薄膜 通道區域内以致於分佈的料係出現在該表面附近，當$ 薄膜電晶體被由上方看時該等p_型雜質的表面密度在⑷ 道區域的邊緣部份與中央區段中變成相同。雖然該表面毛 14 20 玖、發明說明 度在一通道邊緣部份的傾斜頂端部份係由於薄膜厚度變薄 而疋為低’在這部份流動的電流係小而在該ι_ν特性中之 駝峰的形成係被避免。 據此’該η-型薄膜電晶體與該P-型薄膜電晶體皆能夠 5在預定的閘極電壓下被關閉。 根據本發明的第六特徵，製造薄膜電晶體的方法包含 如下之步驟：形成該半導體薄膜於該基體上；形成該抗阻 薄膜於該半導體薄膜的薄膜電晶體形成區域上；利用該抗 阻薄膜作為光罩蝕刻該半導體薄膜；移去該抗阻薄膜；在 1〇分佈之尖峰係出現於該半導體薄膜之表面附近的條件下導 入Ρ—型雜質至該半導體薄膜内；形成該閘極絕緣薄膜；及 形成該閘極電極。 在本發明中，由於該等ρ_型雜質係在分佈的尖峰係出 現於該半導體薄膜的表面附近的條件下被導入至該半導體 15薄膜内，該等Ρ-型雜質的表面密度在該通道區域的中央區 段與邊緣部份中係實質上變成相同。據此，η_型薄膜電晶 體與P i薄膜電晶體係能夠在該預定的閘極電壓下被關閉 〇 根據本發明的第七特徵，該薄膜電晶體元件包含：該 20基體，及形成於該基體上的卜型薄膜電晶體與型薄膜電 曰曰體/、中"亥P-型薄膜電晶體與該n-型薄膜電晶體皆具 有作為運作層之於該邊緣部份設有傾斜度的半導體薄膜， 被包含於該η-型薄膜電晶體之半導體薄膜之通道區域内之 p 5L雜質的#積Φ度係比在該ρ_型薄膜電晶體之半導體薄 15 玖、發明說明 曝之通道區域内之P-型雜質的容積密度高，而在該n_型薄 膜電晶體之通道區域之傾斜區段内之P·型雜質的容積密度 疋為在該通道區域之中央區段内之型雜質之容積密度的 兩倍或更多。 在本發明中’该專雜質係在該通道區域之中央區段之 容積密度兩倍或更多的容積密度之下被導入到該卜型薄膜 電阳體之通道區域的傾斜區段内。此外，比該&型薄膜電 晶體之通道區域更大量的P_型雜質係被導入該卜型薄膜電 晶體的通道區域。 因此，該η-型薄膜電晶體的臨界值增加，而在該尸型 薄膜電晶體與該卜型薄膜電晶體之臨界值之間的差變得較 大。結果，為了臨界值控制的雜質植入量係輕易地被控制 ，而该η-型薄膜電晶體與該ρ-型薄膜電晶體皆能夠在預定 的閘極電壓下被關閉。 根據本發明之第八特徵，製造薄膜電晶體的方法包含 如下之步驟：形成導人有ρ·型雜質的半導體薄膜於該基冑 · 上；形成光罩薄膜於該半導體薄膜上；形成一第一抗阻薄 ；光罩薄膜之Ρ-型薄膜電晶體形成區域與η_型薄膜電 晶體形成區域上；利用該第一 半導體薄膜與該光罩薄膜；以 旦触：上、Γττ ·· 一抗阻薄膜作為光罩來蝕刻該
Ρ-型薄膜電晶體形成區域；在雜質傳輸通過該光罩
件下把ρ-型雜質導入至在該η_ 買導入至該η-型薄膜電晶體形成區 及在雜質係由該光罩薄膜阻擋的條 在該η-型薄膜電晶體形成區域内之 16 1224865 玖、發明說明 從該光罩薄膜凸出之丰導，每 牛導體薄膜的-部份；移去該第二抗 阻薄膜；形成該開極絕緣薄膜；及形成該開極電極。 10
在本發明中，於形成該半導體薄膜與該光罩薄膜於該 基體上之後’蝕刻係利用該第-抗阻薄膜作為光罩來對該 半導體薄膜與該光罩薄膜執行。在這步驟中，該半導體薄 膜的邊緣部份變成傾斜且該傾斜部份係㈣抗阻薄膜與該 光罩薄膜凸出。隨後’在移去該第_抗阻薄膜之後，覆蓋 該P-型薄膑電晶體形成區域的第二抗阻薄膜被形成。然後 ’在雜質係傳輸通過該光罩薄膜的條件下，p_型雜質係導 入及η-型薄膜電晶體形成區域内的整個半導體薄膜。此外 ’在雜質係由該光罩薄臈阻撞的條件下，ρ_型雜質係被導 入從該光罩薄膜凸出之半導體薄膜的一部份。據此，在該 η-型薄膜電晶體之[ν特性中的乾峰消失而在該型薄 膜電晶體之臨界值與該η_型薄膜電晶體之臨界值之間的差 15 變侍較大。結果，該η-型薄膜電晶體與該ρ_型薄膜電晶體 皆能夠在該預定的閘極電壓下被關閉。
注意的是，在本發明中，把Ρ_型雜質導入整個半導體 薄膜之步驟及把ρ-型雜質導入從該光罩薄膜凸出之半導體 薄膜之一部份之步驟的順序係可以以相反的順序執行。 20 圖式簡單說明 第ΙΑ、1Β、和1C圖分別是為一 TFT的平面圖、第 1A圖之ι_ι線處的剖視圖、及第ία圖之π_π線處的剖視 圖。 第2圖是為示意地顯示一習知TFT(n-型TFT和ρ-型 17 1224865 玖、發明說明 TFT)之Ι-V特性的圖示。 第3圖是為顯示本發明之第一實施例之薄膜電晶體元 件（透射型液晶顯示面板）之結構的方塊圖。 第4圖是為本發明之第一實施例之液晶顯示面板之顯 5 示部份的剖視圖。 第5圖是為於該顯示部份上之TFT基體的平面圖。 第6圖是為該tft形成區域的平面圖。 第7圖是為第6圖之ΙΙΙ-ΙΠ線處的剖視圖。 · 第8A至8E圖是為顯示該第一實施例之TFT基體之製 10造方法的剖視圖，和第6圖之III-III線之位置處的剖視圖 〇 第9A至9E圖是為顯示該第一實施例之TFT基體之製 造方法的剖視圖，和第6圖之IV-IV線之位置處的剖視圖 〇 15 第10Α至10C圖是為顯示把雜質導入該半導體薄膜之 傾斜區段之方法的放大剖視圖。 · 第11圖是為顯示該第一實施例之P-型TFT與n-型 TFT之I-V特性的圖示。 第12圖是為顯示在該通道區域之傾斜區段之每單位容 20 量之雜質濃度超過在該扁平區段之雜質濃度五倍時之Ι-ν 特性的圖示。 第13Α至13C圖是為按照過程順序顯示本發明之第二 實施例之薄膜電晶體元件之製造方法的剖視圖。 第14圖是為顯示該第二實施例之變化例子的剖視圖。 18 1224865 玖、發明說明 第15A至15C圖是為按照過程順序顯示本發明之第三 實施例之TFT之製造方法的剖視圖。 第16圖是為顯示在該η-型TFT之通道區域内之p-型 雜質量比該P-型TFT之通道區域内之p-型雜質量大時之I-5 V特性的圖示。 第17A至17D圖是為顯示本發明之第四實施例之薄膜 電晶體元件之製造方法的剖視圖。
【實施方式3 較佳實施例之詳細說明 10 在後面，本發明的實施例將會配合該等附圖作說明。 (第一實施例） 第3圖是為顯示本發明之薄膜電晶體元件（透射型液晶 顯示面板）之結構的方塊圖。注意的是，說明將會針對具有 XGA(1024x768像素）模式的液晶顯示面板。 15 這實施例的液晶顯示面板係設置有一控制電路101、
一資料驅動器102、一閘極驅動器103、及一顯示部份104 。像電腦般的外部裝置（圖中未示）供應像顯示訊號RGB(R :紅色訊號，G :綠色訊號，B :藍色訊號）、水平同步訊 號（Hsync)、及垂直同步訊號（Vsync)般的訊號，而一電源（ 20 圖中未示）供應高電壓VH(18V，例如）、低電壓VL(3.3V或 5 V，例如）、及接地電位Vgnd到該液晶顯示面板。 在水平方向上之3072個（1024xRGB)與在垂直方向上 之768個的圖像元件（次像素）係被排列在該顯示部份104 上。一個圖像元件係設有一個η-型TFT 105、一個連接到 19 1224865 玖、發明說明 该η-型TFT 105之源極電極的顯示細胞1〇6、及一個儲存 電容器107。該顯示細胞1〇6係設有一對電極、在該等電 極之間的液晶、分別配置於一對電極之上與之下的一偏光 器和一濾色器等等。 5 此外，在垂直方向延伸的3072條資料匯流排線1〇8與 在水平方向延伸的768條閘極匯流排線1〇9係為了該顯示 部份104準備。在水平方向上排列之圖像元件之每一個 TFT 105的閘極電極係連接到相同的閘極匯流排線1〇9，而 φ 在垂直方向上排列之每一個TFT 1〇5的汲極電極係連接到 10相同的資料匯流排線108。 該控制電路101接收該水平同步訊號（Hsync)和該垂直 同步訊號（Vsync)，並且輸出在一個水平同步周期之開始點 被作動的資料開始訊號DSI、把一個水平同步周期分割成 合標準之間隔的資料時鐘DCLK、在一個垂直同步周期之 15開始點被作動的閘極開始訊號GSI、及把一個垂直同步周 期分割成合標準之間隔的閘極時鐘GCLk。 · 该資料驅動器102係設有一移位暫存器1〇2a、一位準 移位器102b、及一類比開關1〇2c。 。亥移位暫存器i〇2a具有3072個輸出端。該移位暫存 2 0 口口 器102a係由該資料開始訊號DSI初始化，並且與該資料時 ♦ 、里DCLK時序同步地連績從每一個輸出端輸出低電壓作動 訊號。 该位準移位器102b包括3072個輸入端和3072個輸出 端。戎位準移位器102b把從該移位暫存器102a輸出的低 20 玖、發明說明 電壓作動訊號轉換成向電壓並且把它輸出。 該類比開關l〇2c亦包括3072個輪入端和3〇72個輸出 端。該類比開關l〇2c的每一個輸出端係個別地連接到一對 應的資料匯流排線1G8。當該類比開關職從該位準移位 态102b接收該作動訊號時，它把顯示訊號RGB(R訊號、 G訊號、冑B訊號中之任_者）輸出到—個對應於接收該作 動訊號之輸入端的輸出端。 特別地，該資料驅動$ 102在一個水平同步周期内與 該資料時鐘DCLK時序同步地連續把該R訊號、該G訊號 、和忒B訊號輸出到該顯示部份1〇4的3〇72條資料匯流 排線108。 該閘極驅動器103係設有一移位暫存器1〇3a、一位準 移位器103b、及一輸出緩衝器1〇3c。 該移位暫存器103a具有768個輸出端。該移位暫存器 l〇3a係由該閘極開始訊號⑽初始化，而且係與該閉極時 知GCLK時序同步地連續從每一個輸出端輸出低電壓掃描 訊號。 該位準移位器1〇3b包括768個輸入端和768個輸出端 。然後，該位準移位器103b把從該移位暫存器1〇3a接收 的低電壓掃描訊號轉換成高電壓並且把它輸出。 該輸出緩衝器l〇3c亦包括768個輸入端和768個輸出 鈿。汶輸出緩衝器l〇3c的每一個輸出端係個別地連接到一 對應的閘極匯流排線刚。該輸出緩衝器1G3e經由一對應 於該輸入端的輸出端來把從該位準移位器1〇3b接收的掃描 1224865 玖、發明說明 訊號供應到該閘極匯流排線1〇9。 特別地，該閘極驅動器1 〇3在一個垂直同步周期内與 該閘極時鐘GCLK時序同步地連續把該掃描訊號供應到該 顯示部份104的768個閘極匯流排線1〇9。 5 該顯示部份104的TFTs 105係在該掃描訊號被供應到 該等閘極匯流排線109時打開。這時，當該顯示訊號 RGB(R訊號、G訊號、與B訊號中之任一者）被供應到該 等資料匯流排線108時，該顯示訊號RGB被寫入到該等顯 示細胞106和該等儲存電容器1〇7。在該等顯示細胞1〇6 10中，液體分子的定位係由於被寫入的顯示訊號rgb而改變 ，而結果該等顯示細胞1〇6的透光係數改變。藉由控制每 一個圖像元件之顯示細胞1〇6的透光係數，想要的影像係 被顯示。 在這實施例中，於該等圖像元件内的TFTs 1〇5是為如 15上所述的卜型。此外，該控制電路1〇1、該資料驅動器 102、及該閘極驅動器1〇3係設有p—型TFTs和^•型TFTs 〇 第4圖是為本發明之第一實施例之液晶顯示面板之顯 示部份的剖視圖，而第5圖是為在該顯示部份上之Tpp基 2〇體的平©圖。雖然在第3 @中所示的儲存電容II 1〇7係實 際上形成於每一個圖像元件，其之描繪與說明於此係被省 略0 這實施例的液晶顯示面板係設有彼此相對地配置的一 TFT基體120和一 CF基體15〇，及充填於該TFT基體12〇 22 1224865 玖、發明說明 與該CF基體150之間的液晶180，如第4圖的剖視圖所示 〇 該TFT基體120係設有一玻璃基體（一透明絕緣基體 )121’及形成於該玻璃基體121上之資料匯流排線ι〇8、 5閘極匯流排線1 、TFTs 105、圖像元件電極129等等。 在這實施例中，該閘極匯流排線109的一部份是為如在第 5圖中所示之TFT 105的閘極電極，而該TFT 1〇5的源極 電極127a係連接到該圖像元件電極129 ,而一汲極電極 127b係連接到該資料匯流排線1〇8。此外，一對準薄膜 10 131係形成於該等圖像元件電極129上。 此外，該等η-型TFTs、該等p-型TFTs、導線、等等 係形成在该TFT基體120的顯示區域外部，其構成該控制 電路101、該資料驅動器1〇2、及該閘極驅動器1〇3(驅動 電路）。 15 另一方面，該CF基體15〇係設有一玻璃基體（透明絕 緣基體）151、一形成於該玻璃基體151上的黑色矩陣152 、一濾色器153、及一共同電極154。該黑色矩陣152係被 形成俾可覆蓋該等圖像元件之間的區域及該TFT形成區域 。此外’具有紅色、綠色和藍色中之任一者的濾色器153 2〇係形成於每一個圖像元件上。在這實施例中，該共同電極 154係形成於該濾色器153上，而該共同電極154的表面 係由一定位薄膜155覆蓋。 該TFT基體120與該CF基體150係藉由使該等於其 上係形成有對準薄膜（131，155)的表面彼此相對來被配置。 23 1224865 玖、發明說明 第6圖是為該TFT形成部份的平面圖，而第7圖是為 第6圖之ΙΠ_ΙΠ線之位置處的剖視圖。有關該丁基體 120之結構的說明將會進一步配合第6和7圖來作成。注 思的是，該對準薄膜13丨的描繪在第6和7圖中係被省略 5 0 一底層絕緣薄膜122係形成於該玻璃基體12ι上。一 多晶矽薄膜123，其是為該等TFTs 105的運作層，係形成 於該底層絕緣薄膜122的預定區域上。 g 一對高濃度雜質區域（123a，123b)，其是為TFTs 1〇5的 10源極/汲極，係形成於該多晶矽薄膜123内夾住該通道區域 。在這實施例中，坡道係設置於該多晶矽薄膜123的邊緣 邛伤如在第7圖中所示。然後，該等p-型雜質係被導入 該多晶矽薄膜123的通道區域俾可控制該臨界值，且該等 P-型雜質係以是為在該通道區域之中央區段（扁平區段）之容 15積密度兩至五倍的容積密度被導入到該多晶矽薄膜123的 邊緣部份（傾斜區段）。 ^ 一閘極絕緣薄膜124係形成於該多晶矽薄膜123的通 道區域上，而一閘極電極125(閘極匯流排線109)係形成於 該閘極絕緣薄膜124上。 2〇 一第一中間絕緣薄膜126係形成於該底層絕緣薄膜 122與该閘極電極125(閘極匯流排線1〇9)上。一源極電極 127a、一汲極電極127b、及該資料匯流排線1〇8係形成於 "玄第一中間絕緣薄膜126上。該源極電極127a係經由一個 设置於該第一中間絕緣薄膜120的接觸孔126a來電氣連接 24 1224865 玖、發明說明 到该咼濃度雜質區域123a，而該沒極電極127b係經由一 個設置於該第一中間絕緣薄膜126的接觸孔126b來電氣連 接到該高濃度雜質區域123b。 一第一中間絕緣薄膜128係形成於該第一中間絕緣薄 5膜126、5亥為料匯流排線1 〇8、該源極電極η%、及該汲 極電極127b上，而由ιτΟ(銦-錫氧化物）般之透明導體製成 的圖像元件電極129係形成於該第二中間絕緣薄膜128上 。該圖像元件電極129係經由一個設置於該第二中間絕緣 薄膜128的接觸孔i28a來電氣連接到該源極電極127a。 1〇 第8A至8E圖及第9A至9E圖是為按照過程順序顯示 具有以上所述之結構之TFT基體之製造方法的剖視圖。注 意的是，第8A至8E圖顯示第6圖之Ill-in線之位置處的 剖視圖，而第9A至9E圖顯示第6圖之IV-IV線之位置處 的剖視圖。 15 首先，如在第8A和9A圖中所示，作為絕緣基體的玻 璃基體121係被準備，由氧化矽薄膜（Si〇2)，例如，製成 的底層絕緣薄膜122係以大約100nm的厚度形成於該玻璃 基體121上。隨後，包含是為卜型雜質之硼（B)的非晶質矽 薄膜123a係藉由利用一 CVD系統的氣_相摻雜法來以大約 20 40nm的厚度形成於該底層絕緣薄膜122上。在該非晶質矽 薄膜123a内之硼的容積密度係被設定為4xl〇ncm_3，例如 〇 接著，如在第8B和9B圖中所示，雷射係輻照到該玻 璃基體121的整個上表面上俾可使該表面晶化，而該非間 25 1224865 玖、發明說明 質石夕薄膜123a係被改變成多晶矽薄膜123。然後，一抗阻 薄膜R1係利用正片型光阻來形成於該多晶石夕薄膜123的 預定區域（TFT形成區域）上。
接著，該玻璃基體121係被置放於一乾蝕刻系統（圖中 5未示）内。然後，SF6及氧氣氣體，例如，係被導入該蝕刻 系統俾可利用該抗阻薄膜R1作為光罩來對該多晶矽薄膜 123執行乾蝕刻。這時，如在第1〇A圖中所示，寬度從底 邠伤到頂部部份變得較小的坡道係產生在該抗阻薄膜Rl 的邊緣部份，而該傾斜表面係由於它在包含氧氣之電漿中 10被蝕刻而逐漸縮退，如在第10B圖中所示。由於這縮退， 坡道係產生在該多晶石夕薄膜123的邊緣部份，如在第8C 和9C圖中所示。在邊緣部份具有坡道的該多晶矽薄膜123 係以這形式形成。 接著，在加速電壓是為5Κν ,劑量是為2xl〇i2cm_2的 15條件下，硼係利用一離子摻雜系統來被植入到該多晶矽薄 膜123内。據此，硼係不被導入至由該抗阻薄膜R1罩遮 之該多晶矽薄膜123的一部份内，硼係被選擇地導入至該 多晶矽薄膜123的邊緣部份（傾斜區段）内，如在第1〇c圖 中所示。在該多晶矽薄膜123之傾斜區段内之硼的容積密 20度與在先則之軋-相摻雜中所產生之侧的容積密度一起是為 大約lxl018cm 3。這密度係相當於在該通道扁平區段内之 硼之容積密度的大約2.5倍。 順便一提，當該多晶矽薄膜123的邊緣部份在乾蝕刻 之後不充伤地從该抗阻薄膜R1曝露時，該抗阻薄膜r ^係 26 1224865 玖、發明說明 元全地在氧氣電聚内被餘刻，例如，俾可使該抗阻薄膜Rl 的邊緣部份縮退，而該多晶石夕薄膜123可以充份地被曝露 〇 在硼以這形式僅被導入至該多晶矽薄膜123的傾斜區 5段之後，抗阻薄膜R1係藉由電漿灰燼化或其類似來被移 去。 接著，是為該閘極絕緣薄膜124的一 Si02薄膜係以大 約lOOnm的厚度形成於該多晶矽薄膜123上。隨後，一鋁 翁 薄膜係藉由濺鑛法，例如，來以大約4〇〇nm的厚度形成於 10該Si〇2薄膜上。然後，定以圖型係藉著微影法來對該鋁薄 膜和該Si〇2薄膜執行俾可形成該閘極電極125(閘極匯流排 線109)和該閘極絕緣薄膜124。 注意的是，預定的導線（第一層導線）係與形成該閘極 電極125同時地被形成於一個在該顯示部份之外的驅動電 15 路形成區域内。 接著’作為η-型雜質之磷（P)的離子植入係利用該閘極 · 電極125作為光罩來對該多晶矽薄膜123執行俾可形成一 對變成源極/汲極的高濃度雜質區域（123a，123b) ^這時，一 個具有低雜質濃度的所謂LDD(輕摻雜汲極）區域會被形成 20於該等高濃度離質區域（123a，123b)與該通道區域之間。 在以這形式形成該n_型TFT之後，僅該p-型TFT形 成區域被曝露的該抗阻薄膜係形成於該玻璃基體121上。 然後’例如’作為P-型雜質之硼之到該多晶矽薄膜123内 的離子植入係以是為先前被植入之填（p)之濃度兩倍或更多 27 玫、發明說明 倍的濃度來在該P-型TFT形成區域内執行。根據這方法 n’ TFT與p-型TFT能夠由相對地較少數目的處：：形 成。 ^ 或者，P·型雜質到該多晶梦薄膜123的離子植入係先 前地在該n_型TFT形錢域與該卜型TFT形成區域内被 執行。而然後，該p_型TFT形成區域係由該抗阻薄膜覆蓋 ，該等η·型雜質係以是為p_型雜質之濃度兩倍或更多倍的 濃度來被植人龍η·型TFT形成_内，㈣n型tft 因此能夠被形成。 接著，熱處理係在30(TC到600t：下被執行俾可作動被 植入到該多晶矽薄冑123的雜質。代替標準的熱處理，該 等雜質可以藉著像雷射輻照或燈回火的處理來被作動。 接著，如在第8E和9E圖中所示，作為該第一中間絕 緣薄膜126之具有40〇nm之厚度的一氮化矽薄膜（SiN)係形 成於該基體121的整個上表面上，而從該第一中間絕緣薄 膜126之表面到達該等高濃度雜質區域（123a，123b)的接觸 孔（126a，126b)係被形成。 接著，Ti(30nm)、Al(300nm)、和 Mo(50nm)係以這順 序來被形成俾可形成一個三層結構的金屬層。然後，定以 圖型係對該金屬薄膜執行俾可形成該資料匯流排線1〇8、 該源極電極127a、及該沒極電極127b。 這時’預定的導線（第二層導線）係同時地被形成於在 該顯示部份外部的驅動電路形成區域内。 接著，如在第7圖中所示，作為該第二中間絕緣薄膜 1224865 玖、發明說明 128的省氮化矽薄膜或該氧化矽薄膜係以2⑼到 的厚度來被形成於該基體121的整個上表面上，而該接觸 孔128a係被形成於該第二中間絕緣薄膜128的預定位置。 /主的疋，有機樹脂可以被使用作為該第二中間絕緣薄膜 5 Π8的材料，而除了該氮化矽薄膜、該氧化矽薄膜、與有 機樹脂當中的兩或三種薄膜係可以被層疊來形成該第二中 間絕緣薄膜128。 隨後，該ιτο薄膜係形成於該基體ι21的整個上表面 · 上’而定以圖型係對該ITO薄膜執行俾可形成該圖像元件 10電極I29。該圖像元件電極129係經由該接觸孔128a來電 氣連接到該源極電極127a。 以這形式製造的該TFT基體和在其上係形成有濾色器 、共用電極等等的該CF基體係彼此相對地配置，液晶係 充填於該兩基體之間，而藉此完成該液晶顯 示面板。 15 第11圖顯示這實施例之p-型TFT與η-型TFT的電流- 電壓（Ι-V)特性。如在第u圖中所示，比該扁平區段更多 · 的P·型雜質係被導入該通道區域内的傾斜區段以致於在該 傾斜區段内之P-型雜質的表面密度係實質上與該通道扁平 區段之p-型雜質的表面密度相同。據此，形成於該通道區 20域之傾斜區段之寄生電晶體的臨界值變成實質上與在該扁 平區段之電晶體的臨界值相同，於該TFT之I-V特性中的 駝峰消失，而η-型TFT與p-型TFT皆在閘極電壓處於0V 時關閉。因此，CMOS之漏電流降低及電力消耗明顯降低 的效果係能夠被獲得。 29 1224865 玖、發明說明 然而，當在該通道區域内之傾斜區段中之？_型雜質的 容積密度係比在該扁平區段狀p•型雜質的容積密度小大 約兩L時n-型TFT的臨界電壓係由於如在第2圖中之傾 斜區段的影響而降低，而η·型TFT在閘極電壓處於〇v時 5不關閉。另一方面，當在該通道區域中之傾斜區段内之p-型雜質的容積密度超過在該扁平區段内之p_型雜質的容積 岔度大約五倍時，由於該傾斜區段所作用的影響把該型 TFT的臨界電壓移動到-個正方向，而該p-型TFT在該閘 極電壓處於0V時不關閉。因此，係要求在該通道區域中 10之傾斜區段内之P-型雜質的容積密度是為在該扁平區段内 之P-型雜質之容積密度的兩到五倍。 在以上所述的實施例中，雖然包含p—型雜質的非晶質 矽薄膜係在第8A和9A圖中所示之過程中由氣-相摻雜法 形成，P-型雜質係可以在一未摻雜（離質未被導入）之非晶質 15矽薄膜的形成之後藉著離子植入法或離子摻雜法來被導入 到該非晶矽薄膜。例如，該未摻雜的非晶質矽薄膜可以被 曝露於由乙硼烷氣體製成的電漿來把p_型雜質導入到該非 晶質矽薄膜。或者，P_型雜質係可以在該未摻雜之多晶矽 薄膜的形成之後藉著以上所述的方法來被導入到該多晶矽 20 薄膜。 此外，於在第8C和9C圖中所示的過程中，p-型雜質 至該多晶矽薄膜123之傾斜區段的導入係由該離子摻雜法 執行，但它係可以藉由利用一個設有質量分離機構的離子 植入器或一個藉著由乙硼烷氣體製成之電漿來把硼導入至 30 1224865 玖、發明說明 一半導體薄膜的裝置來被執行。
此外’ p-型雜質可以是為领以外的元素（銘，例如）。在 這情況中，在第8A和9A圖之過程中被導入至該多晶矽薄 膜123之元素以外之元素的ρ·型雜質係可以在第8C和9C 5圖中所示之過程中被導入至在該多晶矽薄膜123内的傾斜 區段。 又此外’當把該多晶石夕薄膜123處理成一個島形狀時 ，氧化矽薄膜係可以在形成該抗阻薄膜R1之前以大約 l〇nm的厚度形成於該多晶矽薄膜ι23上，例如，作為一保 10護薄膜俾可防止由該抗阻薄膜或其類似所引致的污染。 此外，除了 SF0之外，像eh般的氣體和包含氧氣的 氣體係可以被使用作為用於蝕刻該多晶矽薄膜的氣體。 (第一實施例） 第13A至13C圖是為按照過程順序顯示本發明之第二 15實她例之薄膜電晶體元件之製造方法的剖視圖。 首先，如在第13A圖中所示，該氧化矽薄膜係以大約 lOOnm的厚度形成於一玻璃基體2〇1上作為一底層絕緣薄 膜 202。 接著，包含硼（B)的非晶質矽薄膜，在4xl〇ncnf3的容 20積密度，係藉著氣·相摻雜法來以大約4〇nm的厚度形成於 該底層絕緣薄膜202上。隨後，雷射係輻照在該基體2〇1 的整個上表面上俾可把該非晶質石夕薄膜改變成多晶石夕薄膜 203。然後，由氧化石夕薄膜製成的一光罩薄膜2〇4，例如， 係以大約25nm的厚度形成於該多晶矽薄膜2〇3上。雖然 31 1224865 玖、發明說明 在這實施例中該光罩薄膜204係由絕緣體形成它係可以 由導電材料形成。此外，該光罩薄媒2〇4需要一個到它能 夠在把P-型雜質導入至該多晶石夕薄膜2〇3之傾斜區段之過 程中（精後說明）防止p_型雜質至該多晶石夕薄膜203之扁平 5區段之植入之程度的厚度。 接著，一抗阻薄膜R2係利用正片型光阻來形成於該 光罩薄膜上，在該TFT形成區域内。 然後，該基體係被置放於該乾蝕刻系統内，而CF4與 馨 氧氣氣體，例如，係被導入該蝕刻系統俾可對該光罩薄膜 1〇 204與該多晶矽薄膜203執行乾蝕刻成島形狀，如在第 13B圖中所示。這時，其之寬度從底部部份到頂部部份變 得較小的坡道係產生在該抗阻薄膜R2的邊緣部份，而傾 斜區段係由於它在包含氧氣的電漿中被蝕刻而逐漸縮退。 由於這縮退，如在第13B圖中所示的坡道亦係產生在該多 15 晶矽薄膜203的邊緣部份。 接著’如在第13C圖中所示，在該抗阻薄膜R2之由 · 移除器的移去之後，硼（B)係利用離子摻雜系統在加速電壓 是為5Kv且劑量是為2xl012cnT2的條件下被植入到該多晶 矽薄膜203。據此，硼不被導入至該多晶矽薄膜203之由 20 該光罩薄膜204所罩遮的扁平區段，硼係僅被導入至該多 晶矽薄膜203之從該光罩薄膜204曝露的傾斜區段。在該 多晶矽薄膜203之傾斜區段内之硼的容積密度與在在該多 晶矽薄膜203内之先前被導入之硼的容積密度一起是為大 約lxl018cm-3。這密度係相當於在該多晶矽薄膜203之通 32 1224865 玖、發明說明 道中央（扁平區段）之硼之容積密度的大約2.5倍。 在爛以這形式僅被導入至該多晶矽薄膜203的傾斜區 段之後’光罩薄膜204被移去。由於後續的處理係與第一 實施例的處理相同，其之說明於此將會被省略。在光罩薄 5 膜204係如這實施例一樣由氧化石夕薄膜製成的情況中，光 罩薄膜204係不被移去而係可以被使用作為該閘極絕緣薄 膜的一部份。 在這實施例中，由於雜質係在該抗阻薄膜r2被移去 之後被植入至該多晶矽薄膜203的傾斜區段，該抗阻薄膜 10 R2的表面不因雜質的植入而引致改變，而因此該抗阻薄膜 R2旎夠由移除器移去。這樣使得該抗阻薄膜的移去運作與 該第一實施例比較起來係較容易。然而，該抗阻薄膜R2 在這實施例中亦可以藉由電漿灰燼化來被移去。 此外，在這實施例中，已導入有雜質的非晶質矽薄膜 15係被形成且雷射係輻照於該非晶質矽薄膜上，而用於控制 臨界值之雜質已被導入的該多晶矽薄膜係因此被形成。然 而，如在第14圖中所示，該未摻雜的多晶矽薄膜203係被 形成且用於控制臨界值的ρ·型雜質可以藉著離子摻雜法或 其類似來被導入整個多晶矽薄膜2〇3。例如，當硼被導入 2〇整個多晶石夕薄膜203時，加速電壓與劑量係分別被設定為 25kV和3xl〇12cm·2。在這些條件下，硼離子通過該光罩薄 膜204且被植入至该多晶矽薄膜2〇3。此外，當硼僅被導 入至該多晶㈣膜203的傾斜區段（從該光罩薄膜綱凸出 的部份）時，加速電壓與劑量係分別被設定為5kv與 33 1224865 玖、發明說明 2xl012cm 2 〇 結果’在該多晶矽薄膜203之中央（扁平區段）内之硼 的容積密度是為大約4xlG17em·3而在該傾斜區段内之棚的 容積岔度是為大約lxl〇l8cni_3。 5 通常，當如同在控制臨界值之情況中摻雜少量的雜質 至該石夕薄膜時，離子摻雜法或離子植入法與利用乙硼烷氣 體的氣-相摻雜法比較起來係具有優越的雜質劑量控制能力 ，而且能夠準確地控制該TFT的臨界值。 此外，在這實施例中，硼（B)係藉由利用光罩薄膜2〇4 10作為光罩的離子摻雜來被植入至該多晶矽薄膜203的傾斜 區段。在該離子摻雜中，由於很多離子係在Ηχ+(χ是為 整數）的狀態下被植入，與質量分離被執行且植入係以 離子來被執行的情況比較起來，淺植入係能夠被執行，而 因此，光罩薄膜204能夠被使用作為光罩。 15 然而，藉由適當地設定該光罩薄膜204的厚度和加速 電壓，要採用設有該質量分離機構的離子植入法是有可能 的。此外，硼至該多晶矽薄膜203之傾斜區段的導入係能 夠藉著利用乙硼烧氣體的電漿處理來被執行。 (第三實施例） 20 第15Α至15C圖是為按照過程順序顯示本發明之第三 實施例之薄膜電晶體元件之製造方法的剖視圖。 首先，如在第15Α圖中所示，氧化矽薄膜係以與第一 實施例相同的形式以大約lOOnm的厚度形成於一破璃基體 221上作為底層絕緣薄膜222。 34 1224865 玖、發明說明 接著，未摻雜的非晶質矽薄膜係以大約4〇nm的厚度 ^/成於4底層絕緣薄膜222 ±。隨後，雷射係輻照該玻璃 基體221的整個上表面俾可把非晶質石夕薄膜改變成多晶石夕 薄膜223。然後，一抗阻薄膜R3係利用正片型光阻來形成 5於该多晶石夕薄膜223上，在該tft形成區域内。 接著，該基體221係被置放於該乾蝕刻系統内，SF6 ί氧氣氣體♦彳如’係被導人該乾餘刻系統俾可對該多晶 石夕薄膜223執行韻刻以形成島形狀。這時，其之寬度從底 Κ5伤到頂部部份變得較小的坡道係產生於該抗阻薄膜们 10的邊緣部份，而該傾斜表面係由於它在包含氧氣的電聚内 被姓刻而逐漸縮退。由於這縮退，坡道係亦產生在該多晶 石夕薄膜223的邊緣部份，如在第15Β圖中所示。 接著，如在第15C圖中所示，在該抗阻薄膜R3之由 移除器、電漿灰儘化、或其類似的移去之後，侧係在加速 15電壓是^ 5kV且劑量是a仏1〇12心2的條件下利用該離 子摻雜系統來被導入至_個接近該多晶碎薄膜223之通道 扁平區段與傾斜區段之表面的部份。 由於在硼以這形式導入至該多晶矽薄膜223之扁平區 段與傾斜區段之後的處理係與該第一實施例相同，其之說 2〇 明於此將會被省略。 在這實施例中，硼係被導入至該多晶矽薄膜223之通 道區域的扁平區段與傾斜區段以致於分佈的尖峰係出現於 其之表面附近。這樣使得在該通道區域之扁平區段與傾斜 區段内之硼的表面密度變成實質上彼此相同，而在該電流_ 35 1224865 玖、發明說明 電壓（ι_ν)特性中的駝峰出現係能夠被限制。此外，用於控 制臨界值之p-型雜質至該扁平區段的導入及用於限制駝峰 之P-型雜質至該傾斜區段的導入係在相同的處理中被執行 ，其防止處理數目的增加。 5 注意的是，在這實施例中硼係利用離子摻雜系統來被 導入至該多晶矽薄膜223的表面附近。然而，離質係可以 藉著使用乙硼烷氣體的電漿處理或離子植入法來被導入至 該多晶矽薄膜223的表面。 順便一提，要使得控制臨界值更容易，用於控制臨界 10值之比P-型TFT更多的p-型雜質係被導入n•型TFT，而在 該η-型TFT的臨界值與p-型TFT之臨界值之間的差係能 夠被做成大。 這技術同時能夠被使用於該第一至第三實施例中之任 一者。該技術被應用於第三實施例的例子將會在下面作說 15 明。 在第15C圖中所示的處理中，硼被導入該接近多晶石夕 薄膜223之爲平區段與傾斜區段之表面之部份的條件是為 5kV的加速電壓與lxl〇12cm·2的劑量。 接著，該抗阻光罩，其覆蓋該p-型TFT形成區域且曝 20 露該n_型TFT形成區域，係形成於該基體221的頂部部份 上。然後，硼係在加速電壓是為5kV且劑量是為 lxl012cm_2的條件下被植入至該多晶矽薄膜，在該^型 TFT形成區域内。 結果，由於在P-型TFT之多晶矽薄膜223内之硼的表 36 1224865 玫、發明說明 面猎度變成lxl〇12cm·2，臨界值係由以上所述的情況移動 至負的方向大約0.5V到IV。另一方面，由於2xl〇ucm-2 的硼係由二次植入被導入n—型TFT的多晶矽薄膜223，臨 界值係由以上所述的情況增加大約〇·5ν到IV而在卜型 5 TFT與ρ-型TFT之臨界值之間的差變大iv到2ν。然而， 一抗阻光罩處理在採用如此的技術時係被加入。 第16圖是為顯示當在n-型TFT之通道區域内之p—型 雜質之量係比在該p-型TFT之通道區域内之p_型雜質之量 · 大時該電流-電壓I-V特性的圖示。如在第16圖中所示， 1〇藉著使得在該η-型TFT之通道區域内之卜型雜質的量變得 比該p-型TFT之通道區域内之p_型雜質的量大，該卜型 TFT的臨界電壓增加。因此，在該通道區段内之雜質的量 係能夠被輕易控制俾可在閘極電壓處於〇v時關閉該卜型 TFT與該n-型tft。 15 (第四實施例） 第17A至17D圖是為顯示本發明之第四實施例之薄膜 鲁 電晶體元件之製造方法的剖視圖。 首先，如在第17A圖中所示，氧化矽薄膜係以與該第 一實施例相同的形式以大約1〇〇11111的厚度形成於一玻璃基 20體241上作為底層絕緣薄膜242。 接著，包含處於3xl017cm-3之密度之硼的非晶質矽薄 膜係以大約40nm的厚度形成於該底層絕緣薄膜242上。 在這實施例中，該非晶質矽薄膜内之硼的密度與該第一實 施例比較起來係較小。 37 1224865 玖、發明說明 隨後，雷射係輻照在該基體241的整個上表面上俾可 把非晶質矽薄膜改變成多晶矽薄膜243。然後，由氧化矽 薄膜構成的光罩薄膜244，例如，係以大約25nm的厚度形 成於該多晶矽薄膜243上。 5 接著，一抗阻薄膜R3係利用正片型光阻來形成於該 光罩薄膜244上，在該TFT形成區域内。 然後，該基體241係被置放於該乾蝕刻系統内，cF4 和氧氣氣體，例如，係被導入該乾蝕刻系統俾可對該光罩 薄膜244與該多晶矽薄膜243執行蝕刻成為島形成。這時 10 ，其之寬度從底部部份至頂部部份變小的坡道係產生在該 抗阻薄膜R3的邊緣部份，而該傾斜表面係由於它在包含 氧氣的電漿内被蝕刻而逐漸縮退。由於這縮退，坡道亦係 產生於该多晶石夕薄膜243的邊緣部份，如在第丨7B圖中所 示。 15 接著，該抗阻薄膜R3係由移除器、電漿灰燼化、或
其類似來被移去。然後，一抗阻薄膜R4，其覆蓋p-型TFT 形成區域且曝露n-型TFT，係被形成，如在第17C和17D 圖中所示。 然後’硼係在加速電壓是為25kV且劑量是為 20 Ux101、1^2的條件下利用離子摻雜系統來被導入至η-型 TFT形成區域内的整個多晶矽薄膜243。隨後，硼係在加 速電壓是為5kV且劑量是為3xl012cm_2的條件下僅被植入 該η-型TFT形成區域内之多晶矽薄膜243的傾斜區段。
因此，硼係在3xl017cm·3的密度下被導入該p-型TFT 38 玖、發明說明 的通道區域，而大約5xl〇17cm-3及大約i 6xl〇1W3的硼 係分別被導入至該η-型TFT的通道扁平區段與n—型tft 的通道傾斜區段。結果，在卜型TFT與型TFT之臨界 值之間的差與該第一實施例比較起來係變大大約1¥到 5 1.5V。 接著，該抗阻薄膜R4與該光罩薄膜244係被移去。 由於後續的處理係與該第一實施例相同，其之說明於此將 會被省略。 在這實施例中，該閘極絕緣薄膜係在該光罩薄膜244 1〇的移去之後形成於該多晶矽薄膜243上。然而，當該光罩 薄膜244係由像氧化矽薄膜般的絕緣薄膜構成時，該光罩 薄膜244係能夠以與該第二實施例相同的形式按原狀保持 作為該閘極絕緣薄膜的一部份。 在這實施例中，用於控制駝峰的ρ_型雜質係被選擇地 15僅導入至在該η_型TFT形成區域内之多晶矽薄膜的傾斜區 段’因此駝峰不出現於該p-型TFT而P-型雜質之劑量的邊 界I大。因此’ 6¾界值能夠被輕易控制。此外，p_型雜質 係被導入該η-型TFT的通道扁平區段比該p—型TFT的通 道扁平區段更多’而因此在卜型TFT與p-型TFT之臨界 20值之間的差能夠被作成大。這樣係進一步方便臨界值控制 〇 在這情況中，至該多晶矽薄膜之雜質的導入可以由離 子植入法執行，而至該多晶矽薄膜之傾斜區段之雜質的導 入亦係可以由乙硼烷氣體的電漿處理來被執行。 39 玖、發明說明 此外，雖然包含P-型雜質的非晶質石夕薄膜在這實施例 中係由氣·相摻雜法形成’雜質係可以在形成未摻雜的非晶 質矽薄膜之後藉由離子植入法或離子摻雜法來被導入至該 非晶質㈣膜内。此外，雜質係可以在形成該未摻雜的多 晶矽薄膜之後藉由離子植入法或離子摻雜法來被導入至該 多晶矽薄膜内。 以上所述的第一至第四實施例係能夠被應用於具有相 反交錯TFT的薄膜電晶體。在這情況中，該半導體薄膜係 在該閘極電極與該閘極絕緣薄膜被形成之後被形成。雖然 在所有的第一至第四實施例中說明係針對運作層由多晶矽 薄膜構成的TFT，本發明亦能夠被應用於運作層係由非晶 質矽薄膜或其他類型之半導體薄膜構成的TFT。 此外，在所有的第一至第四實施例中說明係針對本發 明被應用於液晶顯示面板的情況，本發明亦能夠被應用於 有機EL顯示面板或使用其他類型之tft的裝置。 【圖式簡單說明】 第ΙΑ、1B、和1C圖分別是為一 TFT的平面圖、第 1A圖之Ι·Ι線處的剖視圖、及第ja圖之η·〗〗線處的剖視 圖。 第2圖是為示意地顯示一習知TFT(n-型TFT和p-型 TFT)之I-V特性的圖示。 第3圖是為顯示本發明之第一實施例之薄膜電晶體元 件（透射型液晶顯示面板）之結構的方塊圖。 第4圖是為本發明之第一實施例之液晶顯示面板之顯 1224865 玖、發明說明 示部份的剖視圖。 第5圖是為於該顯示部份上之TFT基體的平面圖。 第6圖是為該TFT形成區域的平面圖。 第7圖是為第6圖之III-III線處的剖視圖。 第8A至8E圖是為顯示該第一實施例之TFT基體之製 造方法的剖視圖，和第6圖之III-III線之位置處的剖視圖
第9A至9E圖是為顯示該第一實施例之TFT基體之製 造方法的剖視圖，和第6圖之IV-IV線之位置處的剖視圖 10 。 第10A至l〇C圖是為顯示把雜質導入該半導體薄膜之 傾斜區段之方法的放大剖視圖。 第η圖是為顯示該第一實施例之p_型TFT與n-型 TFT之Ι-ν特性的圖示。 第12圖是為顯示在該通道區域之傾斜區段之每單位容
篁之雜質濃度超過在該扁平區段之雜質濃度五倍時之 特性的圖示。 第13 A至13C圖是為按照過程順序顯示本發明之第二 實施例之薄膜電晶體元件之製造方法的剖視圖。 第14圖是為顯示該第二實施例之變化例子的剖視圖。 第15Ai 15C圖是為按照過程順序顯示本發明之第三 實施例之TFT之製造方法的剖視圖。 ~ 雜質 第16圖是為顯示在該心型tft 量比該p-型TFT之通道區域内之
之通道區域内之卜型 P-型雜質量大時之L 41 20 1224865 玖、發明說明 v特性的圖示。 第17A至17D圖是為顯示本發明之第四實施例之薄膜 電晶體元件之製造方法的剖視圖。 【圖式之主要元件代表符號表】 11 * · 底層絕緣薄膜 108 · · 資料匯流排線 10* * 玻璃基體 109 ， 閘極匯流排線 12* * 半導體薄膜 DSI · · 資料開始訊號 13 * * 閘極絕緣薄膜 DCLK. 資料時鐘 14· * 閘極電極 GSI · * 閘極開始訊號 12a * 高濃度雜質區域 GCLK 閘極時鐘 12b * 高濃度雜質區域 102a** 移位暫存器 101 · 控制電路 102b· · 位準移位器 102 * 資料驅動器 102c* ♦ 類比開關 103 * 閘極驅動器 103a* * 移位暫存器 104 * 顯示部份 103b*· 位準移位器 RGB* 顯示訊號 103c· · 輸出緩衝器 Hsync 水平同步訊號 120 * * TFT基體 Vsync 垂直同步訊號 150 * * CF基體 VH * 高電壓 180 液晶 VL · 低電壓 m · · 玻璃基體 Vgnd 接地電位 129… 圖像元件電極 105 * η-型 TFT 127a* * 源極電極 106 · 顯示細胞 127b·. 汲極電極 107 * 儲存電容器 131 .. 對準薄膜
42 1224865 玖、 發明說明 151 · 玻璃基體 128a· •接觸孔 152 * 黑色矩陣 201 · *玻璃基體 153 * 濾色器 202 * *底層絕緣薄膜 154 * 共同電極 203 · •多晶石夕薄膜 155 · 定位薄膜 204 · •光罩薄膜 122 * 底層絕緣薄膜 R2· •抗阻薄膜 123 * 多晶矽薄膜 221 * *玻璃基體 124 * 閘極絕緣薄膜 222 · •底層絕緣薄膜 125 · 閘極電極 223 * •多晶石夕薄膜 126 * 第一中間絕緣薄膜 R3 * * •抗阻薄膜 126a* 接觸孔 241 * *玻璃基體 126b* 接觸孔 242 · •底層絕緣薄膜 123a* 高濃度雜質區域 243 . •多晶石夕薄膜 123b* 高濃度雜質區域 244 * ♦光罩薄膜 128 · 第二中間絕緣薄膜 R4 · · •抗阻薄膜 R1 * 抗阻薄膜
Claims (1)
- 拾、申請專利範圍 h一種薄膜電晶體元件，包含： 一基體；及 一薄膜電晶體，該薄膜電晶體係形成於該基體上並 且具有一個於通道區域被導入有P-型雜質的半導體薄膜 作為主動層，其中， 坡道係設置於該半導體薄膜的邊緣部份而在該通道 區域之邊緣部份内之P-型雜質的容積密度是為在該通道 區域之中央區段内之p_型雜質之容積密度的兩至五倍。 2·如申請專利範圍第1項所述之薄膜電晶體元件，其中 一 η-型薄膜電晶體和一 型薄膜電晶體係形成於該 基體上，而p-型雜質係被導入至該n_型薄膜電晶體與該 P-型薄膜電晶體的通道區域内。 3.如申請專利範圍第2項所述之薄膜電晶體元件，其中 在该η-型薄膜電晶體之通道區域内之p_型雜質的容 積岔度係比在該p-型薄膜電晶體之通道區域内之型雜 質的容積密度大。 4·一種製造薄膜電晶體元件的方法，包含如下之步驟： 形成一個被導入有p-型雜質的半導體薄膜於一基體 上； 形成一抗阻薄膜於該半導體薄膜的薄膜電晶體形成 區域上； 利用忒抗阻薄膜作為光罩來蝕刻該半導體薄膜； 利用该抗阻薄膜作為光單，把p—型雜f導人至從該 抗阻薄膜凸出之半導體薄膜的一部份； 义 44 拾、申請專利範圍 移去該抗阻薄膜； 形成一閘極絕緣薄膜；及 形成一閘極電極。 5.如申請專利範圍帛4項所述之製造薄獏電晶體 法，其巾 的方 該蝕刻的步驟係藉由使用包含SF6與氧氣之氣體， Ά3 CF4與氧氣之氣體中之任—者的乾㈣來被執行 6·如申請專利範㈣4項所述之製造薄膜電晶體元件的方 法’更包含如下之步驟： ,在姑刻的步驟之後把該抗阻_刻俾可使該抗阻 薄膜的邊緣部份縮退。 7.—種製造薄膜電晶體元件的方法，包含如下之步驟： 形成-個被導人有"雜質的半導體薄膜於—基體 上； 形成一光罩薄膜於該半導體薄膜上； 形成-抗阻賴於該光罩薄膜的薄膜電晶體形成區 域上； 利用該抗阻薄膜作為光罩來敍刻該光罩薄膜與該半 導體薄膜； 移去該抗阻薄膜； 利用該光罩薄膜作為光罩，把卜型雜質導入至從該 光單薄膜凸出之半導體薄膜的一部份； 形成一閘極絕緣薄膜；及 45 拾、申請專利範圍 形成一閘極電極。 如申.月專利乾圍第7項所述之製造薄膜電晶體元件的方法 ，其中 β閘極絕緣薄膜係在移去該光罩薄膜之後被形成於 該半導體薄膜上。 9·如申請專利範圍帛7項所述之製造薄膜電晶體元件的方 法，其中 10 ★该閘極絕緣薄膜係在利用該光罩薄膜作為該間極絕 緣薄膜之一部份時被形成於該半導體薄膜上。 方 •如申明專利範圍第7項所述之製造薄膜電晶體元件的 法，其中 的 該姓刻的步驟係藉由使用包含CF4與氧氣之氣體 乾蝕刻來被執行。 15 11·-種製造薄膜電晶體元件的方法，包含如下之步驟： 形成一半導體薄膜於一基體上； 形成一光罩薄膜於該半導體薄膜上； 形成一抗阻薄骐於該光罩薄膜的薄膜電晶體形成區 域上； 20 利用該抗阻薄膜作為光罩來㈣該光罩薄膜與該半 導體薄膜； ' 移去該抗阻薄膜； 在雜質通過該光罩薄商條件τ把㈣雜料入至 整個半導體薄膜，及在雜質係由該光罩薄膜阻擋的條件 下僅把Ρ-型雜質導人至從該光罩薄膜凸出之半導體薄膜 46 1224865 拾、申請專利範圍 的一部份； 形成一閘極絕緣薄膜；及 形成一閘極電極。 12·如申請專利範圍第11項所述之製造薄膜電晶體元件的 方法，其中 P-型雜質至該半導體薄膜的導入係藉由離子植入法 與離子摻雜法中之任一者來被執行。 13·—種薄膜電晶體元件，包含： g 一基體；及 一薄膜電晶體，該薄膜電晶體係形成於該基體上並 且具有一個至少被導入有p_型雜質至通道區域的半導體 薄膜作為運作層，其中 坡道係设置於該半導體薄膜的邊緣部份而型雜質 係被導入至该半導體薄膜的通道區域以致於分佈的尖峰 係出現於該薄膜的表面附近。 14.一種製造薄膜電晶體元件的方法，包含如下之步驟： · 形成一半導體薄膜於一基體上； 形成一抗阻薄膜於該半導體薄膜的薄膜電晶體形成 區域上； 利用該抗阻薄膜作為光罩來蝕刻該半導體薄膜； 移去該抗阻薄膜； 在分佈之尖峰係出現於該半導體薄膜之表面附近的 條件下把p-型雜質導入至該半導體薄膜； 形成一閘極絕緣薄膜；及 47 1224865 拾、申請專利範圍 形成一閘極電極。 15.—種薄膜電晶體元件，包含： 一基體；及 一 P-型薄膜電晶體與一 η-型薄膜電晶體，其係形成 於該基體上，其中 10該Ρ -型薄膜電晶體與該η -型薄膜電晶體具有一個於 邊緣部份設有坡道的半導體薄膜作為運作層，在該^型 薄膜電晶體之半導體薄膜之通道區域内之ρ_型雜質的容 積密度係比在該ρ-型薄膜電晶體之半導體薄膜之通道區 域内之ρ_型雜質的容積密度高，而在該卜型薄膜電晶體 之通道區域之傾斜區段内之ρ_型雜質的容積密度是為在 該通道區域之中央區段内之Ρ_型雜質之容積密度的兩件 或更多。 σ 16·—種製造薄膜電晶體元件的方法，包含如下之步驟： 形成一個被導入有ρ-型雜質的半導體薄膜於—基體形成一光罩薄膜於該半導體薄膜上； 形成一第一抗阻薄膜於該光罩薄膜的ρ_型薄骐電晶 體形成區域與η-型薄膜電晶體形成區域上； 利用該第一才充阻薄膜作為光罩來蚀刻該半導體薄膜 與該光罩薄膜； ’、 移去該第一抗阻薄膜； 以一第二抗阻薄膜覆蓋在該基體上的Ρ-型薄膜電曰 體形成區域； 曰曰 48 1224865 拾、申請專利範圍 質係由該光罩薄膜阻擋的條件 光罩薄膜凸出之η-型薄膜電晶 的一部份； 在雜質通過該光罩薄膜的條件下把p_型雜質導入至 該η·型薄旗電晶體形成區域的整個半導體薄膜，及在雜 下把Ρ-型雜質導入至從該 體形成區域之半導體薄膜 移去該第二抗阻薄膜； 形成—閘極絕緣薄膜；及 形成一閘極電極。49
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002053881A JP4017886B2 (ja) | 2002-02-28 | 2002-02-28 | 薄膜トランジスタ装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW200306668A TW200306668A (en) | 2003-11-16 |
| TWI224865B true TWI224865B (en) | 2004-12-01 |
Family
ID=27750936
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW092103947A TWI224865B (en) | 2002-02-28 | 2003-02-25 | Thin film transistor device and method of manufacturing the same |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US7071504B2 (zh) |
| JP (1) | JP4017886B2 (zh) |
| KR (1) | KR100775233B1 (zh) |
| CN (1) | CN1268006C (zh) |
| TW (1) | TWI224865B (zh) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4964442B2 (ja) | 2005-08-10 | 2012-06-27 | 三菱電機株式会社 | 薄膜トランジスタおよびその製造方法 |
| KR101226974B1 (ko) | 2006-05-03 | 2013-01-28 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이 기판 및 그 제조 방법 |
| JP5111802B2 (ja) | 2006-07-20 | 2013-01-09 | 三菱電機株式会社 | 薄膜トランジスタ基板、及びその製造方法 |
| US8759166B2 (en) | 2009-12-14 | 2014-06-24 | Sharp Kabushiki Kaisha | Method for manufacturing thin film transistor device |
| US8901650B2 (en) | 2010-02-02 | 2014-12-02 | Sharp Kabushiki Kaisha | Semiconductor device, and manufacturing method for same |
| KR101084273B1 (ko) * | 2010-03-03 | 2011-11-16 | 삼성모바일디스플레이주식회사 | 유기 발광 표시 장치 및 그 제조 방법 |
| WO2011135890A1 (ja) * | 2010-04-30 | 2011-11-03 | シャープ株式会社 | 半導体装置、表示装置、および半導体装置の製造方法 |
| US8816437B2 (en) | 2010-06-15 | 2014-08-26 | Sharp Kabushiki Kaisha | Semiconductor device and method for manufacturing same |
| KR102231398B1 (ko) * | 2014-08-01 | 2021-03-23 | 엘지디스플레이 주식회사 | 금속 산화막 반도체 전계효과 트랜지스터 및 그 제조방법 |
| CN104934373B (zh) * | 2015-06-30 | 2018-10-26 | 厦门天马微电子有限公司 | 一种阵列基板及其制作方法 |
| CN106505067B (zh) * | 2015-09-08 | 2019-10-25 | 鸿富锦精密工业（深圳）有限公司 | 互补金属氧化物半导体装置及制造方法 |
| JP6708464B2 (ja) * | 2016-04-01 | 2020-06-10 | ラピスセミコンダクタ株式会社 | 半導体装置および半導体装置の製造方法 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6312160A (ja) | 1986-07-03 | 1988-01-19 | Fujitsu Ltd | 島状ｓｏｉのチヤネルストツパ形成方法 |
| JP3124445B2 (ja) | 1994-07-08 | 2001-01-15 | 株式会社半導体エネルギー研究所 | 半導体装置およびその作製方法 |
| US5898188A (en) * | 1994-07-06 | 1999-04-27 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for its fabrication |
| JP3295679B2 (ja) | 1995-08-04 | 2002-06-24 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JPH09191111A (ja) | 1995-11-07 | 1997-07-22 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| JP3222380B2 (ja) * | 1996-04-25 | 2001-10-29 | シャープ株式会社 | 電界効果トランジスタ、および、ｃｍｏｓトランジスタ |
| JP2000031493A (ja) | 1998-07-16 | 2000-01-28 | Fujitsu Ltd | 薄膜トランジスタ及びその製造方法 |
| JP2000077665A (ja) | 1998-08-27 | 2000-03-14 | Toshiba Corp | 薄膜トランジスタ装置及び薄膜トランジスタ装置の製造方法 |
| JP3483484B2 (ja) * | 1998-12-28 | 2004-01-06 | 富士通ディスプレイテクノロジーズ株式会社 | 半導体装置、画像表示装置、半導体装置の製造方法、及び画像表示装置の製造方法 |
| JP3458766B2 (ja) | 1999-06-08 | 2003-10-20 | 日本電気株式会社 | 電界効果トランジスタの製造方法 |
| TW495854B (en) * | 2000-03-06 | 2002-07-21 | Semiconductor Energy Lab | Semiconductor device and manufacturing method thereof |
| JP3753613B2 (ja) * | 2000-03-17 | 2006-03-08 | セイコーエプソン株式会社 | 電気光学装置及びそれを用いたプロジェクタ |
| TW480576B (en) * | 2000-05-12 | 2002-03-21 | Semiconductor Energy Lab | Semiconductor device and method for manufacturing same |
| JP4678933B2 (ja) * | 2000-11-07 | 2011-04-27 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US7141822B2 (en) * | 2001-02-09 | 2006-11-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
-
2002
- 2002-02-28 JP JP2002053881A patent/JP4017886B2/ja not_active Expired - Fee Related
-
2003
- 2003-02-25 TW TW092103947A patent/TWI224865B/zh not_active IP Right Cessation
- 2003-02-26 US US10/375,788 patent/US7071504B2/en not_active Expired - Lifetime
- 2003-02-27 KR KR1020030012273A patent/KR100775233B1/ko not_active Expired - Fee Related
- 2003-02-28 CN CNB031067794A patent/CN1268006C/zh not_active Expired - Fee Related
-
2006
- 2006-02-10 US US11/352,159 patent/US7312483B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN1441502A (zh) | 2003-09-10 |
| US20060166413A1 (en) | 2006-07-27 |
| JP4017886B2 (ja) | 2007-12-05 |
| TW200306668A (en) | 2003-11-16 |
| CN1268006C (zh) | 2006-08-02 |
| US7071504B2 (en) | 2006-07-04 |
| KR100775233B1 (ko) | 2007-11-12 |
| JP2003258262A (ja) | 2003-09-12 |
| KR20030071551A (ko) | 2003-09-03 |
| US7312483B2 (en) | 2007-12-25 |
| US20030160245A1 (en) | 2003-08-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI227565B (en) | Low temperature poly-Si thin film transistor and method of manufacturing the same | |
| KR100837469B1 (ko) | 박막 트랜지스터 장치의 제조 방법 | |
| US5396084A (en) | Thin film transistor device having driving circuit and matrix circuit | |
| US6900464B2 (en) | Thin film transistor device and method of manufacturing the same, and liquid crystal display device | |
| CN109037150B (zh) | 金属氧化物半导体薄膜晶体管阵列基板及其制作方法 | |
| JP4084080B2 (ja) | 薄膜トランジスタ基板の製造方法 | |
| KR100998287B1 (ko) | 반도체장치 제조방법 | |
| TW200921801A (en) | Methods for manufacturing thin film transistor and display device | |
| TWI224865B (en) | Thin film transistor device and method of manufacturing the same | |
| KR950008261B1 (ko) | 반도체장치의 제조방법 | |
| JPH09127551A (ja) | 半導体装置およびアクティブマトリクス基板 | |
| WO2001033292A1 (fr) | Dispositif d'affichage a cristaux liquides | |
| JP2007298947A (ja) | 液晶表示装置及びその製造方法 | |
| TW480726B (en) | Thin film transistor and manufacturing method therefore | |
| JP2004040108A (ja) | Ｌｄｄ構造を有する薄膜トランジスタとその製造方法 | |
| JPH0818055A (ja) | 半導体集積回路およびその作製方法 | |
| US20060061701A1 (en) | Pixel of a liquid crystal panel, method of fabricating the same and driving method thereof | |
| TW554444B (en) | Manufacturing method for liquid crystal display | |
| TW200402566A (en) | Thin film transistor device and method of manufacturing the same, thin film transistor substrate and display having the same | |
| JP2006332551A (ja) | 薄膜トランジスタ基板とその製造方法 | |
| JP3391176B2 (ja) | 薄膜トランジスタの製造方法 | |
| US8759166B2 (en) | Method for manufacturing thin film transistor device | |
| JP2004031409A (ja) | 薄膜トランジスタの製造方法 | |
| TW201250651A (en) | Source driver device and method of fabricating the same | |
| JP2004064056A (ja) | 半導体集積回路の作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |