[go: up one dir, main page]

JP3124445B2 - 半導体装置およびその作製方法 - Google Patents

半導体装置およびその作製方法

Info

Publication number
JP3124445B2
JP3124445B2 JP06180942A JP18094294A JP3124445B2 JP 3124445 B2 JP3124445 B2 JP 3124445B2 JP 06180942 A JP06180942 A JP 06180942A JP 18094294 A JP18094294 A JP 18094294A JP 3124445 B2 JP3124445 B2 JP 3124445B2
Authority
JP
Japan
Prior art keywords
active layer
silicon film
amorphous silicon
semiconductor device
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP06180942A
Other languages
English (en)
Other versions
JPH0832078A (ja
Inventor
潤 小山
英臣 須沢
聡 寺本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP06180942A priority Critical patent/JP3124445B2/ja
Publication of JPH0832078A publication Critical patent/JPH0832078A/ja
Priority to US08/877,897 priority patent/US5898188A/en
Application granted granted Critical
Publication of JP3124445B2 publication Critical patent/JP3124445B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本明細書で開示する発明は、薄膜
トランジスタの構成およびその作製方法に関する。
【0002】
【従来の技術】ガラス基板等の絶縁表面を有する基板上
に形成された薄膜半導体を用いた薄膜トランジスタ(一
般にTFTと称される)が知られている。この薄膜トラ
ンジスタは、各種集積回路に利用されている。特にアク
ティブマトリクス型の液晶表示装置の各画素部分に配置
し、画素のスイッチング用に用いる例が知られている。
【0003】薄膜半導体の種類としては、非晶質珪素膜
や結晶性珪素膜が知られている。非晶質珪素膜は成膜の
容易性から生産性に優れるという特徴を有するが、その
電気特性が低く、得られる薄膜トランジスタの特性が低
いという問題がある。一方、結晶性珪素膜は、特性の高
い薄膜トランジスタを得ることができるという特徴があ
る。しかしながら現状においては単結晶珪素膜を得るこ
とができないので、得られる膜は多結晶構造や微結晶構
造(これらを総称して結晶性珪素膜という)となってし
まう。
【0004】図2(A)に代表的な薄膜トランジスタの
例を示す。図2に示すのは、ガラス基板201上に酸化
珪素膜202が形成された表面上にN型のソース領域2
03、実質的に真正(I型)のチャネル形成領域20
4、N型のドレイン領域205で構成される活性層を有
し、さらにゲイト絶縁膜206、ゲイト電極207、層
間絶縁膜208、ソース電極209、ドレイン電極21
0を有している。
【0005】このような結晶性珪素膜を用いた薄膜トラ
ンジスタではOFF電流(漏れ電流ともいう)の存在が
大きな問題となる。OFF電流とは、例えば図2に示す
ようなNチャネル型の薄膜トランジスタがOFFの状態
で、ゲイト電極207にマイナスの電位が加えられてい
る時に、チャネル形成領域204とドレイン領域205
との間に電流が流れてしまう現象をいう。Nチャネル型
の薄膜トランジスタがOFFの状態で、ゲイト電極20
7にマイナスの電位が加えられている場合、チャネル形
成領域204のゲイト絶縁膜206に接する部分はP型
となる。従って、活性層(ソース/ドレイン領域、チャ
ネル形成領域が形成されている)を構成する薄膜半導体
が単結晶であるならば、PN接合がソース/ドレイン間
に形成されることになり、ソース/ドレイン間に大きな
電流が流れることはない。しかし、活性層を構成する薄
膜半導体が多結晶構造や微結晶構造である場合、ソース
領域またはドレイン領域とチャネル形成領域との間に形
成される高電界によって、結晶粒界を介してのキャリア
の移動が生じてしまう。この結果、OFF電流が比較的
多くなってしまう。
【0006】上記OFF電流を少なくする方法として
は、LDD構造やオフセットゲイト構造を採用する技術
が知られている。これらの構造は、ソース領域またはド
レイン領域とチャネル形成領域との界面およびその近傍
に電界が集中しないようにし、OFF電流を低減させん
とするものである。
【0007】〔発明に至る過程〕本発明者らの研究によ
ると、上記LDD構造やオフセットゲイト構造は、OF
F電流の低減には確かに効果的であるが、本質的に大き
な改善を得ることができないことが判明している。そこ
で各種パラメータを変化させ、OFF電流の各種パラメ
ータへの依存性を調べた。この結果、活性層の幅を変化
させてもOFF電流はほとんど変化しないことが判明し
た。図2(B)に活性層の概略の形状を示す。図2
(B)において、21がソース領域であり、22がチャ
ネル形成領域であり、23がドレイン領域である。また
Wが活性層の幅であり、Lが活性層の長さである。
【0008】まず活性層の幅Wを変化させた場合、OF
F電流の値には顕著な変化は見られなかった。もし、O
FF電流の原因となるキャリアの移動が活性層の断面全
域に渡って行われているならば、活性層の幅Wを変化さ
せることによって、OFF電流の値に変化が見られるは
ずである。なぜならば、活性層の幅Wが変化することに
よって、OFF電流の原因となるキャリアの通路の面積
(活性層の断面積)が変化するからである。
【0009】一方、活性層の厚さを変化させた場合に
は、それに依存してOFF電流の値に顕著な変化が見ら
れた。即ち、活性層の厚さを薄くすることによって、O
FF電流が減少することが確認された。
【0010】上記の実験事実は、OFF電流の原因とな
るキャリアの移動が主に活性層側面24において行われ
ていることに起因する。このように、OFF電流の原因
となるキャリアの移動が活性層の側面24において主に
行われている場合は、活性層の幅を変化させてもキャリ
アの移動にはほとんど関係ないので、OFF電流の値は
ほとんど変化しない。一方、活性層の厚さを薄くする
と、キャリアの通路が狭くなるので、OFF電流は減少
する。
【0011】活性層側面を経由してキャリアが移動して
しまうのは、チャネル形成領域とソース領域またはドレ
イン領域との接合部の側面において多数のトラップが集
中して存在しているということに起因する。活性層の側
面にトラップが集中して存在してしまうのは以下の原因
による。一般に活性層を形成するには、RIE法等のド
ライエッチングによる方法が用いられている。この場
合、活性層の周辺端部および周辺側面においてプラズマ
ダメージが顕著になってしまう。そして、エッチングさ
れた活性層の側面においては集中的に欠陥が形成されて
しまうことになる。即ち、活性層の側面には、トラップ
が集中的に存在してしまうことになる。
【0012】このような活性層側面に存在するトラップ
を消滅あるいは減少させるには、活性層を形成するため
のパターニング工程(ドライエッチングによるパターニ
ング)の後に活性層の側面における欠陥を減少させ、ト
ラップ密度を低下させてやる必要がある。即ち、活性層
の側面に何らかのアニールを施すことが必要となる。以
上示した過程を経て、本明細書で示す発明が行われたも
のである。
【0013】
【発明が解決しようとする課題】本発明は、OFF電流
の少ない薄膜トランジスタを得ることを課題とする。
【0014】
【課題を解決するための手段】本明細書で開示する発明
の一つは、活性層の周囲端部の結晶性が特に高められて
いることを特徴とする。上記構成において、ソース領域
とドレイン領域とチャネル形成領域とが形成された活性
層として、図1の106と108と107で示される構
成を挙げることができる。図1において、106と10
8とがソース領域とドレイン領域であり、107がチャ
ネル形成領域である。また図1に示す構成においては、
活性層(103で示される半導体層)には、ソース/ド
レイン領域とチャネル形成領域とが形成されているが、
さらに活性層にはライトドープ領域やオフセットゲイト
領域等が形成されていてもよい。
【0015】また他の発明の構成は、ソース領域とドレ
イン領域とチャネル形成領域とが形成された活性層を有
し、少なくともドレイン領域とチャネル形成領域との界
面および/またはその近傍における前記活性層の側面
は、特に結晶性が高められていることを特徴とする。
【0016】他の発明の構成は、絶縁表面を有する基板
上に非晶質珪素膜を形成する工程と、前記非晶質珪素膜
を結晶化し結晶性珪素膜とする工程と、前記結晶性珪素
膜をパターニングし活性層を形成する工程と、前記活性
層に対してレーザー光または強光を照射する工程と、を
有することを特徴とする。
【0017】上記構成において、絶縁表面を有する基板
としては、ガラス基板、石英基板、絶縁膜が形成された
ガラス基板、絶縁膜が形成された半導体基板、絶縁膜が
形成された導体基板等を挙げることができる。
【0018】珪素膜を結晶化する方法としては、加熱に
よる方法、レーザー光や強光の照射による方法、加熱と
レーザー光または強光の照射とを組み合わせる方法があ
る。また、非晶質珪素膜の結晶化を助長する金属元素を
用いた結晶化の方法を採用することは有用である。この
場合、金属元素としてFe、Co、Ni、Cu、Ru、
Rh、Pd、Ag、Os、Ir、Pt、Auから選ばれ
た一種または複数種類の元素を用いることができる。特
にNi(ニッケル)を用いた場合に顕著な効果を得るこ
とができる。具体的には、550℃(従来は600℃以
上)で4時間(従来は12時間以上)程度の加熱処理で
結晶性珪素膜を得ることができる。またこの金属元素を
用いた加熱による結晶化にさらにレーザー光または強光
の照射を組み合わせることは有効である。
【0019】この金属元素を非晶質珪素膜に導入するに
は、非晶質珪素膜の表面に金属元素の薄膜または金属元
素を含む薄膜を形成すればよい。
【0020】活性層中における金属元素の濃度は、1×
1015cm-3〜1×1019cm-3とすることが好まし
い。この範囲より濃度は小さい場合は、結晶化を助長す
る効果が小さく、またこの範囲より濃度が大きい場合に
は、半導体の特性が金属としての挙動を示すこととな
り、半導体素子に利用するには不都合なものとなってし
まう。
【0021】パターニングにより活性層を形成した後に
レーザー光または強光の照射を行うのは、活性層の周囲
端部に対してアニール処理を行い活性層の周囲端部、特
に活性層側面における欠陥を減少させるためである。
【0022】このレーザー光または強光の照射を活性層
の周囲端部に対して選択的に集中して行うことは有効で
ある。また活性層の側面にレーザー光が照射されるよう
にすること極めて有効である。
【0023】本明細書で開示する他の発明は、絶縁表面
を有する基板上に非晶質珪素膜を形成する工程と、前記
非晶質珪素膜を結晶化し結晶性珪素膜とする工程と、前
記結晶性珪素膜をパターニングし活性層を形成する工程
と、前記活性層に対してレーザー光または強光を照射す
る工程と、前記活性層の側面の少なくとも一部にソース
/ドレイン領域と逆導電型を付与する不純物を注入する
工程と、を有することを特徴とする。
【0024】レーザー光または強光を照射する工程と活
性層の側面の少なくとも一部にソース/ドレイン領域と
逆導電型を付与する不純物を注入する工程とは、その順
序を逆にしてもよい。
【0025】このソース/ドレイン領域と逆導電型を付
与する不純物を注入する領域は、少なくともチャネル形
成領域とソース/ドレイン領域との界面が存在する活性
層の側面であることが必要である。
【0026】
【作用】パターニングにより形成された活性層の側面に
は、プラズマダメージやエッチングの際のダメージによ
り欠陥が集中的に形成されてしまう。即ち、活性層の側
面には、欠陥が集中的に存在してしまう。そこで、活性
層の形成の後にレーザー光または強光を照射することに
より、活性層の形成時にその側面に生成された欠陥を減
少させることができる。特に活性層の側面にレーザー光
が照射されるようにすることによって、活性層の側面に
存在する欠陥を効果的に減少させることができる。
【0027】このように、活性層の側面に存在する欠陥
をレーザー光または強光の照射により減少させること
で、活性層の側面におけるトラップ密度を減少させるこ
とができ、この活性層の側面のトラップを経由して移動
するキャリアの数を減少させることができる。そしてこ
のことにより、OFF電流の小さい薄膜トランジスタを
実現することができる。
【0028】また活性層の周辺端部をソース/ドレイン
領域とは逆導電型とすることで、OFF動作時における
活性層の側面において、チャネル形成領域とソース/ド
レイン領域との間でPN接合を形成することができ、ソ
ース/ドレイン間の絶縁性を高めることができる。
【0029】
【実施例】
〔実施例1〕図1に本実施例で示す薄膜トランジスタの
例を示す。まずガラス基板101上に下地膜として酸化
珪素膜102を2000Åの厚さにスパッタ法によって
成膜する。次に非晶質珪素膜を1000Åの厚さにプラ
ズマCVD法または減圧熱CVD法で成膜する。そし
て、加熱処理を施すことにより、結晶性珪素膜を得る。
この加熱処理の後にレーザー光を照射することは、得ら
れた結晶性膜の結晶性を高める上で非常に大きな効果が
ある。次にRIE法を用いたエッチングによりパターニ
ングを施し、図1(A)の103で示されるような活性
層を形成する。この状態において、100で示される領
域がプラズマダメージを受ける。特に活性層の側面には
欠陥が集中的に生成されてしまう。
【0030】図1(A)をB−B’で切った断面を図3
に示す。図3に示す(A)、(B)は、後述するレーザ
ー光の照射方法を示したものである。また図3のA−
A’で切った断面が図1(A)に示される。図1、図3
に示されるように、100で示されるプラズマダメージ
を受ける領域は、活性層の周囲側面全体に渡る。
【0031】ここでレーザー光の照射を行うことによ
り、100で示される上記活性層側面におけるプラズマ
ダメージをアニールすることができる。勿論、活性層全
体の結晶性も向上される。レーザー光としては、KrF
エキシマレーザーやXeClエキシマレーザーを用いる
ことができる。このレーザー光の照射と同時に試料を2
00〜500℃の温度に加熱することは有効である。こ
れは、加熱を併用することによって、レーザー光の照射
に従う珪素表面の溶融時間を長くし、レーザー光の照射
によるアニール効果を高めるためである。
【0032】またレーザー光の代わりに、赤外光等の強
光を用いるのでもよい。またこのレーザー光の照射後、
さらに加熱処理を施すことは、活性層中における欠陥を
減少させる意味で有効である。
【0033】レーザー光を照射する方法としては、図3
の(A)、(B)に示す2つの方法がある。(A)に示
す方法は、上方から全面に対して行うもので、最も一般
的であり、生産性や制御性に優れた方法である。この方
法においては活性層の周囲端部にエネルギーが集中する
ことになるので、活性層の側面における結晶性を特に高
くすることができる。即ち、活性層の側面における結晶
性を活性層全体の中で特に高いものとすることができ
る。
【0034】(B)に示す方法は、レーザー光を斜め方
向から照射することによって、活性層の側面に積極的に
レーザー光を照射する方法である。この方法を採用した
場合、活性層の側面に対してのアニール効果を極めて高
くすることができる。(B)に示すような斜め方向から
のレーザー光の照射を行うには、基板を斜めにしてレー
ザー光を照射すればよい。
【0035】こうして、活性層の周囲側面における欠陥
を消滅あるいは大きく減少させることができる。次にゲ
イト絶縁膜として機能する酸化珪素膜104をプラズマ
CVD法によって1000Åの厚さに成膜する。そして
リンが高濃度にドープされた公知の珪素を主成分とした
被膜を形成し、パターニングを施すことにより、ゲイト
電極105を形成する。そして、ソース/ドレイン領域
を形成するためにリンイオンの注入を行う。ここではN
チャネル型の薄膜トランジスタを形成するためにリンイ
オンの注入を行うが、ここでボロンイオンの注入を行え
ば、Pチャネル型の薄膜トランジスタを得ることができ
る。
【0036】この工程で自己整合的にソース領域106
とドレイン領域108とが形成される。またチャネル形
成領域107も同時に形成される。そしてレーザー光の
照射を行い、ソース領域106とドレイン領域108の
活性化を行う。この工程において、レーザー光を照射す
る代わりに強光を照射するのでもよい。また、加熱によ
ってソース/ドレイン領域の活性化を行うのでもよい。
【0037】そして、層間絶縁膜として酸化珪素膜10
9を7000Åの厚さにプラズマCVD法で成膜し、さ
らに孔開け工程を経てソース電極110とドレイン電極
111とを形成する。そして350℃の水素雰囲気中に
おいて加熱処理を1時間行うことによって、図1(C)
に示す薄膜トランジスタを完成させる。
【0038】〔実施例2〕本実施例は、オフセットゲイ
ト構造とライトドープ領域とを備えた薄膜トランジスタ
に本明細書で開示する発明を適用した例である。図4に
本実施例で示す薄膜トランジスタの作製工程を示す。
【0039】まずガラス基板401上に下地膜402と
して酸化珪素膜を2000Åの厚さにプラズマCVD法
またはスパッタ法によって成膜する。次に非晶質珪素膜
403をプラズマCVD法または減圧熱CVD法によっ
て、1000Åの厚さに成膜する。そして非晶質珪素膜
の結晶化を助長するための金属元素としてニッケルを非
晶質珪素に導入する。ここでは、酢酸ニッケル塩溶液を
用いて非晶質珪素膜403へのニッケルの導入を行う。
即ち、酢酸ニッケル塩溶液を非晶質珪素膜403上にス
ピナーを用いて塗布することにより、非晶質珪素膜40
3の表面にニッケル元素が接して保持されている状態す
る。ここで活性層中におけるニッケル濃度が1×1015
cm-3〜1×1019cm-3となるように、ニッケルの導
入量を制御する。ここでは、酢酸ニッケル塩溶液中のニ
ッケル濃度を制御することによって、導入するニッケル
量を制御すればよい。また、ニッケルの導入方法として
は、プラズマ処理やスパッタ法さらにはプラズマCVD
法やイオン注入法を用いてもよい。
【0040】そして加熱またはレーザー光の照射、また
は加熱とレーザー光の照射を併用することによって、非
晶質珪素膜を結晶性珪素膜に変成する。ここでは窒素雰
囲気中において550℃、4時間の加熱処理を行い結晶
性珪素膜を得る。(図4(A))
【0041】次にパターニングを行い薄膜トランジスタ
の活性層404を形成する。ここでは等方性のエッチン
グを行うことで、420で示される活性層404の周辺
端部をテーパー状に形成する。この工程の詳細を図8を
用いて説明する。まず珪素膜403の上面に極薄い酸化
膜を形成する。ここでは酸素雰囲気中において550
℃、1時間の加熱処理を施し、酸化膜803を形成す
る。この酸化膜803は後に形成されるレジストが珪素
膜403に直接接しないようにし、レジストからの有機
物等が珪素膜中に拡散しないようにするために必要とさ
れる。
【0042】次にレジストマスク800を形成する。そ
して、等方性のプラズマエッチングを行うことで、図8
(B)の点線802、801で示されるようにエッチン
グが進行していく。この結果、周囲が420で示される
ようにテーパー状に形成された活性層404を得ること
ができる。この状態で1×1012〜1×1014cm-2
ドーズ量で、ソース/ドレイン領域を構成する導電型と
は逆導電型を付与する不純物のイオンを注入する。この
不純物イオンの注入は、残存したレジストマスク800
が存在する関係で、図8(C)の斜線で示される活性層
のテーパー状に形成された領域に行われることになる。
この様子を図9に示す。図9は、図8(C)を上面から
見たものである。また図9のA−A' で切った断面が図
8(C)に相当する。この場合、活性層の周囲全て渡っ
てソース/ドレイン領域とは逆導電型を付与する不純物
がドーピングされることになる。ここでは、ボロンのイ
オンを1×1012〜1×1014cm-2のドーズ量で注入
する。この工程は、残存したレジストマスク800を用
いて自己整合的に行うことができるので、新たにマスク
を増やしたりしなくてもよいという有意性がある。そし
てレジストマスク800と酸化膜803とを取り除い
て、図8(D)に示す状態を得る。図8(D)に示す状
態は、図4(B)に対応する。
【0043】この420で示される部分をテーパ状にす
ることで、活性層404上に形成される配線に段切れが
生じないような構成とすることができる。しかし、42
0で示される活性層の周辺端部および周辺側面には、プ
ラズマダメージが集中して生じてしまうので、多くのト
ラップが集中して存在してしまう。そこで、レーザー光
を照射して、活性層の周辺側面におけるトラップを減少
させる。ここで行うレーザー光の照射は、図3(A)に
示すように活性層全面に対して行ってもよいし、図3
(B)に示すように、活性層端部に対して斜め方向から
行ってもよい。
【0044】この後酸化珪素膜400をプラズマCVD
法または減圧熱CVD法によって成膜する。次に600
0Åの厚さにアルミニウム膜を電子ビーム蒸着法または
スパッタ法によって成膜する。このアルミニウム膜に
は、1wt%の珪素または0.1wt%のスカンジウムを
含有させる。そしてアルミニウム膜の表面に50〜10
0Å程度の陽極酸化膜405を形成する。この陽極酸化
膜は、3〜10%の酒石酸が含まれたエチレングルコー
ル溶液中において、アルミニウム膜を陽極とした陽極酸
化を行うことによって行われる。ここでは印加電圧を1
00〜200V例えば150Vとし、緻密なバリア型の
陽極酸化膜を形成する。
【0045】そしてフォトレジストを用いたマスクを形
成し、ドライエッチング法によってパターニングされた
アルミニウム膜406を形成する。このアルミニウム膜
上には、先の陽極酸化によって形成された緻密な酸化物
層405が存在している。(図4(C))
【0046】次に3〜20%のクエン酸または硝酸溶液
中において陽極酸化を行うことで、厚さ3000Å〜1
μm例えば5000Åの厚さにポーラス状の酸化物層4
07を形成する。ここでは、30℃、10%の硝酸溶液
中において、10Vの電圧を25分加えることによっ
て、この陽極酸化を行う。(図4(D))
【0047】次に緻密な酸化物層405を取り除き、再
び酒石酸が含まれたエチレングルコール溶液中において
陽極酸化を行い、緻密な酸化物層408を形成する。こ
の酸化物層408の厚さは2000Åとする。またこの
陽極酸化工程でアルミニウムを主成分とするゲイト電極
409が確定される。(図4(E))
【0048】そして、酸化物407をマスクとしてドラ
イエッチング法によって、酸化珪素膜400を除去す
る。こうして、図5(A)に示す状態を得る。
【0049】図5(A)に示す状態を得たら、燐酸、酢
酸、硝酸の混酸を用いてポーラス状の酸化物層407を
選択的にエッチングする。そして、不純物イオンの注入
を行いソース/ドレイン領域の形成を行う。ここではN
チャネル型の薄膜トランジスタを作製するためにリンイ
オンの注入を行う。ここでは、5×1014〜5×1015
cm-2のドーズ量でリンイオンの注入を行う。
【0050】この工程でソース領域410とドレイン領
域416とが自己整合的に形成される。またライトドー
プ領域411と415、さらにはオフセットゲイト領域
412と414とが同時に形成される。ライトドープ領
域411と415は、残存した酸化珪素膜400によっ
て、注入されたイオンの一部が遮られるためにソース領
域410やドレイン領域416より低い濃度でイオン注
入が行われることによって形成される。またオフセット
ゲイト領域412と414とには、ゲイト電極409周
囲の酸化物層408がマスクとなって不純物イオンが注
入されない。(図5(B))
【0051】そして層間絶縁膜として酸化珪素膜417
を6000Åの厚さにプラズマCVD法で成膜する。さ
らに孔開け工程を経てソース電極418とドレイン電極
419とを形成する。ここで、活性層の端部側面がテー
パー状に形成されているので、活性層上に形成される電
極配線に段切れが発生しない構成とすることができる。
即ち、420で示される活性層の周囲の側面がテーパー
状に形成されているので、その上方に形成される各種電
極配線が滑らかな角度で形成されることになり、段切れ
がない構成とすることができる。またテーパー状に形成
されている領域がソース/ドレイン領域と逆導電型とな
っているので、OFF動作時に活性層側面におけるチャ
ネル形成領域とソース/ドレイン領域との間においてP
N接合が形成され、ソース/ドレイン間の絶縁性を高め
ることができる。従ってOFF電流を下げることができ
る。
【0052】完成した薄膜トランジスタの断面の写真を
図6に示す。図6には、薄膜状の活性層とテーパー状に
形成されたその端部が示されている。また図7にこの薄
膜トランジスタを上面から写した写真を示す。この図7
で示す写真は、基板上に形成された微細なパターンを示
したものである。図7のA−A’で切り取られる断面が
図5(C)に対応し、図7のB−B’で切り取られる断
面が図6に対応する。
【0053】最後に350℃の常圧水素雰囲気中におい
て、加熱処理を行うことによって、活性層中の水素化を
行い、薄膜トランジスタを完成させる。
【0054】
【発明の効果】活性層の側面の結晶性を特に高めること
で、OFF電流の小さい薄膜トランジスタを得ることが
できる。
【図面の簡単な説明】
【図1】 実施例で示す薄膜トランジスタの作製工程を
示す図。
【図2】 一般的な薄膜トランジスタの概略の構成を示
す図。
【図3】 活性層に対するレーザー光の照射方法を示す
図。
【図4】 実施例で示す薄膜トランジスタの作製工程を
示す図。
【図5】 実施例で示す薄膜トランジスタの作製工程を
示す図。
【図6】 薄膜トランジスタを構成する薄膜を示す写
真。
【図7】 基板上に形成された微細なパターン(薄膜ト
ランジスタ)を示す写真。
【図8】 活性層の形成工程を示す図。
【図9】 図8(C)の上面図を示す図。
【符号の説明】
101・・・・・・・・ガラス基板 102・・・・・・・・酸化珪素膜(下地膜) 103・・・・・・・・活性層 104・・・・・・・・酸化珪素膜(ゲイト絶縁膜) 105・・・・・・・・ゲイト電極 106・・・・・・・・ソース領域 107・・・・・・・・チャネル形成領域 108・・・・・・・・ドレイン領域 109・・・・・・・・層間絶縁膜 110・・・・・・・・ソース電極 111・・・・・・・・ドレイン電極 201・・・・・・・・ガラス基板 202・・・・・・・・酸化珪素膜 203・・・・・・・・ソース領域 204・・・・・・・・チャネル形成領域 205・・・・・・・・ドレイン電極 206・・・・・・・・ゲイト絶縁膜 207・・・・・・・・ゲイト電極 208・・・・・・・・層間絶縁膜 209・・・・・・・・ソース電極 210・・・・・・・・ドレイン電極 21・・・・・・・・ソース領域 22・・・・・・・・チャネル形成領域 23・・・・・・・・ドレイン領域 400・・・・・・・・酸化珪素膜(ゲイト絶縁膜) 401・・・・・・・・ガラス基板 402・・・・・・・・酸化珪素膜(下地膜) 403・・・・・・・・珪素膜 404・・・・・・・・活性層(結晶性珪素膜) 405・・・・・・・・酸化物層(緻密な酸化物層) 406・・・・・・・・アルミニウム膜 407・・・・・・・・酸化物層(ポーラス状の酸化物
層) 408・・・・・・・・酸化物層(緻密な酸化物層) 409・・・・・・・・ゲイト電極 410・・・・・・・・ソース領域 411、415・・・・ライトドープ領域 412、414・・・・オフセットゲイト領域 413・・・・・・・・チャネル形成領域 416・・・・・・・・ドレイン領域 417・・・・・・・・層間絶縁膜 418・・・・・・・・ソース電極 419・・・・・・・・ドレイン電極
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭61−99347(JP,A) 特開 平4−290443(JP,A) 特開 昭63−12160(JP,A) 特開 昭62−190878(JP,A) 特開 平6−168876(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 29/786 H01L 21/20 H01L 21/336

Claims (13)

    (57)【特許請求の範囲】
  1. 【請求項1】 ソース領域とドレイン領域とチャネル形
    成領域とを有し、結晶化を助長する金属元素が1×10
    15 cm -3 〜1×10 19 cm -3 の濃度で含まれている活性
    層を有し、前記 ドレイン領域と前記チャネル形成領域との界面また
    は界面の近傍における前記活性層の側面は、前記活性
    中で結晶性が高い部分であることを特徴とする半導体
    装置。
  2. 【請求項2】 請求項1において、前記活性層の側面は
    テーパー状に形成されていることを特徴とする半導体装
    置。
  3. 【請求項3】 ソース領域とドレイン領域とチャネル形
    成領域とを有し、結晶化を助長する金属元素が1×10
    15 cm -3 〜1×10 19 cm -3 の濃度で含まれている活性
    層を有し、 前記ドレイン領域と前記チャネル形成領域との接合部ま
    たは接合部の近傍における前記活性層の端部は、前記活
    性層の中で結晶性が高い部分であることを特徴とする半
    導体装置。
  4. 【請求項4】 請求項3において、前記活性層の端部は
    テーパー状に形成されていることを特徴とする半導体装
    置。
  5. 【請求項5】 請求項1乃至4のいずれか一において、
    前記活性層は結晶性を有していることを特徴とする半導
    体装置。
  6. 【請求項6】 請求項1乃至5のいずれか一において、
    前記活性層は絶縁表面を有する基板上に形成されてお
    り、前記絶縁表面を有する基板としてガラス基板、石英
    基板、絶縁膜が形成されたガラス基板、絶縁膜が形成さ
    れた半導体基板または絶縁膜が形成された導体基板が用
    いられることを特徴とする半導体装置。
  7. 【請求項7】 絶縁表面を有する基板上に非晶質珪素膜
    を形成、 前記非晶質珪素膜を結晶化し結晶性珪素膜と、 前記結晶性珪素膜をパターニングし活性層を形成、 前記活性層に対してレーザー光または強光を照射し
    記活性層の側面を選択的にアニールすることを特徴とす
    る半導体装置の作製方法。
  8. 【請求項8】 絶縁表面を有する基板上に非晶質珪素膜
    を形成、 前記非晶質珪素膜を結晶化し結晶性珪素膜と、 前記結晶性珪素膜をパターニングし活性層を形成、 前記活性層に対してレーザー光または強光を照射する半
    導体装置の作製方法において、 前記活性層の側面テーパー状に形成、 前記レーザー光または前記強光照射するときに、前記
    テーパー状に形成した部分選択的に照射することを特
    徴とする半導体装置の作製方法。
  9. 【請求項9】 絶縁表面を有する基板上に非晶質珪素膜
    を形成し、 前記非晶質珪素膜を結晶化して結晶性珪素膜とし、 前記結晶性珪素膜をパターニングして活性層を形成し、 前記活性層に対してレーザー光または強光を照射して前
    記活性層の端部を選択的にアニールすることを特徴とす
    る半導体装置の作製方法。
  10. 【請求項10】 絶縁表面を有する基板上に非晶質珪素
    膜を形成し、 前記非晶質珪素膜を結晶化して結晶性珪素膜とし、 前記結晶性珪素膜をパターニングして活性層を形成し、 前記活性層に対してレーザー光または強光を照射する半
    導体装置の作製方法において、 前記活性層の端部をテーパー状に形成し、 前記レーザー光または前記強光を照射するときに、前記
    テーパー状に形成した部分に選択的に照射することを特
    徴とする半導体装置の作製方法。
  11. 【請求項11】 絶縁表面を有する基板上に非晶質珪素
    膜を形成し、 前記非晶質珪素膜を結晶化して結晶性珪素膜とし、 前記結晶性珪素膜をパターニングして活性層を形成し、 前記活性層の端部に、前記ソース領域または前記ドレイ
    ン領域と逆の導電型を付与する不純物を注入し、 前記活性層に対してレーザー光または強光を照射して前
    記活性層の端部を選択的にアニールすることを特徴とす
    る半導体装置の作製方法。
  12. 【請求項12】 絶縁表面を有する基板上に非晶質珪素
    膜を形成し、 前記非晶質珪素膜を結晶化して結晶性珪素膜とし、 前記結晶性珪素膜をパターニングして活性層を形成し、 前記活性層の端部に、前記ソース領域または前記ドレイ
    ン領域と逆の導電型を付与する不純物を注入し、 前記活性層に対してレーザー光または強光を照射する半
    導体装置の作製方法において、 前記活性層の端部をテーパー状に形成し、 前記レーザー光または前記強光を照射するときに、前記
    テーパー状に形成した部分に選択的に照射することを特
    徴とする半導体装置の作製方法。
  13. 【請求項13】 請求項7乃至12のいずれか一におい
    て、前記非晶質珪素膜を結晶化するときに、前記非晶質
    珪素膜に結晶化を助長する金属元素導入し、加熱処
    理を行うことを特徴とする半導体装置の作製方法。
JP06180942A 1994-07-06 1994-07-08 半導体装置およびその作製方法 Expired - Lifetime JP3124445B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP06180942A JP3124445B2 (ja) 1994-07-08 1994-07-08 半導体装置およびその作製方法
US08/877,897 US5898188A (en) 1994-07-06 1997-06-18 Semiconductor device and method for its fabrication

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP06180942A JP3124445B2 (ja) 1994-07-08 1994-07-08 半導体装置およびその作製方法

Publications (2)

Publication Number Publication Date
JPH0832078A JPH0832078A (ja) 1996-02-02
JP3124445B2 true JP3124445B2 (ja) 2001-01-15

Family

ID=16091978

Family Applications (1)

Application Number Title Priority Date Filing Date
JP06180942A Expired - Lifetime JP3124445B2 (ja) 1994-07-06 1994-07-08 半導体装置およびその作製方法

Country Status (1)

Country Link
JP (1) JP3124445B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7879593B2 (en) 1999-12-16 2011-02-01 Whiteman G Robert Fermentation systems, methods and apparatus
JP4017886B2 (ja) 2002-02-28 2007-12-05 シャープ株式会社 薄膜トランジスタ装置及びその製造方法

Also Published As

Publication number Publication date
JPH0832078A (ja) 1996-02-02

Similar Documents

Publication Publication Date Title
JP2860869B2 (ja) 半導体装置およびその作製方法
CN100378994C (zh) 一种半导体器件的制造方法
US5543352A (en) Method for manufacturing a semiconductor device using a catalyst
US5656825A (en) Thin film transistor having crystalline semiconductor layer obtained by irradiation
CN100438077C (zh) 半导体器件及其制造方法
US20120268681A1 (en) Semiconductor circuit for electro-optical device and method of manufacturing the same
KR101002666B1 (ko) 박막트랜지스터, 그의 제조방법, 및 이를 포함하는유기전계발광표시장치
KR19980032907A (ko) 결정성 반도체 제작방법
US5894137A (en) Semiconductor device with an active layer having a plurality of columnar crystals
JP2009055018A (ja) 薄膜トランジスタ、その製造方法、及びこれを具備した有機電界発光表示装置
JP2001028448A (ja) 薄膜トランジスタの作製方法
JP2004165185A (ja) 半導体膜およびその製造方法ならびに半導体装置およびその製造方法
US5898188A (en) Semiconductor device and method for its fabrication
JPH1197706A (ja) 半導体装置およびその作製方法
KR100848338B1 (ko) 박막트랜지스터, 그의 제조방법 및 이를 포함하는평판표시장치
JP3124445B2 (ja) 半導体装置およびその作製方法
JPH07169975A (ja) 半導体装置およびその作製方法
JP3375742B2 (ja) 半導体装置の作製方法
JP3582766B2 (ja) 半導体装置の製造方法
US6211535B1 (en) Method of manufacturing a semiconductor device
GB2358080A (en) Method of making a thin film transistor
JP3316180B2 (ja) 薄膜半導体装置の作製方法
JP3431851B2 (ja) 半導体装置
JP3585534B2 (ja) 半導体装置の作製方法
JP3765936B2 (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081027

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081027

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091027

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091027

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091027

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101027

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101027

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111027

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111027

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121027

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121027

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131027

Year of fee payment: 13

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term