[go: up one dir, main page]

TWI222725B - Flip-chip package bonding structure and the manufacturing method thereof - Google Patents

Flip-chip package bonding structure and the manufacturing method thereof Download PDF

Info

Publication number
TWI222725B
TWI222725B TW092115073A TW92115073A TWI222725B TW I222725 B TWI222725 B TW I222725B TW 092115073 A TW092115073 A TW 092115073A TW 92115073 A TW92115073 A TW 92115073A TW I222725 B TWI222725 B TW I222725B
Authority
TW
Taiwan
Prior art keywords
conductive
bonding
flip
substrate
chip
Prior art date
Application number
TW092115073A
Other languages
English (en)
Other versions
TW200428611A (en
Inventor
Yuan-Chang Huang
Original Assignee
Ind Tech Res Inst
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ind Tech Res Inst filed Critical Ind Tech Res Inst
Priority to TW092115073A priority Critical patent/TWI222725B/zh
Application granted granted Critical
Publication of TWI222725B publication Critical patent/TWI222725B/zh
Publication of TW200428611A publication Critical patent/TW200428611A/zh

Links

Classifications

    • H10W72/012
    • H10W74/15

Landscapes

  • Wire Bonding (AREA)

Description

1222725 五、發明說明(1) 【發明所屬之技術領域】 本發明是關於一種·覆晶構裝接合結構及其製造方法, 特別是關於一種使用異方性導電接著劑之覆晶構裝接合結 構及其製造方法。 " 【先前技術】
伴隨著電子產品朝向輕、薄、短、小、高速化與高機 能化之發展趨勢,而使得半導體元件構裝技術對於增加元 件可罪度、接合送、度以及減少元件尺寸方面的要求不斷提 高,因此傳統打線接合(wire bonding)逐漸被覆晶構裝 (f Π p - c h i p)技術所取代。 覆晶構裝技術係以晶片與基板的接合面形成銲球陣列 (array 〇f s〇ider ball)或是導電凸塊(bump)以取代習知 構裝技術所使用的導線架(leaci frame)。透過直接壓合晶 片與基板的接合面之間的銲球陣列(array 〇f s〇lder α曰曰
ball)或導電凸塊來達成電路導通,可降低晶片與基板間 的電子訊號傳輸距離,適用於高速元件的封裝。習知的覆 =構裝方法,係於晶片及基板的表面形成導電凸塊(bump) 荨接合結構,然後在基板表面塗佈接著劑;再將晶片及基 $表面的導電凸塊經過對位壓合以完成覆晶構裝結構。在 曰曰片與基板間使用接著劑加以接合時,由於兩者具有嚴重 2膨脹係數差異,當溫度產生變化肖,熱應力的影響容 易使晶片及基板的導電凸塊接點產生變形。 為了減少接著劑、基板和晶片間:熱膨脹係數差異以 及增加接點的強度,可在膠材中混入適當的粒子以調整接
1222725 五、發明說明(2) 著劑之熱膨脹係數差異,並可在接著劑中添加適當濃声 導電粒子,以形成異方性導電揍著劑(Anis〇tr〇pic -之
Conductive Film,ACF)。但是在極細間距的情況下, 方性導電接著劑之導電粒子容易聚集於接點之側面而產、 相鄰接點短路的情形,因此其所能應用之線寬和間生 限。 又 【發明内容】 為解決先前技術的問題,本發明提供一種 合結構及其製造方法,在晶片盥 冓衣接 胲,以阻絕接點之間因導電接著劑之 =:緣 ,路”,罐構裝接合結構能應用= 距之元件覆晶構裝。 深見兴細間 本發明揭露一種使用異方性導電接覆曰 合結構及其製造方法,係利用元件盥美=J復日日構1接 緣膜以隔、絕其側“電性導 ^ ς ^妾點側面之絕 覆於接點側面直接阻隔導電性接著 結構係由基板、元件及異方 其覆晶構裝接合 板表面形成複數個接合墊以作為基板 =乂、:二 面形成複數個導電凸塊,導雷 '電、、泉路,兀件表 其導電凸塊壓合於基板之a則面係形成一絕緣膜, 性導通;&包含有複數個導;粒子二:成基板與元件之1 充於基板和元件之接合區域以電性連:if接著劑’係’、 此外.,本發明更包含覆 ^妾基板與元件。、, 衣接合結構的製造方法’
第6頁 1222725 五、發明說明(3) 係在上述之元件和基. 接合墊;於每一導雷几么表面分別形成複數個導電凸塊與 面塗佈異方性導電接著:側成膜;同時於基板表 方性導電個接合塾後壓合,並且固化異 墊之間而導致短路,故子也可能堆積於基板的接合 膜。 文於基板之接合墊侧面形成一絕緣 了解^ s: ί ^ H目的、構造特徵及其功能有進-步的 鉍配口圖不砰細說明如下: 【實施方式】 根據本發明所揭霖> @ s 法’係為解決使用異^桃=阳構t接合結構及其製造方 其間距縮小時所容易產^,接者劑以接合元件與基板’ 接合。 牛¥體封衣及組裝結構,特別是晶片與基板的 接著=較; 結構示意,其包含ί 為本發明第—實施例之 電凸塊11 〇,苴莫帝 日日片10 〇,其表面具有複數個導 A^ 2私凸塊110之侧面係具有絕緣膜in ; — 0,其表面具有複數(個接 1 接著劑120,係為含有導電粒子121之高分子材料方5 Μ基板20 0係以面對面的方式接合使複數個導電凸塊
第7頁 1222725 五、發明說明(4) 1 二個別:二合=复數個接合塾21 °之上而形成電性導通。 如導電凸塊或接合墊,带士 P i板之接點的侧面, 昱,豆妒绦腊、 形成、、、巴 '、、彖膜。依製程或應用的差 圍= :刀佈形式可配合調整,如僅塗佈於接點周 片表面僅露出接合處,即填充於各: 合塾之間的間隙。請參考第2圖和第3 圖/、為本枭明之絕緣膜分佈示意圖。 如第2圖所示,絕緣膜丨丨形 導電凸塊110周圍。 于值开/成於曰曰片100表面之 人第3ΛΛ示’絕緣膜⑴係形成於晶片100之整個接 泛表面,即填充於各·導雷 丧 S # Λ撿Ί Ί Π+ 電塊1 1 〇之間的間隙,僅露出 ¥電凸塊110導電接合面。 ^ 請參ϊίΓΛ接^構的料膜可由多種方法加以製作, 丙〆又伞叫/弟圖,其為絕緣膜之製作流程示意圖。係 配合先被影技術以製作絕緣膜。 係 如弟4圖所示,提供^一 Byinn ... 導電凸塊11。,並於晶片、10〇V面:‘在其表面形成複數個 ln 、,n h 日日片100表面塗佈光阻材料作為絕緣膜 111,亚且完全覆蓋導電凸塊11()。 絮暝 凸示’使用光罩130曝光晶片100表面之導電 凸塊11 0 ‘電接合面的區域。 如第6圖所* ’顯影光阻材料之圖案使其於 no側面形成絕緣膜⑴,並露出導電凸塊11G的導 f 面〇 ° 此外亦可使用鍍膜後機械研磨方式形成絕緣膜,請
第8頁 1222725 五、發明說明(5) 考fI圖5 T圖’其為絕緣膜之製作流程示音圖。 如第7圖所示,提供一曰y 1ηπ 不丁心圖 導電凸塊110,並於晶片$曰^片 在/、表面形成複數個 絕緣膜鑛半導體絕緣材料以作為 凡王復盍導電凸塊110。 如第8圖所示’以研磨輪而 化學機械研磨,直至露出導電凸^0電的凸5=2以 心t第9圖所示’去除導電凸塊110的導電接合口面之丰莫 之::層後’晶片1 00表面即形成覆蓋於面 之系巴緣膜m並露出導電凸塊11〇的導電接合電凸鬼H0側面 配合絕緣膜製程的差里i 緣膜的材質與其塗佈區域可做 κ v電凸塊側面之絕 構裝接合結構及其製造方法可用:揭露的覆晶 上,且特別適合用於液晶顯示哭(^ °蛉-組裴應用 基板或軟質基板的接合。’、/、Dn 之驅動晶片與玻璃 石月參考第10圖,其為本發 篦一奋 圖,首先,提供一日片,/t f弟一 κ細例之製作流程 (步驟310) . 片在其表面形成複數個導電凸塊 I v驟3 1 〇 ),其次,提供一基板,於苴 〒电凸塊 合墊(步驟320 );於晶片表面形成絕緣膜开數個接 膜係包覆導電凸塊側面並且露出導電凸堍二=33〇),絕緣 再將含有導電粒子的異方性導電接 ^ 妾合面; 墊,然後對位壓合晶片與基板並固化塊對準接合 成覆晶構裝接合結構(步驟3 5 0 )。 — f接者劑,以形 述之基板可選擇有機
第9頁 1222725 五、發明說明(6) 基板、陶瓷基板 '玻璃基板、矽基板或砷化鎵基板等等。. 其異方性導電接著劑亦可選擇熱固化之高分子基接著劑、 光固化高分子基接著劑或其他接著材料,並配合材料以加 熱、曝光或微波等方式固化。 由於導電粒子也可能堆積於基板的接合墊之間而導致 短路,基板之接合墊側面亦可形成一絕緣膜,於本發明之 製作流程步驟中更包含於基板形成絕緣膜的步驟,絕緣膜 係包覆接合墊侧面並且露出接合墊的導電接合面。請參考 〒11圖,其,本發明第二實施例之結構示意圖。晶片丄⑽ 2 0 0係以面對面的方式接合使複數個導電凸塊11 〇個 I i壓合於複數個接合墊2 i 〇而形成電性導通。於晶片盥 接點側面,包括導電凸塊11〇和接合墊21〇,皆形成 ^ 11、211來防止因異方性導電接著劑120之導電粒 產生聚集而產生的短路現象。 以卩ρ ΐ然本發明之較佳實施例揭露如上所述,然.其並非用 样、士,本毛明’任何熟習相關技藝者,在不脫離本發明之 ίΐ Γ?5 , 為準呆4乾圍須視本說明書所附之申請專利範圍所界定者
第10頁 1222725 圖式簡單說明 第1圖為本發明第一實施例之結構示意圖; 第2圖和第3圖為本發明之絕緣膜分佈示意圖; 第4圖至第6圖為絕緣膜之製作流程示意圖; 第7圖至第9圖為絕緣膜之製作流程示意圖; 第1 0圖為本發明第一實施例之製作流程圖;及 第11圖為本發明第二實施例之結構示意圖。 【圖式符號說明】 100 晶片 110 導電凸塊 111 絕緣膜 . 120 導電性接著劑 130 光罩 140 研磨輪 121 導電粒子 200 基板 210 接合墊 211 絕緣膜 步驟3 10 提供一晶片,在其表面形成複數個導電凸 塊 步驟3 2 0 提供一基板,於其表面形成複數個接合墊 步驟3 3 0 於晶片表面形成絕緣膜 步驟3 4 0 將含有導電粒子的異方性導電接著劑覆蓋 於基板上 步驟3 5 0 對位壓合晶片與基板以並固化異方性導電
第11頁 1222725
第12頁

Claims (1)

1222725 六、申請專利範圍 1 · 一種覆晶構裝接合結構,包含有-基板,其表面形成複數個接 導電線路,· 接合塾以作為該基板的 ^ 一兀件,其表面形成複數個導電Λ括 :面係具有-絕緣膜以隔絕其側向的=、:該導電凸塊 個導電凸塊壓合於該複數個接合墊,f性¥通,該複數 與該元件;及 M電性連接該基板 一異方性導電接著劑,包含有 異方性導電接著劑係塗佈於該基板與固導電粒子,該 以接著該基板與該元件。 、μ元件之接合區域 2·:申請專利範圍第!項所述之覆晶構人姓 =邑緣膜之材質係為光阻材料及絕 ^構,其中 3. 如申請專利範圍第丨項所述之覆晶構裝+人、令之一。 该絕緣膜係填充於該導電凸塊之間間σ、、、°構’其中 凸塊側面。 的間隙以覆蓋該導電 4. 如申請專利範圍第丄項所述之覆晶構裴社措 該接合墊側面係覆蓋一接合墊絕緣膜。構,其中 5·如申請專利範圍第4項所述之覆晶構装接合 f接合塾絕緣膜之材質係&光阻材肖及絕緣材料其中之 6.如申請專利範圍第4項所述之覆晶構裝接合結直 該接合墊絕緣膜係填充於該接合墊之間 萝、 接合墊側面。 丨永以板盖§亥 7·如申請專利範圍第1項所述之覆晶構裝接合結構,其中
1222725 六、申請專利範圍 m ΐ、為一液晶顯示器驅動晶片。 8. 如申㉔專利範圍第!項所述 該基板係選自有機基板、後/構衣接合結構,其中 和珅化鎵基板所組成的族群其^之二破璃基板、矽基板 9. 如申請專利範圍第1項所述之覆曰。 該異f性導電接著劑係選自其中 固化咼分子基接著劑其中之一。土接耆劑及光 1〇.—種用以提供電性連接之元件結構,係 裝中使用異方性導雷技基节丨从 ' 於電子構 有:性v屯接者劑的細間距覆晶構裝,包含 元件; 數個導 絕緣膜 氣導通 專利範 ,其中 之一。 專利範 ,其中 蓋該導 專利範 ,其中 專利範 ,其中 複 向的電 1 1 .如申請 件結構 料其中 12.如申請 件結構 隙以覆 1 3.如申請 件結構 1 4.如申請 件結構 電凸塊,係形成於該元件表面;及 ,係形成於該導電Λ塊侧面以隔絕其侧 圍第1 0項所述之用以提供電性連接之一 石亥系巴緣膜之材貝係為光阻材料及π "" 人、、、6緣材 圍第1 0項所述之用以提供電性連接之一 該絕緣膜係填充於該導電凸塊之間的3 電凸塊侧面。 圍第1 0項所述之用以提供電性連接之元 該元件係為,液日日顯不器驅動晶片。 圍第1 0項所述之用以提供電性連接之元 該元件係為〆基板。 1222725 六、申請專利範圍 1 5 · —種覆晶構裝接合結構的製造方法,其步驟包含有: 提供一元件,於其表面形成複數個導電凸塊; 提供一基板,於其表面形成複數個接合墊; 於该導電凸塊侧面形成一絕緣膜; 於該基板表面塗佈一異方性導電接著劑; 使該導電凸塊對準壓合於該基板表面之該接合 墊;及 口 板 固化該異方性導電接 16. 17. 如申請專利範圍第丨5項所述之覆晶構裝接合結構的製 造方法,其中該於該導電凸塊侧面形成絕緣膜的步 驟’係將該絕緣膜填充於該導電凸塊之間的間隙,以 覆蓋該導電凸塊之侧面。 、 18. 19. $申請專利範圍第1 5項所述之覆晶構裝接合結構的製 造方法,其中該於該導電凸塊側面形成一絕緣膜的步 驟,係以光微影方法於該導電凸塊侧面形成該絕緣 膜。 =申凊專利範圍第1 5項所述之覆晶構裳接合結構的製 j方法,其中該於該導電凸塊側面形成一絕緣膜的步 =,係於元件.表面沉積絕緣層,再施以化學機械研磨 去除該導電凸塊表面之絕緣層,以形成覆蓋於該導電 凸塊侧面之該絕緣膜。 ^申請專利範圍第1 5項所述之覆晶構裝接合結構的製 造方法,其中更包含於該基板形成~接合墊絕緣膜^
第15頁
1222725
六、申請專利範圍 步驟。 20.如申請專利範圍第19項所述之覆晶構裝接合結 造方法,其中該於該接合墊側面形成—二^ 、衣 的步驟,係將該絕緣膜填充於該接合塾之;二:膜 以覆蓋該接合墊之側面。 間隙, 21 ΐΠ專:Ϊ圍第19項所述之覆晶構裝接合結構的制 义方法’其中該於該接合墊侧面形成—人 衣 的步驟,係以光微影方法於該接合塾=二,緣膜 墊絕緣膜。 蛩側面形成該接合 22.如申請專=範圍第19項所述之覆晶構裝接合結構的制 造方法’,、中該於該接合塾側面形成—接合墊絕= 的步驟,係於該基板表面沉積絕緣層, ' 眼 , ^ 冉施以化學應 械研磨去除该接合塾表面之絕緣層,以形 Λ形成覆蓋於兮 接合墊侧面之該接合墊絕緣膜。 及 2 3 ·如申請專利範圍第1 9項所述之覆晶構裝接人 造方法,其中該固化該異方性導電接著添丨丨枝人。& u ^ w从接合該元 件與該基板的步驟,係選自加熱、曝光刀做、士 ϋ夂倣波方法其 _之〆。 々
TW092115073A 2003-06-03 2003-06-03 Flip-chip package bonding structure and the manufacturing method thereof TWI222725B (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW092115073A TWI222725B (en) 2003-06-03 2003-06-03 Flip-chip package bonding structure and the manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW092115073A TWI222725B (en) 2003-06-03 2003-06-03 Flip-chip package bonding structure and the manufacturing method thereof

Publications (2)

Publication Number Publication Date
TWI222725B true TWI222725B (en) 2004-10-21
TW200428611A TW200428611A (en) 2004-12-16

Family

ID=34546225

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092115073A TWI222725B (en) 2003-06-03 2003-06-03 Flip-chip package bonding structure and the manufacturing method thereof

Country Status (1)

Country Link
TW (1) TWI222725B (zh)

Also Published As

Publication number Publication date
TW200428611A (en) 2004-12-16

Similar Documents

Publication Publication Date Title
JP2596960B2 (ja) 接続構造
CN102856219B (zh) 用于把金属表面附着到载体的方法以及包装模块
TW594892B (en) Electronic apparatus and its manufacturing method
TWI263856B (en) IC chip, IC assembly and flat display
US7901768B2 (en) Multilayer anisotropic conductive adhesive and connection structure using the same
CN100511661C (zh) 带有弹性导电凸块的微电子元件及其制造方法和应用
TW201826463A (zh) 配線基板及配線基板的製造方法
TW200524101A (en) Electronic device and process for manufacturing same
TW200903759A (en) Semiconductor package and semiconductor device using the same
TW201803958A (zh) 異向性導電膜、其製造方法及連接結構體
TW200807588A (en) Semiconductor device, built-up type semiconductor device using the same, base substrate, and manufacturing method of semiconductor device
TW202221873A (zh) 在扇出中之可撓性封裝架構概念
US20070052110A1 (en) Chip structure, chip package structure and bumping process thereof
JP2002270717A (ja) 半導体装置
CN1317761C (zh) 覆晶封装接合结构及其制造方法
KR20230122892A (ko) 정렬된 솔더볼 및 접착성 소재로 구성되어 있는 본딩필름
TWI222725B (en) Flip-chip package bonding structure and the manufacturing method thereof
US7239027B2 (en) Bonding structure of device packaging
CN100521171C (zh) 一种元件的封装接合结构
JP2967080B1 (ja) 半導体装置の実装体の製造方法
KR100868616B1 (ko) 반도체(플립 칩) 실장 부품과 그 제조 방법
TW501249B (en) Circuit connection structure of integrated circuit chip and substrate
JP3422243B2 (ja) 樹脂フィルム
JPH10144727A (ja) 半導体素子の実装方法および半導体素子を実装した電子装置
JPH0951018A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees