[go: up one dir, main page]

JPH0951018A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JPH0951018A
JPH0951018A JP7203563A JP20356395A JPH0951018A JP H0951018 A JPH0951018 A JP H0951018A JP 7203563 A JP7203563 A JP 7203563A JP 20356395 A JP20356395 A JP 20356395A JP H0951018 A JPH0951018 A JP H0951018A
Authority
JP
Japan
Prior art keywords
substrate
adhesive
electrode
semiconductor element
anisotropic conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7203563A
Other languages
English (en)
Other versions
JP3225800B2 (ja
Inventor
Tsuneo Hamaguchi
恒夫 濱口
Akizo Tsuruta
明三 鶴田
Mitsunori Ishizaki
光範 石崎
Kenji Toshida
賢二 利田
Eiichi Hirasawa
栄一 平澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=16476212&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JPH0951018(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP20356395A priority Critical patent/JP3225800B2/ja
Publication of JPH0951018A publication Critical patent/JPH0951018A/ja
Application granted granted Critical
Publication of JP3225800B2 publication Critical patent/JP3225800B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H10W72/073
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H10W72/01225
    • H10W72/074
    • H10W72/261
    • H10W72/324
    • H10W72/325
    • H10W72/331
    • H10W72/351
    • H10W72/352
    • H10W72/354
    • H10W72/879
    • H10W72/884
    • H10W74/15
    • H10W90/724
    • H10W90/734
    • H10W90/754
    • H10W99/00

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 多端子で微細な接続間隔を有する半導体素子
を半導体素子と同等の面積で樹脂基板に接続でき、小型
・薄型・軽量の半導体装置を生産性よく得ること。半導
体素子を異方性導電接着剤を用いて基板に電気的に接続
する場合に、異方性導電接着剤中の導電性粒子を均一に
押しつぶすことにより安定した導通を得ること。 【解決手段】 半導体素子1の突起電極2と接続される
基板3の電極4の幅を突起電極2の幅より小さく形成す
ることにより、突起電極2と電極4との間で導電性粒子
が均一に押しつぶされ、安定した導通が得られる。その
際、基板3に凹部19が生ずる程度に突起電極2を押し
込むと、それにより基板3の表面の凹凸を吸収してどの
接続箇所においても良好な導通が得られる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体素子とプリント基
板等の基板の電極同志を異方性導電接着剤で接続するこ
とによって得られる半導体装置およびその製造方法に関
するものである。
【0002】
【従来の技術】電子機器をより小型化するために、パッ
ケージされた半導体素子をプリント基板等の樹脂からな
る基板(以下樹脂基板とする)にはんだ付けする方法か
ら、パッケージしないで裸のまま半導体素子を樹脂基板
に実装する方法にかわってきた。半導体素子を裸のまま
で、樹脂基板に実装する方法として、半導体素子の裏面
を基板に導電性接着剤等で接着し、半導体素子のパッド
電極と樹脂基板の電極とをワイヤで接続する方法があ
る。この方法は半導体素子と樹脂基板の電極を一本一本
ワイヤで接続するため、多数の電極を接続するのに時間
がかかることと、接続される基板の電極を半導体素子の
周辺に配置するため、実装面積が半導体素子のサイズよ
りも大きくとる必要がある。そこで、半導体素子とほぼ
同じ面積で実装する方法として、半導体素子を裏かえし
て、基板電極に直接接続するフリップチップ接続方法が
開発された。その方法として、(1)導電性接着剤を用
いて接続する方法(例えば、日刊工業新聞社発行、表面
実装技術、9月号1994年、48ページ)と(2)は
んだを用いて接続する方法(例えば、工業調査会、19
86年6月1日発行、サーフェイス・マウント・テクノ
ロジー、172ページ)がある。
【0003】以下、図面を参照しながら説明する。図1
5は導電性接着剤を用いて接続した半導体装置を示す概
略断面図を示す。図において、1はモールドしていない
半導体素子、2は半導体素子電極上に形成された突起電
極、24は導電性接着剤、3は樹脂基板、4は樹脂基板
上に形成された電極、26は封止材を示す。めっきまた
はボールボンダを用いて、半導体素子1の電極上に突起
電極2を形成する。次に、平面板に均一膜厚に形成され
た導電性接着剤層24に、前記突起電極2を押しつけ、
導電性接着剤24を前記突起電極2に転写する。次に、
半導体素子1と樹脂基板3を向かい合わせ、前記半導体
素子1の突起電極2と前記樹脂基板3上の電極4との位
置を合わせた後、半導体素子1を樹脂基板25に押し付
け、前記突起電極2と前記樹脂基板3の電極4を導電性
接着剤24を介して、接触させる。次に、約150℃に
数時間加熱して、導電性接着剤24を硬化させる。次
に、外部から湿気等の侵入を防ぐ封止材26を半導体素
子1と樹脂基板3間に注入し、加熱硬化させることによ
り、半導体装置を得ることができる。
【0004】図16ははんだを用いて接続した半導体装
置を示す概略断面図を示す。図において、1は半導体素
子、2は突起電極、27ははんだ、3は樹脂基板、4は
樹脂基板上に形成された電極、26は封止材を示す。半
導体素子1の電極上に、蒸着等でCr、Cuの膜を形成
した後、レジストをパターニングして、めっきまたは蒸
着で、Pb−Snのはんだの突起電極2を形成する。次
に、樹脂基板3上の電極4と位置合わせをおこない、2
00〜300℃に加熱して、はんだを溶融し、半導体素
子1と樹脂基板3とを接続する。次に、封止材26を半
導体素子1と樹脂基板25間に注入し、加熱硬化させる
ことにより、半導体装置を得ることができる。
【0005】図17は、特公昭62−6652号公報に
記載された異方性導電接着剤により半導体素子と樹脂基
板とを接続する半導体装置を示す概略断面図である。樹
脂基板3上の導電リード線4上に異方性導電接着剤6を
配置し、電極2を持つ半導体素子1を押圧すると、電極
2の下の部分の異方性導電接着剤6は圧力が印加された
方向に導通する。これにより、電極2と導電リード線4
は導通する。同時に、半導体素子1は樹脂基板1に異方
性導電接着剤6の接着作用により固着され、外部からの
湿気やホコリの侵入が防止できる。また、半導体素子1
の下面は異方性導電接着剤6によって全面的に樹脂基板
3に接着しているので接着面積が広くなり接合強度も強
くなる。異方性導電接着剤6は横方向には絶縁性を保っ
ている。
【0006】
【発明が解決しようとする課題】図15、図16に示す
従来技術には以下の問題があった。 (1)半導体素子を接続のため、基板電極に押し当てた
時に、導電性接着剤またははんだの接続材が横に広が
り、隣接の電極と接触し、ショートが発生し、微細電極
間距離の半導体素子の接続が出来ない問題があった。 (2)熱膨張係数が大きく異なる半導体素子と樹脂基板
とを加熱して、接続するため、接続部の電極に大きな熱
応力が作用し、半導体素子が剥離してしまう問題があっ
た。 (3)半導体素子の突起電極と基板の電極を接続してか
ら、信頼性を高めるために封止材を注入するため、プロ
セスが多く生産性に欠ける問題があった。
【0007】図17の従来技術はこれらの問題点を一応
解決してはいるが、導電性粒子を均一に押しつぶすこと
ができず、安定した導通が得られないという問題があっ
た。異方性導電接着剤は、接着剤中に金属粒子、メッキ
粒子などを分散させたもので、圧力が加えられると金属
粒子やメッキ粒子がつぶれて変型し押圧方向に導通する
ものである。
【0008】突起電極を導電性粒子を介して樹脂基板の
電極に押し付けた状態を図18に示す。図において、
(a)は樹脂基板21の電極4の幅が突起電極2よりも
大きい場合、(b)は突起電極2の幅と基板電極4の幅
が同じで、半導体素子1を基板21に接続する際、位置
ずれをおこした場合を示す。図の(a)と(b)より明
かなように、(a)と(b)では電極4の変形が大きく
導電性粒子5を均一につぶすことはできず、安定な接続
を得ることができない。
【0009】この発明は、異方性導電接着剤中の導電性
粒子を均一に押しつぶすことにより、半導体素子と基板
とを良好に導通させる半導体装置およびその製造方法を
提案することを目的としている。また、この発明は、異
方性導電接着剤によって半導体素子を基板に固着し且つ
導通させる半導体装置の製造方法において、半導体素子
のテストを行い、その結果により半導体素子を容易に取
り換えることのできる方法を提案することを第2の目的
としている。
【0010】
【課題を解決するための手段】請求項1は、接着剤中に
導電性粒子を混合し圧力が加えられた方向に導通する異
方性導電接着剤により半導体素子の突起電極と基板の電
極とを導通させる半導体装置において、基板の電極の幅
を突起電極の幅より小さく形成したものである。
【0011】請求項2は、請求項1において、基板とし
てプリント基板を用いたものである。
【0012】請求項3は、請求項1において、基板とし
て樹脂膜を用いたものである。
【0013】請求項4は、請求項1において、基板とし
てプリント基板と樹脂膜とを積層したものを用いたもの
である。
【0014】請求項5は、請求項1において、無機材料
の微細粒子が異方性導電接着剤に含まれているものであ
る。
【0015】請求項6は、異方性導電接着剤により半導
体素子の突起電極と基板の電極とを導通させる半導体装
置において、基板の電極の幅を突起電極の幅より小さく
形成し、且つ異方性導電接着剤より接着力の弱い第2の
接着剤を用いたものである。
【0016】請求項7は請求項6において、第2の接着
剤が電極および突起電極から離れた部分に配置されてい
るものである。
【0017】請求項8は請求項6において、異方性導電
接着剤を基板側に、第2の接着剤を突起電極を除く半導
体素子側に、夫々配置したものである。
【0018】請求項9は、請求項6ないし請求項8にお
いて、異方性導電接着剤は導電性粒子を含むフィルムで
あり、第2の接着剤は常温で液体であるものである。
【0019】請求項10は半導体装置の製造方法に係る
もので、異方性導電接着剤を基板の電極および配線が形
成された面上に配置する工程と、基板の電極よりも幅広
に形成された突起電極を持つ半導体素子の突起電極を異
方性導電接着剤を介して基板の電極に押し付けることに
より半導体素子と基板とを電気的に導通させる工程とを
含むものである。
【0020】請求項11は、基板と電気的に導通した半
導体素子をテストする工程を請求項10に付加したもの
である。
【0021】請求項12は、請求項11の半導体素子の
テストを基板の他の面に設けた電極を介して行うもので
ある。
【0022】請求項13は、請求項11の半導体素子の
テストを異方性導電接着剤を半硬化した状態で行うもの
である。
【0023】請求項14は、異方性導電接着剤および接
着力がより弱い第2の接着剤を電極が形成されている基
板の面上に配置する工程と、半導体素子に設けられた突
起電極であって基板の電極よりも幅広に形成されたもの
を異方性導電接着剤を介して前記電極に押し付けること
により半導体素子と基板とを電気的に導通する工程と、
異方性導電接着剤を半硬化させた状態で半導体素子のテ
ストを行う工程とを備えた半導体装置の製造方法であ
る。
【0024】
【発明の実施の形態】
実施の形態1.図1(a)は本発明の実施の形態の一つ
を示す断面図である。図において、1は半導体素子、2
は半導体素子上に形成された突起電極、3はプリント基
板、4はプリント基板上に形成された電極、5は導電性
粒子、6は導電性粒子5を含む異方性導電接着剤、19
は突起電極を押し付けることによって生じた基板の凹部
を示す。図1(b)は突起電極2と基板の電極4の接続
部の拡大図である。突起電極2の幅よりも電極4の幅が
狭いので、導電性粒子5を均一に押しつぶして良好な導
通が得られることがわかる。突起電極2の幅を変化させ
ることは製造上の制約から実際には困難なので、電極4
の幅を小さくすることでこのような構造を得ることがで
きる。
【0025】半導体素子1上の突起電極2の材料は、
金、銅、ニッケル、はんだ等、金属であればよい。その
形成方法は、めっきまたは蒸着を用いて行う方法または
ボールボンダで形成する方法がある。導電性粒子5は直
径5μmのエポキシ等のプラスチック粒子にめっきでニ
ッケルと金の金属膜を形成したものを用いた。他に、ニ
ケルまたは金粒子を用いてもよい。異方性導電接着剤6
は主剤として熱硬化型のエポキシ接着剤を用いた。他
に、熱可塑性のものでもよい。プリント基板はガラスエ
ポキシ基板を用いた。電極4の幅は突起電極2の幅10
0μmよりも小さく80μmを用いた。
【0026】基板3の表面に凹凸があると、接続箇所に
よって突起電極2と電極4との距離が異なるので、良好
な接続が得られなくなる可能性がある。それに対して
は、突起電極2を電極4に押し付ける時に、基板3に凹
部19を生ずるまで押し込むことにより対処でき、良好
な導通を得ることが出来る。基板3の表面に凹凸があっ
ても、凹部が生ずるように押し込むことにより、突起電
極2と基板電極4との間に働く力の接続箇所によるばら
つきは少なくなり、接続抵抗は均一化できる。150μ
mのピッチの突起電極2を持つ半導体素子1を接続した
ところ、基板3に凹部19が生じ、突起電極2と電極4
は不良なく接続ができた。
【0027】プリント基板3の芯はガラス繊維である
が、表面付近は柔軟性のある樹脂なので凹部19を形成
できる。半導体素子1と基板3は異方性導電接着剤6で
強固に面接着されるので凹部19はそのまま維持され
る。また、面接着されるので、半導体素子1と基板3と
の熱膨張係数の違いにより生ずる応力が接続点に集中す
ることはなく、剥離しにくくなる。異方性導電接着剤は
導電性粒子により電気的導通を得るものであるので、導
電性粒子をつぶした箇所しか導通しないので、微細ピッ
チの電極の接続が可能になる。
【0028】実施の形態2.図2は本発明の他の実施の
形態を示す断面図である。図において、実施の形態1に
おいて、用いたプリント基板の代わりに、プリント基板
3表面に絶縁層7として樹脂、導体層8として金属から
なる配線層9が形成された基板10を用いている。複雑
な配線を行う場合にこのような基板10が用いられる。
基板10はプリント基板3の表面にエポキシ等の樹脂を
塗布し、バイアホールを形成し絶縁層7を形成後、めっ
きまたは蒸着等で金属膜を成膜し、写真製版技術を用い
てパターニングすることによって、導体層8を得ること
ができる。この配線層9の絶縁層は樹脂から構成されて
おり、ガラス繊維を含まないので軟質であるため、突起
電極2を押し付けた時に、基板10の凹部19の変形量
が大きくなり、電極4は深く沈み込むことができ、大き
な凹凸を有する基板10にも十分対応できる効果があ
る。実際に微細ピッチをもつ半導体素子1を接続したと
ころ、実施の形態1と同様の効果を得ることができた。
【0029】実施の形態3.図3は本発明の他の実施の
形態を示す断面図である。図において、実施の形態1に
おいて、用いたプリント基板の代りに、絶縁層7として
樹脂、導体層8として金属からなる配線層9を基板とし
て用いる。配線層9の形成の方法は実施の形態2と同様
の方法を用いる。絶縁層7の樹脂は実施の形態2ではエ
ポキシを用いたが、より可撓性を得るため、ポリイミド
でもよい。本実施の形態においては、配線層9のみで構
成されており、フレキシブルであるため、半導体素子1
と配線層9との熱膨張係数差により発生する熱応力を配
線層9が十分吸収できる。従って割れ易い砒化ガリウム
等からなる半導体素子の接続が可能になる。
【0030】実施の形態2と3において、絶縁層7を構
成する樹脂のヤング率を7.5×109 Pa以下と導電
性粒子のヤング率を1×109 Pa以下であると、10
μm以上の凹凸を持つ基板に接続可能である。
【0031】実施の形態4.図4は本発明を示す断面図
である。接着剤6の層に無機材料からなり熱膨張係数の
小さな微細粒子11を混入させた状態を示す。実際に
は、微細粒子として、粒径0.5μmのシリカを40〜
50%混入させると、熱膨張係数が13×10-8のもの
をうることができ、接続の信頼性を向上することができ
た。
【0032】実施の形態5.図5は本発明を示す断面図
である。基板12の裏面に電極13が形成してあり、電
極13をとおして、半導体素子1とプリント基板15と
が接続される。図6は基板12を裏面からみた図を示
す。製造方法は、半導体素子1を基板12に異方性導電
接着剤6を用いて接続した後、基板12をテスト用のソ
ケットに取り付け、裏面の電極13をとおして、半導体
素子1をテストする。テスト結果が良好であれば、基板
12を他の受動部品14とともにプリント基板15には
んだ等を用いて接続する。本実施の形態においては、半
導体素子1を基板12に接続することにより、半導体素
子1のテストが可能になるのと、他の部品と同時にプリ
ント基板15に実装することができ、生産性を向上する
ことができる。本形態において、基板12の構造がプリ
ント基板上に配線層9を形成したものになっているが、
プリント基板でもよいし、配線層9のみでもよい。本実
施の形態においては基板12に半導体素子を一個実装し
た例を示したが、図7におけるように、複数個実装して
もよい。
【0033】実施の形態6.図8は本発明の他の実施の
形態を示す断面図である。半導体素子1の裏面に金属膜
16が設けてあり、基板12上のグランド電極17と金
属膜16が導電性接着剤20を介して接続されている。
半導体素子1の裏面をグランドに接続できることによ
り、半導体素子1のバックバイアスをとることができ、
半導体素子1の特性を向上することができる。
【0034】実施の形態7.図9は本発明の他の実施の
形態を示す断面図である。半導体素子1と樹脂基板25
の間に、異方性導電接着剤6と第二の接着剤20があ
る。異方性導電接着剤6は樹脂基板25の電極4で囲ま
れる領域に形成してある。第二の接着剤20は導電粒子
5を含有しており、突起電極2と電極4の接続部に用い
られる。接続部では、導電粒子を確実に保持する目的か
ら、異方性導電接着剤には半導体素子1と樹脂基板25
との密着力に優れた熱硬化型のエポキシ系接着剤を用い
た。また、第二の接着剤20には、半導体素子1の取り
替えを可能にすることから、異方性導電接着剤よりは密
着力の弱い熱可塑型エポキシ系接着剤を用いた。第二の
接着剤20はエポキシ系接着剤に限ったものでなく、他
に、シリコーン系、フェノール系接着剤でもよい。ま
た、エポキシ系接着剤は熱可塑型に限ったものでなく、
異方性導電接着剤6よりも密着力が小さければ、熱硬化
型でもよい。本実施の形態において、第二の接着剤20
は導電粒子5を含有していないが、含有してもよい。
【0035】図10は製造方法を示す図である。図にお
いて、(a)は樹脂基板25に第二の接着剤20を形成
し、その上に、異方性導電接着剤を形成した状態を示
す。(b)は突起電極2を有する半導体素子1を押し付
け、導電性粒子5がつぶれ、突起電極2と電極4が接続
された状態を示す。この場合、半導体素子1を押し付け
ると同時に、半導体素子1を加熱し、異方性導電接着剤
6が半硬化している。(c)は、電極4とつながってい
るテスト用の電極22にプローブ23を接触させ、半導
体素子1と接続部のテストを行っている状態を示す。
(d)はテストの結果、良品と判定され、さらに加熱
し、異方性導電接着剤6を完全に硬化した状態をしめ
す。(c)のテストで不良と判定された場合は、異方性
導電接着剤6と第二の接着剤20がともに半硬化状態の
ため、半導体素子1を基板3より剥離することが可能で
ある。図10(a)〜(d)のプロセスは、第二の接着
剤20を使わずに、異方性導電接着剤6だけを用いて行
うことも可能である。その場合でも、テストで不良と判
定された半導体素子1の基板からの剥離は、異方性導電
接着剤6が半硬化の状態で行えば可能である。第二の接
着剤20を用いた方が半導体素子の基板からの剥離がよ
り容易になるという程度の差はある。異方性導電接着剤
を用いることにより、電気的接続と接着剤による封止と
を同時に行うことができるので、生産性が向上する。
【0036】実施の形態8.図11は本発明の他の実施
の形態を示す断面図である。半導体素子1と樹脂基板2
5の間に、異方性導電接着剤6と第二の接着剤20があ
る。異方性導電接着剤6は樹脂基板25の表面に形成さ
れ、導電粒子5を含有している。異方性導電接着剤6よ
り接着力が弱い第二の接着剤20は突起電極2を除く半
導体素子1側に形成されている。図12は製造方法を示
す断面図である。図において、(a)は樹脂基板25上
に異方性導電接着剤6を形成し、その上に第二の接着剤
20を形成した状態を示す。本実施の形態において、異
方性導電接着剤6は未硬化のエポキシ系接着フィルムを
用いた。第二の接着剤20は、熱硬化型接着剤でもよい
し、熱可塑接着剤でもよく、異方性導電接着剤6より
も、密着力が低くければよい。
【0037】(b)は突起電極2を有する半導体素子1
を押し付け、加熱した状態を示す。加熱は異方性導電接
着剤6が半硬化する温度で行う。(c)はテスト用の電
極22にプローブ23を接触させ、半導体素子1と接続
部のテストを行っている状態を示す。(d)はテストの
結果、良品と判定され、さらに加熱し、異方性導電接着
剤6を完全に硬化した状態を示す。テストで不良と判定
された場合、加熱し、半導体素子1を第二の接着剤20
の部分で剥離することができる。半導体素子1の全面
が、密着力の小さい第二の接着剤20で覆われているた
め、剥離が容易である。
【0038】実施の形態9.図13は本発明の他の実施
の形態を示す断面図である。半導体素子1と樹脂基板2
5の間に異方性導電接着剤6と第二の接着剤20があ
る。異方性導電接着剤6より接着力の弱い第二の接着剤
20は樹脂基板25の電極4に囲まれた内側にあり、異
方性導電接着剤21は電極4を含むように配置される。
突起電極2と基板の電極4との電気的接続を、維持する
為に、より接着力の強い異方性導電接着剤6は、突起電
極2と電極4を含むように配置している。半導体素子1
と樹脂基板25間は一層の接着層で構成されているた
め、半導体素子1の薄型実装を実現することができる。
【0039】図14は製造方法を示す断面図である。
(a)は、第二の接着剤20を樹脂基板25上の電極4
で囲まれた領域に、異方性導電接着剤6を樹脂基板25
上の電極4を含む外側に形成した状態を示す。(b)
は、突起電極2を有する半導体素子1を押し付け、加熱
した状態を示す。突起電極2と電極4は、導電性粒子5
を介して、接続されている。(c)は、テスト用の電極
22にプローブ23を接触させ、半導体素子1と接続部
のテストを行っている状態を示す。(d)は、テストの
結果、良品と判定されれば、さらに加熱し、異方性導電
接着剤6を完全に硬化させた状態を示す。以上、実施の
形態7、8、9において、第二の接着剤20として、常
温で液状のタイプをもちいれば、接着剤の供給が容易で
あり、生産性を向上することができる。
【図面の簡単な説明】
【図1】 本発明の一実施の形態にかかる半導体装置の
断面図である。
【図2】 本発明の他の実施の形態にかかる半導体装置
の断面図である。
【図3】 本発明の他の実施の形態にかかる半導体装置
の断面図である。
【図4】 本発明の他の実施の形態にかかる半導体装置
の断面図である。
【図5】 本発明の他の実施の形態にかかる半導体装置
の断面図である。
【図6】 図5のプリント基板12の裏面の平面図であ
る。
【図7】 本発明の他の実施の形態にかかる半導体装置
の断面図である。
【図8】 本発明の他の実施の形態にかかる半導体装置
の断面図である。
【図9】 本発明の他の実施の形態にかかる半導体装置
の断面図である。
【図10】 本発明の一実施の形態にかかる半導体装置
の製造方法を示す図である。
【図11】 本発明の他の実施の形態にかかる半導体装
置の断面図である。
【図12】 本発明の他の実施の形態にかかる半導体装
置の製造方法を示す図である。
【図13】 本発明の他の実施の形態にかかる半導体装
置の断面図である。
【図14】 本発明の他の実施の形態にかかる半導体装
置の製造方法を示す図である。
【図15】 従来の半導体装置を示す断面図である。
【図16】 従来の半導体装置を示す断面図である。
【図17】 異方性導電接着剤を用いた従来の半導体装
置を示す断面図である。
【図18】 異方性導電接着剤を用いた従来の半導体装
置の接続を示す図である。
【符号の説明】
1 半導体素子 2 突起電極 3 プリン
ト基板 4 電極 5 導電性粒子 6 異方性
導電接着剤 7 絶縁層 8 導体層 9 配線層 10 配線層を有する基板 11 微細
粒子 12 裏面に電極をもつ基板 13 電極 14 受動部品 15 プリント基板 16 金属
膜 17 グランド電極 18 はんだ 19 基板
の凹部 20 第二の接着剤 22 テスト電極 23 プロ
ーブ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 利田 賢二 東京都千代田区丸の内二丁目2番3号 三 菱電機株式会社内 (72)発明者 平澤 栄一 東京都千代田区丸の内二丁目2番3号 三 菱電機株式会社内

Claims (14)

    【特許請求の範囲】
  1. 【請求項1】 電極および配線が形成された基板と、こ
    の基板上に配置され、接着剤中に導電性粒子を混入し圧
    力が加えられた方向に導通する異方性導電接着剤と、前
    記電極より幅広に形成され前記異方性導電接着剤を介し
    て前記電極と導通する突起電極を持つ半導体素子とを備
    えた半導体装置。
  2. 【請求項2】 基板がプリント基板である請求項1に記
    載の半導体装置。
  3. 【請求項3】 基板が樹脂膜で構成されている請求項1
    に記載の半導体装置。
  4. 【請求項4】 基板がプリント基板と樹脂膜の基板とを
    積層したものである請求項1に記載の半導体装置。
  5. 【請求項5】 異方性導電接着剤が無機材料の微細粒子
    を含む請求項1に記載の半導体装置。
  6. 【請求項6】 電極および配線が形成された基板と、少
    なくとも前記電極上および電極の周囲に配置され、接着
    剤中に導電性粒子を混入し圧力が加えられた方向に導通
    する異方性導電接着剤と、前記電極より幅広に形成され
    前記異方性導電接着剤を介して前記電極と導通する突起
    電極を持つ半導体素子と、この半導体素子と前記基板と
    の間に配置され、接着力が前記異方性導電接着剤より弱
    い第2の接着剤とを備えた半導体装置。
  7. 【請求項7】 第2の接着剤が電極および突起電極から
    離れた部分に配置されている請求項6に記載の半導体装
    置。
  8. 【請求項8】 基板側に異方性導電接着剤が、突起電極
    を除く半導体素子側に第2の接着剤が配置されている請
    求項6に記載の半導体装置。
  9. 【請求項9】 異方性導電接着剤は導電性粒子を含むフ
    ィルムであり、第2の接着剤は常温で液体である請求項
    6ないし請求項8のいずれかに記載の半導体装置。
  10. 【請求項10】 接着剤中に導電性粒子を混入し圧力が
    加えられた方向に導通する異方性導電接着剤を基板の電
    極および配線が形成された面上に配置する工程と、半導
    体素子に設けられ前記電極よりも幅広に形成された突起
    電極を前記異方性導電接着剤を介して前記電極に押し付
    けることにより前記半導体素子と前記基板とを電気的に
    導通させ且つ接着させる工程とを含む半導体装置の製造
    方法。
  11. 【請求項11】 接着剤中に導電性粒子を混入し圧力が
    加えられた方向に導通する異方性導電接着剤を基板の電
    極および配線が形成された面上に配置する工程と、半導
    体素子に設けられ前記電極よりも幅広に形成された突起
    電極を前記異方性導電接着剤を介して前記電極に押し付
    けることにより前記半導体素子と前記基板とを電気的に
    導通させる工程と、前記基板を介して前記半導体素子の
    テストを行う工程とを備えた半導体装置の製造方法。
  12. 【請求項12】 半導体素子のテストを基板の他の面に
    設けた電極を介して行う請求項11に記載の半導体装置
    の製造方法。
  13. 【請求項13】 半導体素子のテストを異方性導電接着
    剤を半硬化させた状態で行う請求項11に記載の半導体
    装置の製造方法。
  14. 【請求項14】 接着剤中に導電性粒子を混入し圧力が
    加えられた方向に導通する異方性導電接着剤およびこの
    異方性導電接着剤より接着力が弱い第2の接着剤とを電
    極が形成された基板の面上に配置する工程と、半導体素
    子に設けられた前記電極よりも幅広に形成された突起電
    極を前記異方性導電接着剤を介して前記電極に押し付け
    ることにより前記半導体素子と前記基板とを電気的に導
    通させる工程と、前記異方性導電接着剤を半硬化させた
    状態で前記半導体素子のテストを行う工程とを備えた半
    導体装置の製造方法。
JP20356395A 1995-08-09 1995-08-09 半導体装置 Expired - Fee Related JP3225800B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20356395A JP3225800B2 (ja) 1995-08-09 1995-08-09 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20356395A JP3225800B2 (ja) 1995-08-09 1995-08-09 半導体装置

Publications (2)

Publication Number Publication Date
JPH0951018A true JPH0951018A (ja) 1997-02-18
JP3225800B2 JP3225800B2 (ja) 2001-11-05

Family

ID=16476212

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20356395A Expired - Fee Related JP3225800B2 (ja) 1995-08-09 1995-08-09 半導体装置

Country Status (1)

Country Link
JP (1) JP3225800B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10270496A (ja) * 1997-03-27 1998-10-09 Hitachi Ltd 電子装置、情報処理装置、半導体装置並びに半導体チップの実装方法
WO1999050906A1 (fr) * 1998-03-27 1999-10-07 Seiko Epson Corporation Dispositif a semi-conducteurs et son procede de fabrication, substrat a circuits et dispositif electronique
US6410364B1 (en) 1998-09-30 2002-06-25 Seiko Epson Corporation Semiconductor device, method of connecting a semiconductor chip, circuit board, and electronic equipment
US6448663B1 (en) * 1999-03-08 2002-09-10 Seiko Epson Corporation Semiconductor device, semiconductor device mounting structure, liquid crystal device, and electronic apparatus
KR100485965B1 (ko) * 1998-04-06 2005-05-03 세이코 엡슨 가부시키가이샤 Ic 칩, ic 구조체, 액정장치 및 전자기기
WO2008143358A1 (ja) * 2007-05-24 2008-11-27 Sony Chemical & Information Device Corporation 電気装置、接続方法及び接着フィルム

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10270496A (ja) * 1997-03-27 1998-10-09 Hitachi Ltd 電子装置、情報処理装置、半導体装置並びに半導体チップの実装方法
US7094629B2 (en) 1998-03-27 2006-08-22 Seiko Epson Corporation Semiconductor device and method of manufacturing the same, circuit board, and electronic instrument
US6097610A (en) * 1998-03-27 2000-08-01 Seiko Epson Corporation Semiconductor device and method of manufacturing the same, circuit board, and electronic instrument
US6340606B1 (en) 1998-03-27 2002-01-22 Seiko Epson Corporation Semiconductor device and method of manufacturing the same, circuit board, and electronic instrument
US6815815B2 (en) 1998-03-27 2004-11-09 Seiko Epson Corporation Semiconductor device and method of manufacturing the same, circuit board, and electronic instrument
WO1999050906A1 (fr) * 1998-03-27 1999-10-07 Seiko Epson Corporation Dispositif a semi-conducteurs et son procede de fabrication, substrat a circuits et dispositif electronique
US7518239B2 (en) 1998-03-27 2009-04-14 Seiko Epson Corporation Semiconductor device with substrate having penetrating hole having a protrusion
US7871858B2 (en) 1998-03-27 2011-01-18 Seiko Epson Corporation Semiconductor device and method of manufacturing the same, circuit board, and electronic instrument
US8310057B2 (en) 1998-03-27 2012-11-13 Seiko Epson Corporation Semiconductor device and method of manufacturing the same, circuit board, and electronic instrument
KR100485965B1 (ko) * 1998-04-06 2005-05-03 세이코 엡슨 가부시키가이샤 Ic 칩, ic 구조체, 액정장치 및 전자기기
US6410364B1 (en) 1998-09-30 2002-06-25 Seiko Epson Corporation Semiconductor device, method of connecting a semiconductor chip, circuit board, and electronic equipment
US6656771B2 (en) 1998-09-30 2003-12-02 Seiko Epson Corporation Semiconductor device, method of connecting a semiconductor chip, circuit board, and electronic equipment
US6448663B1 (en) * 1999-03-08 2002-09-10 Seiko Epson Corporation Semiconductor device, semiconductor device mounting structure, liquid crystal device, and electronic apparatus
WO2008143358A1 (ja) * 2007-05-24 2008-11-27 Sony Chemical & Information Device Corporation 電気装置、接続方法及び接着フィルム

Also Published As

Publication number Publication date
JP3225800B2 (ja) 2001-11-05

Similar Documents

Publication Publication Date Title
KR100290993B1 (ko) 반도체장치,반도체탑재용배선기판및반도체장치의제조방법
US6744122B1 (en) Semiconductor device, method of manufacture thereof, circuit board, and electronic device
US6544428B1 (en) Method for producing a multi-layer circuit board using anisotropic electro-conductive adhesive layer
KR100352865B1 (ko) 반도체 장치 및 그 제조방법
US7298035B2 (en) Semiconductor device and a method of assembling a semiconductor device
JP3565090B2 (ja) 半導体装置の製造方法
US6528889B1 (en) Electronic circuit device having adhesion-reinforcing pattern on a circuit board for flip-chip mounting an IC chip
JP3436170B2 (ja) 異方性導電フィルム、これを用いた半導体装置及びその製造方法
JP2002270717A (ja) 半導体装置
JP2000277649A (ja) 半導体装置及びその製造方法
JP2000243864A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP3225800B2 (ja) 半導体装置
JP4085572B2 (ja) 半導体装置及びその製造方法
JP3037885B2 (ja) Pga型電子部品用基板
JP2002026071A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP4035949B2 (ja) 配線基板及びそれを用いた半導体装置、ならびにその製造方法
JPH10125725A (ja) 半導体装置およびその製造方法
JP3120837B2 (ja) 電気的接続用の樹脂フィルムおよび樹脂フィルムを用いた電気的接続方法
JP4479582B2 (ja) 電子部品実装体の製造方法
JP2001068604A (ja) 固定樹脂、異方性導電樹脂、半導体装置及びその製造方法、回路基板並びに電子機器
JP3525331B2 (ja) 半導体チップの実装基板および半導体装置の実装方法
WO2000049652A1 (en) Bonding material, semiconductor device, method of manufacturing semiconductor device, circuit board and electronic device
JP3337922B2 (ja) 半導体装置及びその製造方法
JPH11284022A (ja) 半導体装置およびその製造方法
JP2003031617A (ja) 半導体装置の実装構造とその製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070831

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080831

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080831

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090831

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090831

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100831

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110831

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110831

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120831

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120831

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130831

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees