[go: up one dir, main page]

TWI297205B - Semiconductor element and manufaturing process thereof - Google Patents

Semiconductor element and manufaturing process thereof Download PDF

Info

Publication number
TWI297205B
TWI297205B TW095106753A TW95106753A TWI297205B TW I297205 B TWI297205 B TW I297205B TW 095106753 A TW095106753 A TW 095106753A TW 95106753 A TW95106753 A TW 95106753A TW I297205 B TWI297205 B TW I297205B
Authority
TW
Taiwan
Prior art keywords
contacts
bumps
protrusions
protective layer
circuit structure
Prior art date
Application number
TW095106753A
Other languages
English (en)
Other versions
TW200735309A (en
Inventor
Jiun Heng Wang
Original Assignee
Chipmos Technologies Inc
Chipmos Technologies Bermuda
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chipmos Technologies Inc, Chipmos Technologies Bermuda filed Critical Chipmos Technologies Inc
Priority to TW095106753A priority Critical patent/TWI297205B/zh
Priority to US11/451,997 priority patent/US7651886B2/en
Publication of TW200735309A publication Critical patent/TW200735309A/zh
Application granted granted Critical
Publication of TWI297205B publication Critical patent/TWI297205B/zh

Links

Classifications

    • H10W72/012
    • H10W72/072
    • H10W72/074
    • H10W72/20
    • H10W72/234
    • H10W72/251
    • H10W72/252
    • H10W72/29
    • H10W72/325
    • H10W72/352
    • H10W72/354
    • H10W72/923
    • H10W72/934
    • H10W72/983
    • H10W99/00

Landscapes

  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

c/g Ι297Μ,〇 九、發明說明: 【發明所屬之技術領域】 本發明是有關於一種半導體元件及其製程,且特別是 有關於一種能夠增加與其他電子元件之間電性連接之可靠 度的半導體元件及其製程。 【先前技術】 覆晶接合技術(flip Chip interc〇nnect techn〇1〇gy)乃 是一種將晶片(die)連接至一線路板的封裝技術,其主要 疋在曰日片之夕個接點上形成多個凸塊(bump)。接著將晶 片翻轉(flip),並利用這些凸塊來將晶片白勺這些接點連接 至線路板上的接合墊(terminal),以使得晶片可經由這些 凸塊而電性連接至線路板上。 圖jA至圖1C緣不為習知之在晶片的接點上形成凸塊 的製程示意圖。請參照圖1A,首先提供—晶片llG,其中 晶片110具有-絲表面112。晶片llGat具有多個接點 114,配置於主練面112上。接著於絲表面112上形成 一層保護層120。 凊參照目1B’然後經由微影/姓刻製程,在保護層12( tUt122 ’ ^越,122暴露出這些接,製 位_ 的是,由於開口 122略小於接點114,因此 於122附近之保護層120具有-隆起部份Ρ。接著 =球底金屬材料150上形成一二=材=由 “/钮刻製程在光阻層130上形成多個開口 132,其中這 12972(½ 40twf.doc/g 些開口 132暴露出球底金屬材料15〇之相應於這些接點 114的區域。接著,經由電鍍將金形成於這些開口 132内, 以在晶片上形成多個金凸塊140,其中這些金凸塊H0 經由球底金屬材料150與這些接點114電性連接。 清參照圖1C,接著先移除光阻層130。之後以這些金 凸塊140為罩幕,移除不為金凸塊140所覆蓋的球底金屬 材料150,以形成一具有多個金凸塊140的晶片結構1〇〇。 ί的是,由於金凸塊140所覆蓋的區域包含保護層 之環形的隆起部份Ρ,因此金凸塊140亦會具有一環 、°卩伤Q,其中隆起部份Q是對應於隆起部份Ρ。 晶片^ > a圖2,其繪示為具有習知技術所製作之凸塊的 ΐ向:性連接於一線路板之示意圖。習知技術可以經由-將ΐί接著膜25G以及已經製作完成的金凸塊140,而 膜25〇trf性連接於晶片m’其中單向導電接著 而綾败Γ、夕個内層為導體而外層為絕緣體的顆粒252, 反200具有多個接合墊21〇。 及金凸平Γ ’當線路板200經由單向導電接著膜250以 會同時受到人Γΐ晶片11G電性連接時,部分的顆粒252 迫。此==隆起部份Q以及接合塾210的壓 110與線路板200之間的電性連接。運而達 6 129720^ 240twf.doc/g 積相=:意,丄由於金凸塊140之隆起部份Q的表面 將全I持14Π 知技術經由單向導電接著膜250來 將孟凸塊140笔性連接於接合塾21〇時,全仙 電性連靖^ r ’ 5::月的目的就是在提供一種半導體元件及其製 連接區^配置於半導體元件上之金凸塊頂部的有效電性 一保出—種半導體元件’其包括-電路結構以及 上:、並丄且結構具有多個接點。保護層位於電路結構 霖出这此^夕個開口以及多個凸起物,其中這些開口暴 二接砧,亚且這些凸起物位於這些接點上。 多個:==個實=所=半導體元件,更包括 於這些接點與這些凸起物:兔並;底金屬墊配置 底金屬塾上。 (物上,亚且㈣凸塊配置於這些球 些凸她實施賴叙轉紅件,其中這 -個:實:所述之半導體元件’其中每 些二本實:=半導㈣,這 椒侧·其中每 7 c/g 129720^ 些凸繼件,射這 :發明提出—種半導體元件述 ,提供-電路結構,其中這·電路結 個 後將-層保護材料覆蓋於雷 U夕個接點。然 料進行圖案化,以开冓接著對這層保護材 口以及多個凸起勝錢層,其巾保護層具有多個開 凸起物錄這些接點上Γ暴路“些接點,並且這些 =本發明的較佳實施例所述穿 二更ίΐ於這些接點與這些凸起物上形成-層球 這些凸塊所覆蓋的部份。朴除減益屬材枓之不為 此之電路結構的接點上具有多個凸起物,因 復孤;接點上的凸塊亦會具有多個對應於 物並且厚度實質上相同·起部分。是以, 之半導體70件之凸塊與—線路板之接合墊 = 關係會具有較高的可靠度。 生連接 為,本發明之上述和其他目的、特徵和優點能更 明二下。文特舉較佳實施例’並配合所附圖式,作詳細說 【實施方式】 圖3A至圖3C繪示為本發明一實施例之半導體元 製程示意圖。請參照圖3A,首先提供一電路結構,= 129720乏 24〇twf.doc/g 中電路結構310具有一主動表面312。此外,電路結構310 更具有多個接點314,其位於主動表面312上。接著將一 層保護材料320a形成於主動表面312以及這些接點314 上’其中形成保護材料320a的方法例如為網版印刷、塗佈 或疋直接將乾膜型態的保護材料320a貼附於主動表面312 上。
請參照圖3B,接著例如經由微影/钱刻的方式將保護 材料320a圖案化以形成一保護層320b。保護層32〇b具有 夕個開口 322以及多個凸起物324,其中這些開口 322暴 路出這些接點314’並且這些凸起物324位於這些接點314 上。每一個接點314上之凸起物324的形狀例如是環狀、 條狀與塊狀其中之一或其組合。 值侍注意的是,雖然在本實施例中單一個接點314上 配置有多個凸起物324,但是本實施例並非用以限
點=14上之凸起物324的數量。在本發明之其他實施 僅撕署以^由適當的圖案化過程在單—個接點314上 f 個凸起物324。此外,當單-個接點3U上僅配 置一個凸起物324時,其外型可以是環狀 — 然後於保護層32%盘這此接點31“ „狀 層330,其中开心阳屬材料36〇a上形成一光阻 積(Telert , ^ . . k 330的方式例如是塗佈、電著、、少 貼m於彳Γ〇卬〇时1〇11)或是直接將乾膜丼阳 =附二崎3廉上。然後經由 : 330场成爛,,其中開™ 9 129720^ 40twf.doc/g 料360a之對應於接點314的區域。然後經由電鍍的方式將 凸塊340形成於開口 332内,其中凸塊34〇機械及電性連 接於球底金屬材料360a,並且凸塊34〇的材質例如為金。
請參照圖3C,先移除光阻層33〇。之後以凸塊34〇為 罩幕,移除不為凸塊340所覆蓋的球底金屬材料36〇a,二 形成多個球底金屬墊360b,並且得到一半導體元件3〇〇。 值得注意的是,由於保護層32〇b的厚度實質上為一定值, 保護層320b之鄰近於開口 322的隆起部分s的高度 貫質上與凸起物324之高度相同。如此—來,配置於接= 314、凸起物324與隆起部分S上的凸塊34〇的頂部亦合 有多個相應的隆起部分X,並且每—個隆起部分χ 實質上相同。
_立圖情示為圖3C之半導體元件電性連接至一基板的 =思圖。睛參照圖4 ,本實施例可以經由一單向導電接著 ^ 250以及已經製作完成的凸塊34〇,而將一線路板細 ^生連接於電路結構31G,其中單向導電接著膜25〇具有 =個内層料體—絕緣體_粒252,而線路板· 具有多個接合墊210。 詳細地說,當線路板200經由單向導電接著膜25〇j ^凸塊340而與電路結構310電性連接時,部分的顆粒^ 二冋時受到凸塊340之多個隆起部分χ以及接合塾2】^ 壓追。此時顆粒252外層之絕緣體受到這些隆起部分χ ; =接合塾2Η)壓迫的部位便會破裂,並且暴露出内層⑹ 體。如此-來,顆粒252内層之導體便能夠經由外層之系 1297205 16z^fuiwr.doc/g 緣體的破裂處而與凸塊 而達成電路結構3K)與線二:合塾210電性接觸,幻 „ 線路板200之間的電性連接。 ‘上所述’由於本發明之電路結 夕 凸起物,因此覆蓋於這些接點 ;^、:夕企 於這些凸起物的隆起部分’其中這轉二;1^3對應 ί相由 結構經由這些凸塊而與-: 經由其表面上的單一個隆起;:;支= 乍,塊僅能 的顆粒,是以本發日月之半導,早向㈣接著膜内 電性連接_會具有較高的=度的凸塊與接合塾之間的 3本發明已以較佳實施例^露如上,铁 範圍當視後附之申請專利範圍;斤::者=匕本發明之保護 【圖式簡單朗】 ^者為準。 的製料為習知之於晶片的接點上形成凸塊 意圖圖21會示為圖1c之晶片結構電性連接至-基板的示 製程圖冗料為本㈣之铸體元件的 示意圖圖W示為圖3C之半導體元件電性連接至一基板的 1297205 18240twt.doc/g 【主要元件符號說明】 100 :晶片結構 110 ··晶片 112 ··主動表面 114 :接點 120 :保護層 122 :開口 130 :光阻層 132 :開口 140 :金凸塊 P:隆起部分 Q :隆起部分 250 :單向導電接著膜 252 :顆粒 200 :線路板 210 :接合墊 300 ··半導體元件 310 :電路結構 312 :主動表面 314 :接點 320a :保護材料 320b :保護層 322 :開口 324 :凸起物 丨 f.doc/g 330 :光阻層 332 :開口 340 :凸塊 360a :球底金屬材料 360b :球底金屬墊 S:隆起部分 X:隆起部分

Claims (1)

1297205 广—_ 18240twfl.doc/d | ,- 作多月日傲更)正替換頁 __21 十、申請專利範園: 1· 一種半導體元件,包括·· 一電路結構’具有多個接點;以及 一保護層,位於該電路結構上,該保護層具有多個開 口以及多個凸起物,其中該些開口暴露出該些接點,並且 該些凸起物位於該些接點上。 2.如申請專利範圍第i項所述之半導 多個球底金屬墊以及多個凸塊,其中該些球底金屬^ 於及二接點與A些凸起物上,並且該些凸塊配置於該些球 底金屬墊上。 些凸;二專:範圍第2項所述之半導體元件,其中該 -申請專利範圍第1項所述之半導體元件,其中每 "亥二接點上配置有一個該凸起物。 此凸5起L申Γ專利範圍第4項所述之半導體元件,其中該 些凸起物之外形為環狀、條狀或是塊狀。 一該6此圍第1項所述之半導體元件,其中每 二接2上配置有多個該些凸起物。 些凸7起項所述之半導體元件,其中該 8 衣、條狀、塊狀或是前述的組合。 提供一 件的製造方法,其步驟包括: 將一声其中該電路結構具有多個接點; 對兮L、:料覆蓋於該電路結構上;以及 ζ θ呆雜料進行®I案化’以形成-保護層,其中 14 rf.doc/g 該保護層具有多個開口以及多個凸起物,該些開口暴露出 該些接點,並且該些凸起物位於該些接點上。 9.如申請專利範圍第8項所述之半導體元件的製造方 法,更包括: 於該些接點與該些凸起物上形成一層球底金屬材料; 於該球底金屬材料上形成多個凸塊,其中該些凸塊的 位置對應於該些接點; 移除該球底金屬材料之不為該些凸塊所覆蓋的部份。
15
TW095106753A 2006-03-01 2006-03-01 Semiconductor element and manufaturing process thereof TWI297205B (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW095106753A TWI297205B (en) 2006-03-01 2006-03-01 Semiconductor element and manufaturing process thereof
US11/451,997 US7651886B2 (en) 2006-03-01 2006-06-12 Semiconductor device and manufacturing process thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW095106753A TWI297205B (en) 2006-03-01 2006-03-01 Semiconductor element and manufaturing process thereof

Publications (2)

Publication Number Publication Date
TW200735309A TW200735309A (en) 2007-09-16
TWI297205B true TWI297205B (en) 2008-05-21

Family

ID=38471964

Family Applications (1)

Application Number Title Priority Date Filing Date
TW095106753A TWI297205B (en) 2006-03-01 2006-03-01 Semiconductor element and manufaturing process thereof

Country Status (2)

Country Link
US (1) US7651886B2 (zh)
TW (1) TWI297205B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10068861B2 (en) 2016-06-07 2018-09-04 Chipmos Technologies Inc. Semiconductor device

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI423409B (zh) * 2010-04-20 2014-01-11 瑞鼎科技股份有限公司 晶片結構及其晶片接合結構與製造方法
TW201140777A (en) * 2010-05-04 2011-11-16 Raydium Semiconductor Corp IC chip and an IC chip manufacturing method thereof
CN102244055A (zh) * 2010-05-12 2011-11-16 瑞鼎科技股份有限公司 一种集成电路芯片及其制造方法
US8901736B2 (en) * 2010-05-28 2014-12-02 Taiwan Semiconductor Manufacturing Company, Ltd. Strength of micro-bump joints
TWM408126U (en) * 2010-12-10 2011-07-21 Chunghwa Picture Tubes Ltd Conductive pad structure, chip package structure and active device array substrate
US9184144B2 (en) * 2011-07-21 2015-11-10 Qualcomm Incorporated Interconnect pillars with directed compliance geometry
US8546194B2 (en) * 2011-12-14 2013-10-01 Stats Chippac Ltd. Integrated circuit packaging system with interconnects and method of manufacture thereof
US9984987B2 (en) * 2016-08-05 2018-05-29 Nanya Technology Corporation Semiconductor structure and manufacturing method thereof
US11349053B1 (en) * 2020-01-14 2022-05-31 Facebook Technologies, Llc Flexible interconnect using conductive adhesive
KR102714218B1 (ko) 2020-05-04 2024-10-08 삼성전자주식회사 반도체 패키지

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5851911A (en) * 1996-03-07 1998-12-22 Micron Technology, Inc. Mask repattern process
US6042953A (en) * 1996-03-21 2000-03-28 Matsushita Electric Industrial Co., Ltd. Substrate on which bumps are formed and method of forming the same
US5903058A (en) * 1996-07-17 1999-05-11 Micron Technology, Inc. Conductive bumps on die for flip chip application
US6605524B1 (en) * 2001-09-10 2003-08-12 Taiwan Semiconductor Manufacturing Company Bumping process to increase bump height and to create a more robust bump structure
TW517367B (en) 2001-12-28 2003-01-11 Advanced Micro Chip Technology Processing method of plain-top gold bump
CN1512566A (zh) 2002-12-27 2004-07-14 ����Ƽ����Է�װ���Ϻ������޹�˾ 用于倒装焊的基板
TW200820406A (en) * 2006-10-19 2008-05-01 Novatek Microelectronics Corp Chip structure and wafer structure

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10068861B2 (en) 2016-06-07 2018-09-04 Chipmos Technologies Inc. Semiconductor device

Also Published As

Publication number Publication date
US20070207608A1 (en) 2007-09-06
US7651886B2 (en) 2010-01-26
TW200735309A (en) 2007-09-16

Similar Documents

Publication Publication Date Title
TWI244184B (en) Semiconductor device with under bump metallurgy and method for fabricating the same
TWI331388B (en) Package substrate, method of fabricating the same and chip package
TWI269423B (en) Substrate assembly with direct electrical connection as a semiconductor package
TWI243428B (en) Methods for fabricating pad redistribution layer and copper pad redistribution layer
TWI297205B (en) Semiconductor element and manufaturing process thereof
TW200529343A (en) Semiconductor device and method for manufacturing the same
TW200531142A (en) Semiconductor device and method for making same
TWI292684B (en) Method for fabricating circuit board with conductive structure
TWI335653B (en) Surface structure of package substrate and method of manufacturing the same
US20090057909A1 (en) Under bump metallization structure having a seed layer for electroless nickel deposition
CN111164749B (zh) 包括超导材料的凸块下金属化结构
JP4397583B2 (ja) 半導体装置
TWI253697B (en) Method for fabricating a flip chip package
TW202117969A (zh) 半導體裝置及其製造方法
US7309924B2 (en) UBM for fine pitch solder ball and flip-chip packaging method using the same
TW592013B (en) Solder bump structure and the method for forming the same
CN100587931C (zh) 用于晶圆片级芯片尺寸封装的再分布层及其方法
TW201208510A (en) Circuit board with anchored underfill
US10199345B2 (en) Method of fabricating substrate structure
TWI473227B (zh) 基板之連接結構及其製法
TW200915514A (en) Ball-implantation side surface structure of package substrate and method for fabricating the same
TW201904005A (zh) 半導體裝置及半導體裝置的製造方法
TWI246135B (en) Semiconductor element with under bump metallurgy structure and fabrication method thereof
TWI307613B (en) Circuit board formed conductor structure method for fabrication
TWI378517B (en) Bumping process