CN102244055A - 一种集成电路芯片及其制造方法 - Google Patents
一种集成电路芯片及其制造方法 Download PDFInfo
- Publication number
- CN102244055A CN102244055A CN2010101766024A CN201010176602A CN102244055A CN 102244055 A CN102244055 A CN 102244055A CN 2010101766024 A CN2010101766024 A CN 2010101766024A CN 201010176602 A CN201010176602 A CN 201010176602A CN 102244055 A CN102244055 A CN 102244055A
- Authority
- CN
- China
- Prior art keywords
- conductive
- protrusions
- integrated circuit
- region
- circuit chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H10W72/20—
-
- H10W74/15—
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
本发明提供一种集成电路芯片及其制造方法。集成电路芯片包含芯片本体以及至少一导电凸块。芯片本体表面具有至少一导电区。导电凸块形成于导电区之上。导电凸块包含复数个突出物以及至少一导电物。复数个突出物彼此相隔地突出于导电区之上。导电物覆盖突出物，且与导电区电连接。方法包含(A)提供芯片本体，表面具有至少一导电区；(B)于芯片本体形成复数个突出物，彼此相隔地突出于导电区之上；以及(C)形成至少一导电物，覆盖复数个突出物，且与导电区电连接。
Description
技术领域
本发明是关于一种集成电路芯片及一种集成电路芯片制造方法。具体而言，本发明是关于一种可与电路板电连接的集成电路芯片，以及此集成电路芯片的制造方法。
背景技术
早期芯片设置于电路板的技术，是运用打线接合(Wire Bonding)的方式，然而此传统的打线接合技术无法满足电性上的要求，所以进而发展出利用导电胶结合芯片与电路板，例如各向异性导电胶膜(Anisotropic ConductiveFilm，ACF)。
如图1所示的已知技术，常见导电胶的组成主要包含导电粒子21及绝缘胶材20两部分。导电胶原本上下各有一层保护膜来保护主成分。使用时先将上保护膜(Cover Film)撕去，将导电胶胶膜贴附至电路板40上，再把另一层底保护膜(Base Film)也撕掉，以供芯片90黏附。接着，再将芯片90与电路板40压合，经加热及加压一段时间后使导电胶的绝缘胶材20固化。最后形成垂直导通、横向绝缘的稳定结构。
具体来说，芯片90包含芯片本体10及导电凸块30，电路板40上有电耦合区41。当芯片90与电路板40压合时，导电粒子21分布于导电凸块30与电耦合区41间，且同时与导电凸块30及电耦合区41触接，由此形成垂直导通、横向绝缘的效果。然而，导电凸块30由金、银、铜、铂等具有良好导电性的物质所构成，价格不易降低。另一方面，导电凸块30可透过导电粒子21与电耦合区41触接的面积有限，也限制了提升导电性的可能性。
发明内容
本发明的主要目的为提供一种集成电路芯片，可与电路板电连接，具有较佳的导电性。
本发明的另一目的为提供一种集成电路芯片，具有较低的材料成本。
本发明的另一目的为提供一种集成电路芯片，可增加导电凸块表面积以增强电性连接。
本发明的另一目的为提供一种集成电路芯片制造方法，可减少集成电路芯片的材料成本。
本发明的集成电路芯片，包含芯片本体以及至少一导电凸块。芯片本体表面具有至少一导电区。导电凸块形成于导电区之上。导电凸块包含复数个突出物以及至少一导电物。复数个突出物彼此相隔地突出于导电区之上。导电物覆盖突出物，且与导电区电连接。
突出物较佳为光阻。突出物经导电物覆盖后，导电物于突出物间具有间隙。集成电路芯片是使用包含复数个导电微粒的导电胶电连接于电路板上，其中，间隙的距离为导电微粒粒径的167％以上。
本发明的集成电路芯片制造方法，包含(A)提供芯片本体，表面具有至少一导电区；(B)于芯片本体形成复数个突出物，彼此相隔地突出于导电区之上；以及(C)形成至少一导电物，覆盖复数个突出物，且与导电区电连接。步骤(B)包含使用光阻形成复数个突出物。步骤(C)包含使复数个突出物经导电物覆盖后，导电物于复数个突出物间具有间隙。
本发明的集成电路芯片可进一步与电路板及导电层构成一种封装结构。电路板包含至少一电耦合区。导电层设置于电路板上，包含复数个导电微粒。集成电路芯片，设置于导电层上。芯片本体表面具有至少一导电区，其中，导电区面向导电层。导电凸块形成于导电区之上。导电凸块包含复数个突出物以及至少一导电物。突出物彼此相隔地突出于导电区之上。导电物覆盖突出物，且与导电区电连接。其中，复数个导电微粒分布于导电物与电耦合区之间，电连接导电物与电耦合区。
附图说明
图1为已知技术示意图；
图2为本发明实施例示意图；
图3A至图3C为本发明突出形成的实施例示意图；
图4A为本发明不同实施例示意图；
图4B为本发明较佳实施例示意图；以及
图5为本发明集成电路芯片制造方法的实施例流程图。
主要元件符号说明
10芯片本体 210导电微粒
20绝缘胶材 300导电凸块
21导电粒子 310突出物
30导电凸块 330导电物
40电路板 25 400电路板
41电耦合区 410电耦合区
50导电区 500导电区
80封装结构 800封装结构
90芯片 900集成电路芯片
100芯片本体 30 d间距
200导电层
具体实施方式
如图2所示的实施例，本发明的集成电路芯片900包含芯片本体100以及至少一导电凸块300。芯片本体100表面具有至少一导电区500。导电凸块300形成于导电区500之上，包含复数个突出物310以及至少一导电物330。突出物310彼此相隔地突出于导电区500之上。在较佳实施例中，突出物310较佳为光阻。形成步骤包含：如图3A所示，形成光阻层311以覆盖芯片本体100；如图3B所示使用光罩666，对光阻层311进行曝光，使光阻层311经过曝光的部分固化；以及对光阻层311进行显影，将未经曝光固化的部分去除，以形成如图3C之突出物310。
如图2所示，导电物330覆盖突出物310，且与导电区500电连接。其中，导电物330可为金、银、铜、铂等具有良好导电性的物质，且较佳为金。在较佳实施例中，导电物330是以沉积、微影、蚀刻等半导体工艺形成并覆盖突出物310。然而在不同实施例中，导电物330亦可以电镀、无电镀或网板印刷等方式形成。
具体而言，如图4A所示，导电凸块300由突出物310以及覆盖突出物310的导电物330共同形成。换言之，突出物310可视为导电凸块300内部的“骨架”，导电物330则为包覆的“肌肉”。由此，可减少导电凸块300中导电物330的使用量，进而降低集成电路芯片900的材料成本。
如图4B所示的较佳实施例，突出物310经导电物330覆盖后，导电物330于突出物310间具有间隙。具体而言，可使用电镀或无电镀等工艺，让导电物330覆盖突出物310后，形成皱折状结构。在较佳实施例中，集成电路芯片900是使用包含复数个导电微粒210的导电胶200电连接于电路板400上，其中，间隙的距离d较佳为导电微粒210粒径的167％以上。导电胶200较佳为银胶，导电微粒210较佳为银微粒。集成电路芯片900、导电胶200与电路板400较佳是使用热压方式接合。
具体而言，本发明的集成电路芯片900可进一步与电路板400及导电层200构成一种封装结构800。电路板400包含至少一电耦合区410。导电层200设置于电路板400上，包含复数个导电微粒210。集成电路芯片900设置于导电层200上。芯片本体100表面的导电区500是面向导电层200。导电凸块300形成于导电区500之上。导电凸块300包含的突出物310彼此相隔地突出于导电区500之上。导电物330覆盖突出物，且与导电区500电连接。其中，导电微粒210分布于导电物330与电耦合区410之间，电连接导电物330与电耦合区410。其中，由于导电物330覆盖突出物310后，形成皱折状结构，而导电物330与电耦合区410是通过与分布于其间的导电微粒210接触达成电连接，所以其与导电微粒210接触面积的增加，有助于导电性的提升。因此集成电路芯片900的导电性可由此提升。
如图5所示的较佳实施例流程示意图，本发明的集成电路芯片制造方法，包含例如以下步骤。
步骤1010，提供芯片本体，表面具有至少一导电区。具体而言，是以重复施以热工艺、沉积、微影、蚀刻等半导体工艺形成表面具有至少一导电区的芯片本体。
步骤1030，于芯片本体形成复数个突出物，彼此相隔地突出于导电区之上。具体而言，如图3A至图3C所示，形成光阻作为突出物310。
步骤1050，形成至少一导电物，覆盖复数个突出物，且与导电区电连接。具体而言，如图2所示，由突出物310以及覆盖突出物310的导电物330共同形成导电凸块300。
虽然前述的描述及附图已揭示本发明的较佳实施例，必须了解到各种增添、许多修改和取代可能使用于本发明较佳实施例，而不会脱离如所附权利要求书所界定的本发明原理的精神及范围。本领域普通技术人员将可体会，本发明可使用于许多形式、结构、布置、比例、材料、元件和组件的修改。因此，本文于此所揭示的实施例应被视为用以说明本发明，而非用以限制本发明。本发明的范围应由后附的权利要求书所界定，并涵盖其合法均等物，并不限于先前的描述。
Claims (10)
1.一种集成电路芯片，包含：
一芯片本体，表面具有至少一导电区；以及
至少一导电凸块，形成于该至少一导电区之上，该导电凸块包含：
复数个突出物，彼此相隔地突出于该导电区之上；以及
至少一导电物，覆盖该复数个突出物，且与该导电区电连接。
2.如权利要求1所述的集成电路芯片，其中该些突出物为光阻。
3.如权利要求1所述的集成电路芯片，其中该复数个突出物经该导电物覆盖后，该导电物于该复数个突出物间具有一间隙。
4.如权利要求1所述的集成电路芯片，是使用一包含复数个导电微粒的导电胶电连接于一电路板上，其中该间隙的距离为该导电微粒粒径的167％以上。
5.一种集成电路芯片制造方法，包含：
(A)提供一芯片本体，表面具有至少一导电区；
(B)于该芯片本体形成复数个突出物，彼此相隔地突出于该导电区之上；以及
(C)形成至少一导电物，覆盖该复数个突出物，且与该导电区电连接。
6.如权利要求5所述的集成电路芯片制造方法，其中步骤(B)包含使用光阻形成该复数个突出物。
7.如权利要求5所述的集成电路芯片制造方法，其中步骤(C)包含使该复数个突出物经该导电物覆盖后，该导电物于该复数个突出物间具有一间隙。
8.一种封装结构，包含：
一电路板，包含至少一电耦合区；
一导电层，设置于该电路板上，包含复数个导电微粒；以及
一集成电路芯片，设置于该导电层上，包含：
一芯片本体，表面具有至少一导电区，其中该至少一导电区是面向该导电层；以及
至少一导电凸块，形成于该至少一导电区之上，该导电凸块包含：
复数个突出物，彼此相隔地突出于该导电区之上；以及
至少一导电物，覆盖该复数个突出物，且与该导电区电连接，其中该复数个导电微粒分布于该导电物与该电耦合区之间，电连接该导电物与该电耦合区。
9.如权利要求8所述的封装结构，其中该复数个突出物经该导电物覆盖后，该导电物于该复数个突出物间具有一间隙，该复数个导电微粒进一步分布于该间隙之间。
10.如权利要求9所述的封装结构，其中该间隙的距离为该导电微粒粒径的167％以上。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2010101766024A CN102244055A (zh) | 2010-05-12 | 2010-05-12 | 一种集成电路芯片及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2010101766024A CN102244055A (zh) | 2010-05-12 | 2010-05-12 | 一种集成电路芯片及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN102244055A true CN102244055A (zh) | 2011-11-16 |
Family
ID=44962020
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2010101766024A Pending CN102244055A (zh) | 2010-05-12 | 2010-05-12 | 一种集成电路芯片及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102244055A (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5431328A (en) * | 1994-05-06 | 1995-07-11 | Industrial Technology Research Institute | Composite bump flip chip bonding |
| US5545589A (en) * | 1993-01-28 | 1996-08-13 | Matsushita Electric Industrial Co., Ltd. | Method of forming a bump having a rugged side, a semiconductor device having the bump, and a method of mounting a semiconductor unit and a semiconductor device |
| US20070207608A1 (en) * | 2006-03-01 | 2007-09-06 | Jiun-Heng Wang | Semiconductor device and manufacturing process thereof |
| CN101315915A (zh) * | 2007-05-29 | 2008-12-03 | 台湾积体电路制造股份有限公司 | 半导体装置 |
-
2010
- 2010-05-12 CN CN2010101766024A patent/CN102244055A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5545589A (en) * | 1993-01-28 | 1996-08-13 | Matsushita Electric Industrial Co., Ltd. | Method of forming a bump having a rugged side, a semiconductor device having the bump, and a method of mounting a semiconductor unit and a semiconductor device |
| US5431328A (en) * | 1994-05-06 | 1995-07-11 | Industrial Technology Research Institute | Composite bump flip chip bonding |
| US20070207608A1 (en) * | 2006-03-01 | 2007-09-06 | Jiun-Heng Wang | Semiconductor device and manufacturing process thereof |
| CN101315915A (zh) * | 2007-05-29 | 2008-12-03 | 台湾积体电路制造股份有限公司 | 半导体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5347222B2 (ja) | 半導体装置の製造方法 | |
| TWI379624B (en) | Printed circuit board and method of producing the same | |
| US10121043B2 (en) | Printed circuit board assembly with image sensor mounted thereon | |
| CN105280577A (zh) | 芯片封装结构以及芯片封装结构的制作方法 | |
| JP4945682B2 (ja) | 半導体記憶装置およびその製造方法 | |
| TWI227051B (en) | Exposed pad module integrated a passive device therein | |
| TWI229394B (en) | Ball grid array semiconductor package with resin coated metal core | |
| CN101256998B (zh) | 利用各向异性导电胶层的半导体装置及其制造方法 | |
| CN204067348U (zh) | 晶片的正、背面间电性连接结构 | |
| JP2006253289A5 (zh) | ||
| CN103762200B (zh) | 芯片封装件及其封装方法 | |
| TWI625829B (zh) | 晶片之正、背面間電性連接結構及其製造方法 | |
| US20110254152A1 (en) | Chip structure, chip bonding structure using the same, and manufacturing method thereof | |
| CN101656246B (zh) | 具有开口的基板的芯片堆叠封装结构及其封装方法 | |
| US20110272799A1 (en) | Ic chip and ic chip manufacturing method thereof | |
| TWI501370B (zh) | 半導體封裝件及其製法 | |
| CN1312763C (zh) | 芯片埋入式半导体元件封装结构 | |
| CN102244055A (zh) | 一种集成电路芯片及其制造方法 | |
| CN100431143C (zh) | 半导体封装结构 | |
| CN101656247A (zh) | 半导体封装结构 | |
| CN101533816B (zh) | 导电凸块结构及显示面板的芯片焊接结构 | |
| CN102214616A (zh) | 金属导电结构及其制作方法 | |
| CN101615607A (zh) | 芯片封装结构 | |
| CN105810659A (zh) | 封装装置及其制作方法 | |
| KR20150090504A (ko) | 패키지 기판 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20111116 |