[go: up one dir, main page]

CN111164749B - 包括超导材料的凸块下金属化结构 - Google Patents

包括超导材料的凸块下金属化结构 Download PDF

Info

Publication number
CN111164749B
CN111164749B CN201780095345.1A CN201780095345A CN111164749B CN 111164749 B CN111164749 B CN 111164749B CN 201780095345 A CN201780095345 A CN 201780095345A CN 111164749 B CN111164749 B CN 111164749B
Authority
CN
China
Prior art keywords
region
superconducting
ubm
ubm structure
bump
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780095345.1A
Other languages
English (en)
Other versions
CN111164749A (zh
Inventor
D·艾布拉哈姆
J·M·科特
E·莱万多夫斯基
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN111164749A publication Critical patent/CN111164749A/zh
Application granted granted Critical
Publication of CN111164749B publication Critical patent/CN111164749B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N69/00Integrated devices, or assemblies of multiple devices, comprising at least one superconducting element covered by group H10N60/00
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00Superconducting devices
    • H10N60/80Constructional details
    • H10N60/81Containers; Mountings
    • H10N60/815Containers; Mountings for Josephson-effect devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00Superconducting devices
    • H10N60/01Manufacture or treatment
    • H10N60/0912Manufacture or treatment of Josephson-effect devices
    • H10W72/01235
    • H10W72/01257
    • H10W72/01271
    • H10W72/07232
    • H10W72/242
    • H10W72/244
    • H10W72/252
    • H10W72/29
    • H10W72/921
    • H10W72/923
    • H10W72/932
    • H10W72/952
    • H10W90/722

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

一种凸块下金属化(UBM)结构,包括第一区域和第二区域。第一区域和第二区域被横向地定位在UBM结构中。第一区域包括超导材料。衬底与UBM结构相对。超导焊料材料将第一区域结合到衬底,将第二区域结合到衬底。

Description

包括超导材料的凸块下金属化结构
背景技术
本发明一般涉及将电子信号耦合进和耦合出集成电路(IC)。更具体地说,本发明涉及提供在凸块和金属化结构之间的超导电耦合和安全机械粘合的系统、制造方法和所得到的凸块金属化结构。
半导体器件用于各种电子和电光应用中。IC通常由形成于半导体晶片上的半导体器件的各种电路配置形成。或者,半导体器件可以形成为单片器件,例如分立器件。通过在半导体晶片上沉积多种类型的材料薄膜、图案化薄膜、掺杂半导体晶片的选择区域等,在半导体晶片上形成半导体器件。
在传统的半导体制造工艺中,在单个晶片中制造大量的半导体器件。CMOS(互补金属氧化物半导体)是用于形成晶体管的半导体制造技术,所述晶体管被制造到当今的大多数计算机微芯片中。在CMOS技术中,n型和p型晶体管以互补的方式被使用以形成电流门,该电流门形成电控制的有效手段。在CMOS技术制造序列中稍后执行的处理操作被称为后段制程(BEOL)CMOS处理,而在CMOS技术制造序列中较早执行的处理步骤被称为前段制程(FEOL)CMOS处理。
在完成器件级和互连级制造过程之后,将晶片上的半导体器件分离成微型芯片(即,芯片),并封装最终产品。IC(或芯片)封装通常涉及将硅芯片包封在气密密封的塑料、金属或陶瓷封装内,这防止芯片由于暴露于灰尘、湿气或与其它物体接触而被损坏。IC封装还允许更容易地连接到PCB。PCB的目的是将IC和分立部件连接在一起以形成更大的运算电路。可以安装到PCB的其它部件包括卡插座、微波连接器等。
引线接合是一种公知的BEOL操作,用于在PCB和其它部件(例如,外部部件、卡插座、微波连接器、芯片载体等)之间形成电互连。在引线接合中,在不使用焊料的情况下将一段小直径的软金属引线(例如,金(Au)、铜(Cu)、银(Ag)、铝(Al)等)附接或接合到安装于PCB上的兼容金属表面或焊盘。引线和焊盘之间的实际接合可以以各种方式形成,包括使用热压、热声和超声波技术。尽管引线接合被广泛使用,但是附加的引线接合硬件,特别是在微波/射频(RF)应用中,需要大量手工制造,遭受低温CTE(热膨胀系数)失配,难以可靠地重复,引起信号路径问题,增加成本,增加体积并且引入外来的微波腔模式。
所谓的"倒装芯片"组装方法提供了引线接合的替代方案。倒装芯片组件是通过芯片接合焊盘上的导电凸块将面朝下(即,倒装的)电子管芯直接电连接到有机或陶瓷电路板上,这也被称为"凸块下金属化"(UBM)。导电凸块可形成为小球焊料(即,焊球),其接合到半导体器件的接触区域或焊盘。常规倒装芯片组装方法可包括将焊料材料放置在半导体芯片/衬底上,将芯片倒装,使焊料与芯片上的接触焊盘(即,UBM)对准,以及在炉中使焊料回流以使焊料形成为球形形状且建立焊料凸块、UBM与芯片之间的接合。倒装芯片组装方法可以提供具有微小寄生电感和电容的电连接。此外,接触焊盘(即UBM)分布在整个芯片表面上,而不是像引线接合中那样被限制在周边。结果,更有效地利用了芯片面积,增加了互连的最大数量,并且缩短了信号互连。因此,倒装芯片装配方法具有优于传统的面朝上引线接合技术的优点,包括面积利用、性能、可靠性和成本。
对于其中凸块接合将电子数据和其它信号承载到芯片中和从芯片中承载出来的芯片配置,可能期望使来自跨凸块接合承载的电子数据和其它信号的信号损失最小化。使这种信号损失最小化的一种方法是将凸块/UBM界面配置成完全超导的。通常,超导性是某些材料以实际上零电阻传导电流的能力。
在许多情况下,选择的凸块金属是铟或铟合金,其中材料以各种方式沉积到兼容的UBM膜堆叠上。因为厚铟基凸块金属是在与UBM膜分开的过程中沉积的,所以对UBM膜的组成有一定的限制。特别地,在铟沉积/电镀期间不应氧化UBM的顶表面,以便在铟合金和UBM之间形成良好的接合。结果,可能希望使用对UBM堆叠形成强粘附的材料。形成这种机械结合的材料可能不会形成超导连接(并且实际上甚至可能不会提供电接触)。例如,UBM膜上的贵金属可以提供优良的机械/金属连接,因为在贵金属表面上几乎不存在氧化物,同时可能不提供超导接触。贵金属对于提供机械接合特别有吸引力,因为贵金属表面上的氧化水平即使在潮湿环境中也非常低。
发明内容
本发明的实施例涉及一种包括凸块下金属化(UBM)结构的结构,该凸块下金属化(UBM)结构包括第一区域和第二区域,第一区域和第二区域被横向地定位在UBM结构中,其中第一区包括超导材料。该结构包括与UBM结构相对的衬底以及将第一区域结合到衬底并将第二区域接合到衬底的超导焊料材料。
本发明的实施例涉及一种包括第一凸块下金属化(UBM)结构的结构,该第一UBM结构包括第一区域和第二区域,第一区域和第二区域被横向地定位在第一UBM结构中,第一UBM结构被连接到第一衬底。该结构包括第二UBM结构,该第二UBM结构包括另一第一区域和另一第二区域,该另一第一区域和另一第二区域被横向地定位在第二UBM结构中,该第二UBM结构连接至第二衬底。此外,该结构包括超导焊料材料,该超导焊料材料将第一UBM结构的第一区域和第二区域结合至第二UBM结构的另一第一区域和另一第二区域,其中,第一区域和另一第一区域包括超导材料。
本发明的实施例涉及一种包括器件的系统。该器件包括凸块下金属化(UBM)结构,该UBM结构包括第一区域和第二区域,第一区域和第二区域被横向地定位在UBM结构中,其中第一区包括超导材料。该器件包括与UBM结构相对的衬底以及将第一区域结合到衬底并将第二区域结合到衬底的超导焊料材料。此外,该系统包括冷却系统,该冷却系统被配置成将温度降低到与该器件相关联的超导温度。
本发明的实施例涉及一种形成器件的方法,包括提供包括第一区域和第二区域的凸块下金属化(UBM)结构,第一和第二区域被横向地定位在UBM结构中,其中第一区域包括超导材料。该方法包括提供与UBM结构相对的衬底,以及利用超导焊料材料将衬底结合到第一区域和第二区域。
本发明的实施例涉及形成器件的方法,该方法包括提供包括第一区域和第二区域的第一凸块下金属化(UBM)结构,第一区域和第二区域被横向地定位在第一UBM结构中,第一UBM结构被连接到第一衬底。该方法包括提供包括另一第一区域和另一第二区域的第二UBM结构,该另一第一区域和另一第二区域被横向地定位在第二UBM结构中,第二UBM结构被连接至第二衬底。此外,该方法包括利用超导焊料材料结合将第一UBM结构的第一区域和第二区域接合到第二UBM结构的另一第一区域和另一第二区域,其中第一区域和另一第一区域包括超导材料。
通过本文所述的技术实现了额外的特征和优点。本文详细描述了其它实施例和方面。为了更好的理解,参考说明书和附图。
附图说明
在说明书结尾处的权利要求中特别指出并明确要求了被认为是本发明的主题。从下面结合附图的详细描述中,前述和其它特征和优点将变得显而易见,其中:
图1描绘了根据本发明实施例的双部件UBM结构的截面图;
图2描绘了根据本发明实施例的另一双部件UBM结构的截面图;
图3A描绘了根据本发明实施例的UBM结构在制造操作之后的横截面图;
图3B描绘了图3A所示的UBM结构的俯视图;
图4A描绘了根据本发明实施例的UBM结构在制造操作之后的横截面图;
图4B描绘了图4A中所示的UBM结构的俯视图;
图5A描绘了根据本发明实施例的UBM结构在制造操作之后的横截面图;
图5B描绘了图5A所示的UBM结构的俯视图;
图6A描绘了根据本发明实施例的另一双部件UBM结构的横截面图;
图6B描绘了根据本发明实施例的底部/顶部双部件UBM结构的俯视图;
图7描绘了根据本发明的实施例的形成要与衬底接合的双部件UBM结构的方法;
图8A描绘了根据本发明的实施例的形成顶部和底部双部件UBM结构以接合顶部和底部衬底的方法;
图8B继续根据本发明的实施例形成顶部和底部双部件UBM结构以接合顶部和底部衬底的方法;
图9描绘了根据本发明的实施例的形成器件的流程图;
图10描绘了根据本发明实施例的形成器件的流程图;
图11描绘了该器件的横截面图,其进一步示出了根据本发明实施例的衬底的细节;以及
图12描绘了根据本发明的实施例的系统。
在附图和以下对所公开的实施例的详细描述中,附图中所示的各种元件具有三个或四个数字附图标记。每个附图标记的最左边的数字对应于其中首先示出其元件的图。
具体实施方式
预先应当理解,尽管该具体实施方式包括将特定类型的微波连接器附接到硅晶片/芯片上的互连冶金的描述,但是本文所述的教导的实现不必限于特定类型的连接器或传输架构。相反,本发明的实施例能够结合现在已知或以后开发的任何其它类型的连接器或传输架构来实现。
本文参考相关附图描述本发明的各种实施例。在不脱离本发明的范围的情况下,可以设计出替代实施例。注意,在以下描述和附图中的元件之间阐述了各种连接和位置关系(例如,上方、下方、相邻等)。除非另外指明,这些连接和/或位置关系可以是直接的或间接的,并且本发明的所述实施例并不旨在在这方面进行限制。因此,实体的偶联可以指直接或间接偶联,并且实体之间的位置关系可以是直接或间接位置关系。作为间接位置关系的一个示例,在具体实施方式中提到在层"B"上形成层"A"包括这样的情况,其中一个或多个中间层(例如层"C")在层"A"和层"B"之间,只要层"A"和层"B"的相关特性和功能基本上不被中间层改变。
为了便于描述,这里可以使用空间相对术语,例如"之下"、"下方"、"下"、"上方"、"上"等,以描述如附图中所示的一个元件或特征与另一个元件或特征的关系。应当理解,空间相对术语旨在包括除了图中所描绘的取向之外的设备在使用或操作中的不同取向。例如,如果图中的器件被翻转,则被描述为在其它元件或特征"下方"或"之下"的元件将被定向为在其它元件或特征"上方"。因此,术语"下方"可以包括上方和下方的取向。该器件可以以其它方式定向(即,旋转90度或处于其它定向),并且本文所用的空间相对描述符应相应地进行解释。
为了简洁起见,本文可能详细描述或可能不详细描述与半导体器件和IC制造有关的常规技术。此外,本文所述的各种任务和过程步骤可并入具有本文未详细描述的额外步骤或功能性的更综合程序或过程中。特别是,半导体器和基于半导体的IC的制造中的各种步骤是公知的,因此为了简洁起见,许多传统步骤将在本文仅简要提及或将被完全省略而不提供公知的过程细节。
如本文先前所述,在完成器件级和互连级制造过程之后,将晶片上的半导体器件分离成微型芯片(即,芯片),并且封装最终产品。IC封装通常涉及将硅芯片封装在气密密封的塑料、金属或陶瓷封装内,该封装防止芯片由于暴露于灰尘、湿气或与其它物体接触而被损坏。IC封装还允许更容易地连接到PCB。PCB的目的是将IC和分立元件连接在一起以形成更大的运算电路。可以安装到PCB的其它部件包括卡插槽、微波连接器等。
引线接合是一种公知的BEOL操作,用于在PCB和其它部件(例如,外部部件、卡插座、微波连接器等)之间形成电互连。在引线接合中,一段小直径的软金属引线(例如,Au、Cu、Ag、Al等)通过使用焊料附接或接合到安装在PCB上的兼容金属表面或焊盘。引线和焊盘之间的实际接合可以以各种方式形成,包括热压、热声和超声波技术。尽管引线接合被广泛使用,但是额外的引线接合硬件,特别是在微波/RF应用中,需要大量手工制造,遭受低温CTE失配,难以可靠地重复,引起信号路径问题,增加成本,增加体积并且引入外来的微波腔模式。
如前所述,所谓的"倒装芯片"组装方法提供了引线接合的替代方案。倒装芯片组件是通过芯片接合焊盘上的导电凸块将面朝下(即,倒装的)电子管芯直接电连接到有机或陶瓷电路板上,这也被称为"凸块下金属化"(UBM)。导电凸块可形成为小球焊料(即,焊球),其接合到半导体器件的接触区域或垫。倒装芯片组装方法相对于传统的面朝上引线接合技术具有优势,包括衬底面利用、性能、可靠性和成本。
对于其中凸块接合将电子数据和其它信号承载到芯片中和从芯片中承载出来的芯片配置,可能期望使来自跨凸块接合承载的电子数据和其它信号的信号损失最小化。一种最小化这种信号损失的方法是将凸块/UBM连接配置到芯片中或从芯片中配置,使得连接是完全超导的。还期望在凸块/UBM和芯片之间具有强的机械/金属粘附。通过由贵金属形成UBM可以实现强的粘附,这可以提供优良的机械/金属连接,因为在贵金属UBM表面上存在很少或不存在氧化物。
现在转到本发明的方面的概述,本发明的实施例提供了完全超导并且提供优良的机械/金属接合的系统、方法和所得的UBM结构。根据本发明的实施例,UBM包括两个部件/区域,即接合部件/区域和导电部件/区域。接合区与焊料凸块电气耦合并机械接合,并且导电区也与焊料凸块电气耦合并机械接合。
根据本发明的实施例,由接合区域提供的机械接合优于由导电区域提供的机械接合。因此,由新型UBM结构(即,导电区和接合区)提供的整体机械接合是优良的机械接合。在本发明的实施例中,通过由抗氧化材料形成接合区域,由接合区域提供的机械接合相对于由导电区域提供的机械接合得到了改进。因此,在本发明的实施例中,接合区域由具有比形成导电区域的材料更低水平的表面氧化的材料形成。
在本发明的实施例中,接合区域和焊料凸块之间的机械接合是金属接合,其可以被定义(在一种情况下)为由金属离子和电子的"周围海洋"之间的吸引产生的接合。测量由给定材料提供的金属接合强度的一种方式是材料的汽化焓(热)。汽化焓(ΔHvap),也称为汽化热或蒸发热,是将给定量的物质转化成气体所需的能量。通常,具有比另一金属更高的汽化焓的金属意味着具有更高汽化焓的金属可形成更强的金属接合。根据本发明的实施例,接合区域由具有比形成导电区域的材料更高的汽化焓的材料形成。
在本发明的实施例中,接合区域由非超导的贵金属形成。在化学中,贵金属是在潮湿空气中耐腐蚀和抗氧化的金属(与大多数贱金属不同)。化学上贵金属包括钌、铑、钯、银、锇、铱、铂和金。接合区域可以由具有多个层的堆叠形成,在本发明的一些实施例中,所述多个层可以从由钛(ΔHvap=425KJ/mol)、钯(ΔHvap=380KJ/mol)和金(ΔHvap=330KJ/mol)组成的组中选择。在本发明的实施例中,接合区的暴露表面层是可润湿的,以改善接合区与焊料凸块之间的接触。
根据本发明的实施例,由导电区域提供的电耦合优于由接合区域提供的电耦合。测量电耦合的一种方式是电阻。在本发明的实施例中,导电区由具有比形成接合区域的材料低的电阻的材料形成。重要的是,凸块与UBM的导电区域之间的连接也是较低电阻,从而区分凸块或导电区材料本身的电阻。因此,由新型UBM结构(即,导电区域和接合区域)提供的总体电耦合是优良的、低电阻的电耦合。
在本发明的实施例中,导电区域由具有超导性属性的材料形成。超导性是某些材料以实际上零电阻传导电流的能力。对于用作超导体的材料,需要低温(例如,在单个开氏数位范围内或高达100K或甚至更高的范围内的温度)。导电区可以由超导金属形成,在本发明的一些实施例中,该超导金属可以从由钽、铝和其它类似的超导金属组成的组中选择。导电区可以由超导陶瓷形成,在本发明的一些实施例中,该超导陶瓷可以是氮化钛或任何和其它类似的超导陶瓷。
在本发明的实施例中,凸块/UBM界面的表面区域可以选择性地和动态地分配在接合区域和导电区域之间,以便实现期望的接合属性和电耦合属性。例如,可以看出,基于所选择的凸块/UBM材料,在导电区域中的凸块/UBM界面之间提供了超导性。对于超导性,凸块和UBM材料之间应该具有接触可靠性,并且较大的凸块/UBM界面面积将在更多的时间内工作;对凸块/UBM界面的考虑可包括:凸块/UBM界面a)足够大以便超导,这是这个量级的相干长度尺寸尺度,b)足够大以便通过具有太细的导线来避免电感效应,和/或c)足够大以便允许足够的载流容量。在这种情况下,可以选择性地和动态地分配凸块/UBM界面的表面积,以向导电区域提供凸块/UBM界面面积的20%,并向接合区域提供凸块/UBM界面面积的80%。在另一示例中,可以确定,基于所选择的凸块/UBM材料,通过将60%的凸块/UBM界面面积分配给接合区域来提供足够的凸块/UBM粘附。在这种情况下,可以选择性地分配凸块/UBM界面的表面积,以向接合区域提供60%的凸块/UBM界面面积,并向导电区提供40%的凸块/UBM界面面积。
本发明的实施例提供了用于形成双部件UBM并将UBM附着到凸块以使得凸块接触UBM结构的接合区域和导电区域的新颖的制造方法。在本发明的实施例中,接合区域形成为圆形以匹配凸块的球形轮廓,并且导电区域形成为围绕圆形接合区域的环形环(在一种情况下)。在制造期间,在凸块和圆形接合区域之间形成初始接触,随后使用足够的力压缩凸块(例如,在热压接合操作期间),以使凸块相对于两部件UBM结构变形到足以使凸块/UBM界面实际上展开,并且变形的凸块与UBM结构的成形为环形环的导电区域接触。在本发明的实施例中,圆形接合区域比成形为环形环的导电区域薄,以便减小使变形的凸块与成形为环形环的导电区域接触所需的力的量。
本发明的实施例可用于提供第一和第二半导体晶片之间的凸块接合。在这种构造中,凸块可在凸块与第一半导体晶片之间的连接处被提供有第一双部件UBM,并在凸块与第二半导体晶片之间的连接处被提供有第二双部件UBM。注意,第二双部件UBM可以被称为接合冶金而不是UBM。
现在转到本发明的各方面的更详细描述,图1描绘了根据本发明的实施例的包括具有双部件UBM结构120的凸块/UBM界面100的器件10的截面图。图1中所示的截面图描绘了底部半导体晶片/衬底102、顶部半导体晶片/衬底102、焊球/凸块110和具有接合区域126(例如,非氧化金属)和导电区域122(例如,超导环形环)的双部件UBM结构120,其被配置和布置为如图所示。
接合区域126被电耦合且机械接合到焊球110,且导电区域122也被电耦合且机械接合到焊球110。根据本发明的实施例,由接合区域126提供的机械接合优于由导电区域122提供的机械接合。因此,由新型UBM结构120(即,导电区域122和接合区域126)提供的整体机械接合是优良的机械接合。在本发明的实施例中,通过由抗氧化材料形成接合区域126,由接合区域126提供的机械接合相对于由导电区域122提供的机械接合得到了改进。因此,在本发明的实施例中,接合区域126由具有比形成导电区域122的材料更低水平的表面氧化的材料形成。
在本发明的实施例中,接合区域126和焊球110之间的机械接合是金属接合,其可以被定义为由金属离子和电子的"周围海洋"之间的吸引产生的化学接合。测量由给定材料提供的金属接合强度的一种方式是材料的汽化焓(热量)。根据本发明的实施例,接合区域126由具有比形成导电区域122的材料更高的汽化焓的材料形成。
在本发明的实施例中,接合区域126可以由非超导的贵金属形成。接合区域126可由具有多个层的堆叠形成,在本发明的一些实施例中,所述多个层可选自由钛(ΔHvap=425KJ/mol)、钯(ΔHvap=380KJ/mol)和金(ΔHvap=330KJ/mol)组成的组。在本发明的实施例中,接合区域126的暴露表面层是可润湿的,以改善接合区域126和焊球110之间的接触。
根据本发明的实施例,由导电区域122提供的电耦合优于由接合区域126提供的电耦合。测量电耦合的一种方式是电阻。在本发明的实施例中,导电区域122由具有比形成接合区域126的材料低的电阻的材料形成。因此,由新型UBM结构120(即,导电区域122和接合区域126)提供的总电耦合是优良的、低电阻的电耦合。
在本发明的实施例中,导电区域122由具有超导性属性的材料形成。导电区域122可以由超导金属形成,在本发明的一些实施例中,该超导金属可以从由氮化钛、钽、铝和其它类似的超导金属组成的组中选择。
在本发明的实施例中,凸块110/UBM120界面的表面区域可以选择性地和动态地分配在接合区域126和导电区域122之间,以便实现期望的接合属性和电耦合属性。例如,可以确定,基于所选择的凸块110/UBM120材料,通过将凸块110/UBM120界面的至少20%分配给导电区域122,可以提供完全超导性。在这种情况下,可以选择性地和动态地分配凸块110/UBM120界面的表面面积,以将凸块110/UBM120界面面积的20%提供给导电区域,并将凸块110/UBM120界面面积的80%提供给接合区域126。在另一示例中,可以确定,基于所选择的凸块110/UBM120材料,通过将凸块110/UBM120界面面积的60%分配给接合区126来提供足够的凸块110/UBM120粘接。在这种情况下,可以选择性地分配凸块110/UBM120界面的表面面积,以向接合区域126提供凸块110/UBM120界面面积的60%并向导电区域122提供凸块110/UBM120界面面积的40%。
在本发明的实施例中,接合区域126可以形成为圆形(在图4B中最佳示出)以匹配焊球110的球形轮廓,并且导电区域122可以形成为围绕圆形接合区域126的环形环(在图4B中最佳示出)。应当理解,存在可用于接合区域126和导电区域122的许多不同的形状。
在制造期间,在焊球110与圆形接合区域126之间进行初始接触,并且随后使用足够的力来压缩焊球110(例如,在热压接合操作期间)以使焊球110抵靠双组件UBM120变形,该变形足以使得凸块110/UBM120界面实际上展开,并且变形的焊球110与UBM120的成形为环形环的导电区域122接触。在本发明的实施例中,圆形接合区域126可以被制造得比成形为环形环的导电区域122薄,以便减少使变形的焊球110与成形为环形环的导电区域122接触所需的力的量。本文结合图7、8A和8B中所示的方法700、800提供了根据本发明的实施例的制造方法的其他细节。
在本发明的一些实施例中,两个双部件UBM结构可被提供在焊球的相对侧上。图2描绘了根据本发明的实施例的包括具有第一双组件UBM结构120和第二双组件UBM结构220的凸块/UBM界面100的经修改的器件10的截面图。第一双组件UBM结构120和第二双组件UBM结构220与图1中所示的双组件UBM120基本相同。
现在将参照图3A-7描述根据本发明实施例的用于形成凸块/UBM界面100的各个阶段的制造方法。更具体地说,图3A-5B描绘了在各个制造阶段之后的凸块/UBM界面100,图7描绘了与图3A-5B所示的制造阶段相对应的制造方法700。以下描述将替代地参考图3A-5B中所描绘的制造阶段以及图7中所描绘的方法700的相应操作。注意,为了便于说明和描述,图1、2和3A-5B中所示的凸块/UBM界面100被大大简化。实际上,体现本发明的方面的凸块/UBM界面可包括晶片、晶片电路系统、互连层、接合层和焊料层的多种构造。
图3A描绘了根据本发明实施例的初始制造阶段之后的凸块/UBM界面100的截面图,并且图3B描绘了图3A中所示的凸块/UBM界面100的俯视图。如图3A和3B所示的凸块/UBM界面100可通过沉积超导金属(例如,铌、TiN、Ta、Al或类似材料)形成。超导金属的厚度可以在约20nm至约400nm的范围内。超导金属可以被图案化和蚀刻以形成具有圆形开口302或任何其它期望图案的成形为环形环的导电区域122。成形为环形环的导电区域122可以通过超导金属连接到底部半导体晶片/衬底102上的感兴趣的结构。
图4A描绘了在圆形开口302中形成接合区域126之后的凸块/UBM界面100的截面图,并且图4B描绘了图4A所示的凸块/UBM界面100的俯视图。在本发明的实施例中,接合区域126可以由非超导、非氧化金属形成。可以通过使用剥离抗蚀剂方案将非超导金属沉积到圆形开口302中来形成接合区域126。在一个实施方式中,圆形开口302中的非超导金属可以是Ti/Pd/Au成分/堆叠,其中Ti形成在底部衬底上,Pd形成在Ti上,并且Au形成在Pd上。在圆形开口302中存在可以用作非超导金属的其它材料堆叠。
图5A描绘了在形成焊球110之后的凸块/UBM界面100的截面图,并且图5B描绘了图5A中所示的凸块/UBM界面100的俯视图。焊球110可以使用已知的方法沉积,诸如例如电镀、蒸发、溅射或注射成型(例如使用掩模)。此外,可利用模具回填方法来沉积焊球110,且其它沉积方法也是合适的。焊球110可以由铟/铟合金和焊剂形成。而且,可以利用倒装芯片凸块形成技术,其熔化大块焊料并将其分配到晶片大小的模具中,该模具是与底部半导体晶片102匹配的CTE。在冷却以固化焊料之后,焊料以期望的形状形成底部半导体衬底102。现在,底部半导体衬底102可以独立地经受最终的焊料回流方法,以获得球形地成形的焊球110。
用于回流过程的加热可以通过使凸块/UBM结构100通过回流炉或在红外灯下通过或通过用热空气笔焊接接合/焊料层堆叠来完成。回流过程熔化焊球110并加热邻接表面,而不会过热和损坏电气部件。示例性回流过程可以包括四个阶段或区域,即预热、均热、回流和冷却,其中每个阶段具有不同的热分布。示例性回流过程在酸性环境中使用例如甲酸进行。酸性环境确保焊料在回流期间保持清洁。回流焊后的焊球110是柔顺的,特别是当焊球110是铟时,这减轻了CTE不匹配的影响。在焊料回流成球形以形成焊球110之后,使用标准程序来清洁焊球110和底部半导体衬底102(包括导电区域122)以移除氧化物。
如图1或图2所示,凸块/UBM结构100现在准备好接收顶部半导体衬底104(例如,使用芯片接合器)。使用压缩接合将制备好的顶部半导体衬底104接合到制备好的底部半导体衬底102。施加足够的力以便使焊球110变形并接触成形为环形环的导电区域122(以及图2中的导电区域222)。
如上所述,UBM结构120和220不限于用于导电区域122、222和接合区域126、226的特定图案或形状。图6A描绘了包括根据本发明的实施例的另一双部件UBM结构100的器件10的截面图。图6A和6B示出了在UBM结构120和220中可以存在用于接合区域126和226的多个位置。
图6B描绘了根据本发明实施例的底部/顶部双部件UBM结构的俯视图。图6B仅是代表UBM结构120的顶视图和代表去除了焊球110的UBM220的局部视图。而且,顶部UBM结构120和底部UBM结构220被示出为相同的,应当理解,接合区域的位置和导电区域的位置可以不相同。图6B示出了用于接合区域和导电区域的位置的方格图案。应当理解,可以使用用于接合区域的更多或更少的位置,以及用于导电区域的更多或更少的位置。此外,接合区域和导电区域的位置可以是各种形状,并且不限于圆形和矩形。
虽然本文已经提到了一些材料,但是存在可以用作接合区域126、226和导电区域122、222的各种材料,并且可以根据机械接合过程改变材料。可以使用直接或熔融接合将焊球/凸块110接合到UBM结构120、220。直接或熔融接合用于电介质和金属表面的化学结合。这种类型的过程可包括阳极接合、表面活化/压力处理、压力/热、超声、激光焊接和超高真空。接合区域126、226的示例材料可以包括硅、氧化硅、玻璃、不锈钢等。
另一种类型的接合是焊料接合,焊料接合是可湿表面(使得接合区域126、226的材料)与通常具有约300℃或更低的液相线温度的金属或金属合金的结合。这种类型的过程可以包括使焊料能够润湿到可润湿表面,并且施加焊料材料可以包括机械、热、压力和/或化学过程的一些组合。一些常见的过程名称是回流、热压接合、冷焊、瞬时液相扩散接合和超声接合。示例性的焊料材料可以包括Pb、Ag、Sn、In、Bi、Ga、Cu、Au、Cd、Zn和/或其组合。用于可润湿表面的示例性材料可包括Sn、Cu、Cd、Au、Pd、Rh、Ni、Pb、Zn、Ag、Pt和/或它们的组合。
另一种类型的接合是粘合剂接合。粘合剂接合是通过共价和/或分子间引力(例如范德华力或极性力)将两个表面化学地接合在一起。该过程是压敏的,并且可以包括干燥过程和/或反应过程。示例性粘合剂可包括丙烯酸树脂、环氧树脂、硅树脂、聚酰亚胺、聚氨酯、氰基丙烯酸酯等,并且普通的结合表面几乎可以是任何材料。
超导接头用于导电区域122、222。超导接头完全由超导材料构成。在一种情况下,可以使用非常低电阻的接头,其中超导接头可以由超导材料构成,并且如果设计适当,可以包含具有明确几何形状的绝缘体,连同超导材料(例如当形成约瑟夫逊结时)。超导接头的接合过程类似于上述直接焊接过程。示例超导金属材料(用于导电区域122、222)可以包括TO、V、Nb、La、Zr、Ru、Pb、Os、Sn、Hg、Ga、Al、Cd、Mo、Ta、W、Zn和/或其组合。示例绝缘体材料可以包括金属氧化物,例如氧化铝。
图7描绘了根据本发明实施例的制造方法700。制造方法700可以用于形成图1和3A至5B中所示的凸块/UBM结构100。在框702中,在底部衬底102上沉积超导金属以形成初始UBM结构120。在框704中,对初始UBM结构120进行图案化和蚀刻以在UBM结构中形成超导区域和非超导区域。在框706中,在UBM结构的非超导区域126中沉积非超导金属。在框708中,将凸块材料沉积在UBM结构的非超导区域126中的非超导金属上。在框710中,清洁衬底。在框712中,使凸块材料回流成球形。在框714中,清洁球形凸块和超导金属表面以去除氧化物。在框716中,用足够的力将顶部制备的衬底104接合到球形凸块110的相对侧,以使球形凸块变形并接触UBM结构120的超导区域122中的超导金属。
图8A和8B描绘了根据本发明实施例的制造方法800。制造方法800可以用于形成图2和6A中所示的凸块/UBM结构100。图8A和8B类似于图7,除了在图8A和8B中讨论了UBM结构120和122的形成。在框802中,在底部衬底102上沉积超导金属以形成初始底部UBM结构。在框804中,对初始底部UBM结构120进行图案化和蚀刻以在底部UBM结构中形成超导区域和非超导区域。在框806中,在底部UBM结构102的非超导区域126中沉积非超导金属。在框808中,将凸块材料沉积在底部UBM结构的非超导区域126中的非超导金属上。在框810中,清洁底部衬底。在框812中,使凸块材料110回流成球形。在框814中,制备具有顶部UBM结构220的顶部超导金属/区域222和顶部非超导/金属区域226的顶部衬底104(例如,使用操作802、804、806)。在框816中,清洁球形凸块110和顶部/底部超导金属表面以去除氧化物。在框818中,用足够的力将顶部制备衬底104和底部制备衬底102接合到球形凸块110的相对侧,以使球形凸块变形并接触顶部/底部UBM结构120、220的顶部和底部超导区域122、222中的顶部和底部超导金属。
图9描绘了根据本发明的实施例形成器件10的流程图900。在框902处,凸块下金属化(UBM)结构包括第一区域(例如,导电122)和第二区域(例如,接合区域126),并且第一和第二区域横向地定位在UBM结构(例如,UBM结构120)中。第一区域(例如,导电122)包括超导材料。
在框904处,衬底(例如,衬底104)与UBM结构120相对。在框906处,超导焊料材料110将第一区域结合到衬底并且将第二区域结合到衬底。
UBM结构(例如,UBM结构120)被布置成使得第一区域与第二区域横向相邻,从而使得超导焊料材料能够接触第一区域和第二区域两者。UBM结构(例如,UBM结构120)被布置成具有包含第一区域(例如,导电区域122)的一个或多个第一位置,并且具有包含第二区域(例如,接合区域126)的一个或多个第二位置。所述一个或多个第一位置不同于所述一个或多个第二位置。第二区域(例如,接合区域126)包括非超导材料。衬底(例如,衬底102)包括连接到超导焊料材料(例如,焊球110)的超导电路(例如,图11中所描绘的超导电路1102),使得第一区域(例如,导电区域122)电连接到超导电路(例如,超导电路1102)。在超导焊料材料(例如焊球110)和第一区域(例如导电区域122)之间形成超导结。
图10描绘了根据本发明的实施例形成器件10的流程图1000。在框1002处,第一凸块下金属化(UBM)结构120包括第一区域(例如,导电区域122)和第二区域(例如,接合区域126),其中第一区域和第二区域横向地定位在第一UBM结构(例如,UBM结构120)中。第一UBM结构(例如,UBM结构120)连接到第一衬底(例如,衬底102)。在框1004处,第二UBM结构(例如,UBM结构220)包括另一第一区域(例如,导电区域222)和另一第二区域(例如,接合区域226),其中所述另一第一区域和所述另一第二区域横向地定位在第二UBM结构(例如,UBM结构220)中。第二UBM结构(例如,UBM结构220)连接到第二衬底(例如,衬底104)。
在框1006处,超导焊料材料(例如,焊料凸块110)将第一UBM结构(例如,UBM结构120)的第一区域和第二区域(例如,导电区域122和接合区域126)结合至第二UBM结构(UBM结构220)的另一第一区域和另一第二区域(例如,导电区域222和接合区域226)。第一区域和另一第一区域包括超导材料。
第一UBM结构(UBM结构120)被布置成使得第一区域与第二区域横向相邻,从而使得超导焊料材料能够接触第一区域和第二区域两者。第二UBM结构(例如,UBM结构220)被布置成使得另一第一区域(例如,导电区域222)与另一第二区域(例如,接合区域226)横向相邻,从而使得超导焊料材料(例如,焊料凸块110)能够接触另一第一区域和另一第二区域两者。
第一UBM结构(UBM结构120)被布置成具有包含第一区域的一个或多个第一位置,并且具有包含第二区域的一个或多个第二位置。第二UBM结构(UBM结构220)被布置成具有包含另一第一区域的一个或多个第二位置,并且具有包含另一第二区域的一个或多个第二位置。第二区域和另一个第二区域(例如,接合区域126和226)包括非超导材料。
第一衬底(例如,衬底102)包括电连接到超导焊料材料(例如,焊料凸块110)的第一超导电路(例如,超导电路1102)。第二衬底(例如,衬底104)包括电连接到超导焊料材料(例如,焊料凸块110)的第二超导电路(例如,超导电路1104),使得第一和第二超导电路(例如,电路1102和1104)经由第一区域(例如,导电区域122)、另一第一区域(例如,导电区域222)和超导焊料材料(例如,焊料凸块110)电连接。在超导焊料材料和第一区域之间以及在超导焊料材料和另一第一区域之间形成超导结。
图11描述了器件10的截面图,其进一步示出了顶部半导体衬底104和底部半导体衬底102的细节。底部半导体衬底102包括超导电路1102,顶部半导体衬底104包括超导电路1104。在该示例中,超导电路1102和1104通过焊球110、导电区域122和导电区域222电连接。在本发明的一些实施例中,可以不存在顶部UBM结构220。应当理解,在图11中电路1102和1104没有按比例绘制。
图12描绘了系统1200,其示出了根据本发明的实施例的冷却系统1202和器件10。器件10已被放入冷却系统1102中,且一个或多个输入和输出线路1204在冷却系统1202中连接器件10。冷却系统1202可以是低温冷却装置、稀释制冷机等。器件10被冷却到超导温度(低温),这使得超导电路1102和1104、导电区域122和222以及焊球110变为超导的。超导温度的实例可以包括低于100毫开尔文(mK)、在约10-100mK和/或约4K的温度。
因此,从前面的详细描述和附图中可以看出,本发明的实施例提供了完全超导并提供优良的机械/金属结合的系统、方法和所得UBM结构。根据本发明的实施例,UBM包括两个部件/区域,即接合部件/区域和导电部件/区域。接合区与焊料凸块电气耦合并机械接合,并且导电区也与焊料凸块电气耦合并机械接合。
根据本发明的实施例,由接合区域提供的机械接合优于由导电区域提供的机械接合。因此,由新型UBM结构(即,导电区域和接合区域)提供的整体机械接合是优良的机械接合。在本发明的实施例中,通过由抗氧化材料形成接合区域,由接合区域提供的机械接合相对于由导电区域提供的机械接合得到了改进。因此,在本发明的实施例中,接合区域由具有比形成导电区域的材料更低水平的表面氧化的材料形成。
根据本发明的实施例,由导电区域提供的电耦合优于由接合区域提供的电耦合。测量电耦合的一种方式是电阻。在本发明的实施例中,导电区由具有比形成接合区域的材料低的电阻的材料形成。因此,由新型UBM结构(即,导电区域和接合区域)提供的总体电耦合是优良的、低电阻的电耦合。
本发明的实施例提供了用于形成双部件UBM并将UBM附接到凸块以使得凸块接触UBM结构的接合区域和导电区域的新颖的制造方法。在本发明的实施例中,接合区域形成为圆形以匹配凸块的球形轮廓,并且导电区域形成为围绕圆形接合区域的环形环。在制造期间,在凸块和圆形接合区域之间形成初始接触,随后使用足够的力压缩凸块(例如,在热压接合操作期间),以使凸块相对于双部件UBM结构变形到足以使凸块/UBM界面实际上展开,并且变形的凸块与UBM结构的成形为环形环的导电区域接触。在本发明的实施例中,圆形接合区域比成形为环形环的导电区域薄,以便减小使变形的凸块与成形为环形环的导电区域接触所需的力的量。
如本文先前所述,为了简洁起见,可能已详细描述或可能未详细描述与半导体器件及IC制造有关的常规技术。然而,作为背景,现在将提供可用于实现本发明的实施例的半导体器件制造过程的更一般的描述。尽管在实现本发明的实施例中使用的具体制造操作可以是或可以不是单独已知的,但是所公开的操作的组合和/或本发明的实施例的所得结构是独特的。因此,结合根据本发明实施例的耦合器系统的制造所描述的操作的独特组合利用了在半导体(例如,硅)衬底上执行的各种单独已知的物理和化学过程。
通常,用于形成将被封装到IC中的微芯片的各种过程分为三类,即膜沉积、图案化、蚀刻和半导体掺杂。导体(例如,多晶硅、铝、铜等)和绝缘体(例如,各种形式的二氧化硅、氮化硅等)的膜用于连接和隔离晶体管及其部件。半导体衬底的各个区域的选择性掺杂允许衬底的导电性随着电压的施加而改变。通过形成这些各种组件的结构,可构建数百万个晶体管并将其布线在一起以形成现代微电子器件的复杂电路。
所有上述制造过程的基础是半导体光刻,即,在半导体衬底上形成三维浮雕图像或图案以便随后将图案转移到衬底上。在半导体光刻中,图案是称为光致抗蚀剂的光敏聚合物。为了构建构成晶体管的复杂结构和连接电路的数百万个晶体管的许多布线,重复多次光刻和蚀刻图案转移步骤。印刷在晶片上的每个图案与先前形成的图案对准,并且缓慢地建立导体、绝缘体和选择性掺杂区域以形成最终器件。
在一些实施例中,各种功能或动作可以在给定位置处和/或结合一个或多个装置或系统的操作而发生。在一些实施例中,给定功能或动作的一部分可以在第一设备或位置处执行,并且该功能或动作的其余部分可以在一个或多个附加设备或位置处执行。
以下权利要求中的所有装置或步骤加功能元件的对应结构、材料、动作和等同物旨在包括用于与如具体要求保护的其它要求保护的元件组合执行功能的任何结构、材料或动作。已经出于说明和描述的目的呈现了本发明的所描述的实施例,但是其不旨在是穷尽的或限于所公开的形式。在不背离本发明的范围和精神的情况下,许多修改和变化对于本领域的普通技术人员来说是显而易见的。选择和描述实施例是为了最好地解释本发明的原理和实际应用,并且使本领域的其他普通技术人员能够理解本发明的具有各种修改的各种实施例,这些修改适合于所考虑的特定用途。
术语"示例性"在本文被用于表示"用作示例、实例或说明"。本文描述为"示例性"的任何实施例或设计不一定被解释为比其它实施例或设计更优选或有利。术语"至少一个"和"一个或多个"可以包括大于或等于一的任何整数,即一、二、三、四等。术语"多个"可以包括大于或等于二的任何整数,即二、三、四、五等。术语"连接"可以包括间接"连接"和直接"连接"两者。"
附图中的流程图和框图示出了根据本发明的各种实施例的系统和方法的可能实现的功能和操作。在一些替代实现中,框中所注明的功能可不按图中所注明的顺序发生。例如,连续示出的两个框实际上可以基本上同时执行,或者这些框有时可以以相反的顺序执行,这取决于所涉及的功能。可以以不同的顺序执行这些动作,或者可以添加、删除或修改动作。此外,术语"耦合"描述在两个元件之间具有信号路径,并且不暗示元件之间的直接连接,而其间没有中间元件/连接。所有这些变化都被认为是本发明的一部分。
术语"约"、"基本上"及其等同词旨在包括与基于提交本申请时可用的设备的特定量的测量相关联的误差度。例如,"约"、"基本上"及其等同物可以包括给定值的±8%或5%或2%的范围。
本文所用的术语仅是为了描述特定实施例的目的,而不是要限制本发明。如本文所用,单数形式"一"、"一个"和"该"旨在也包括复数形式,除非上下文另有明确指示。还将理解,术语"包括"和/或"包含"在本说明书中使用时,指定所陈述的特征、整数、步骤、操作、元件和/或组件的存在,但不排除一个或多个其它特征、整数、步骤、操作、元件组件和/或其群组的存在或添加。
虽然仅结合有限数量的实施例详细描述了本发明,但是应当容易理解,本发明不限于这些公开的实施例。相反,本发明可被修改以结合此前未描述但与本发明的精神和范围相称的任何数量的变型、改型、替代或等同装置。另外,虽然已经描述了本发明的各种实施例,但是应当理解,本发明的方面可以仅包括所描述的实施例中的一些。因此,本发明不应被视为由前述描述限制,而是仅由所附权利要求的范围限制。

Claims (19)

1.一种器件的结构,包括:
凸块下金属化UBM结构,所述UBM结构包括第一区域和第二区域,所述第一区域和所述第二区域被横向地定位在所述UBM结构中,其中,所述第一区域包括超导材料,并且所述第二区域包括非超导材料,所述非超导材料选自包括以下项的组:铑、钯、银、铱、铂和金;
与所述UBM结构相对的衬底;以及
超导焊料材料,所述超导焊料材料将所述第一区域结合到所述衬底并且将所述第二区域结合到所述衬底。
2.根据权利要求1所述的结构,其中,所述UBM结构被布置成使得所述第一区域与所述第二区域横向相邻,使得所述超导焊料材料能够接触所述第一区域和所述第二区域两者。
3.根据权利要求1所述的结构,其中,所述UBM结构被布置成具有包含所述第一区域的一个或多个第一位置,并且具有包含所述第二区域的一个或多个第二位置。
4.根据权利要求3所述的结构,其中,所述一个或多个第一位置不同于所述一个或多个第二位置。
5.根据权利要求1所述的结构,其中,所述衬底包括被连接到所述超导焊料材料的超导电路,使得所述第一区域被电连接到所述超导电路。
6.根据权利要求1所述的结构,其中,超导结在所述超导焊料材料和所述第一区域之间被形成。
7.一种器件的结构,包括:
第一凸块下金属化UBM结构,所述第一UBM结构包括第一区域和第二区域,所述第一区域和所述第二区域被横向地定位在所述第一UBM结构中,所述第一UBM结构被连接到第一衬底;
第二UBM结构,所述第二UBM结构包括另一第一区域和另一第二区域,所述另一第一区域和所述另一第二区域被横向地定位在所述第二UBM结构中,所述第二UBM结构连接至第二衬底;以及
超导焊料材料,所述超导焊料材料将所述第一UBM结构的所述第一区域和所述第二区域结合至所述第二UBM结构的所述另一第一区域和所述另一第二区域,其中,所述第一区域和所述另一第一区域包括超导材料,并且所述第二区域和所述另一第二区域包括非超导材料,所述非超导材料选自包括以下项的组:铑、钯、银、铱、铂和金。
8.根据权利要求7所述的结构,其中,所述第一UBM结构被布置成使得所述第一区域与所述第二区域横向相邻,使得所述超导焊料材料能够接触所述第一区域和所述第二区域两者;以及
其中,所述第二UBM结构被布置成使得所述另一第一区域与所述另一第二区域横向相邻,使得所述超导焊料材料能够接触所述另一第一区域和所述另一第二区域两者。
9.根据权利要求7所述的结构,其中,所述第一UBM结构被布置成具有包含所述第一区域的一个或多个第一位置,并且具有包含所述第二区域的一个或多个第二位置;以及
其中所述第二UBM结构被布置成具有包含所述另一第一区域的一个或多个第二位置并具有包含所述另一第二区域的一个或多个第二位置。
10.根据权利要求7所述的结构,其中,所述第一衬底包括被电连接到所述超导焊料材料的第一超导电路;
其中,所述第二衬底包括被电连接到所述超导焊料材料的第二超导电路,使得所述第一超导电路和所述第二超导电路经由所述第一区域、所述另一第一区域和所述超导焊料材料被电连接。
11.根据权利要求7所述的结构,其中,超导结在所述超导焊料材料与所述第一区域之间以及在所述超导焊料材料与所述另一第一区域之间被形成。
12.一种用于冷却器件的系统,包括:
包括如前述权利要求中任一项所述的结构的器件;以及
冷却系统,所述冷却系统被配置成将温度降低至与所述器件相关联的超导温度。
13.一种形成器件的方法,所述方法包括:
提供包括第一区域和第二区域的凸块下金属化UBM结构,所述第一区域和所述第二区域被横向地定位在所述UBM结构中,其中所述第一区域包括超导材料,并且所述第二区域包括非超导材料,所述非超导材料选自包括以下项的组:铑、钯、银、铱、铂和金;
提供与UBM结构相对的衬底;以及
用超导焊料材料将所述衬底结合到所述第一区域和所述第二区域。
14.根据权利要求13所述的方法,其中,所述UBM结构被布置成使得所述第一区域与所述第二区域横向相邻,使得所述超导焊料材料能够接触所述第一区域和所述第二区域两者。
15.根据权利要求13所述的方法,其中,所述UBM结构被布置成具有包含所述第一区域的一个或多个第一位置,并且具有包含所述第二区域的一个或多个第二位置。
16.根据权利要求15所述的方法,其中所述一个或多个第一位置不同于所述一个或多个第二位置。
17.一种形成器件的方法,所述方法包括:
提供包括第一区域和第二区域的第一凸块下金属化UBM结构,所述第一区域和所述第二区域被横向地定位在所述第一UBM结构中,所述第一UBM结构被连接到第一衬底;
提供包括另一第一区域和另一第二区域的第二UBM结构,所述另一第一区域和所述另一第二区域被横向地定位在所述第二UBM结构中,所述第二UBM结构被连接至第二衬底;以及
利用超导焊料材料结合将所述第一UBM结构的所述第一区域和所述第二区域结合至所述第二UBM结构的所述另一第一区域和所述另一第二区域,其中,所述第一区域和所述另一第一区域包括超导材料,并且所述第二区域和所述另一第二区域包括非超导材料,所述非超导材料选自包括以下项的组:铑、钯、银、铱、铂和金。
18.根据权利要求17所述的方法,其中,所述第一UBM结构被布置成使得所述第一区域与所述第二区域横向相邻,使得所述超导焊料材料能够接触所述第一区域和所述第二区域两者;以及
其中,所述第二UBM结构被布置成使得所述另一第一区域与所述另一第二区域横向相邻,使得所述超导焊料材料能够接触所述另一第一区域和所述另一第二区域两者。
19.根据权利要求17所述的方法,其中,所述第一UBM结构被布置成具有包含所述第一区域的一个或多个第一位置并具有包含所述第二区域的一个或多个第二位置;以及
其中所述第二UBM结构被布置成具有包含所述另一第一区域的一个或多个第二位置并具有包含所述另一第二区域的一个或多个第二位置。
CN201780095345.1A 2017-09-29 2017-11-29 包括超导材料的凸块下金属化结构 Active CN111164749B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/721,238 2017-09-29
US15/721,238 US10608158B2 (en) 2017-09-29 2017-09-29 Two-component bump metallization
PCT/EP2017/080882 WO2019063112A1 (en) 2017-09-29 2017-11-29 BALLOON METALLIZATION STRUCTURE COMPRISING A SUPERCONDUCTING MATERIAL

Publications (2)

Publication Number Publication Date
CN111164749A CN111164749A (zh) 2020-05-15
CN111164749B true CN111164749B (zh) 2024-03-26

Family

ID=60923434

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780095345.1A Active CN111164749B (zh) 2017-09-29 2017-11-29 包括超导材料的凸块下金属化结构

Country Status (5)

Country Link
US (2) US10608158B2 (zh)
EP (1) EP3688797B1 (zh)
JP (1) JP7248659B2 (zh)
CN (1) CN111164749B (zh)
WO (1) WO2019063112A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10608158B2 (en) 2017-09-29 2020-03-31 International Business Machines Corporation Two-component bump metallization
US10937735B2 (en) * 2018-09-20 2021-03-02 International Business Machines Corporation Hybrid under-bump metallization component
US10950778B2 (en) 2019-01-07 2021-03-16 Northrop Grumman Systems Corporation Superconducting bump bond electrical characterization
US10644218B1 (en) * 2019-03-13 2020-05-05 Northrop Grumman Systems Corporation Multichip device with temperature isolating bump bonds
US11417819B2 (en) 2020-04-27 2022-08-16 Microsoft Technology Licensing, Llc Forming a bumpless superconductor device by bonding two substrates via a dielectric layer
FR3114443B1 (fr) * 2020-09-21 2022-12-23 Commissariat Energie Atomique Structure d’intégration à routage bifonctionnel et assemblage comprenant une telle structure
CN115968251B (zh) * 2021-10-08 2025-11-14 腾讯科技(深圳)有限公司 量子比特组件、量子比特组件制备方法、芯片及设备
EP4195283B1 (en) * 2021-12-08 2025-09-24 Imec VZW Quantum bit chip with stacked wafers and method for fabrication thereof
US12354988B2 (en) 2022-05-16 2025-07-08 Northrop Grumman Systems Corporation Bump structures for low temperature chip bonding

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59107586A (ja) * 1982-12-13 1984-06-21 Nippon Telegr & Teleph Corp <Ntt> 超伝導フリツプチツプボンデイング方法
JPH08204244A (ja) * 1995-01-26 1996-08-09 Tanaka Denshi Kogyo Kk 超伝導装置
CN101128926A (zh) * 2005-02-24 2008-02-20 艾格瑞系统有限公司 制造倒装芯片器件的结构和方法
JP2008085155A (ja) * 2006-09-28 2008-04-10 Sumitomo Electric System Solutions Co Ltd 超電導デバイスの冷却装置
CN101765913A (zh) * 2007-07-30 2010-06-30 Nxp股份有限公司 底部粗糙度减小的半导体部件的应力缓冲元件
CN103872000A (zh) * 2012-12-14 2014-06-18 台湾积体电路制造股份有限公司 用于半导体封装件的凸块结构

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58207685A (ja) * 1982-05-28 1983-12-03 Nippon Telegr & Teleph Corp <Ntt> 超伝導接続はんだバンプ及びその製造方法
JPH0656860B2 (ja) 1989-06-12 1994-07-27 田中電子工業株式会社 超電導装置
JP2643655B2 (ja) 1991-06-07 1997-08-20 日本電気株式会社 マイクロ波回路素子
US5773875A (en) 1996-02-23 1998-06-30 Trw Inc. High performance, low thermal loss, bi-temperature superconductive device
US5847929A (en) 1996-06-28 1998-12-08 International Business Machines Corporation Attaching heat sinks directly to flip chips and ceramic chip carriers
US5877560A (en) 1997-02-21 1999-03-02 Raytheon Company Flip chip microwave module and fabrication method
US6239703B1 (en) 1998-01-02 2001-05-29 Intermec Ip Corp Communication pad structure for semiconductor devices
US6216941B1 (en) 2000-01-06 2001-04-17 Trw Inc. Method for forming high frequency connections to high temperature superconductor circuits and other fragile materials
US6678540B2 (en) 2001-08-22 2004-01-13 Northrop Grumman Corporation Transmission line single flux quantum chip-to -chip communication with flip-chip bump transitions
US7075171B2 (en) 2003-03-11 2006-07-11 Fujitsu Limited Superconducting system, superconducting circuit chip, and high-temperature superconducting junction device with a shunt resistor
JP2007019473A (ja) * 2005-06-10 2007-01-25 Nec Electronics Corp 半導体装置
US8159825B1 (en) 2006-08-25 2012-04-17 Hypres Inc. Method for fabrication of electrical contacts to superconducting circuits
TWI397983B (zh) 2008-12-31 2013-06-01 財團法人工業技術研究院 封裝載板與接合結構
EP2405468A1 (en) 2010-07-05 2012-01-11 ATOTECH Deutschland GmbH Method to form solder deposits on substrates
US8338286B2 (en) 2010-10-05 2012-12-25 International Business Machines Corporation Dimensionally decoupled ball limiting metalurgy
US8508043B2 (en) 2011-11-16 2013-08-13 International Business Machines Corporation Metal pad structure for thickness enhancement of polymer used in electrical interconnection of semiconductor die to semiconductor chip package substrate with solder bump
FR2984602A1 (fr) 2012-04-27 2013-06-21 Commissariat Energie Atomique Dispositif de connexion electrique multicouche de materiaux supraconducteurs entre deux circuits
US9865648B2 (en) 2012-12-17 2018-01-09 D-Wave Systems Inc. Systems and methods for testing and packaging a superconducting chip
US9836699B1 (en) 2015-04-27 2017-12-05 Rigetti & Co. Microwave integrated quantum circuits with interposer
US10068181B1 (en) 2015-04-27 2018-09-04 Rigetti & Co, Inc. Microwave integrated quantum circuits with cap wafer and methods for making the same
US10242968B2 (en) 2015-11-05 2019-03-26 Massachusetts Institute Of Technology Interconnect structure and semiconductor structures for assembly of cryogenic electronic packages
WO2017131831A2 (en) 2015-11-05 2017-08-03 Massachusetts Institute Of Technology Qubit and coupler circuit structures and coupling techniques
JP6742433B2 (ja) 2015-12-15 2020-08-19 グーグル エルエルシー 超伝導バンプボンド
US20170365574A1 (en) 2016-06-16 2017-12-21 International Business Machines Corporation Microwave connectors for semiconductor wafers
US10586909B2 (en) 2016-10-11 2020-03-10 Massachusetts Institute Of Technology Cryogenic electronic packages and assemblies
US10608158B2 (en) 2017-09-29 2020-03-31 International Business Machines Corporation Two-component bump metallization

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59107586A (ja) * 1982-12-13 1984-06-21 Nippon Telegr & Teleph Corp <Ntt> 超伝導フリツプチツプボンデイング方法
JPH08204244A (ja) * 1995-01-26 1996-08-09 Tanaka Denshi Kogyo Kk 超伝導装置
CN101128926A (zh) * 2005-02-24 2008-02-20 艾格瑞系统有限公司 制造倒装芯片器件的结构和方法
JP2008085155A (ja) * 2006-09-28 2008-04-10 Sumitomo Electric System Solutions Co Ltd 超電導デバイスの冷却装置
CN101765913A (zh) * 2007-07-30 2010-06-30 Nxp股份有限公司 底部粗糙度减小的半导体部件的应力缓冲元件
CN103872000A (zh) * 2012-12-14 2014-06-18 台湾积体电路制造股份有限公司 用于半导体封装件的凸块结构

Also Published As

Publication number Publication date
CN111164749A (zh) 2020-05-15
EP3688797A1 (en) 2020-08-05
EP3688797B1 (en) 2026-01-21
US20190131510A1 (en) 2019-05-02
US10629797B2 (en) 2020-04-21
JP7248659B2 (ja) 2023-03-29
US10608158B2 (en) 2020-03-31
WO2019063112A1 (en) 2019-04-04
JP2020535641A (ja) 2020-12-03
US20190103542A1 (en) 2019-04-04

Similar Documents

Publication Publication Date Title
CN111164749B (zh) 包括超导材料的凸块下金属化结构
US6921018B2 (en) Multi-chip stack and method of fabrication utilizing self-aligning electrical contact array
US6780675B2 (en) Flip-chip technique for chip assembly
US10418350B2 (en) Semiconductor structures for assembly in multi-layer semiconductor devices including at least one semiconductor structure
US6459150B1 (en) Electronic substrate having an aperture position through a substrate, conductive pads, and an insulating layer
US10734567B2 (en) Bump bonded cryogenic chip carrier
EP1333494A2 (en) Semiconductor device and method of fabricating a semiconductor assembly
JPS5831729B2 (ja) 接合方法
Hübner et al. Face-to-face chip integration with full metal interface
KR101960613B1 (ko) 기판 분리 및 비도핑 채널을 갖는 집적 회로 구조물
US20050151268A1 (en) Wafer-level assembly method for chip-size devices having flipped chips
US6664176B2 (en) Method of making pad-rerouting for integrated circuit chips
US10651099B2 (en) Non-destructive testing of integrated circuit chips
Lim et al. Process development and reliability of microbumps
US20080000080A1 (en) Compliant electrical contacts
US6831361B2 (en) Flip chip technique for chip assembly
US11127705B2 (en) Semiconductor structure and manufacturing method thereof
TWI498980B (zh) 半導體晶圓以及形成用於在晶圓分類測試期間的晶圓探測的犧牲凸塊墊之方法
JPH1070154A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant