TWI292221B - Manufacturing method of semiconductor device - Google Patents

Description

1292221 九、發明說明： 【發明所屬之技術領域】 本發明係有關一種半導體裝置之製造方法，特別是有 關氫氣燒結（sinter)處理中，使氫氣充分到達基板表面，以 謀求特性改善之半導體裝置之製造方法。 【先前技術】 參照第11圖至第13圖，係表示有關習知之半導體裝 置之η通道型之溝渠（trench)構造之 MOSFET(metal-oxide-semiconductor field effect transistor, - 金氧半場效電晶體）之例。 - 首先參照第11圖，表示MOSFET40之構造。在n+型之 石夕半導體基板21上，積層η-型之蟲晶層（epitaxial ‘ layer)22，設置汲極區域，在其表面設置P型通道層24。 設置貫穿通道層24，且到達汲極區域22之溝渠27。 以閘極氧化膜31被膜於溝渠27之内壁，設置填充於溝渠 • 27之由多晶矽構成之閘極電極33。在溝渠27鄰接之通道 層24表面，形成有n +型源極區域35，在相鄰2個單元之 源極區域35間之通道層24表面，則設有P+型本體區域 \ 34。並且，在閘極電極33施加閘極電壓時，從源極區域 35沿著溝渠27，形成通道區域(未圖示）。在閘極電極33 上，以層間絕緣膜36覆蓋，並在源極區域35以及本體區 域34，形成接觸用之阻障金屬層（barrier metal ]ayer)37， 且設置由鋁合金等而成之配線層38以及表面保護膜41。 接著，有關習知半導體裝置之製造方法進行說明。 5 316944 1292221 如第12圖所示，在11+型矽半導體基板21積層1^型 磊晶層，而形成汲極區域22。在表面形成氧化膜（未圖二） 後，蝕刻通道層部分之氧化膜。在對該氧化膜作為遮罩τ (mask)，全面注入硼後，進行擴散而形成p型之通道層24。 接著’形成、溝渠。經由CVD(chemicahap〇r deposidon，化學氣相沈積法）法，全面生成NSG(N〇n_d卯& Silicate Glass，未摻雜矽酸玻璃）之CVD氧化膜，除了成 籲為溝渠開口部之部分之外，覆蓋由光阻膜形成之遮罩。對 CVD氧化膜進行乾蝕刻，並部分去除，形成露出通道區域 • 24之〉冓渠開口部。 - 並且，將CVD氧化膜作為遮罩，對溝渠開口部之石夕丰 導體基板，透過CF系以及HBr系氣體進行乾蝕刻，而形成 貝穿通道層2 4且到達汲極區域22之溝竿27。 之後’進行虛氧化，而在溝渠27内壁以及通道層24 表面’形成虛氧化膜（未圖示），以去除乾蝕刻時之蝕刻損 籲傷。由該虛氧化形成之虛氧化膜與CVD氧化膜，同時透過 氣酸等氧化膜腐餘劑予以去除。如此，可形成穩定的閉極 氧化膜。而且在高溫下進行熱氧化，藉此使溝渠27開口部 呈圓形’而有避免在溝渠27開口部造成電場集扎之效果。 m彡㈣㈣化膜31 e亦即’全面熱氧化後，對應間 值（threshed value)，形成例如厚度約數百A之閘極氧化膜 3卜 散 之後，全，堆積無摻雜之多晶石夕層，高濃度注入/擴 鱗，以謀求高導電率化。以無遮罩的方式對全面雄積之 316944 1292221 夕曰曰石夕層進行乾姓刻，而殘留埋設在溝渠2 7之閘極電梅 33 〇

接者如弟13圖所示，形成用以使基板之電位穩定 化之本體區域34、源極區域35。首先，透過由光阻膜形成 之U罩’遥擇性離子植入硼（B)，並去除光阻膜。並且，以 新的光阻膜作為遮罩，使預定之源極區域35以及閘極電極 33露出，離子植入砷（As)，並去除光阻膜。之後，經由cVD 法，全面堆積 BPSG(B〇ron Phosphorus Silicate Glass， ，磷矽酸玻璃）層，並擴散雜質，形成本體區域34以及源 〇區域35。以光阻膜為遮罩，蝕刻肝弘膜，至少在閘極 電極33上，殘留層間絕緣膜36。

亚且，為了形成如第11圖之配線層，首先設置阻障 金屬層37。亦即全面濺射Ti/TiN等，形成阻障金屬層π， 2著，全面濺射成為配線層38之鋁合金。之後，為使金屬 與矽表面穩定，進行熱處理。該熱處理係在含有氫氣之氣 體中，、以不超過銘合金熔點之3〇U /)之服度下’進仃3〇分鐘左右。之後，作為表面保護膜， 、成由SiN等而成之純化i〇n)膜。之後，再以用 、除損傷之300至5〇〇°C (例如40(TC )，進行30分鐘左 右之熱處理，獲得如第u圖所示之最終構造（例如袁昭專 利文獻 1)，^ ^ ^ ^ ^ ^ ^ ^ 一、 [專利文獻丨]曰本特開平08-37236號公報 【發明内容】 [發明所欲解決之課題] 316944 1292221 如前所述，作為石夕基板之半導體裝置之配線，一般使 用叙合金等、銘系之金屬村料。而為了使Μ⑻與Sl(石夕） 基板界面成為歐姆特性’必須實施熱處理。 么仁疋由於A1中之Sl擴散速度快，A1與Si的擴散， 會引起破壞pn接合之稱為毛刺（spike)之現象。為防止該 現象，A1中預先含有s i。 如果A1中含有Sl，會有由於熱處理，而使A1中所含 ==且進行粒成長，而在其與基板之接觸界二 作為S1粒結（nodu 1 e)Φ从丨主ττ/ . 區域之本體區域與配線声月>〇该Sl粒結係阻塞微細 3之接觸區域，而成為引起接觸不 良之原因。而由於Si粒結本 電阻不穩定或上升之原1為^阻因此成為使接觸 屬而：：止：么生’在配線層⑼成膜前’形成由鈦系金 屬而成的阻障金屬層。 f有存元件㈣形成步驟之氧化# ’基板表面會 1、，，。口子斷裂之懸鍵（dangHngb〇nd)之 此 表面係帶有負雷其 ★ B JL V 此寸 貞电何。亦即成為與因電位之發生而在 加電場者同樣之狀態，且閾值電Μ會產生參差不齊。厂" 配線知之贿ΕΤ中’在元件區域形成後，於 38 ’連㈣成_金屬層37與配線層 I俊在含有虱氣之氣體中實施熱處理。 面成::姆ί:有氫氣之氣體中，進行使^與石夕基板界 使結合斷裂之^〜 U讀達基板界面等， 夕/、虱/吼結合，而可去除基板界面之電荷。 316944 1292221 =，可提高特性（例如無功電流（dark eurrent)之減少）、 使彳寸性穩定（例如閾值電壓VGSQFF之穩定）。 —，是’依據阻障的種類’即使在含有氫氣之環境下進 值電壓W之情況。 也曰有不月匕獲付所希望之閣 障關於間值電壓w位移之原因’可視為由於阻 燒結ί 2鈦2屬具有氫氣吸留(。CClUS_)性，在氫氣 _ 虱乳到達半導體基板與閘極氧化膜之界面 SI於阻障金屬層’而使有助於發生於Si界面之電荷 之扁減的氯氣變少之故。 間值V例’ n相型之溝渠構造之瞻Ετ，係為了使 導通：值而向通道層注入之雜質濃度。因此，導致 ¥通电阻上升之問題0 亦即’於習知之方法中， 以备丨 或因Si粒結而產生接觸不戸以避免因毛刺之防止 去除美杯夕♦乂觸不良之阻障金屬層，會有無法獲得 [解^^何之氫氣燒結處理之實質效果之問題。 [解決—之方法]

下牛轉於上述課題而研創者1 1係藉由且備以 下步驟而解決上诚姻％ · + ， W M 元#丰在矽半導體基板上形成所希望之 兀件^域之步驟；形成用以覆蓋前述 絕緣膜之步驟；形成用以舜罢‘、+.並4 飞之口p刀之 緣膜上之一邱八呈ί 」述基板上，並且在前述絕 成第2八尸:口部之第1金屬層之步驟；全面形 …之步驟；以及在前述基板表面導入氫氣之步 316944 9 1292221 驟。 第2係藉由具備以下步驟而解決上述 . 型矽半導體基板上，形成逆導電型之通1 "、碛.在一導電 隔介絕緣膜與前述通道層相接之間極之步驟；形成 述閘極電極鄰接之前述通道層表面电、之步驟；在與前 步驟;形成用以覆蓋前述開；電極之導電型區域之 形成用以覆蓋前述基板上，而與前述二恭緣膜之步驟； 觸’並在前述層間絕緣膜上之 电型區域相接 、屬層之步驟；全面形成第2金屬開口部之第1金 -板表面導入氫氣之步驟。屬層之步驟；以及在前述基 帛3係藉由具備以下步驟而解決 題 極區域之-導電型料導體上在成為汲 -芦々舟騍.π上、4 、， 形成埂導電型之通道 i在前述、、聋^貝Γ刖述通道層之溝渠之步驟；隔介絕緣 鄰接之：ί:内埋設閘極電極之步驟；在與前述閘極電極 籲與該源極區域鄰接之前、f其/主電土源極區域、以及在 .半映 板表面形成逆導電型之本體區 •㈣卜/、形成用以覆蓋前述間極電極上之層間絕緣膜之 '士姊pi成用以覆盖別述基板上’而與前述源極區域以及 脰品域相接觸，並在前述層間絕緣膜上之—部分具有開 口部之第1金屬層之步驟；全面形成第2金屬層之步驟； 以及在W述基板表面導入氫氣之步驟。 )迟開口邛係使用在形成前述第1金屬層以前之步驟 中所使甩之遮罩，來飯刻前述第1金屬層之-部分而形成 者0 ]〇 316944 1292221 1金屬層後，使用形 1金屬層之一部分而 前述開口部係在全面形成前述第 成有前述溝渠之遮罩，來蝕刻前述第 形成者。 前述第2金屬層形成後’在氫氣環境下進行熱處理。 月ίι述熱處理k在氫氣或含有氫氣之氣體環境下，以 300至800°C進行加熱。 [發明效果] • 則康本發明之製造方法，第卜在石夕基板表面之元件 .區域與阻障金屬層相接觸之半導體裝置中阻 ;形成後，在絕緣膜上之阻障層設置開口部，在配線層= .後’進行氫氣燒結處理。如此，使氫氣充分到達梦基板表 面，使懸鍵成為終端。 #即’由於可透過氫氣之擴散，來去除發生於基板表 面之電荷，因此可實現元件的特性提高以及特性之穩定 化。具體而言’若是絕緣閘極型之半導體裝置，即^得 馨所希望之閾值電壓Vgsoff值。 因此，例如若為n通道型之M0SFET，由於不需要為了 獲取得所希望之閾值電壓Vgs㈣值而使通道層之雜質濃度 比所需濃度更高，故有利於導通電阻之減低。 此外，透過阻障金屬層之開口部形成在絕緣膜之一部 分，元件區域即被阻障金屬層所覆蓋，而作為配線層之μ 層不會與⑦基板相接觸。因此，可達成防止因配線^形成 後之熱處理所造成之擴散，且抑财粒結析出的目的。 特別是當為溝渠構造之M0SFET時，開口部係設置於 316944 11 1292221 ，二間纟巴緣膜上，源極區域、本體區域則由阻障金屬層所覆 ^。亦即，由於配線層之^層不會與矽基板相接觸，因L 二抑制矽粒結析出。因此，不會阻塞微小區域之本體區域 與配線層之接觸區域，而使基板之電位穩定。 第2 ’藉由僅追加姓刻絕緣膜上之阻障金屬層之一部 驟，可形成開口部，且可使氫氣充分到達基板。由 於虱氣之擴散係從開口部等向性地進行，可使通過開口部 鲁之氫氣充分到達基板。因此，以與習知技術同樣之氫氣燒 結條件，可增加氫氣之到達量。， •、玉特別是若為溝渠構造之M0SFET時，可使用用於形成 -溝渠之遮罩來形成阻障金屬層之開口部。亦即不用重新製 作用於開口部之遮罩，可只對層間絕緣膜上之一部分進行 開口。因此，可提供一種防止遮罩個數增加，且獲得所希 望之閾值電壓VGSGFF值之半導體裝置之製造方法。 【實施方式】 φ 喇關本發明之實施形態，以η通道型之溝渠構造之 MOSFET為例，參照第！圖至第1〇圖，進行詳細說明。 第1圊係表示本發明之MOSFET1〇之構造之剖面圖。 MOSFET10係由石夕半導體基板}、2、通道層4、溝渠7、絕 緣膜11、閘極電極13、源極區域15、本體區域14、層間 絕緣膜16、第1金屬層17、開口部2〇、以及第2金屬層 18所構成。 汲極區域係在n +型之矽半導體基板1，積層η-型磊晶 層2等而構成。 316944 12 1292221 ‘ 丨道層4係在n 一型半導體層2表面，擴散p型雜質之 區域。溝渠7係設置為貫穿通道層4且到達汲極區㈣之 深度。以對應驅動電麗之膜厚的閘極氧化膜u被覆溝渠？ 之内壁，設置由填充於溝渠7之導電材料所構成 極13。 、在鄰接於溝渠7之通道層4表面，設置—導電型源極 區域15，在相鄰之源極區域15間之通道層4表面，設置 鲁逆導電型之本體區域14。源極區域15係隔著問極氧化膜 11與閘極電極13相鄰。 . 由溝渠7所包圍之區域係成為M〇SFET i 1單元 (cell) ’配置多數該單元而構成元件區域μ。 、層間絕緣膜16係至少覆蓋閘極電極13上，並覆蓋溝 渠7之開口部而設置。 Μ第1金屬層17係接觸源極區域】5以及本體區域」4。 第、1金屬層π係包含ή之金屬層（例如Ti、TiN、Ti〇N、 鲁^w %)，本實施形態中係以Ti/nN之積層膜為例進行說 月第1金屬層係防止因熱處理所造成之擴散，成為抑制 夕粒、、”析出之阻ρ早金屬層17。阻障金屬層工7亦覆蓋層間 、展緣膜16上而設置，其一部分具有開口部2〇。 第2金屬層18係由A1等所構成，一般而言係為了防 止毛刺而含有石夕，且圖案化成所希望之配線形狀之配線層。 本實施形態中，在層間絕緣膜16上之阻障金屬層1 7， 叹置開口部20。藉此，由後述之配線層18形成後之氫氣 燒結處理，可使氫氣從開口部20，充分到達矽基板（通道 13 316944 1292221 層4)表面。另一方面，源極區域15以及本體區域 面，可與阻障金屬層17確實接觸。 衣 出因此日藉由阻障金屬層]7而防止擴散、抑制 析出，亚且可增加氫氣到達基板表面之 希望之闕值電壓Vgsqff。 了獲侍所 :二例如若為。通道型時，即使對通道層 所需之濃度以上，由於可獲得所希望之間值電 & Vgsgff，因此亦可減低導通電阻。 电 之、二至第9圖係對本發明之製造方法…通道型 之溝朱構以之MOSFET為例進行說明。

、本發明之半導體裝置之製造方法係由：在成為汲極F =料導體基板上形成逆導㈣之通道層之步驟⑺成。 二穿前^道層之溝渠之步驟；在前述_㈣介絕緣' 月吴’埋设閘極電極之步驟;在盥前 通道層表*形成一導電型源極區述 :::=閘極電極上之層間絕緣膜之步驟二成： 復二二：板上，與前述源極區域以及本體區域 ，，且在w述層間絕緣膜上之—部分具有開口部之第 屬層之步驟’全面形成第2金屬層之步驟；： 板表面導入氫氣之步驟所構成。 别处土 體第2圖):係在成為沒極區域之”導 肢基板上，形成延導電型通道層之步驟。 在n +型石夕半導體基板！積層n—型半導體層（蟲晶層）2 316944 14 1292221 等，而形成汲極區域。A主τ 通道層部分之氧化:進'未圖•對 全面注入預定之:羊㈣為遮罩，在. 道層4。 Λ(例如棚）後’進行擴散而形成通 驟。第2步驟（參照第3圖）係形成貫穿通道層之溝渠之步 經由 CVD法，全面生成 Ns ^ 之⑽氧化膜5,且設置用 e=—eGlass) 對CVD氧化膜5進扞木士成之光阻遮罩PR。 出通道區域4之溝渠開口部（第3圖⑴）。 並且’將CVD氧化膜5作為遮罩 刻溝渠開”之，半導體基板，；^ 通道層/並到達沒極區域2之溝渠7(第3 _))。、 第3步驟（參照第4圖）俜名：善·;巨 - 極電極之步驟。 冓木内隔介絕緣膜埋設閘 ’進行虛氧化’在溝渠7内壁與通道層4表面， 日:=氧化膜（未圖示），並去除乾㈣時之蝴損傷。同 ^曰=亂酸等氧化膜银刻劑，去除由該虛氧化所形成之虛 ::胺與CVD氧化膜，可形成穩定之閘極氧化膜。並且， ^以南溫進行熱氧化，使溝渠7開口部呈圓形，而且有 =免在溝渠7開口部造成電場集中之效果。之後，形成問 巧化膜11。亦即，全面熱氧化’對應間值而形成數百A 月吴厚之閘極氧化膜1 1。 並且’全面堆積無換雜之多晶石夕層’高濃度注入擴 316944 15 1292221 • ϊ^/謀求高f導率化。以無遮罩的方式對全面堆積之 曰曰μ g進行乾蝕刻，而殘留埋設於溝渠7之開極電極13。 表面弟4步驟（參照第5圖）係在與閘極電極相鄰之通道層 2此二形成一導電型之源極區域、及在與源極區域相鄰二 土板表面，形成逆導電型本體區域之步驟。 首先1過総遮罩（未圖示），選擇性離子植入㈣ 、、 屯成ρ+型雜質區域14a，並去除光阻遮罩。並且， 籲以新的光阻遮罩（未圖示）進行遮罩’使源極區域之形成區 域以及閘極區域13露出，並離子植 -形成㈣雜質區域15a，並去除光賴。而在素^；= -型雜質後，也可離子植入p型雜質（第5圖（〇 •..之後，經由 CVD 法，全面堆積 BPSG(B0ronPh〇sph〇rus 心11以401衫幻層163，在基板表面擴散1)型以及^型雜 質’在鄰接溝渠7之通道層4表面，形成n +型源極區域15, 並在相鄰之源極區域15間之基板表面，形成p型本體區域 _ 14(第 5 圖（B)) 〇 第5步驟（參照第6圖）係形成用以覆蓋間極電極上之 層間絕緣膜之步驟。 藉由光阻遮罩，姓刻BPSG膜16a，在至少閘極電極 1 3上，殘留層間絕緣膜1 6。層間絕緣膜丨6係覆蓋溝渠7 開口部，設置為8000A左右之厚度。 木 第6步驟（參照第7圖）係形成用以覆蓋基板上，與源 極區域以及本體區域相接觸，且在層間絕緣膜上之一部= 具有開口部之第1金屬層之步驟。 3]6944 16 1292221 層間絕緣膜16以外之部分係露出石夕基板’若_ 為配線層之|呂合金時，人 〜射成 會有堵塞與微心之：：斤包含之秒粒(秒粒結)’ ^ , 、·，田£域之本體區域14之接觸區域之彳主、. 或是防止稱為毛刺(㈣之金屬與= :如成前’全* ι/τ!Ν寺），形成阻障金屬層17(第7圖（幻） 接著，如第7圖（Β)所示形成開口部。 _

虫刻去除從光阻遮罩PR露出之阻障金屬層17去 阻遮罩PR。 上云陈九 稭此’在層間絕緣膜16上之阻障金屬们7係形成有 ^口部2G。開口部2G由於使用用於形成溝渠之光阻遮罩 開口見度與溝渠7之開口寬度幾乎相等（詳細而言， :步驟係由於溝渠7之虛氧化等，溝渠開口寬度會變得稍 、。藉由使用用於形成溝渠7之光阻遮罩PR，矽基板（通 道層4)表面確實由阻障金屬層17覆蓋，可在層間絕緣膜 16上之阻障金屬層17上，形成透過氫氣之開口部2〇。並 且，由於無須形成用於形成開口部20之新圖案之遮罩，因 此可防止成本提高。 第7步驟（參照第8圖）係全面形成第2金屬層之步驟。 全面地對成為配線層18之第2金屬層（例如A1/Si層） 進仃濺射。膜厚為2// m左右。金屬層係覆蓋阻障金屬層 17以及開口部20上，並圖案化成所希望之配線形狀。並 且’敍刻毛刺層18a係與配線層]8 —體化。 316944 Γ292221 驟 第8步驟(參照第9圖)係在基板表面導入氫氣之步 之产产下纟氫風或3有氫氣之氣體(例如氫氣以及氮氣) ί::卜進行剔至5°°t(例如靴左右)之熱處理。 ^除配㈣18内之結以斜，使界面穩定化。 氣雖其—部分吸留於阻障金屬層17 ,但透過 二金屬層17之開口部20,以等向性進行擴散。 面之電Hi分到達石夕基板（通道層4)表面，可使基板表 之後1成作為表面保護膜21之SiN等，而獲得如 苐1圖所示之最終構造。 接著’翏照第1 0圖，有關氫氣燒結以及閥值電壓Vgsoff 和㈣電阻(R_)之關係，進行說明。 第圖（A)係在各種條件下測定閥值電壓vgsgff以及 Rdson 之比較表。 知件1係通道層之雜質濃度D1，係設置阻障金屬層， 來進行氫氣燒結處理之情況。 條件2係通道層之雜質濃度D2(D2<D1)，係設置阻障 金屬層纟進行氫氣燒結處理之情況。 ^'件3係通道層之雜質濃度D2，係不設置阻障金屬 層’來2行氫氣燒結處理n 不。又置則述條件3之阻障金屬層之情況，係與具有本 實施形態之開口部之情況相當。如前所述，由於氫氣係從 開口。卩以等向性進行擴散，因此只要有與溝渠7之開口寬 18 316944 1292221 χ相同私度之開口部，則充分到達基板表面之故。而各氫 氣燒結處理之條件係相同。 其結杲，條件 1 為 vGS〇FF=〇. 67[v]、R_=2(K 7[πιΩ ]， 條件 2 為 VGS，=〇· 42[V]、R剛=19· 7[πιΩ ]，條件 3 為 W=1.36[V]、R酬:2i.8[mO]。 、亚且，第10圖（B)表示各條件中之閥值電壓Vgsgff一導 通電阻Rdsgn相關圖。 旦回中，條件1以及條件2係由於改變通道層之雜質注 ~ 里因此與其連接之線成為離子植入量依存性線。

—:(在此’閥值電壓w係藉由Vg贿=(2“qN“2W /(：。+2^之式而取得。在此，以：介電常數，^電荷， 二通道層離子植入層，"：靜電電位，c。：每單位面積 之於…成正比，因此可認為通道層、 與閾值電壓w為比例 ，可子植入量依存性線，平行移動至條件 •了後传粗虛線之離子植入量依存性線。 根據粗虛線’有關未設置 且 構造，判斷使離子注入旦微如±萄曰U、有開口邛）之 .關係。例如，在條件3 ^又之月況之Vg謝一1之相關 閾值電>1 UFF在0 7 v尤* ^贿=1 · 3 6 [V ]，而在所希望之 X點。亦即可藉由條件3 :宜，情況’可使V_移動至 以較低的雜質濃戶，施〜曰刀減少通道層之雜質濃度，可 其結果ΐί、隻得所希望之間值電廢W。 Ω] 〇 導通電阻R_從約22[mQ]減低至l9[m 3]6944 19 1292221 本實施形態中，係以溝渠構造之mosfet為例進行說 月但並不限於此’橫型（鉋機（pianer)型）之M0SFET也可 同樣貫施，此時，使用設置於基板表面之閘極電極之圖案 化用遮罩，可形成阻障金屬層之開口部。但是，採用與閉 =電極之圖案化相反之光阻，例如使用負型光阻作為閘極 電極之圖案時，開口部之形成用係採用正型光阻。 並且’也可以是相反導電型之M0SFET，對IGBT等絕 籲緣閘極電極型之電晶體，也可同樣實施。但並不限於此， 二要疋具有擴散雜質而形成之元件區域，以及覆蓋元件區 域之部分之絕緣膜，且形成有在絕緣膜上設置開口部之 金屬層之半導體裝置，皆可適用，並可獲得同樣之效果。 【圖式簡單說明】 第1圖係說明本發明之半導體裝置之剖面圖。 第2圖係說明本發明之半導體裝置之製造方法之剖面

圖V _ 第3圖（A)及（B)係說明本發明之半導體裝置之製造方 法之剖面圖。 第4圖係說明本發明之半導體裝置之製造方法之剖面 圖。 弟5圖（A)及（B)係說明本發明之半導體裝置之製造方 法之剖面圖。 第6圖係说明本發明之半導體裝置之製造方法之剖面 圖。 第7圖（A)及（B)係說明本發明之半導體裝置之製造方 316944 20 !292221 法之剖面圖。 苐8圖係說明本發明之半導體裝置之製造方法之剖面 圖。 第9圖係說明本發明之半導體裝置之製造方法之剖面 圖〇 第10圖（A)及（B)係說明本發明之半導體裝置之特性 圖。 第11圖係說明習知半導體裝置之剖面圖。 第12圖係說明習知半導體裝置之製造方法之剖面圖。 第13圖係說明習知半導體裝置之製造方法之剖面圖。 【主要元件符號說明】 n +型矽半導體基板 : n-型半導體層 通道層 f 溝渠 #10 11 13 14 15 16 16a 17 18

MOSFET 閘極氧化膜（絕緣膜） 閘極電極 本體區域 源極區域 層間絕緣膜 BPSG 層 阻障金屬層（第1金屬層） 配線層（第2金屬層） 316944 1292221 20 開口部 21 n+型矽半導體基板 22 >及極區域 24 通道層 27 溝渠 31 閘極氧化膜 33 閘極電極 34 本體區域 35 源極區域 36 層間絕緣膜 37 阻障金屬層 38 配線層

40 MOSFET 41 表面保護膜 PR 光阻遮罩

Claims (1)

1. 第94110804號專利申請案 (96年8月29日^ 力.：V.丨 1292221 十、申請專利範圍： 1 〜一1 .一種半導體裝置之製造方法，係包括： 驟； 之 在矽半導體基板上形成所希望之元件區域之步 步驟； 开> 成用以覆蓋前述元件區域之 部分之絕緣膜 部分：=以覆蓋前述基板上且在前述絕緣膜上之― 八有開口部之第十金屬層之步驟； 鲁 全面形成第2金屬層之步驟;以及 一猎此向W述基板表面導入氫氣之步驟。 種半導體裝置之製造方法，係包括： 層之ί驟#電·半導録板上，形錢㈣型之通道 之步=隔介絕緣膜而與前述通道層相接之閉極電極 在與兩述閘極電極鄰接 導電型區域之步驟 ^初層表面，形成— 驟，覆蓋前述閘極電極上之層間絕緣膜之步 相接:蓋前述基板上，而與前述-導電型區域 接觸，亚在心層間絕緣膜上之—部 罘1金屬層之步驟； 刀/、有開口邛之 王面形成第2金屬層之步驟；以及 前述第2金屬層形成後，在氫氣環境下進行熱處 316944修正本 23 弟94110804號專利申請案 (96年8月29曰） 1292221 理，藉此向前述基板表面導入氫氣之步驟。 3· —種半導體裝置之製造方法，係包括： 纟成為汲極區域之一導電型石夕半導體基板上，形成 逆導電型之通道層之步驟； 形成貝穿前述通道層之溝渠之步驟; 隔介絕緣膜而在前述溝渠内埋設間極電極之步驟； 在與前述間極電極鄰接之前述通道層表面形成一 導電型源極區域、以及在與該源極區域相鄰之前述基板 表面形成逆導電型之本體區域之步驟; .形成用以覆蓋前述閘極電極上之層間絕、緣膜之步 开v成用卩覆盍則迷基板上，而與前述源極區域以及 本體區域相接觸，並在前述層間絕緣膜上之一部分具有 開口部之第1金屬層之步驟，· 全面形成第2金屬層之步驟；以及 則述第2金屬層形成後，在氫氣環境下進行埶處 理，藉此向前述基板表面導入氫氣之步驟。’、、、 4.如申請專利範圍第2項或第3項之半導體裝置之製造方 法，其中，前述開口部，係使用形成前述第丨金屬芦前 之步驟中所用之遮罩，钱刻前述第1金屬層之 形成。 刀而 5·如申，專利範圍第3項之半導體裝置之製造方法，其 3 ’前述開口部係在全面形成前述第丨金屬層後，使用 形成有刖述溝渠之遮罩，來蝕刻前述第丨金屬層之一部 316944修正本 24 I 1292221 第94110804號專利申請案 (96年8月29曰） 分而形成。 6.如申請專利範圍第1至3項中任一項之半導體裝置之製 造方法，其中，前述熱處理係在氫氣或含有氫氣之氣體 環境下，以300°C至800°C進行加熱。

   25 316944修正本