TWI287275B - Semiconductor package without chip carrier and fabrication method thereof - Google Patents

Description

1287275 • 九、發明說明： 、【發明所屬之技術領域】 本發明係關於-種半導體封裝件及其製法，尤係指一 種晶片未使用承載件予以承載之半導體封裝件及其製法。 【先前技術】 V #統如第6,583, 499號美國專利案所揭示之無接腳四 •方扁平導線架式半導體封裝件（Q_ Flat NQn leaded， ❿QFN曰）係如第4圖所不，其乃將晶片41黏接於導線架 曰片座4 2 0上，再以金線4 3電性連結晶片41血導線架 .42之導腳421，然後形成一封裝膠體“包覆該晶片二 .導線架42及金線43,並使該晶片座42〇及導腳421之底 ,，面外露出該封裝膠體44,而令該導腳421能直接植接銲球 (Solder Ball)^H^^(Solder Joint ^ Solder Paste) 直接电性連接至-電路板（Printed Circuit B〇ard 上。 # 此種㈣封裝件雖無習知之如QFP封裝件（Quad Flat 、Package)般之因導腳伸出封歸體外而會佔據電路板較大 .之面積的問題，惟現今半導體封裝件在薄而小上之需求日 殷的趨勢下’即便上述之㈣封裝件能符合小尺寸之需 要’但其仍受限於導線架之厚度（往往厚達2叫…而無法 有效薄化。 口而第5, 830, 800號美國專利案乃提出一種毋須使 用導線架之半導體封裝件’以解決上述之厚度問題。如第 5圖所不’該第5, 83〇，_號美國專利案所提供之半導體 6 18545 ⑧ 1287275 •封裝件5乃係在一銅質承載件（未圖示）上形成多數之電鍍 、銲墊（Electroplating Pads)51，其厚度僅約 6//m，再於 該承載件上透過例如銀膠以接置一晶片52，接著以多數金 線53電性連接該晶片52及電鍍銲墊51，然後，形成一包 覆5亥電鍍銲墊51、晶片52及金線53之封裝膠體54,但使 v該封裝膠體54形成後並將未見於圖式之銅質承載件蝕刻 ‘移除，以使電鍍料51之底面外露出該封裝膠體54，最 籲後供多數銲球55植接至對應之電鍍銲墊51。 該美國專利所揭示之半導體封裝件5雖較習知之導線 架式半導體封裝件（Lead Frame—Based Semic〇nduct〇r • Pack^e)之厚度為薄，然而，晶片52僅能藉位於其下方之 ,·)數電鑛銲墊51作為向外散熱之介f，且該些位於晶片之 下=之包鍍銲墊51之總合散熱面積有限，故晶片52於運 作¥所產生之熱量便無法藉該些電鍍輝塾η有效逸散 若曰β片52所產生之熱量無法有效逸散，即會影塑 • 性’甚而導致晶片受損。 曰 因而，欲解決晶片散熱之問題，宜將習知QFN封裝件 =使用之晶片座以電鍍的方式導入上述美國專利之結構 之敎：：由晶片與晶片座(DiePad)之接連，使晶片所產生 it 里:工由具車乂大散熱面積之晶片座直接逸散至外界。 二如弟6曰圖所示，當晶片座61之面積大於或不小於晶片 板63 /曰曰片座61投影於供半導體封裝件6接置之電路 之範圍内若設有信號塾⑶細㈣以未圖示）或 几630 ’則當晶片座6】藉銲料64銲接至電路板63 ⑤ 18545 1287275 上之對應位置時，銲料64將有覆蓋、觸及信號墊或被動元 v 件630而造成短路之虞。 二若欲避免短路之發生，雖可將信號墊或被動元件63〇 佈设於用以銲接晶片座61之銲料64覆蓋之區域外，然此 種方式須改’又黾路板之電路佈局（Lay〇ut)，會造成成本之 ^增加及電路佈局設計上的限制與相對提昇設計難度。此 ‘外，若為了要提昇半導體封裝件6之電性而欲於晶片座61 鲁=外圍增设例如接地環（Gr〇und Ring)、電源環Ring) 專電f生接點日守（圖未示），且晶片座61投影於供半導體封裝 件6接置之電路板63上之範圍内若設有信號塾或被動元件 .=〇,則藉由銲料64銲接至電路板63上之區域將更大於如 :第6圖所示之狀態，相對所造成電路板Μ於電路佈局設計 ‘上的限制與設計難度更將遠大之。是以，目前此種超薄QFN 封裝件均無法提供接地環或電源環之設計。 一另外，若不欲變更電路板之電路佈局，則可如第7圖 鲁所示之半導體封裝件7’將晶片座71之尺寸縮小至小於晶 *片75，使用以銲接晶片座71與電路板73之銲料74不致 ，觸及或覆蓋電路板73上部份位於晶片75下方的信號墊或 被動τΜ牛730 ;然而，當晶片座71之厚度不到1〇㈣時， 晶片座71與封裝膠體76底面間之間隙s即會變得很小， 通常只介於20# m至30# m之間，使在形成該封裝膠體76 之模塵作業（Molding Process)進行時，用以形成該封装膠 體76之樹脂化合物往往無法完全充填入該間隙s中，而導 致氣洞（Void)760或缺口（Recess)761之形成，使製成之封 8 18545 ⑤ 1287275 =牛，有因氣洞76G存在而有信賴性之問題，或因缺口 76i 的形成而影響至外觀。 半導=壯電路佈局之設計’而如第8圖所示之 ± U 8’將1路板83的線路設計改變使例如信號 ，或被動元件830外移至晶片座81下方所涵蓋之區域以 使鋒料84不致觸及或覆蓋信號墊或被動元件83〇，並 曰^電性連接於晶片85之接地環85〇與電源環851以提 幵％性時’在半導體封裝件8透過銲料84接置於電路板 之回銲過程中’由於接地環㈣極為接近電源環851之 故’易因銲料84回銲而造成觸及電源環851而接地至電路 板83之如以所示的短路現象。故而在前述各種習知無晶 片承載件之半導體封裝件中，縱使能達成電路板83之電路 佈局變更設計’仍舊無法因應提昇電性之需而增設電源環 851。 因此，如何有效解決前揭無晶片承載件之半導體封裝 •件存在之問題，乃成目前業界之一大課題。 、 ，· 【發明内容】 ' #於以上所述先前技術之缺點，本發明之_目的即在 提供-種不會干涉電路板之電路佈局性的無晶片承载 半導體封裝件及其製法。 本發明之另—目的在提供一種在晶片下方不會有氣洞 形成而不致產生信賴性問題之無晶片承載件之半導體封^ 件及其製法。 本發明之次一目的在提供一種可提供晶片接地至電路 9 18545 ⑤ 1287275 不致產生信賴性問題之 製法。 板’且晶片下方不會有氣洞形成而 無晶片承裁件之半導體封裝件及其 種可提供接地環，且不會 承載件之半導體封裝件及 本發明之又一目的在提供一 觸及電路板元件而短路之無晶片 其製法。 ^曰曰 a本發明之再一目的在提供一種可提供接地環、電源 衣且可防止電源壤接地至雷敗:σΑ , 之本道心… 紐路之無晶片承載件 之半導體封裝件及其製法。 為達成上揭及其它目的，本發明所提 件之半導㈣裝件係包括：―關孔之絕緣結構； =該開孔中之晶片座層；一藉導熱性黏膠黏置於該晶片 座曰上之晶片；多數環設於該晶片座層外之電性接點，且 至少-電性接點係設置於該絕緣結構之頂面；多數用以· 性連接該晶片與電性接點之電性連接件；以及—用以包= 該晶片、絕緣結構、電性連接件與電性接點之膠體，其 該絕緣結構、晶片座層與設置於絕緣結構頂面以外之、電性 接點之底面均係外露出該膠體，且與該膠體之底面齊=。 該絕緣結構能以熱彈性樹脂（Thermc)e丨as t丨e Res in> 材料或其它具絕緣性之化合物所製成，1以本身於形成後 具有彈性者為佳，因絕緣結構具有彈性即能對晶片提 =膠體對之產生熱應力之影響的功效，亦能減少製成之半 導體封裝件產生翹曲（Warpage)之機率或翹曲之程产。 該晶片座層之尺寸能與該開孔之截面積相同，亦能大 於该開孔之截面積，而使該晶片座層之周緣部分會局部覆 ⑤ 10 18545 1287275 - 蓋該絕緣結構。 藉由"亥絕緣結構與晶片座層之古凡署处 間隙之存在，而不较古#、 u又置，此使晶片下方無 ^ 有氣洞之形成；同時，由於曰H r s 扠置位於開口中尺寸 寸由於日日片座層 上之電路佈θ田鈿小，故不會干涉至電路板 徑。电路佈局I·生’復亦能提供晶片向外直接逸散熱量之途 本發明並提供一種益晶片 法，該製法係包括πΓ 件之半導體封裝件之製 ’之絕缘姓構’乂驟·於一載件上形成-具有開口 緣、、、口構，於該載件上 及位於該開口中之m 化方式形成多數電性接點 成於該絕緣結構頂：·二:：’至少-電性接點係形 座層上，以使晶片所^之執、旦场黏接一晶片至該晶片 生之…I能經由該導熱性黏膠傳導 接ΠΓ用 電性連接件電性連接該晶片與電性 成：用以包覆該晶片、絕緣結構、電性接點與電 緣結構頂：膠ί使该絕緣結構、晶片座層與設置於絕 Μ外之電性接點之底面均係外露出該膠體且與 該膠體之底面齊平；以及去除該载件。 、上述之製法雖未明示同時封裝多顆晶片之批次方式的 適用惟本發明所屬之技術領域t具有通常知識者均應 理解並推及’本發明上述之製法除能用以逐一封裝單顆之 大尺寸晶片’復能用於多顆較小尺寸晶片之批次式封裝。 因而’若上述製法以批次方式同時封裝多顆晶片時，於該 去除載件之步驟後，復須加入切單（singulation)之步騾。 该絕緣結構之形成除能將樹脂化合物等材料以網印 11 _ (S) 1287275 (Screen Printing)方式印置於載件上外，亦能先將該絕緣 結構製成，再將已成型之絕緣結構黏置於载件上之預定位 【實施方式】 ▲以下，藉由特定的具體實例說明本發明之實施方式， 熟悉此技藝之人士可由本說明書所揭示之内容輕易地瞭解 本，明之其他優點與功效。本發明亦可藉由其他不同的具 卜體實例加以施行或應用，本說明#巾的各項細節亦可基於 不同觀點與應用，在不棒離本發明之精神下進行各種修 與變更。 " 立復須注意的是，所附圖式均為簡化之示意圖，僅以示 意方式說明本發明之基本結構。因此，在該等圖式中僅標 厂，毛月有關之凡件’且所顯示之元件並非以實際實施 打之數目、形狀、尺寸比例等加以緣製，其實際實施時之 實為一種選擇性之設計’且其元件佈局形態可能 更為稷雜，先予敘明。 :茶閱弟1圖’其係顯示本發明第一實施例之無晶片 半導體封裝件1之剖視圖。該第一實施例之半導 虹、1主要係由一具開孔1 〇〇之絕緣結構1 〇，一盥續 緣結錢結合並外露於該開孔100中之晶片座層U、， 禮片座層11之晶片12，多數環設於該絕緣結 曰=電性接點13、130、13卜多數用以電性連接該 ^片12與電性接點13、130、131之金線14，以及用以包 復该s曰片12、絕緣結構10、電性接點13及金線14之膠_ 12 18545 ⑤ 1287275 15所構成。 該絕緣結構10所形成之開孔1〇〇之截面積可大於、等 於或小於該晶片座層u之尺寸，該第i圖所示者，係顯示 該開孔100之截面積小於晶片座層u之尺寸而大於晶片” 12之尺寸’因而’該晶片座層u之周緣部分會覆蓋部份 該絕緣結構10,使該晶片座層u之底面110除局 該絕緣結構10之外’均能外露於該開孔副中。適用於； 成該絕緣結構10之材料以絕緣性材料為主，但以且m = 熱彈性樹脂材料為佳，俾藉由材料之彈性提供釋除 ^熱膨脹係數上之差異性（aEMismat⑻對日日日片12所產 力mermal Stress)的效果，而提昇製成之信賴 卜，錢緣結構10之頂面1G1除部份為晶片座声 =斤覆蓋之外’復供設置例如為接地環（Gr_d Rin‘ 二:τ131及例如為電源環汗⑽打以⑻之該電性接 i頂面。:該電性接點13G、131係、疊置於該絕緣結構Μ 150 ,因此不1為之電性隔絕，並未外露於膠體15之底面 口此不會干涉電路板之電路佈局性，且接 L=;術!的觸及電路板元件而短路，同時:： 電路^而短^源％之電性接點130如習知技術般的接地至 半導體封=件/:以二藉由絕緣結構10之設置，本發明之 例如為^r可供投置例如為接地環之電性接點U卜 a / 可防止電性接點130、131之短路現象。 该晶片座層U之大·小叫㈣而由見^ 13 18545 d 1287275 片座層11之周緣部分係覆蓋部份該絕緣結構丨〇，因此該 晶片座層11底面110實際上外露出膠體15底面15〇之尺 寸仍係接近或略大於晶片12尺寸，俾不致干涉到供本發明 之半V肢封衣件1銲置其上之電路板（未圖示）的電路佈局 性。該晶片座層π與電性接點13、13〇、131相同，係以 電鍍金屬之方式形成。由於該晶片座層η之大於該晶片 12,因而避免於晶片12下方產生間隙，故不會發生於形成 膠體15之模壓製程中模流無法完全充填之問題，所以本發 明之半導體封裝件1絕無氣洞形成之虞，而能具有較高之 信賴性。 該晶片12乃以例如銀膠或摻混有導熱性粒子之膠黏 材料的導熱性黏膠16黏置於該晶片座層u之頂面iu 上，使該導熱性黏膠16填滿於晶片12與晶片座層u間之 間隙中；目而’晶片12於運作時產生之熱量即能經由導熱 性黏膠16傳導至該晶片座層u，再由該晶片座層“直接 將熱里逸散至外界。由於此一散熱路徑能將晶片Μ所產生 之熱量有效逸散，且該晶片座層u大於晶片以尺寸之大 散熱面積’故得核本發㈣之半 的散熱效率。 τ衣彳干i 该膠體15形成後，會使該絕 座層？之底面110及電性接點13之底面外露出該膠 肢15,且與該膠體15之底面15〇齊平，以在利用銲料 (Solder Paste)將該晶片座層u與電性接點^銲接至恭 路板上之對應區域（未圖示）時，不致因平整度不佳而產:

18545 14 1287275 •不完整電性連接之問題。 ‘ 如第2A圖所示’其係本發明第二實施例之無晶片承載 件，之半導體封裝件la之剖視圖，其中，與第_實施例相同 或近似之元件係以相同或近似之元件符號表示，並省略詳 細之敘述，以使本案之說明更清楚易懂。 該第二實施例之半導體封裝件la的結構與達成功效 大致同於上述之第一實施例之半導體封裝件丨，其不同處 .在於該半導體封裝件la之絕緣結構1〇a的開口 尺^ 係=、於該晶片12尺寸，而該晶片座層Ua之大小同樣係大 於曰曰片12’亦即该晶片座層lla周緣所覆蓋該絕緣結構“a 之部分更多，而該絕緣結構10a上仍然設置例如為接地環 之電性接點131a以及例如為電源環之電性接點l3〇a，因 此該晶片座層lla底面11〇a實際上外露出膠體15底面15〇 之尺寸將小於晶片12尺寸，俾可進—步增加供半導體封裝 件la銲置其上之電路板（未圖示）的電路佈局空間，進而提 昇其電路佈局之彈性。 如第2B圖所示，其係本發明第三實施 件之半導體封裝件W圖，其中，與第—實 或近似之7C件係以相同或近似之元件符號表示，並省略詳 細之敘述，以使本案之說明更清楚易懂。 該第三實施例之半導體封裝件lb的結構與達成功效 大致同於上述之第—實施例之半導體封裝# 1，其不同處 在於該半導體封裝件lb之絕緣結構l〇b的開口 100b尺寸 係大於Ba片12尺寸且與該晶片座層i i b相同，而該晶片座 18545 15 1287275 ==樣係不小於晶片12,亦即該晶片座層ilb 設置例如為接地環 電性接謂b。 l“31b以及例如為電源環之 如第2C圖所不’其係本發明第四實施 =導體，c之剖視圖，其中，與第一實二= R 乂之兀件係以相同或近似之元件符號表示，並省略 、，，田之敘述，以使本案之說明更清楚易僅。 ° 大^第四實施例之半導體封裝件1C的結構與達成功效 5於上述之第-實施例之半導體封裝件工，其不同處 在於該半導體封裝件lc之絕緣結構1GC的開口職 Π 12尺寸外更加大至大於該晶片座層11C，而該 厂片座層…之大小係大於晶片12，亦即不僅該晶片座層 =周緣並未覆蓋該絕緣結構⑽，且該例如為接地環之電 接點13k亦未設置於該同樣絕緣結構…上，絕緣結構 C上僅供設置例如為電源環之電性接點13〇c。 =2D圖所示，其係本發明第五實施例之無晶月承載 牛體封裝件1(1之剖視圖，其中，與第一實施例相同 或k似之兀件係以相同或近似之元件符號表示，並省略詳 細之敘述，以使本案之說明更清楚易懂。 該第五實施例之半導體封裝件ld的結構與達成功效 大致同於上述之第二實施例之半導體封裝件^，其不同處 在於該半導體封裝件ld之絕緣結構咖僅設置例如為接地 環之電性接點131d，並未設置電源環，而晶片座層…之 18545 ⑧ 1287275 尺寸則同4維持大於晶片12，因此其底面11 〇 d實際上外 露出膠體15底面150之尺寸亦遠小於晶片丨2尺寸，同樣 可進一步增加供半導體封裝件ld銲置其上之電路板（未圖 示）的電路佈局空間，進而提昇其電路佈局之彈性。 如第2E圖所示，其係本發明第六實施例之無晶片承載 件之半導體封裝件le之剖視圖，其中，與第一實施例相同 或近似之元件係以相同或近似之元件符號表示，並省略詳 細之敘述，以使本案之說明更清楚易懂。 該第六實施例之半導體封裝件le的結構與達成功效 大致同於上述之第二實施例之半導體封裝件la，其不同處 在於該半導體封裝件le之絕緣結構1〇e上並未設置任何電 挫接點，且絕緣結構！ 〇e之大小係約略相等於晶片座層 He，其開口 l00e之尺寸係小於晶片12，而晶片座層iie 則同樣大於晶片12，因此其底面u〇e實際上外露出膠體 15底面150之尺寸亦退小於晶片j 2尺寸，如此同樣可進 -步增加供半導體封裝件le銲置其上之電路板（未圖示） 的電路佈局空間’進而提昇其電路佈局之彈性。 如第2F圖所示，其係本發明第七實施例之無晶片承載 =之半導體封裝件卩之剖視圖，其中，與第—實施例相同 ’近似之70件係以相同或近似之元件符號表示，並省略 細之敘述，以使本案之說明更清楚易懂。 該第七實施例之半導體封裝件lf的結構與達成功效 :致同於上述之第二實施例之半導體封裝件^，其不 在於該半導體㈣件lf之絕緣結構⑼的大小係大於晶片 18545 ⑤ 17 1287275 .座層Ilf，其開口 l〇〇f之尺寸係小於晶片12，而晶片座層 則i於b曰片12，因此其底面n〇f實際上外露出膠體 &面150之尺寸亦遠小於晶片j 2尺寸，如此同樣可進 一步增加供半導體封料lf鮮置其上之電路板（未圖示） 的電路佈局空間，進而提昇其電路佈局之彈性。 本U之第Λ施例之半導體封裝件！的製法係配合 第3A至3H圖說明如下。 該參照第3A圖，以絪hp n · >何其它㈣之t知方^卩^ e7entprinting)方式或任 一 錢载件17上以絕緣材質印製出 、，-構W ’成型後之絕緣結構j 〇中央係具有一開孔 2形成環狀之絕緣結構1〇。該絕緣結構 =為_翁或拒銲層等高分子材料’ #然，該絕緣結

Re ^預Μ型’例如以聚醯亞胺樹脂㈣灿cie

Resi η)添片切割成型出且p弓 吉盐“ 珉生出具開孔100之絕緣結構10,以將之 直接貼黏至該載件17上。另外， ^ 帝泣禮道卜為了棱供後績電鍍製程之 亥載件17須為例如銅質之金屬板。 積方二=广圖，以習知之無電解電鑛、_、氣體沈 積方式或其它任何適用之技術於該载件17 如為銅之薄全屬展〗7n — 7成層例 心ΓΓ 專金屬層170之厚度約介於〇.〇5 接著如第間’且係包含覆蓋住環狀之該絕緣結構10; 方：Γ/:示，於該薄金屬層170表面以適用之習知 形成之電鏟遮罩(Mask)171並 t 接捣牡墊、接地環、電源環等）與晶片座層之開口；

18545 18 1287275 然後如第3D圖所示，於該電鍍遮罩171之各開口位置電鍍 金屬層，並經移除該電鍍遮罩171與蝕刻掉電鍍遮罩 了 =薄金屬層170後，完成如第3E圖、第3F圖所示多數 该電性接點13、130、131及該晶片座層11之電鍍製程， 其中，該例如為接地環之電性接點131及例如為電源環之 電性接點130係形成於該絕緣結構1〇之頂面1〇1，多數例 如為信號銲墊之電性接點13係環繞於該絕緣結構之外 部，而晶片座層Π則形成於絕緣結構1〇之開孔1〇〇且局 部覆蓋至該絕緣結構10之頂面1〇1，亦即，該該晶片座層 11之截面積係大於開孔100之尺寸，使該晶片座層n會 覆接於該絕緣結構10之周緣部分。各該電性接點13、13曰0、 131係為薄型之如金/鈀/鎳/鈀金屬層構成之銲墊（pads)。 接而，如第3G圖所示，塗佈如銀膠之導熱性黏膠16 於該晶片座層11之頂面m，俾將一尺寸約略小於該絕緣 結構10開口 100之晶片12藉該導熱性黏膠16黏置於該晶 片座層11之頂面111上，以使該晶片12所產生之熱量能 經由該導熱性黏膠16而傳導至晶片座層u，俾由該晶片 座層11逸散至外界。接著，進行銲線作業（WireB〇nding) 以將夕數金線14分別銲接至晶片丨2及電性接點丨3、丨3〇、 131而予以電性連接。由於銲線作業為習知技藝，故在此 不予贅述。然後，進行模壓作業以於該載件17上形成用以 包覆該晶片12、電性接點13、13()、13卜金線14、絕緣 結構ίο及局部該晶片座層u之膠體15。該膠體15係以 習知之環氧樹脂等材料形成，模壓作業亦為習知技術，故 18545 19 1287275 在此亦不予贅述。 最後，如箓Q U门 件17自膠體15上1 ’膠體15成型後，即須將該載 以分離出單—之益曰刻移除並進行切單作業（Sln_tlon) 之該半導體財^曰片^載件之半導體封裝件卜所製成 服、晶如圖所示，其絕緣結構1G之底面 从命， 之底面U〇以及電性接點13之底面均你 ，：J膠體15 ’且與該膠體15之底面150齊平，俾使、 ::::r…_(未圖示)與如電路板之外界i 連、、、σ，而電性接點130、131則受該絕緣結構1〇而 ”如電路板之外界裝置電性隔離。須注意

之脫離與切單作堂夕、社— 私什W #之進仃程序得交替為之，並無一定限制。 之於本發明第二至第七實施例之無晶片承載件 == …與第一實施例之無晶片承載件= =衣件"目比’在結構上的差異大至均為開口尺寸或 电性接點數量上之變化，而此等變化對於前述第3A至祁 圖所不第-實施例之半導體封裝件i的製法而言，並0 際製程步驟之改變’其些微之尺寸或數量方面的改變心 戶 ^屬技術領域中具有通常知識者均可依據前揭製法而理 貫施者，因此不再重複贅述。 上述實施例僅例示性說明本發明之原理及其功效， 非用於限制本發明。任何熟習此項技藝之人士ς可丄不= 背本發明之精神及範蜂下，對上述實施例進行修飾與改逆 交。因此，本發明之權利保護範圍，應如後逑之 範圍所列。 叫 1 18545 ⑤ 1287275 【圖式簡單說明】 :1圖係顯示本發明第一實施例之 導體封裝件之剖視圖； 半導^^^，^發明第二實施例之無晶片承栽件 半導三實施例之無一 半導裝圖m發明第四實施例之無晶片承載件 半導::：顯二發明第五實施例之無晶“載件 第2E圖係顯示本發明笙 半導體封裝件之剖視圖弟一例之無晶片承載件 第2F圖係顯示本發明第七實施例之無 半導體封裝件之剖視圖； 弟3A至3H圖係顯示本發 件之製造流程示意圖；以及 _之+導體封裝 弟4至8圖係分別顯干χ 圖。 ” 、辭導㈣裝件之剖視 承載件之半 之 之 之 之 之 晶片承載件之 【主要元件符號說明】 1、la〜If 半導體封裝件 10、10a〜10f絕緣結構100、100a〜100c、10〇e〜i〇0f 開口 101 頂面 21 18545 ⑤ 1287275 102 底面 11、11a〜Ilf晶片座層 110、110a〜110b、110d〜110f 底面 111 頂面 12 晶片 電性接點 13 、 130 、 130a〜130c 、 131 、 131a〜131d

14 金線 15 膠體 150 底面 16 導熱性黏膠 17 載件 41 晶片 42 導線架 420 晶片座 421 導腳 43 金線 44 封裝膠體 5 半導體封裝件 51 電鍍銲墊 52 晶片 53 金線 54 封裝膠體 55 鲜球 6 半導體封裝件 22 18545 ⑤ 1287275 61 晶片座 62 晶片 63 電路板 630 被動元件 64 銲料 7 半導體封裝件 71 晶片座 73 電路板 730 被動元件 74 銲料 75 晶片 76 封裝膠體 760 氣洞 761 缺口 8 半導體封裝件 81 晶片座 83 電路板 830 被動元件 84 銲料 85 晶片 86 封裝膠體

Claims (1)

1287275 十、申請專利範圍·· l 晶^载件之半導體封裝件，係包括： /、開孔之絕緣結構，· 5又置位於該開孔中之晶片座層； 藉導熱性黏_於該晶片座層上之曰片· 電 :數環設於該晶片座層外之電性接點，曰少 〖生接點係設置於該絕緣結構之項面. 至- 件=用以電性連接該晶片與電性接點之電性連接 用以包覆該晶片、絕緣結構 點之脒髀，贫士 # r連接件與電性接 結構頂面以外之電性接❹广層U於絕緣 與該膠體之底面齊平之底面均係外露出該膠體，且 2. ::申請專利範圍第i項之半導體封裝件，其中 、、、°構係以絕緣材質製成者。 人、緣 3. 如申請專利範圍第2項之半導體封裝件 材質係為熱彈性樹脂。 八 °〃邑緣 4. 如申请專利範圍第1項之半 結構之開孔之截面積係小”曰其令，該絕緣 片座、以日日片座層之尺寸，使該晶 層之周、、彖。卩％會覆盍部份絕緣結構。 請專利範圍第！項之半導體封裝件，其中，該絕緣 孔之截面積係同於該晶片座層之尺寸，使該晶 孔^㈣絕緣結構結合後，該晶片座層能嵌設於該開

18545 24 1287275 6·如申4專利範圍第！項之半導體封袭件， 結構之開孔之截面積係大於該晶^；該絕緣 7.如辛請專利範圍第1項之半導體封裝件之其尺中寸。 8 结構頂面之電性接點係包括-接地環，置於 •申清專利範圍第i項之半導體封裝件，其中 〜絕緣結構頂面之電性接點係包括— °又； 9. 如申♦請專利範圍第！項之半導體封裝件，其;及= 環。 外路出該膠體之電性接點係包括 -氏面 10. 如申缚直剎^ 口琥鈈墊。 甲-專利乾圍弟i項之半導體封震件，其中 外露出該膠體之電性接點#β 以底面 銲塾。 包括-接地環及多數信號 其中，該絕緣 其中，該導熱 其中，該導熱 u·如申請專利範圍第丨項之半導體封裝件 結構係以網印方式成型者。 I2·如申請專利範圍第1項之半導體封裝件 性黏膠係銀膠。 I3·如申請專利範圍第丨項之半導體封裝件 陡黏膠係摻混有導熱性粒子之膠黏劑。 其中’該電性 14·如申請專利範圍第丨項之半導體封裝件， 連接件係銲線。 15·::::利範圍第14項之半導體封裳件，其中，該銲 16.二種無w承載件之半導體封料之製法，係包括 步驟： 4 於载件上形成一具有開口之絕緣結構； 18545 Ϊ287275 於該載件上以圖案化方式形成多數電性接點及位 於5亥開口中之晶片座層’其中’至少-電性接點係形成 於該絕緣結構頂面； 藉導熱性黏膠黏接一晶片至該晶片座層上，以使晶 片所產生之熱量能經由該導熱性黏膠傳導至該晶片座曰 層； 、 藉夕數私性連接件電性連接該晶片與電性接點； • m j =以包復该晶片、絕緣結構、電性接點與電 連接件之膠體，但使該絕緣構 絕綾έ士搂n、， 承。傅日日月座層與設置於 、以外之電性接點之底面均係外露$ q ρ .體且與該膠體之底面齊平，·以及 嶋 • 钱刻去除該載件。 17·如申請專利範圍第16項之製法 後復包括一切單牛^ 云除違载件之步驟 18·如申請專利範圍第16 體封裝件。 魯 卜 、之衣法，於去除該截株 9 ，，復係包括-切單步驟m /戰件之步驟 -件。 ~驟以早離出個別之半導體封裝 -I9.如申請專利範圍第16項之製法，1^ 形成係以網印方式為之。、 八，5亥絕緣結構之 20. 如申請專利範圍苐16項之製法，1 ^ ”形成係先預製該絕緣結構再將之愈:”片該广絕思叫 21. 如申請專利範圍第16項之 了曰曰片座層黏結。 開孔之截面積係小於該S曰衣’ ’八中，該絕緣結構之 之周緣部分會覆蓋部份^緣^^尺寸’使該晶片座層 18545 ⑤ 1287275 比如申請專利範圍第16項之製法，其中，該絕緣結構之 開孔之截面積係同於該晶片座層之面積，使該晶片座岸 以嵌設於該絕緣結射之方式與該絕緣結構結合。日 23.如申請專利範圍第16項之製法，其中，該絕緣^構之 開孔之截面積係大於該晶片座層之面積。 4 利粑圍第Μ項之製法，其中，設置於該絕緣 、、、。構頂面之電性接點係包括一接地環。 25. = ^專利範圍第16項之製法，其中，設置於該絕緣 頂面之電性接點係包括一接地環及電源環。 Μ.如申請專利範圍第16項之製法，其中，該底面外 该膠體之電性接點係包括多數信號銲墊。 28·如申請專利範圍第16項之製法 以絕緣性材質製成者。 29·如申請專利範圍第28項之製法 係為熱彈性樹脂。 30·如申請專利範圍第16項之製法 為銀膠。 31·如申請專利範圍第16項之製法 為摻混有導熱性粒子之膠黏劑。 32·如申請專利範圍第16項之製法 係銲線。 •如申睛專利範圍第32項之製法，其中 27.::ΓΓ圍第16項之製法，其中，該底面外露出 X >體之屯性接點係包括一接地環及多數信號 劣η由士太由 m “ … 土 其中 其中 其中 該絕緣結構令 該絕緣性材| 該導熱性黏 其中，该導熱性黏 其中，該電性連接 该銲線係金繞 18545 27 1287275 如申請專利範圍第“項之製法， 屬材料形成者。 ，、中》亥載件係以金 35. 一種無晶片承载件之半導體封裝件，係包括： 具開孔之絕緣結構； 設置位於該開孔中且周緣部 藉導熱性黏膠黏置於該晶片座層上之晶片· 多數環設於該絕緣結構外之信號鮮塾；曰， 件 多數用以電性連接該晶片與信號銲墊之電性連接 以及 塾之：覆Γ片、絕緣結構、電性連接件與信號銲 底面=二絕緣結構、晶片座層與電性接點之 ::均係外路出該膠體’且與該膠體之底 。 3':: =範圍第36項之彻 38.=無晶片承載件之半導體封裝件之製法，係包括下列 ，驟· 於載件上形成一具有開口之絕緣結構； ▲於該載件上以圖案化方式形成多數信號銲墊及位 :^口中之晶以層’其中’該晶片座層之周緣部分 係局邛覆蓋該絕緣結構； 糟導熱性黏膠黏接一晶片至該晶片座層上，以使晶 18545 28 1287275 2所產生之熱量能經由該導熱帅料導至該晶片座 層， 藉：數電性連接件電性連接該晶片與電性接點； 包㈣晶片、絕緣結構、信號銲塾與電 執夕广品… 使錢緣結構、晶片座層與信號銲 及之底面均係外露出該膠體且與該膠體之底面齊平;以 姓刻去除該載件。 39.:::專利範圍第38項之製法，其卜該電性連接件 41 圍第39項之製法，其中，該銲線係金線。 種"、、θ曰片承載件之半導體封裝件，係包括·· 具開孔之絕緣結構； 設置位於該開孔中之晶片座層； 藉導熱性黏膠黏置於該絕緣^構及該晶片座 之晶片，· 曰 多數環設於該晶#座層外之電性接點，且至少一· 性接點係設置於該絕緣結構之頂面； 电 多數用以電性連接該晶片與電性接點之電 件，以及 牧 點之：ΓΓΓ片、絕緣結構、電性連接件與電性接 4:! ，該絕緣結構、晶片座層與設置於絕緣 與該膠體之底面齊平。 菔且 18545 ® 29