TWI279891B - Method of manufacturing a flash memory cell - Google Patents
Method of manufacturing a flash memory cell Download PDFInfo
- Publication number
- TWI279891B TWI279891B TW091133034A TW91133034A TWI279891B TW I279891 B TWI279891 B TW I279891B TW 091133034 A TW091133034 A TW 091133034A TW 91133034 A TW91133034 A TW 91133034A TW I279891 B TWI279891 B TW I279891B
- Authority
- TW
- Taiwan
- Prior art keywords
- film
- gas
- temperature
- oxide film
- torr
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims abstract description 22
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 20
- 229920005591 polysilicon Polymers 0.000 claims abstract description 20
- 229910052757 nitrogen Inorganic materials 0.000 claims abstract description 13
- 238000000034 method Methods 0.000 claims description 47
- 239000007789 gas Substances 0.000 claims description 24
- 150000004767 nitrides Chemical class 0.000 claims description 10
- 238000000137 annealing Methods 0.000 claims description 9
- 238000005468 ion implantation Methods 0.000 claims description 9
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 7
- 239000000758 substrate Substances 0.000 claims description 7
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 claims description 6
- 229910052707 ruthenium Inorganic materials 0.000 claims description 6
- 239000004065 semiconductor Substances 0.000 claims description 6
- 229910003818 SiH2Cl2 Inorganic materials 0.000 claims description 5
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 5
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 4
- 229910052732 germanium Inorganic materials 0.000 claims description 4
- 238000009279 wet oxidation reaction Methods 0.000 claims description 4
- MWRJCEDXZKNABM-UHFFFAOYSA-N germanium tungsten Chemical compound [Ge].[W] MWRJCEDXZKNABM-UHFFFAOYSA-N 0.000 claims description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 2
- 230000008021 deposition Effects 0.000 claims description 2
- 229910052698 phosphorus Inorganic materials 0.000 claims description 2
- 239000011574 phosphorus Substances 0.000 claims description 2
- 229910052715 tantalum Inorganic materials 0.000 claims 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims 2
- 102100035353 Cyclin-dependent kinase 2-associated protein 1 Human genes 0.000 claims 1
- WIGAYVXYNSVZAV-UHFFFAOYSA-N ac1lavbc Chemical compound [W].[W] WIGAYVXYNSVZAV-UHFFFAOYSA-N 0.000 claims 1
- 239000008267 milk Substances 0.000 claims 1
- 210000004080 milk Anatomy 0.000 claims 1
- 235000013336 milk Nutrition 0.000 claims 1
- 238000009751 slip forming Methods 0.000 claims 1
- 230000003647 oxidation Effects 0.000 abstract description 5
- 238000007254 oxidation reaction Methods 0.000 abstract description 5
- -1 nitrogen ions Chemical class 0.000 abstract description 4
- 239000012535 impurity Substances 0.000 description 6
- 150000002500 ions Chemical class 0.000 description 5
- 238000004140 cleaning Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- 229910017974 NH40H Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 210000003298 dental enamel Anatomy 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000010790 dilution Methods 0.000 description 1
- 239000012895 dilution Substances 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 235000011389 fruit/vegetable juice Nutrition 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- QGLKJKCYBOYXKC-UHFFFAOYSA-N nonaoxidotritungsten Chemical compound O=[W]1(=O)O[W](=O)(=O)O[W](=O)(=O)O1 QGLKJKCYBOYXKC-UHFFFAOYSA-N 0.000 description 1
- 238000010405 reoxidation reaction Methods 0.000 description 1
- 239000004575 stone Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910001930 tungsten oxide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/01—Manufacture or treatment
- H10D64/031—Manufacture or treatment of data-storage electrodes
- H10D64/035—Manufacture or treatment of data-storage electrodes comprising conductor-insulator-conductor-insulator-semiconductor structures
Landscapes
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Description
1279891
圖1A至圖1D是—快閃記憶體單元之剖面圖，以解釋本發 明製造快閃記憶體單元之方法。 較佳具體實施例之詳細說明 本發明將參考附圖，#由較佳具體實施例，詳細地加以 况明’其中相同的參考數字，代表相同或相似的部件。 圖1A至圖id是一快閃記憶體單元之剖面圖，以解釋本發 明製造快閃記憶體單元之法。 參考圖1A，首先在半導體基板u之給定區域處，形成一 淺冰度之渠溝，之後埋藏一絕緣膜以形成一裝置隔絕膜12 。接著，依序地於整個結構上形成隧道氧化膜丨3及第一多 晶矽膜14。上述中，於形成隧道氧化膜13之前，須先執行 清洗程序。該清洗可用以50 : 1稀釋之HF與 SC-1(NH40H/H202/H20)化合之溶液或以100: 1或3〇〇: 合之BOE與SC-1(NH40H/H202/H20)化合之溶液予以執行 。可藉由濕氧化法形成該隧道氧化膜13 ’以使半導體基板 11之介面缺陷強度達到最小。濕氧化法包含在攝氏750 _ 8〇〇度下執行氧化，之後在攝氏9〇〇— 91〇度下使用氮氣執行 退火約20至30分鐘。第一多晶矽膜14則使用SiH4氣及ph3 氣在〇·1-3托壓力下，溫度攝氏560-620度下，以LPCVD法 形成’以使第一多晶矽14之顆粒大小達到最小。此時，該 第一多晶矽膜14具1.5E20-3E20原子/西西濃度之磷摻雜。 現參考圖1B，於第一多晶矽膜14之表面中，佈植氮離子 ’藉以於第一多晶矽膜14的上表面，形成幾埃之氮注射層 1279891
1 5，使其變成非晶結構及有污染。氮離子佈植法所使用的 月匕里為1-10仟電子伏特。此時，劑量大約是5E14-5E15離子 /平方厘米。同時，氮離子佈植法具0-45度之傾角。 現參考圖1C，藉由光微影法及钱刻法，圖案化該第一多 晶矽膜14及隧道氧化膜13。執行清洗程序以去除天然的氧 化膜及粒子。該清洗可用以5〇 : iSWO : i稀釋之hf與 SCM(NH4〇H/H2〇2/H2〇)化合之溶液執行。依序地於整個結 構（包括已圖案化的第一多晶矽膜14)上，形成介電質膜16 ，第二多晶矽膜17 ,矽化鎢膜18及氮化物膜19。介電質膜 16具下氧化膜，氮化物膜及上氧化膜之堆疊。該低及高氧 化物膜乃使用DCS(SiH2Cl2)氣及Νβ氣形成。氮化物膜則使 用DCS(SiH2Cl2)氣及NH2氣形成。該低及高氧化物膜之形成 如下：將晶圓載入攝氏600至700度之反應爐内，將反應爐 之溫度提高至8 10-850度，然後使用LPCVD法（壓力維持在 8.1-3托），沉積35-60埃厚之低及高氧化物膜。另外，藉由 LPCVD法，溫度650至800度，壓力〇·；^3托下，沉積5〇至 65埃厚之氣化物膜。 同時，在形成介電質膜16之後，藉濕氧化法，在攝氏溫 度750-800度下’執行蒸氣退火，以便增進介電質膜16之品 質’加強各層之介面。用以監控晶圓之微矽晶圓，氧化 1 50-300埃厚’在此條件下執行蒸氣退火。形成介電質膜16 之程序及蒸氣退火，避免了天然氧化物膜或雜質的污染， 這是因為各個程序進行間，沒有時間上的延遲。為防止在 沉積石夕化嫣膜1 8時’氟的擴散，增加介電質膜丨6的氧化膜 -9- (5) 1279891
弟二夕晶矽膜17具有雙重姓 及-未推雜的非晶，膜。該捧雜：：未二 =非晶㈣ 該機膜18形成之後，以高溫法予以二：非日:：膜在 掺雜的及未摻雜的非晶石夕膜所沉 :人：？亥 ，總厚度為500至1_埃。該摻雜的及未摻雜在1 1至3托壓力下，溫声摄并^S 作叼非日日矽膜在 ，皿度攝氏51〇至55〇度下沉積。此 使用矽源氣體，像是SiH4氣或 先
氣，然後藉由停止引入PH教以二及摻雜氣體’像是叫 〇 H3C以便沉積摻雜的非晶矽膜，以 沉積未摻雜的非晶矽膜。使 、
(SiH2Cl2)氣及 WF6氣，在 ::F:氣或 DCS .,tb F a 度川0至500 C下，形成具足夠 步P白覆，層之石夕化鶴膜18。石夕化鶴膜18長成具有約2〇至Η 化學汁1，以使面電阻達到最小。 現參考圖1D’藉由光微影法及㈣法，圖案化氮化物膜 19矽化鹤膜18、第二多晶石夕膜17及介電質膜^。接著， 以氮化物膜19為遮罩，利用自我對準姓刻法，圖案化第一 ^晶矽膜14及隨道氧化膜13，#以於|導體基板上形成堆
疊結構之閘電極。然後，在執行低濃度雜質離子佈植法後 ，再氧化法用以補償堆疊閘側壁的蝕刻傷害並活化雜質離 子。在堆疊閘極之側壁形成邊襯2〇之後，執行高濃度之雜 質離子佈植程序，以於半導體基板丨丨中形成源極與汲極接 面區2 1。 如别述’因執行氮離子佈植法而於該第一多晶石夕膜.1 4之 表面’形成氮注射層15，所以介電質膜16内之氧化膜的厚 度不會在退火過程中增加（該退火程序乃在該形成該堆疊 -10- 1279891
問極之钱刻程序之後，用以補償蝕刻傷害之用），因此，浮 動問極與控制閘極間的閘耦合比增加。 譬如，若在沉積600埃之第一多晶矽膜14之後，以能量3 仔電子伏’注入劑量3.0E15離子/平方厘米之氮離子，則 〇·3 5/〇·2 0單元及〇·3/〇·2 〇單元之閘耦合比，分別為〇.59及 〇.63 ’分別高於未注入氮離子時之〇·55及〇 58，〇 〇4至〇 〇5
。此時’執行該用以補償堆疊閘極之蝕刻傷害之氧化法及 用以活化雜質離子之氧化法，以分別長出50埃及1〇〇埃厚之 氧化膜。
如上述，根據本發明，在沉積浮動閘極之多晶矽膜後， 注入氣離子以造出非晶及污染該多晶矽膜之表面。由於此 ，在蝕刻法後執行之退火程序中，避免了介電質膜的氧化 ，如此，浮動閘極與控制閘極間的閘耦合比增加。故本發 明的好處在於，改良了程式/抹除速度及裝置的操作速度。 有此好處，本發明必然可實施高集積度之快閃記憶體裝置 單元，超過0·25 ό等級。另外，本發明的好處在於，只要 使用現有的離子佈植設備，多加_道程序，不需額外的方 法及裝置’即可增進裝置的特性及產量。 本發月已參考特殊具體實施例及應用，說明完畢。習於 此藝人士應知其他的修改及應用包含於其範圍中。 所以’意圖以後附之中請專利範圍，涵蓋任何及所有的 此種於本發明範圍内之應用、修改及具體實施例。 -11 - 1279891 圖式代表符號說明 11 半導體基板 12 裝置隔絕膜 13 隧道氧化膜 14 第二多晶矽膜 15 氮注射層 16 介電質膜 17 第二多晶矽膜 18 矽化鎢膜 19 氮化物膜 20 邊襯 21 源極與汲極接面區
-12-
Claims (1)
- 號專利申請案 中文申請專利範圍替換本㊉^年^月） 拾、申請專利範圍 1 · 一種製造快閃記憶體單元之方法，包含下列之步驟： 依序地，於一半導體基板上形成一隧道氧化膜及第— 多晶梦膜； 實行一氮離子佈植法以使該第一多晶矽膜之表面氮化，· 將該第一多晶矽膜及隧道氧化膜之給定區域予以 案化； 形成一介電質膜在一包括該第一多晶矽膜之整個結 構上，接著藉由濕氧化法實行蒸汽退火； 依序形成一第二多晶矽膜、一矽化鎢膜及一第一氮化 物膜於該介電質膜上； 乂案化該第一氮化物膜，該矽化鎢膜，該第二多晶矽 膜’ 4介電質膜，該第_多晶㈣及該隧道氧化物膜以 形成:堆疊閘極’其中_浮動閘極及—控制閘極堆疊在 該堆豐閘極之上；以及 在半導體基板中形成源極與汲極接面區，其中藉由 LP㈣法依序沈積—下氧化物膜、_第二氣化物膜I 上氧化物膜以形成該介電質膜。 2. 3. 4. 如申料利範圍第1項之方法’其中該第-多晶矽膜使 用乳及ρη3氣在〇 13托壓力，溫度攝氏5.㈣度下 ’以LPCVD法形成。 如申請專利範圍第!項之方法，其中該第—多晶石夕膜具 1.5Ε20-3Ε20原子/西西濃度之磷摻雜。 如申6月專利範圍第, λ, λ- 视固弟1項之方法，其中該氮離子佈植法以 S1648-951115.doc月匕里1〜1〇仟電子伏特，在劑量為5E14〜5E15原子/平方厘 米下執行。 如申請專利範圍第丨項之方法 執行具有0〜45°之傾角。 如申請專利範圍第i項之方法 及N20氣體，藉由LPCVD法 810〜850°C下，沉積35〜60埃厚之該下氧化膜 如申請專利圍第1項之方法，其中使用DCS(SiH2Cl2) 及丽3氣體，藉由LPCVD法，在壓力〇㈠托，溫度 650〜800°C下，沉積5G〜65埃厚之該第二氮化物膜。 如申請專利範圍第丨項之方法，其中使用Dcs(siH2ci2) 及n2〇氣體，藉由LPCVD法，在壓力〇 ι〜3托，溫度 810〜85(TC下，沉積35〜60埃厚之該上氧化臈。又 如申請專利範圍第！項之方法，其中在溫度7、5〇〜8〇旳執 行蒸氣退火。 10·如申請專利範圍第9項之方法，苴中兮 、 ^ Τ β亥条氣退火之執行 在裸矽晶圓被氧化至150〜3〇〇埃厚之條件下執行 11.如申請專利範圍第1項之方法，苴中 Τ δ亥第二多晶矽膜具 雙重結構，具一摻雜的非晶矽膜及一夫挟 禾穋雜的非晶矽膜。 12 ·如申请專利範圍弟11項之方法，其中 r 4彳參雜的非晶矽膜 及該未摻雜的非晶矽膜其沉積的厚度比為丨.2 6 . 13 ·如申請專利範圍第11項之方法，其中 Y °亥摻雜的非晶矽膜 使用SiH4氣或Si#6氣及ΡΗ3，於壓六Λ 1 乃υ·1〜3托，溫度 5 10〜550°C下形成，以及於上述條件φ 产 1干中’停止引入ph3 5. 6. 7 8. 9. 其中該氮離子佈植法之 其中使用DCS(SiH2Cl2) 在壓力0.1〜3托，溫度 81648-951115.doc -2-修(更)正替換頁下，連續地形成該未摻雜的非晶矽膜。 14.如申請專利範圍第1項之方法，其中使用SiH4氣及WF6 氣或DCS(SiH2Cl2)氣及WF6氣，於300〜5 00°C溫度下，形 成具有2.0〜2·8化學計量之該矽化鎢膜。 81648-951115.doc
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0083492A KR100426482B1 (ko) | 2001-12-22 | 2001-12-22 | 플래쉬 메모리 셀의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW200408072A TW200408072A (en) | 2004-05-16 |
| TWI279891B true TWI279891B (en) | 2007-04-21 |
Family
ID=19717462
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW091133034A TWI279891B (en) | 2001-12-22 | 2002-11-11 | Method of manufacturing a flash memory cell |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6900096B2 (zh) |
| JP (1) | JP4898066B2 (zh) |
| KR (1) | KR100426482B1 (zh) |
| TW (1) | TWI279891B (zh) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100997781B1 (ko) * | 2003-11-21 | 2010-12-02 | 매그나칩 반도체 유한회사 | 이이피롬 소자의 제조방법 |
| KR100567530B1 (ko) * | 2003-12-30 | 2006-04-03 | 주식회사 하이닉스반도체 | 반도체 소자의 산화막 형성 방법 |
| KR100538884B1 (ko) * | 2004-03-30 | 2005-12-23 | 주식회사 하이닉스반도체 | 플래쉬 메모리소자의 제조방법 |
| KR100575343B1 (ko) * | 2004-09-10 | 2006-05-02 | 주식회사 하이닉스반도체 | 플래시 메모리 소자의 제조방법 |
| KR100607346B1 (ko) * | 2005-01-13 | 2006-07-31 | 주식회사 하이닉스반도체 | 플래쉬 메모리 소자의 제조 방법 |
| KR100650858B1 (ko) * | 2005-12-23 | 2006-11-28 | 주식회사 하이닉스반도체 | 플래쉬 메모리 소자의 제조 방법 |
| US20070210449A1 (en) * | 2006-03-07 | 2007-09-13 | Dirk Caspary | Memory device and an array of conductive lines and methods of making the same |
| KR100880338B1 (ko) * | 2006-12-04 | 2009-01-28 | 주식회사 하이닉스반도체 | 플래시 메모리 소자의 제조방법 |
| US7642616B2 (en) * | 2007-05-17 | 2010-01-05 | Micron Technology, Inc. | Tunnel and gate oxide comprising nitrogen for use with a semiconductor device and a process for forming the device |
| KR100953035B1 (ko) | 2008-03-27 | 2010-04-14 | 주식회사 하이닉스반도체 | 비휘발성 메모리 소자 및 그의 제조 방법 |
| US8211762B1 (en) | 2009-07-30 | 2012-07-03 | Micron Technology, Inc. | Non-volatile memory |
| US8486781B2 (en) * | 2010-04-07 | 2013-07-16 | United Microelectronics Corp. | Method of manufacturing flash memory device |
| CN102569078B (zh) * | 2010-12-16 | 2015-04-29 | 中芯国际集成电路制造(北京)有限公司 | 一种闪存单元形成方法 |
| US9536738B2 (en) * | 2015-02-13 | 2017-01-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | Vertical gate all around (VGAA) devices and methods of manufacturing the same |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5767005A (en) * | 1993-07-27 | 1998-06-16 | Micron Technology, Inc. | Method for fabricating a flash EEPROM |
| JP2699890B2 (ja) * | 1994-09-29 | 1998-01-19 | 日本電気株式会社 | 不揮発性半導体記憶装置 |
| JP3588497B2 (ja) * | 1995-03-24 | 2004-11-10 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
| US5631179A (en) * | 1995-08-03 | 1997-05-20 | Taiwan Semiconductor Manufacturing Company | Method of manufacturing metallic source line, self-aligned contact for flash memory devices |
| JPH09102495A (ja) * | 1995-10-06 | 1997-04-15 | Sumitomo Metal Ind Ltd | 半導体装置の製造方法 |
| JP3139345B2 (ja) * | 1995-10-27 | 2001-02-26 | 株式会社デンソー | 不揮発性半導体記憶装置の製造方法 |
| JPH09251998A (ja) * | 1996-03-15 | 1997-09-22 | Toshiba Corp | 半導体装置の製造方法 |
| JPH10125617A (ja) * | 1996-10-21 | 1998-05-15 | Nec Corp | 半導体装置の製造方法 |
| JPH10154761A (ja) * | 1996-11-21 | 1998-06-09 | Mitsubishi Electric Corp | 不揮発性半導体記憶装置の製造方法 |
| JP3312102B2 (ja) * | 1996-11-27 | 2002-08-05 | シャープ株式会社 | 不揮発性半導体記憶装置の製造方法 |
| JPH10189775A (ja) * | 1996-12-25 | 1998-07-21 | Hitachi Ltd | 不揮発性半導体記憶装置の製造方法 |
| JPH1167941A (ja) * | 1997-08-26 | 1999-03-09 | Sanyo Electric Co Ltd | 不揮発性半導体記憶装置及びその製造方法 |
| JP2000232173A (ja) * | 1998-12-09 | 2000-08-22 | Matsushita Electronics Industry Corp | 半導体記憶装置およびその製造方法 |
| KR100318683B1 (ko) * | 1998-12-17 | 2001-12-28 | 윤종용 | 산화막/질화막/산화막 유전층의 형성방법 |
| JP2001015619A (ja) * | 1999-06-30 | 2001-01-19 | Toshiba Corp | 不揮発性半導体記憶装置の製造方法 |
| JP2001044391A (ja) * | 1999-07-29 | 2001-02-16 | Fujitsu Ltd | 半導体記憶装置とその製造方法 |
| JP2001094077A (ja) * | 1999-09-20 | 2001-04-06 | Toshiba Corp | 半導体記憶装置及びその製造方法 |
| JP3558565B2 (ja) * | 1999-11-08 | 2004-08-25 | Ｎｅｃエレクトロニクス株式会社 | 不揮発性半導体装置の製造方法 |
| KR100351450B1 (ko) * | 1999-12-30 | 2002-09-09 | 주식회사 하이닉스반도체 | 비휘발성 메모리 소자 및 그 제조방법 |
| KR20010066111A (ko) * | 1999-12-31 | 2001-07-11 | 황인길 | 반도체 소자의 접촉 구조 형성 방법 |
| US6529410B1 (en) * | 2000-09-20 | 2003-03-04 | Advanced Micro Devices, Inc. | NAND array structure and method with buried layer |
-
2001
- 2001-12-22 KR KR10-2001-0083492A patent/KR100426482B1/ko not_active Expired - Fee Related
-
2002
- 2002-11-01 US US10/285,590 patent/US6900096B2/en not_active Expired - Fee Related
- 2002-11-11 TW TW091133034A patent/TWI279891B/zh not_active IP Right Cessation
- 2002-11-20 JP JP2002336120A patent/JP4898066B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20030119255A1 (en) | 2003-06-26 |
| KR20030053313A (ko) | 2003-06-28 |
| US6900096B2 (en) | 2005-05-31 |
| JP2003197783A (ja) | 2003-07-11 |
| JP4898066B2 (ja) | 2012-03-14 |
| TW200408072A (en) | 2004-05-16 |
| KR100426482B1 (ko) | 2004-04-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9685536B2 (en) | Vertical transistor having a vertical gate structure having a top or upper surface defining a facet formed between a vertical source and a vertical drain | |
| US7772643B2 (en) | Methods of fabricating semiconductor device having a metal gate pattern | |
| JP3451943B2 (ja) | 半導体素子のキャパシタ形成方法 | |
| TW200522278A (en) | Method for manufacturing flash memory device | |
| TWI279891B (en) | Method of manufacturing a flash memory cell | |
| JP2004179624A (ja) | 半導体素子の製造方法 | |
| KR100482751B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100596484B1 (ko) | 유전막 형성 방법 및 이를 이용한 불휘발성 메모리 장치의제조방법 | |
| TW200908156A (en) | Method of manufacturing semiconductor device | |
| TW557568B (en) | Semiconductor integrated circuit device and method of manufacturing the same | |
| TWI245347B (en) | Method of fabricating a semiconductor structure | |
| JPH1022467A (ja) | 半導体装置及びその製造方法 | |
| US20070023821A1 (en) | Semiconductor device and method of manufacturing the same | |
| KR100400253B1 (ko) | 반도체소자의 박막 트랜지스터 제조방법 | |
| TWI243414B (en) | Method of forming gate electrode in flash memory device | |
| US6455329B1 (en) | Method for fabricating a capacitor in a semiconductor device | |
| US7300852B2 (en) | Method for manufacturing capacitor of semiconductor element | |
| CN1209811C (zh) | 一种降低快闪存储器随机位故障的方法 | |
| JP2880039B2 (ja) | 半導体装置の製造方法 | |
| JP2827962B2 (ja) | 半導体装置の製造方法 | |
| KR101199437B1 (ko) | 반도체 소자의 실리사이드 형성 방법 | |
| KR100855263B1 (ko) | 반도체 소자의 커패시터 제조방법 | |
| JPH11145425A (ja) | 半導体素子の製造方法及び半導体装置 | |
| CN101005022A (zh) | 形成半导体设备的绝缘层的方法 | |
| US6849467B1 (en) | MOCVD of TiO2 thin film for use as FeRAM H2 passivation layer |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |