TWI279081B - Voltage level shifter - Google Patents

Description

1279081 在、發明說^^ — ----— 【發：：，技術領域】 特別是右bs系有關於一種電位轉換器（1 e v e 1 s h i f七e r )， 以及if = 一種能夠改善於導通瞬間所產生之洩漏電流 時輪出/輸入電壓比率之電位轉換器。 L无則技術】 工作^ ^年來二&CM0S電晶體為主的數位邏輯積體電路之 彻06 4 ί日益縮減’此係因為利用低操作電壓時可具有較 CMOS ^ f耗損以及較快的訊號轉換時間。現今可利用之 丨»^，、立邏輯積體電路的供應電壓源包括m、2.^、1. 人=及h 5V等等。然而往往需要使用不同CMOS技術之融 ^ :，而導致電位轉換器（v〇ltage shifter)之需求，用 _ ^ 電壓源產生之訊號轉換至具不同電壓位準之訊號。 近4年來已發展許多不同型式之CM〇s電位 換一具低電壓振幅之數位訊號至一具較高電壓振幅的訊 號。 第1圖係顯示一種習知電位轉換器，包括由一PM0S電 晶體P3與一NM0S電晶體N3組成之反相器1〇設置於一電壓源 VCC1與一參考電壓（比方是地位準）之間，用以轉換一輸入 瞻訊號VIN至其反相訊號。該反相訊號通過一NM〇s電晶體N1 而搞合至一PM0S電晶體P2之閘極以及直接耦合至一NM0S電 晶體N2之閘極，其中該電晶體p2之源極連接至一電壓源 VCC2 ’該電晶體N2之源極連接至該參考電壓（於圖中顯示 為地位準），並且該電晶體P2之汲極與該電晶體N2之汲極 相連接成該電位轉換器之輸出端而輸出一輸出訊號ν〇υτ ;

Γ279081 暴、發明說明（2) ' ' 該電位轉換器還包括一PMOS電晶體pi設置於電壓源VCC2與 電晶體P 2之閘極中間，並且該電晶體p 1之閘極耦合至該輸 出訊號VOUT。該電壓源VCC1與參考電壓較佳的情況是大體 上分別等於該輸入訊號V I N之高邏輯態位準與低邏輯熊位 準。另外’該電壓源VCC2於使用上通常高於輸入訊號y I n 之高邏輯態之位準，用以令輸出訊號VOUT之高邏輯態位準 高於輸入訊號VI N之高邏輯態位準。 當電位轉換器開始啟動之瞬間，若電壓源開啟順序是 VCC1先打開而後電壓源VCC2始打開，因此存在電麼源 #打開而電壓源VCC2尚未打開之短暫時間。然而，在此習知 電位轉換器開始運作之瞬間，輸入訊號尚維持為低位^ , 而由於電壓源VCC1打開而電壓源VCC2未打開，因此電晶體 Ρ3、Ν1與Ρ1皆導通，結果會有一洩漏電流I (如圖所示%箭 頭之方向）由電壓源VCC1經由電晶體Ρ3、Ν1與Pi而流向^ 壓源VCC2。這係一誤動作，並且增添了不需要之功率°損 耗。 、 鑒於上述習知技術之缺點，本案發明人已於案號 9 2 1 3 9 1 0 1，發明名稱為「電位轉換器」之專利申(正 •審定中）提出之一改良之電位轉換器，其係修改上習知 技術電位轉換器内電晶體之耦接關係，而於電壓源循序開 啟時不產生泡漏電流之路徑’因此能消除洩漏電^並改^ 功率消耗。 ° 第2圖係顯示該案號9 2 1 3 9 1 0 1之專利申請書所提供電 位轉換器之電路圖’包括一由PM0S電晶體P3°^;M〇s電晶體

1279081 各、發明說明（3) N3構成之反相器20設置於電壓源VCC1與一參考電壓（例如 圖中之地位準）之間；一PM0S電晶體P1與一NMOS電晶體N1 設置於一電壓源VCC2與該參考電壓之間；以及一PM0S電晶 體P2與一NM0S電晶體N2設置於該電壓源VCC2與該參考電壓 之間。其中該反相器2 0用以轉換該電位轉換器之輸入訊號 VIN至其反相訊號VINI，而該電晶體N1與N2之閘極分別接 收該輸入訊號VIN與該反相訊號VINI，該電晶體N1與N2之 汲極分別耦合至該PM0S電晶體P2與P1之閘極，並且該電晶 體N2之汲極位準作為該電位轉換器之輸出訊號V0UT。與第 ⑩1圖所示習知電位轉換器相同，該電壓源VCC1與參考電壓 較佳的情況是大體上分別等於該輸入訊號V〖N之高邏輯態 位準與低邏輯態位準；而該電壓源VCC2通常高於輸入訊號 VIN之高邏輯態之位準，用以令輸出訊號νουτ之高邏輯態 位準高於輸入訊號V丨N之高邏輯態位準。而且，當該電位 轉換器導通之瞬間，電壓源VCC1先開啟而後VCC2開啟。 由第2圖可看出，該電位轉換器與習知之電位轉換器 差別係在於電晶體N1之耦合方式。由於電晶體N1耦接方式 之改變’在本實施例之電位轉換器開始導通之瞬間而輸入 曝訊號尚為低位準時，即使電壓源VCC1已開啟但電壓源vcc2 未打開’原先會形成洩漏電流之路徑並不存在，從而洩漏 電流也不會產生。 以下將詳細敘述第2圖内電位轉換器之工作原理以說 明其可供改良之處。首先，假設輸入訊號VIN之邏輯狀態 由高轉低，亦即轉換至地位準，這使得電晶體|^丨切斷，而

0697-A40440TWF(η1);Ρ2005-〇〇2； (¾ ιν〇ΥΕΝ.p t d 第9頁 Ϊ279081 各、發明說明（4) 由於輸出訊號VOUT原本是位於VCC2之高位準，電晶體P1於 此刻亦係處於切斷之狀態，結果節點22即電晶體P2閘極之 位準不驅使至任何特定電壓而浮動。在此同時，由於輸入 ，號V I N為處於地位準之低邏輯態，因此反相器2 〇内之電 晶，P3導通而電晶體N3切斷，反相訊號VINI之電壓位準被 拉抬至VCC1 ’這使得電晶體N2開始導通，因此輸出訊號 VOUT開始接近地位準之低邏輯狀態。然而，由於反相訊號 VINI之位準VCC1較VCC2為低，並且電晶體P2之閘極電壓浮 動而並未切斷，結果輸出訊號仰叮無法拉降至足夠接近地 I位準。 十之後，由於輸出訊號VOUT下降，電晶體P1開始導通而 節點22之電壓接近VCC2，此使電晶體P2切斷。電晶體P2之 切斷會使由電壓源VCC2流經電晶體P2至電晶體N2之電流更 為降低，因而輸出訊號V0UT能更接近地位準。 第3A、3B與3C圖係顯示本發明所提供電位轉換器於電 壓源VCC1為1 · 8V而電壓源VCC2為2· 5V時，輸入訊號viN與 輸出訊號V 0 U T變化關係之波形比較圖，其中第3 a、3 B與3 C 圖係皆分別比較使用三種不同電晶體型式組合之波形變 .化，該三種電晶體型式之組合分別為？1^7(1^1)1(：^1^〇3， typical NMOS，25C)、PFNS(fast PMOS，slow NM0S， 125C)，以及PSNF(slow PMOS，fast NMOS，-40C)。可明 顯看出當輸入訊號VIN之位準由高轉低時，第3B圖中使用 PFNS型式組合電位轉換器之輸出訊號νουτ之位準會飄移且 相較於輸入訊號會有時序延遲問題。 0697-A40440TWF(nl) ;P2005-002 ;CHINGYEN. ptd 第10頁 Ϊ279081 丟、發明說明（5) 第4A、4β與4C圖係顯示本發明所提供電位 Μ源VCC1同為1>8V而電屢#VCC2增加至3 3v時，於電 VIN與輸出訊號V0UT變化關係之波形比較圖，並1入訊號 PTNT、PFNS，以及PSNF之電晶體組合型式之波形圓。 顯看出當輸入訊號VIN之位準由高轉低時，第“圖内了月 ΡΤΝΤ型式組合與第4Β圖内使SPFNS型式組合之電位拖 的輸出訊號V 0 U T之位準會飄移得更嚴重且相較於 == 具有更明顯之時序延遲問題。 ^ 办原因正如以上所述，係由於當輸入訊號VIN位準改織 瞬間，僅僅是電晶體N2導通但與電壓源VCC2相連之電晶文體 P2不切斷，加上反相訊號^!^位準VCC1小於VCC2，因=具 有一洩漏電流從電壓源VCC2流經電晶體P2至電晶體们，因 此輸出訊號VOUT無法快速拉至足夠低之位準，·而必須等 輸出訊號VOUT回授至電晶體P1再使電晶體P2切斷且該'洩漏 2流降低時，輸出訊號VOUT始能降至夠接近地位準。當電 壓源VCC2增加時’該洩漏電流上升而使輸出電壓vqut之位 準飄移且時序延遲更為明顯。因此，該電位轉換器無法操 作在較大之輸出/輸入電壓比率。 i 接下來’輸入訊號VIN之邏輯態由低轉高，亦即位準 轉換至VCC1 ’因此電晶體N2開始導通而節點22之電壓往地 位準下降，這使得電晶體P2導通並且輸出訊號ν〇ϋτ之位準 往VCC 2方向上升；但由於輸出訊號ν〇υτ原本是地位準，因 此此刻電晶體Ρ1亦係處於導通之狀態。在電晶體P1與^皆 導通下，並且輸入訊號VIN之位準VCC1較VCC2為低，因此

0697 - A40440TWF (η 1); Ρ2005 - 002; CHINGYEN. 第11頁 1279081 吞、發明說明（6) 有一 ：¾漏電流由電壓源VCC2流經電晶體Ρ1至Ν1，此使節 22之電壓無法下降至足夠接近地位準。在此同時，由於^ 入訊號VIN為處於於VCC1之高邏輯態，因此反相器2〇内之則 電晶體P3切斷而電晶體N3導通，反相訊號viNI之位準往土也 位準下降’這使得電晶體N 2切斷。而由於電壓源％ c 1係歲 輸入訊號VIN之高邏輯態位準大體上相同，因此反相訊號、 VI NI可足夠接近地面而使電晶體N2之切斷程度夠大，結°果 即使節點22之位準不能拉降至足夠接近地位準以令電晶體 P2導通程度夠大，卻因為電晶體!^2切斷程度夠大，輸出 ►號V0UT仍能足夠接近KC2。 ° 於第3A、3B、3C與4A、4B、4C圖可看出當輸入訊號 VIN之位準由低轉高時，輸出訊號ν〇υτ之波形並無明顯如 輪入訊號VIΝ之位準由高轉低時所發生之位準飄移及時 延遲等問題。 曰 之後，由於輸出訊號V0UT大致拉抬為高位準，因此電 晶體pi開始切斷，此使電壓源VCC2流經電晶體P1至電晶體 Ν1之汽漏電流更為降低，因而節點2 2更接近地位準，連帶 輪出訊號之位準更接近VCC2。 • •綜上所述，一能改善輸入訊號切換時之洩漏電流以增 加輸出/輸入電壓比率，並且於導通瞬間電壓源循序開啟 時不產生：¾漏電流之電位轉換器係具有本領域技術者 往之技術。 ° 【發明内容】 本發明係提供一電位轉換器，其特徵在於利用閘控裝 第12頁 Ϊ279081 i、發明說明（7) 置，能夠於輸入訊號之邏輯能繳 能改善輸出訊號位準飄移以限制茂漏電流，因而 題，結果可操作在較大之輪出/才子輪入訊號之時序延遲問 位轉換器於開始導通而電/入電壓比率；並且該電 電流，因此能改善功率消耗循序開啟之瞬間不產线漏 -第電位轉換器係包括-反相$，設置於 反相訊號；二芩考電壓間’帛以轉換-輸入訊號至其 第二ΐ： R NM〇S電，體與第—PM0S電晶體設置於一 梦ϊ耦人：笛！ ’其中該第一NM0S電晶體經由-第二閘控 二PMOsi日e —PM〇S電晶體；以及一第二NM〇S電晶體與第 :PM0Sf體設置於該第二電壓源之間，其中該第二_s ^ 閘控裝置耦合至第二PM〇S電晶體。該第一與第二 画S電晶體之閘極分別接收該輸入訊號與該反相訊號；該 第一與第二PM0S電晶體之閘極分別耦合至該第二與第一 .os電晶體之汲極，並且該第二NM0S電晶體之汲極作為該 電位轉換器之輪出端。 該第一閘控裝置於輸入訊號為低位準時關閉而高位準 日守導通因此此夠於該輸入訊號從南轉換至低位準時，限 制從該第二電壓源流經該第二PM0S電晶體至該第二關〇s電 晶體之洩漏電流，因而能令輸出訊號之位準飄移以及相對 於輸入訊號之時序延遲獲得改善。類似地，該第二閘控裝 置輸入訊號為低位準時導通而高位準時關閉，能夠於該輸 入訊號從低位準轉換至該高位準時，限制從該第二電壓源 流經該第一PM0S電晶體至第二NM0S電晶體之洩漏電流，因

1279081 系、發明說明（8) 而能令輸=訊號之位準飄移以及相對於輸入訊 遲獲付，二由於當輸人訊號變換邏輯態時，輪出‘节5 更快速錄之變換邏輯態，因而本發明 出/輸入電壓比率。 牧孕乂大之輪 為了讓本發明之上述和其他目的、特徵、和 明顯ίΐ明：ΐ特舉若干較佳實施例，並配合所附圖； 作詳細說明如下。 口小 [實施方式】 第5圖係顯示本發明所提出之電位轉換器之第一每 丨例，注意到，第5圖除了加入第一閘控裝置G1於電晶二^ 與電晶體N2之間，以及加入第二閘控裝置G2於電晶體μ與 電晶體Ν1之間，其餘部分皆與第2圖完全相同。於本實施、 例中，該第一閘控裝置G1係一 PM0S電晶體ρ4，其閘極耦合 至該電位轉換器輸入訊號Vi Ν之反相訊號VINI，而該第二 閘控裝置係PM0S電晶體Ρ5，其閘極_合至該電位轉換器 之輸入訊號VIN。 為了闡明本發明所提供之電位轉換器之優點，以下將 詳細分析其操作過程。首先，假設輸入訊號V〗Ν之邏輯狀 丨態由咼轉低’亦即轉換至地位準，因此電晶體Ν1切斷而電 晶體Ρ5導通；而由於輸出訊號v〇UT原本是位於VCC2之高位 準，因此電晶體Ρ1係處於切斷之狀態，結果節點5 4與5 2位 準浮動。在此同時，由於輸入訊號V IΝ為低位準，因此反 相器50内之電晶體Ρ3導通而電晶體Ν3切斷，反相訊號V IN I 之電壓位準被拉抬至VCC1，這使得電晶體N2開始導通而電

0697-A40440TWF(nl);P2005-002;CHINGYEN.ptd 第14頁 1279081 吞、發明說明（9) " " " —- 晶體P4開始切斷，因此輸出訊號往低位準下降。注意到， 反相訊號VINI之電壓位準VCC1較VCC2為低，因此在^電晶 體P4的情況下，由於僅僅是電晶體N2導通而與電壓源vc = 相連之電ΒΘ體P 2不關閉，會有一洩漏電流從電壓源y c C 2流 經電晶體P 2至N 2，此使輸出訊號無法拉降至足夠接近地位 準’即前文所描述第2圖内電位轉換器之缺點。然而，於 本發明中，所增加之電晶體P4於此時切斷，因此能限制由 電壓源VCC2流經電晶體P2至電晶體N2之洩漏電流，因此輸 出訊號能更接近地位準。結果，相較第2圖之電位轉換器 1而言L本發明之輸入訊號由高邏輯態轉換成低邏輯態時， 輸出端之位準能更快速地隨之從高邏輯態轉換成低邏輯 態。 之後’由於輪出訊號V0UT開始下降，因此電晶體P 1開 始導通，節點54之位準往VCC2上升，而由於電晶體”為處 於，通之狀態，因此節點52拉往VCC2而使電晶體p2切斷。 電晶體P2之切斷使由電壓源VCC2流經電晶體p2至電晶體… 之洩漏電流更為降低，因而輸出訊號””更接近地位準。 接下來，輸入訊號V IN之邏輯態由低轉高，亦即位準 ，換至vcci ’因此電晶體N1導通而電晶體p5切斷，這使得 節點52之電壓往地位準拉降，因此電晶體p2開始導通並且 ，出訊號開始往VCC2方向上升；而由於輸出訊號νουτ原本 是地位準’因此時電晶體Ρ1係處於導通之狀態。注意到， 由於輸入訊號VIN之位準VCC1較¥(：(：2為低，因此若無電晶 體P5的情況下’僅僅是電晶體N1導通而與電壓源冗以相連

〇697-A40440TWF(nl);P2005-002;CHINGYEN.ptd 第15頁 1279081 吞、發明說明（10) 之電晶體P1不切斷，會有-泡漏電流從電壓源vc 晶體P1至N1，結果節點52之電壓無法拉降至足狗 ς = 準，此即第2圖電位轉換器之缺點。然而，於本發明中， 電晶體Ρ5於此時切斷，因此限制由電壓源VCC2流經電晶體 P1至N1之洩漏電流，因而節點52之電壓更接近地:準09結 果連帶使電晶體P2導通程度加大而輸出訊號…”之位準更 接VCC2。在此同時，由於輸入訊號VIN為位於vcn之高邏 輯態’因此反相器50内之電晶體P3切斷而電晶體N3導~通， 反相訊號VINI之電壓位準下降至地，這使得電晶體以導通 ►並且電晶體N 2切斷。如同對第2圖所示電位轉換器之描 述’由於電壓源VCC1係大致接近輸入訊號v I n之低邏輯態 位準，因此反相訊號VIN I可足夠接近地位準，這使電晶“體 N2之切斷程度夠大，結果即使無電晶體p5之加入以令節點 52之電壓更接近地位準並且加大電晶體p2導通程度，輪出 訊號仍可接近VCC2。但由於電晶體p5之加入，節點52之電 壓可更接近地位準，結果連帶使電晶體P2導通程度加大而 輸出訊號V0UT之位準更接VCC2。相較第2圖之電位轉換器 而言’本發明之輸入訊號由低邏輯態轉換成高邏輯態時， 丨節點5 2能隨之更快速地從高邏輯態轉換成低邏輯態，因此 連帶輸出訊號VOUT之位準能更快速地隨之從低邏輯態轉換 成高邏輯態。 ' 之後，由於輸出訊號V0UT上升，因此電晶體P1開始切 斷，此使電壓源VCC2流經電晶體PI、P5至N1之電流更為降 低，因而節點52之電壓更接近地位準，此使電晶體P2導通

0697-A40440TWF(nl);P2005-002;CHINGYEN.ptd 第16頁 1279081 吞、發明說明（Π) 程度加大，連帶輸出 第 6A、6B、6C 圖 提供電位轉換器於電 2· 5V以及3· 3V時，以 及PSNF之情況下，輸 之波形比較圖。可明 低時，輸出訊號V〇UT 7 C圖皆可快速地隨之 圖之位準飄移與時序 I位準由低轉高時，即 輸出訊號V0UT並無明 可比較第3B與6B圖、 V0UT之時序更接近輸 訊號V0UT之位準更接近VCC1。 與7A、7B、7C圖係分別顯示本發明所 壓源VCC1皆為1 · 8V，而電壓源VCC2為 及電晶體組合型式為PTNT、PFNS，以 入訊號VIN與輸出訊號V0UT變化關係 顯看出當輸入訊號V in之位準由高轉 之位準於第6A、6B、6C圖與7A、7B、 由高轉低，並未發生如第36、4A與4]8 延遲現象。另外，當輸入訊號V0UT之 使第3A、3B、3C圖與4A、4B、4C圖内 顯之位準飄移或時序落後問題，但仍 第4B與7B圖觀察到本發明之輸出訊號 入訊號VIN。 在第5圖所示之本實施例中，當電位轉換器開始導通 之瞬間，兩電壓源VCC1與VCC2亦循序開啟。由於第5圖與 第2圖之習知技術相同，電晶體Ni有一端係耦接至地，因 此在該電位轉換器一開始導通之瞬間並且輸入訊號尚為低 位準時，即使電壓源VCC1已開啟但電壓iVCC2未打開，並 不存在會形成洩漏電流之路徑，亦即洩漏電流不會產生。 綜上所述，本發明所提出之電位轉換器於開始導通瞬 間而電壓源VCC1與VCC2循序開啟時，不會產生泡漏電流， 因而能改善功率消耗；並且於運作過程中輸入訊號之邏輯 態變換時，能降低洩漏電流而改善輸出訊號位準飄移以及 相對輸入訊號之時序延遲問題，因此可操作在較大之輸出

1279081 4、發明說明（12) /輸入電壓比率。 第8圖係顯示本發明所提出之電位轉換器之第二實施 例’注意到，第8圖除了第一閘控裝置G1 2PM〇s電晶體p4 以及第二閘控裝置之pM〇S電晶體P5分別改成NM0S電晶體N4 與Nf ’並且電晶體N4之閘極改成耦合至輸入訊號η n，而 電晶體N5之閘極改成耦合至反相訊號VINI，其餘元件與耦 f妾方式皆與第5圖之電路相同。可作如此變換之原因在於 第一閘控裝置G1之目的係於輸入訊號v N為低位準時關閉 而南位準時導通，用以於輸入訊號VIN之邏輯態由高轉低 寺限制電壓源VCC2流經電晶體p2至N2之電流，因此可將第 一閘控裝置G1由PM0S電晶體P4替換為NM0S電晶體N4並將豆 閘極耦合至至輸入訊號VIN而達到相同之目的；同理，由a 於第=閘控裝置G2之目的係於輸入訊號VIN為低位準時導 ，1尚位準時關閉，用以於輸入訊號vin之邏輯態由低轉 =時限制電壓源VCC2流經電晶體{^至…之電流，因此可 S : Ϊ ί置G2由_電晶體P5替換為_S電晶體N5並將 八3極耦δ至反相訊號v丨N〗而達到相同之目的。由於杏 =之詳細運作原理係與第50十*_，因此在此不再只 |评述之。 雖然本發明已以較佳實施例揭露如上，然盆並 本發明’任何熟習此技藝者，在不脫離本發明之精神 她圍當視後附之申請專利範圍所界定者為準。 保濩 0697-A40440TWF(nl);P20〇5-002;CHINGYEN.ptd 第18頁 1279081 圖、式簡單說明 【圖示簡單說明】 第1圖顯示習知電位轉換器之電路圖； 第2圖顯不本發明前案之電位轉換器之一實施例之電 路圖； 第3A、3B與3C圖顯示第2圖之電位轉換器在不同電晶 體型式組合下’輸入與輸出訊號之波形圖； 第4A、4B與4C圖顯示第2圖之電位轉換器使用另一電 壓源並在不同電晶體型式組合下，輸人與輸出訊號之波 圖； > 第5圖顯示本發明所提出之電位轉換器之第一 之電路圖； μ a w 第6Α、6Β與6C圖顯示本發明所提出電位轉換器之第一 實施例在不同電晶體型式組合下，輸入與輸出訊號之波: 圖； 第7A、7B與7C圖顯示本發明所提出電位轉換器之第一 實施例使用另一電壓源並在不同電晶體型式組合下，輪入 與輸出訊號之波形圖； & 第8圖顯示本發明所提出之電位轉換器之第二實施 |之電路圖。 【主要元件符號說明】 1 0、2 0、5 0、8 0〜反相器 22 、 52 、 54〜節點 G1〜第一閘控裝置 G2〜第二閘控裝置

T279081 團式簡單說明 I〜洩漏電流 Ν：1-N5〜NMOS電晶體 P1-P5〜PMOS電晶體 VCC1、VCC2〜電壓源 V I N〜輸入訊號 VINI〜VIN之反相訊號 VOUT〜輸出訊號 Φ

0697 - A40440TWF( η 1); P2005 - 002; CHINGYEN. p t d 第20頁

Claims (1)

1. I279D81

   与、申請專利範圍 1· 一種電位轉換器，包括 以轉換於：第一電壓源與-參考電壓間，用 锝？吳輪入讯號為一反相訊號； 第電晶體，其第二源/汲極連接至一第二雷愿 源，其，極連接至該電位轉換器之輸出端；一 之第二ί广二晶'，/第一源/汲極耦合至該第-電晶體 =源/及極’其弟二源/汲極連接至 極連接至該輸入訊號； ^万电&八閘 :第三電晶體，其第二源/汲極連接 源’其問極連接至該第二電晶體之第一源/=;電£ 之第一㈡二電:*體二其第—源"及極耦合至該第三電晶體 之弟一源/汲極並作為該電位轉換器之 没極連；至該參考電壓，其問極連接至該反相訊號原 之門控裝置’連接於該第三電晶體與第四電晶體 =第為一第-位準時關閉，當該輸入訊號 其中該第一與第二電晶體係一第—型騰電晶體，該 第二與第四電晶體係一第二型仰^電晶體。 « 2.如申請專利範圍第1項所述之電位轉換器，其中該 第一閘控裝置用以於該輸入訊號從該第二位準轉換至該第 位準時，限制從該第二電壓源流經該第三電晶體至第四 電晶體之電流。 3.如申叫專利範圍第1項所述之電位轉換器，其中更 包括一第二閘控裝置，連接於該第一電晶體與第二電晶體

   0697-A40440TWF(nl);P2005-002;CHINGYEN.ptd 第21頁 1279081 $、申請專利範圍 之間’當該輸入旬缺i 曾 為該第二位準時K為位準時導通’當該輸入訊號 第一4二°】：專利範圍第3項所述之電位轉換器，其中該 時限輸ς”從該第-位準轉換至該 二電晶體之電；攸該弟-電壓源流經該第-電晶體至第 反相5器Π%專！述之電位轉換器，其中該 相串聯成-互補侧電及-第二侧3電晶趙互 •第一6門3:;ί利範圍第2項所述之電位轉換器，其中該 ΓΪί ;第一型M0S電晶體，其閘極連接至該反 Γί第:1/一ΐ接至該第四電晶體之第-源"及 極，、第一源/汲極連接至該第三電晶體之第一源/汲極。 7·如申請專利範圍第2項所述之電位轉換器，其中該 第一閘控裝置係一第二型M〇s電晶體，其閘極連接至該^ 入訊號，其第一源/汲極連接至該第三電晶體之第一源 極，其第二源/汲極連接至該第四電晶體之第一源/汲極/。 8·如申請專利範圍第4項所述之電位轉換器，其中該 齡第二閘控裝置係一第一型M0S電晶體，其閘極連接至該輸 入訊5虎’其第一源/沒極連接至該第二電晶體之第一源/汲 極’其第二源/汲極連接至該第一電晶體之第一源/汲極。 9·如申請專利範圍第4項所述之電位轉換器，其中該 第二閘控裝置係一第二型M〇S電晶體’其閘極連接至該反 相訊號，其第一源/汲極連接至該第一電晶體之第一源/汲 〇697-A40440TWF(nl);P2005-002;CHINGYEN.ptd 第22頁 1279081

   0697-A40440IW(nl);P2005-002;CHINGYEN.ptd 第23頁