[go: up one dir, main page]

TWI278038B - Method of forming layers of oxide on a surface of a substrate - Google Patents

Method of forming layers of oxide on a surface of a substrate Download PDF

Info

Publication number
TWI278038B
TWI278038B TW092103374A TW92103374A TWI278038B TW I278038 B TWI278038 B TW I278038B TW 092103374 A TW092103374 A TW 092103374A TW 92103374 A TW92103374 A TW 92103374A TW I278038 B TWI278038 B TW I278038B
Authority
TW
Taiwan
Prior art keywords
substrate
oxide layer
initial
layer
thickness
Prior art date
Application number
TW092103374A
Other languages
English (en)
Other versions
TW200304187A (en
Inventor
Karsten Wieczorek
Falk Graetsch
Stephan Kruegel
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from DE10207122A external-priority patent/DE10207122B4/de
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Publication of TW200304187A publication Critical patent/TW200304187A/zh
Application granted granted Critical
Publication of TWI278038B publication Critical patent/TWI278038B/zh

Links

Classifications

    • H10D64/0134
    • H10D64/01342
    • H10D64/01344
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00Electrodes of devices having potential barriers
    • H10D64/60Electrodes characterised by their materials
    • H10D64/66Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/681Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered
    • H10D64/685Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered being perpendicular to the channel plane
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00Electrodes of devices having potential barriers
    • H10D64/60Electrodes characterised by their materials
    • H10D64/66Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/693Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator the insulator comprising nitrogen, e.g. nitrides, oxynitrides or nitrogen-doped materials
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01Manufacture or treatment
    • H10D84/0123Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0144Manufacturing their gate insulating layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01Manufacture or treatment
    • H10D84/0123Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0181Manufacturing their gate insulating layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01Manufacture or treatment
    • H10D84/02Manufacture or treatment characterised by using material-based technologies
    • H10D84/03Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe

Landscapes

  • Formation Of Insulating Films (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

1278038 九、發明說明: 【發明所屬之技術領域】 本發明係相關於積體電路之製造領 3造半導體元件之期間,在基板表面上形 【先前技術】 在積體電路之製造_,於各個製造階段為了達成各 種不同之目的,而在基板(例如梦基板)之表面上形成許多 具有不同厚度之氧化物層。例如,為了達到大多數的電性 絕緣目的,則要求相對較厚之氧化物層。然而,對於金屬 氧,物相GS)it件而言,與源極”及極與通道相絕緣之閑 極氧化物則要求盡可能的薄,以允許施加在該閘極之電位 得以有效影響基板中之電荷載子,進而形成通道。 近幾年來,由於不斷地縮小基板上可製造之元件尺 寸,因此要求具有閘極氧化物層之特徵所實現之M〇s元件 (包括互補金屬氧化半導體(CMOS)元件、p通道全屬氧化半 導體(PM0S)元件、N通道全屬氧化半導體(NM〇s)元件以及諸 如此類之元件)之厚度僅為幾奈米。這主要係起因於當M〇s 元件的尺寸減小時,該通道的長度則接近於源極與汲極接 合處之空乏區(depletion region)的寬度。如此,在不影 響閘極電壓的情形下,該通道區域之特定部份將導致部份 空乏的情形。為了補償這個效應,故需要一個厚度較薄的 閘極氧化物。 在這樣的情況下,人們過去已嘗試去實現具有較低缺 92306修正本 5 1278038 少(::曰’在間極氧化物層中具有最少數量的摻雜物以 鈥:、’”曰缺陷)之特點的非常薄之間極氧化物層。 增加了對I &著對實現較低厚度之間極氧化物的迫切性, 元件之^早一晶片上運作於不同供應電屢的積體電路或 將執行;=1上=獲得非常高階的積集度,必須 於仏定了 urn 70牛整口至同一晶片上。據此,因為對 ^極件之操作供應電塵後,該沒極電流係反比於 之:點=物之厚度,故可行成具有不同間極氧化物厚度 S7L件以滿足一個複雜電路中各種不同之要 | 在CM:卜件:二 複雜之操作的最現代積體電路需要 • 件上貝現具有所謂的雙閘極氧化物(Dual gate oxide)之特點,也就是說,在⑽s元件中,在卜通道及n— 上之閘極氧化物具有不同之厚度。 致"兒來,在這樣的雙閘極氧化物元件上的厚度差異 一,必須維持在數十個奈米的範圍之内。其結果係,雙閘 極乳化物之形成已成為積體元件製造中之主要挑戰。據 人們極度地期望能夠提供一種得以可靠地形成具有極籲 小厚度差異特點之雙閘極氧化物的方法。 在後文中,將參考第la圖至第Id圖與第2a圖至第2e 圖’其中說明兩種-般在習知技術中所使用之形成雙間極 氧化物之方法。在第la圖至第ld圖中,參考符號丨係一個基 板’例如一個矽晶圓,在其上表面之部份2及部份3之上必 =分別形成兩個具有不同厚度之氧化物層。根據第la圖至 第Id圖中所描述之習知技術方法,首先以一阻層6覆蓋該基 92306修正本 6 1278038 板上欲形成㈣氧化物層之表面部份(在 部份2),然後以高劑量及能量在該基板上欲月参兄^指 物層之表面部份(在目前的情況是指部份乂^乳化 對該部份(請看第_)造成嚴重的損害。切子,進而 然後,如第lc圖中所說明之下一步驟中, 層6。取後,將該基板!導入習知之間極氧化製程。由:: 分=離子所產生之損害,提升了該部份3之氧擴 月’、、一果係如第Id圖所示’將於該基板!之表面部份3 之上成長一個較厚之氧化物層。 刀 上述習知技術方法之優點在於僅需單一的圖罩步驟即 已足夠。然而,此方法需要以高溫氧化過程來進行,所以 無法配合對於極薄閘極介電製程之替代方案。事實上,應 注意的是高S氧化過程會變更該基板中所植入之離子密^ 特徵,所以會影響最後所產出之元件的電性行$。最後; =上在第la圖至第id圖中所描述之習知技術方法,其中該 厚氧化物層頃向有過早故障的缺點,因而降低了最後所產 出之元件的可靠度。 在後文中,將參考第2a圖至第2e圖以進一步說明形成 二閘極氧化物之習知技術方法。如上文中所揭露之先前技 術方法,在第2a圖至第2e圖中說明了一個基板丨之上表面上 的部份2與部份3。在第一步驟中,如第2b圖所示,在部份2 及部份3上形成一個厚氧化物層5;關於這個方面,可使用 例如熱氧化製程之一般製程來進行。 接著,如第2c圖所示,以例如一個遮罩阻層6覆蓋在該 7 92306修正本 1278038 基板上欲形成較厚氧化物層之表面部份2。在下一個步驟 中,如第2d圖所示,自欲形成較薄氧化物層之該基板i之表 面部份3移除該氧化物層5。在此,將該基板丨導入一個濕蝕 刻或一個乾蝕刻製程。然後移除該阻層6並藉由習知之=製 程在表面部份2與3之上成長一個第二閘極氧化物。其結、= 係在部份3之上獲得一個最終氧化物層3,,並在部份〗:上 獲得一個最終氧化物層5,。該最終氧化物層5,之厚度與初 始氧化物層5之厚度並無顯著的不同,而最終氧化物 與最終氧化物層5,則具有一預定的期望厚度差。 上述之習知技術方法具有氧化物層5,與3,之厚度差大 於30 A之缺點。如此大之厚度差使得最後所產出之元件無 法輕易地展現出預期之電性效能特徵。 "根據上述問題之觀點,故有需要開發一種形成雙間極 氧化物之更進步的方法,藉以消除或至少局部限制一個或 多個習知技術中之缺點。 【發明内容】 一般說來,本發明係導向於形成具有不同厚度之氧化 物層之各種方法,其中可減少遮罩步驟的數量及/或在相當 私度上消除南溫製程。為了達成這個目的,依照第一實施 例,本發明相關於一種在基板表面之至少一第一部份上, 形成具有第一預定厚度之至少一第—氮化氧化物層,以及 =基板表面之至少一第二部份上,形成具有不同之第二預 定厚度之至少一第二氮化氧化物層之方法。該方法包括在 該基板表面之至少一第—及第二部份上形成至少一具有初 92306修正本 1278038 之初始虱化氧化物層’其厚度超過該第-及第二預 =予又。此外,該方法包括將該基板表面之至少一第一部 份上的初始氮化氧化物層打薄至其對應之第 二:卜,該方法包括將該基板表面之至少一第二部份上的初 化魏物層打薄至其對應之不㈣第二狀厚度。 f據另—實施例’本發明相關於—種在基板表面之至 ^弟邛伤上,形成具有第一預定厚度之至少一第一氮 2化物以及在基板表面之至少一第二部份二; 二不同之弟二預定厚度之至少一第二氮化氧化物層之方 其,該方法包括以熱成長的方式在該基板表面之至 :-第-及第二部份上形成至少一具有一初始厚度之初始 乳化物層,其厚度超過該第一及第二預定厚度。此外,該 初始氧化物層係在一個含氮環境中進行退火,藉以於該基 表面之至乂帛一及第二部份上形成一初始氮化氧化物 層、。此外,該方法包括將該基板表面之至少一第一部份上 的初始氮化氧化物層打薄至其對應之第―預定厚度,並將 該基板表面之至少一第二部份上的初始氮化氧化物層打薄《 至其對應之不同的第二預定厚度。 根據進一步的實施例,本發明相關於一種在基板表面 之,少一第一部份上,形成具有第一預定厚度之至少一第 氮化氧化物層,以及在基板表面之至少一第二部份上, 形成具有f同之第二預定厚度之至少-第二氮化氧化物層 之方法。3亥方法包括將至少一氧化物層於含氮環境中,以 熱成長的方式在該基板表面之至少一第一及第二部份上形 92306修正本 1278038 成具有一初始厚度之至少一初始氮化氧化物層,其厚度超: 過該第一及第二預定厚度。此外,該方法包括將該基=表: 面之至夕、一弟一部份上的初始氮化氧化物層打薄至其對鹿 之弟預疋厚度,並將該基板表面之至少一第二部份上的 初始氮化氧化物層打薄至其對應之不同的第二預定厚度。· 根據另一個說明實施例,本發明相關於一種在基板表 , 面之至少一第一部份上,形成具有第一預定厚度之至少一 弟氧化物層’以及在基板表面之至少一第二部份上,形 成具有不同之第二預定厚度之至少一第二氧化物層之方籲 去其中該方法包括在該基板表面之至少一第一及第二邻 份上形成一具有一初始厚度之至少一初始氮化氧化物層, 其厚度超過該第一及第二預定厚度,並將該基板表面之至 少一第一部份上的初始氮化氧化物層打薄至小於其對應之 第預疋厚度的第一中間厚度。再者,該方法包括將該基 板表面之至少一第二部份上的初始氮化氧化物層打薄至小 於其對應之第二預定厚度且不同於第一中間厚度的第二中 子度此外,在該至少兩氮化氧化物層上加入一氧化物鲁 層,藉以獲得至少兩個具有不同預定厚度的氧化物層。 根據進一步的實施例,本發明相關於一種在基板表面 之至少一第一部份上,形成具有第一預定厚度之至少一第 氧化物層,以及在基板表面之至少一第二部份上,形成 具有^同之第二預定厚度之至少一第二氧化物層之方法, 其中该方法包括以熱成長的方式在該基板表面之至少一第 -及第二部份上形成具有一初始厚度之至少一初始氧化物 92306修正本 10 1278038 層,其厚度超過該第一及第二預定厚度,並在一個含氮環 境中對該初始氧化物層進行退火,藉以於該基板表面之至 少一第一及第二部份上形成一初始氮化氧化物層。另外, 該方法包括將該基板表面之至少一第一部份上的初始氮化 氧化物層打薄至小於其對應之第一預定厚度的第一中間厚 度,以及將該基板表面之至少一第二部份上的初始氮化氧 化物層打薄至小於其對應之第二預定厚度且不同於第一中 間厚度的第二中間厚度。 根據-個進-步的說明實施例,本發明提供一種在基 ,表,的至少一第一部份上,形成具有第一預定厚度之至 少一第一氧化物層,以及在基板表面的至少一第二部份 上,形成具有不同的第二預定厚度之至少-第二氧1物層 的方法’其中該方法包括將至少—氧化物層於含氩環境 T,以熱成長的方式在該基板表面之至少一第一及第二部 二上开/成具有初始厚度之至少一初始氮化氧化物層,盆 該第一及第二預定厚度,並將該基板表面之至工 一弟一部份上的初始氮化氧化物層打薄至小於其對應之第 2定厚度之第-中間厚度。此外,該方法包括將該基板 第二部份上的初始氮化氧化物層打薄至小於 戶、译W之第—預定厚度且不同於第一中間厚度的第二中間 -ί化物、、成長的方式在至少兩氮化氧化物層之上形成 層軋化物層’藉以得到具有不同的預定厚度之兩個氧化物 在本發明之另一實施例中提供一種在基板表面的至少 92306修正本 11 1278038 一第一部份上,形成具有第一預定厚度之至少一第一氧化 物層’以及在基板表面的至少一第二部份上,形成具有不 同的第二預定厚度之至少一第二氧化物層的方法,其中該 方法包括以熱成長的方式在豸基板表面之至少一第一及第 二部份上形成具有-初始厚度的初始氧化物層, 過該第一及第二預定厚度,以;5^ 人隹仏切八 又超 _ 识疋/子度以及在一含虱的環境中對該初 始氧化物層進行退火,藉以於該基板表面之至少一第一及 第二部份上形成-初始氮化氧化物層。此外,該方法包括 將該基板表面之至少-第一部份上的初始氮化氧化物層打 薄至小於其對應之第一預定厚度之第一中間厚度,以及將 該基板表面之至少-第二部份上的初始氮化氧化物層打薄 至小於其對應之第二預定厚度且不同於第一中間厚度的第 二中間厚度。最後,透過化學氣相沉積法在至少兩氮化氧 化物層上沉積一氧化物層,藉以得到具有不同預定厚度之 至少兩個氧化物層。 根據另一個實施例,本發明相關於一種在基板表的 ^少一第-部份上’形成具有第—狀厚度之至少一第一 氧化物層,以及在基板表面的至少一第二部份上,形成具 有不同的第二預定厚度之至少—第二氧化物層的方法,^ 中該方法包括將至少一氧化物層於含氮環境中,以熱成長 的方式在該基板之至少—第—及第二部份上形成具有一^ =厚度之至少-初始氮化氧化物層,其厚度超過該第一及 第一預疋厚度,以及將該基板表面之至少一第一部份上的 初始氮化氧化物層打薄至小於其對應之第一預定厚度之第 92306修正本 12 1278038 =厚度、。料’本方法包括將該基板表面之至少 上的㈣氮化氧化物層打薄至小於其對應之第二預 2:二不:於第—中間厚度的第二中間厚度。另外,透 =予乱目"L積製程在至少兩氮化氧化物層上沉 物層=以得到具有不同預定厚度之至少兩個氧化物:。 的至:步的實施例,本發明相關於-種在基板表面 一少弟一部份上,形成具有第一預定厚度之至少一第 一氧化物層,以及在基板表面的至少—第二部份上, ^不同的第二預定厚度之至少—第二氧化物層的方法, 二中該方法包括以熱成長的方式在該基板表面之至少一第 及第-部份上形成具有—初始厚度的至少―初始氧化物 層,其厚度超過該第一及第二預定厚度,以及在一含氮的 氧化物層進行退火’藉以於該基板表二之 至夕第一及第二部份上形成一個初始氮化氧化物層。此 外,自欲形成薄氧化物層之該基板表面之至少一第一部份 上移除該氮化氧化物層,以及將預期形成厚氧化物層之該 土板表面之至少一第二部份上的初始氮化氧化物層打薄至 小於其對應之預定厚度的厚度。另外,本方法包括以熱成 長的方式在該基板表面之至少一第一及第二部份上形成一 氧化物層,藉以得到具有一個不同的預定厚度之至少兩個 氧化物層。 在本發明之另一實施例中,本發明提供一種在基板表 面的至少一第一部份上,形成具有第一預定厚度之至少一 第一氧化物層,以及在基板表面的至少一第二部份上,形 92306修正本 13 1278038 成具有不同的第二預定厚度之至少一第二氧化物層的方 法,其中該方法包括將至少一氧化物層於含氮環境中以熱 成長的方式在該基板表面之至少一第一及第二部份上形成 具有一初始厚度之至少一初始氮化氧化物層,其厚度超過 忒第一及第二預定厚度。再者,自卻形成薄氧化物層之該 基板表面之至少一第一部份上移除該氮化氧化物層,以及 將欲形成厚氧化物層之該基板表面之至少一第二部份上的 初始氮化氧化物層打薄至小於其對應之預定厚度的厚度。 另外,在該基板表面之至少一第一及第二部份上以熱成長 的方式形成一氧化物層,藉以得到具有不同的預定厚度之 至少兩個氧化物層。 根據另一方面,本發明相關於一種在基板表面的至少 一第一部份上,形成具有第一預定厚度之至少一第一氧化 物層,以及在基板表面的至少一第二部份上,形成具有不 同的第二預定厚度之至少一第二氧化物層的方法,其中該 方法包括以熱成長的方式在該基板表面之至少一第一及第 二部份上形成具有一初始厚度的至少一初始氧化物層,其 厚度超過該第-及第二預定厚度,以及在一含氮的環境中 ,該初始氧化物層進行退火,藉以於該基板表面之至少一 第一及第二部份上形成一初始氮化氧化物層。此外,自欲 形成薄氧化物層之該基板表面之至少一第一部份移除該氮 化氧化物層,以及將欲形成厚氧化物層之該基板表面之至 少-第二部份上的初始氮化氧化物層打薄至小於其對應之 預定厚度的厚度。另外,在該基板表面之至少一第一及第 92306修正本 14 1278038 二部份上沉積一氧化物層,藉以得到具有不同的預定厚度: 之至少兩個氧化物層。 二 在更進一步的實施例中,本發明相關於一種在基板表 面的至少一第一部份上,形成具有第一預定厚度之至少一 第氧化物層,以及在基板表面的至少一第二部份上,形 成具有不同的第二預定厚度之至少一第二氧化物層的方 法,其中該方法包括將至少一氧化物層於含氮環境中,以 熱成長的方式在該基板表面之至少一第一及第二部份上形 成具有二個初始厚度的至少一初始氮化氧化物層,其厚度鲁 超過5亥第-及第二預定厚度。此外,自欲形成薄氧化物層 之該基板表面之至少—第—部份上移除該氮化氧化物層, 以及將欲形成厚氧化物層之該基板表面之至少一第二部份 上的初始氮化氧化物層打薄至小於其對應之預定厚度的厚 度。另外’在該基板表面之至少一第一及第二部份上沉積 -氧化物層,藉以得到具有不同的預定厚度之至少兩個氧 化物層。 【實施方式】 本發明之說明實施例係描述如下。為了清楚說明,並 ^在,說明書中描述所有實際施行之特點。當然,應該瞭 解的是’在發展任何這樣的實際實施例時,為了達 者的狀目標,例如隨著騎之不㈣改變㈣統相關^ 產業相關之限制,則必須作出許多依特定施行而定之決 定=外#將被瞭解的是,這樣的開發過程可能十分複雜 且費w ,、、、、而,料獲益於此處所揭露之内容的熟悉該項 92306修正本 15 1278038 技術者而言,其將僅是例行的任務。 本發明將藉由參考所附圖式而加以說明。雖然如圖式 令所描述之半導體元件之不同區域及結構具有非常精密及 二,組態及輪廓1而事實上對於熟悉該項技術者而 δ ’这些區域及結構並非如圖示中所指出者那麼的刻板。 另外相I於在所製作之元件上的那些特點或區域而言, 於圖式中所描述之不同特點及摻雜區域之相對尺寸可能已 被誇大或縮小。然而,在本說明書中加入所附圖式係用以 描述及解釋本發明之說明範例。在此處所使用的字和詞應 當被理解及被言全釋為,其所具有的意義係與相關領域内之 技術者所能瞭解之字和詞的意義一㉟。透過在此處一致地 使用的字或詞並不意圖薇含任何字或詞的特殊意義,亦即 不同於本領域之技術人員所能瞭解之通常且習慣之定義。 在個子或詞意圖具有特殊意義的情形下,亦即不同於本 領域之技術人員所瞭解者,這樣的特殊定義將在本說明書 中說明性地以-種定義的方式給出,而以直接及不含糊的 方式提供該字或詞之特殊定義之說明。 此處所揭路在基板上形成氧化物層的方法,當用於形 成全氧互補半導體(CMOS)電晶體之雙閘極氧化物時,顯示 出其具有特別的優點。因此,以下將給出數個範例,其中 對於CMOS電晶體之雙閘極氧化物的形成係使用本發明之方 法之對應實施例。然而,必須注意的係,本發明並非侷限 於CMOS電晶體之雙閘極氧化物的形成,而係可以用於任何 其他要求在一基板上形成不同厚度之氧化物層的情形。也 92306修正本 16 1278038 必須瞭解到,根據本發明,除了可以形成單一CM〇s電晶體 之單一雙氧化物層之外,也可以對於所對應之⑽㈨電晶體 形成數個雙閘極氧化物。 在第3a圖至第3g圖、第4a圖至第4g圖和第5a圖至第5f 圖之中’參考數字1相關於一個基板之任意區段,例如一個 於其上將形成一個CMOS電晶體的矽晶圓。這個任意區段的 上表面被隔離結構4區分為部份2及部份3,該隔離結構4係 依照熟悉該項技術者所熟知之方法而先行形成。在說明於 第3圖至第5圖的特別情況下,預設了已形成淺溝隔離層 (Shallow Trench Isolation ; STI)結構。然而,也可能已 形成其他之隔離結構,例如局部矽氧化(L〇cal 〇xidati〇n
Silicon ; LOCOS)結構以替代STi結構。不論所使用的方 法為何,該隔離結構4本質上包含一個諸如氧化矽之絕緣材 料。 此外,在圖式中,參考數字6和8係相關於對應之遮罩 阻層,而參考數字5則係相關於形成於部份2及部 始層。在湖至請、第4d圖至第4g圖和 參考數字7和9係分別相關於形成於基板之部份2及部份3上 之最終層。在第4d圖至第4f圖和第5e圖之中,參考數字了, 和9’係分別相關於形成於部份2及部份3上之中間層。 以下將說明描繪於圖式中,形成元件之流二明實施 例。在第3a圖至第3g圖之中’根據本發明之一個實施例, 舉例來說,該初始之氮化氧化物層5係形成於部份2和部份3 之上(第3副)。該初始層5之形成係先藉由熱成長的方式形 92306修正本 17 1278038 成们初始氧化物層,然後將該初始氧化物層在一個例如 包含氨(NIL·)或氧化亞氮(N2〇)或氧化氮(N〇)或其混合之含 氮環境中進行退火。另外,該初始層5可直接在一個例如包 含氧化亞氮(N2〇)或氧化氮(N0)或其混合之含氮環境中以 熱成長的方式形成。 、該虱化之初始層5之形成具有一個厚度,該厚度分別超 k將在。卩伤2與部份3上形成之氧化物層之最終預定厚度。 舉例來說,該氮化之氧化物層5可形成為具有一個超過該最 終層所預期之預定厚度約10至50%。 在初始層5开> 成之後,將該基板表面上欲形成最經厚層 之部份(目前的情形係指部份2 ’惟亦可選擇部份3)覆以圖 =,例=沉積一個遮罩阻層6。對部份2的覆蓋可藉由本領 域中之習知方法而達成’包括適當的光微影步驟。 、由於基板部份2係被遮罩層6所覆蓋,故可將部份3上之 ,被覆蓋的初始層5打薄至一個對應於該最終層了之厚度的 :度。對部份3上之初始層5所進行之打薄可藉由對該初始 ^將祕刻而達成。這—方面,在某—實施例中, 二土板次人過氧化氨混合物中—段㈣之時間,該過 :化虱混合物具有具有一預定之蝕刻率。從這個角度來 今最tt意的是,若以祕刻的方式處理該氮化氧化物層, 因〜層之厚度本質上可對應於該狀之厚度。事實上, 物係!混合物之餘刻率,也因為該氮氧化 之;^ [貝上相同的速率進行—,故該最終層7 予又"以藉由選擇該蝕刻步驟之蝕刻時間而可靠地且可 92306修正本 18 1278038 重製地預先加以定義。 請參考第3d圖,在表面之部份3上之初始層5已打薄至 預期的預定厚度,且已得到部份3上之氮氧化物的最終層 所以’將部伤2上的圖罩層6移除,然後在部份3上覆蓋 遮罩層8。該遮罩層8可由例如光阻所構成,如同部份2上之 遮罩層6的情形(請見第_)。然:後將表面之部份2上的初 始,被覆蓋之氮化氧化物層5打薄至不同於形成在部份3上 之取終層7之厚度的第二預定厚度。同樣地,對部份2上之 =匕2物層5所進行的打薄過程係由對該氮化氧化物層5 物隹刻所構成,如同先前所描述對部份3上的氮化氧化 及接由將該基板浸入此混合物一段預定之時間,】 了仵到部份2上之第二最終層9,該 同於該最終層7之厚度。 取終層9之厚度係不 相較於先前之製程技術,直至目从 用一個較為有效率的方法而允許在 施例可 得到且右^ f在基板表面之對應部份上 :::有不冋居度之氧化物層。事實 :猎由選取崎驟之不同時間週期,即可得不:;; 二!外,因為峨氧化物已經被視為係一個 帝可罪的程序,故可得到僅僅且丄 乃忭個非 差異的氮化氧化物層。最後,應::米之厚度 亦可藉由使用對於兩個蝴㈣不同之厚度 物而獲得。 虿不同蝕刻率之蝕刻混合 以下,將藉由參考第_至第知圖所示之進-步的說 92306修正4 19 1278038 明貫施例而加以描述,其中第4b圖至第4f圖相關於製程步 驟,該步驟中所使用之參考數字係相同於參考第3b圖至第: 3g圖時用以描述製程步驟所用之參考數字。因此,將這些 步驟之詳細說明加以省略。 在第一步驟中,於該基板表面之部份2及部份3上形成 該初始氮化氧化物層5(請見第4b圖)。該初始層5可藉由熱 成長的方式先形成第一氧化物層,然後在含氮環境中對該 氧化物層進行退火,或者直接在含氮環境中以熱成長的方 式形成一氧化物層,如同先前所描述之實施例的情形。 钃 在接下來的步驟中,如第4C圖所示,該遮罩阻層6,例 如光阻,係沉積於該部份2之上,然後藉由例如濕蝕刻的方 式,對部份3上未被覆蓋之初始層5進行打薄。其導致形成 一具有第一預定中間厚度之中間氮化氧化物層7,,該厚度 小於部份3上之預定最終厚度(請見第4(1圖)。 如第4e圖所示,移除部份2上之遮罩層6,然後將例如 光阻之遮罩層8沉積於部份3之上。接著對該部份2上之未覆 蓋之初始層5進行打薄(例如用濕蝕刻的方式)以得到具有# 中間厚度之第二中間氮化氧化物層9’,其厚度係小於預定 之最終厚度並且不同於中間層7,之厚度(請見第㈣)。 在最後一個步驟中,如第4g圖所示,在中間氮化氧化 物層7及9’之上增加一氧化物層,以於該表面之部份2及3 上得到兩個最終層7及9,該最終層7及9之厚㈣對應於最 終預定厚度且互不相同。 為了達到在部份2和3上之中間氮化氧化物層之上方加 92306修正本 20 1278038 士一個氧化物層的目的,可選擇數種不同的步驟。在一個 貝施例中,舉例來說,以熱成長的方式可在該中間層7,及 9’上形成-個氧化物層。另外’在例如化學氣相心製程 期間,可在該中間層7,及9,上沉積一個氧化物層。、、 如參考第3a圖至第3g圖而描述之實施例的情形,僅㊉ 要兩個遮罩步驟。此外,可㈣厚度差僅為數十奈米^) =同氧化物層。以上藉由參考第㈣至第仙所描述之 貫施例可較佳地使用於預期產生氧化物層而取代氮 物層之應用中。 透過參考第5a圖至第5f圖,將於以下依據進一步之戈 明實施例而描述一個製造流程。在第一步驟中,如第_ 1斤Γ =基板表面之部份2及部份3上形成初始氮化氧化物 曰。接者’如第5c圖所示’在欲形成厚氧化物層之表 部份上(目前仙部份2),覆蓋—個遮罩層6,該遮罩声6 可由沉積-個遮罩阻層材料而形成。在下一個步驟中:如 ==藉由濕韻刻或乾㈣將部份3上未覆蓋之初始 =乳化物層5移除。因為在本實施例中,在部份3上之初 始鼠化氧化物層5係單純地被移除,而且並不 ΐ厚度之中間層’故在這-方*無須進行任何特定二 Γ =士使用本製造流程,所有f要決定的祕刻所進行的一 段時間必須足夠長以允許部份3上之初始層5得以相當 移除遮罩層6之後,即對部份2上之初始層5 度則係相符於部份2上之最终層與部份3 92306修正本 21 1278038 、月9,、、、ς厚度差。因為在某些應用中,需要有數十奈米 η"1的厚度差,在—個嚴格的容錯範圍内,該中間層9,之 厚度必須精確地加以定義。為了達到這個目的,在一個實 施^中,可使用一個濕侧製程,其中該基板係浸入具有 預疋姓刻率的一個敍刻混合物中一段預定之時間。 一旦部份2上之初始層5已打薄至狀之中間厚度,則 在礼2和部份3上形成一個氧化物層。在許多實施例中, 可選擇習知的熱成長程序或化學氣相沉積技術或其組合以 形成該氧化物層。然後’部份2上之中間氮化氧化物層9, 將被重新氧化’或加在沉積之氧化物層上。據此,得到了 具有預定厚度差之特點的兩個氧化物層9。 田⑽藉由參考第5a圖至第_所描述之實施例的優點為僅 早-之圖罩步驟就已足夠。此外,因為形成氧化物層並 不要求馬溫氧化製程,故製程順序並不會對熱預算有顯著 的影響’且對於兩個氧化物層而言可達到較高的可靠度。 料’因為這些實施例並未將氧化物層之形成限制於^用 熱氧化’故該製程可順應於出現在用於沉積閘極介電層之 化學氣相沉積技術。 曰 、在第6圖中,說明了一個c M 〇 s電晶體之範例,其中依照 該說明實施例形成一個閘極氧化物。如以上所期望者,此、 閘極氧化物將具有厚度差約於G.2至lGnm之特^描述^ 第6圖中之CMOS電晶體的其他部份可使用相關技術程 加以完成’其中參考數字10係相關於多石夕晶層,夫考數一 11係相關於自動對準金切化物,衫考數字12則係相: 92306修正本 22 1278038 於間隔氧化物。 =結論,本發明揭露了 —
==化物層的方法,相較於先前技術,該SI 可形成介於數十個限數量的遮罩步驟;⑵ 声;⑶命;^兰 範圍内之非常薄的氧化物
二$二7可保持在數十個奈米(nm)的範圍内;⑷ 不要求咼溫熱氧化势兹· ^J ,^及(5)該製程流程可順應於用於 -積閘極,丨電層之各種複雜的化學氣相沉積技術。 义以上所揭露之特殊實施例僅作為說明之目的,因為本 ㈣可用不同但卻等同的方式而為受益於本說明書中所载 =谷的技術人員所修改與實現。例如,上述之製程步驟 不㈣次序而進行。此外,並不意圖將以下之申請專 利範圍中所描述之内容侷限於此處所展現之細微結構或嗖 計。因此’可變更或修改以上所揭露之特殊實施例,而所 有這樣的改㈣可視為包含於本發明之精神與㈣之内。 據此’在此將所尋求之專利保護提出於以下之中請專利範 圍内。 【圖式簡單說明】 本發明可藉由參考下述說明並結合所附圖示而加以理 解,其中相同的參考數字表示相同的元件,且其中·· 第la圖至第Id圖代表形成雙閘極氧化物之第一習知技 術方法的典型製程順序; 第2 a圖至第2 e圖代表形成雙閘極氧化物之第二習知技 術方法的另一製程順序; 92306修正本 23 1278038 第3a圖至第3ggj代表依照本發明之—實施例在一個基 板表面上形成氧化物層的方法之製程順序; 第4a圖至第4g圖代表依照本發明之另一實施例在一個 基板f面上形成氧化物層的方法之製程順序; 第5a圖至第5 f圖代表依照本發明之進一步實施例在一 個基,表面上形成氧化物層的方法之製程順序;以及 士第6圖以圖解的方式說明一個最後產出的CMOS元件,其 :該閘極氧化物層係依照本發明之其卜個說明實施例而 實現者。 雖然本發明係^於變為Μ的 ,缺 =實施例則已藉由列舉圖示範例的方式而在此力1 謂知 而,應當理解的係,此處對特定實施例的描述主 艮本發明所揭露之確切形式,反之,本發明意圖 :C發明之精神及範脅内之所有修飾、等同變更 a代变更,如所附之中請專利範圍中較義者。 【主要元件符號說明】 2 ' 3部份 4 隔離結構 6 ' 8遮罩層 10多矽晶層 12間隔氧化物 1 基板 Y、5’、7、9最終層 5 初始層 尸、9’中間層 11自動對準金屬矽化物 92306修正本 24

Claims (1)

1278038 十、申請專利範圍: 1. -種在基板表面形成至少―層第―氮化氧化物層以及 至;-層第二氮化氧化物層之方法,該第一氮化氧化物 層具有第一預定厚度且形成於該基板表面之至少一個 第:部份上,以及該第二氮化氧化物層具有不同之第二 預定厚度且形成於該基板表面之至少—個第二部份 上,該方法包括: 在該基板表面之至少一個第一及第二部份上形成 至少-層具有初始厚度之初始氮化氧化物層,其厚度超 過該第一及第二預定厚度; 將該基板表面之至少一個第一部份上的初始氮化 氧化物層打薄至其對應之第-預定厚度;以及 "冑該基板表面之至少一個第二部份上的#始氮化 氧化物層打薄至其對應之不同的第2預定厚度。 2.如申請專利範圍第β之方法,其中,對該基板表面之 _至J 一個第一及第二部份上的初始氮化氧化物層所進 行之打薄過程包括: 在該基板表面之至少一個第一部份上覆蓋遮罩,然 後以濕蝕刻的方式處理該基板表面之至少一個第二部 份上未被覆蓋的初始氮化氧化物層;以及 在該基板表面之至少一個第二部份上覆蓋遮罩,然 後以濕蝕刻的方式處理該基板表面之至少一個第一= 份上未被覆蓋的初始氮化氧化物層。 3·如申,月專利範圍第2項之方法,其中,對該初始氮化氧 92306修正本 丄278038 種具有預定钱刻率之過氧化 化物層之濕蝕刻係使用 氨混合物。 4·如申请專利範圍第3 甘 卹八L 貝 < 方法,其中,該至少一個筮一 。知上之初始層係以一一 刻,且扁$ $丨 又弟一預疋日寸間而進行濕蝕 ㈣且:至少一個第二部份上之初始層係 的弟-預定時間而進行濕蝕刻。 不门 5.如申請專利範圍第4 斗、 物層之初始厚度係超過二其中,該初始氮化氧化 至5〇%。 4一及第二預定厚度約10% 6· 7· 如申請專利範圍第 半導體材料所構成 如申請專利範圍第 圓所構成。 5項之方法,其中,該基板係由一種 〇 6項之方法,其中,該基板係由矽晶 •-種在基板表面形成至少—層第—氮化氧化物層以及 :少-:第二氮化氧化物層之方法,該第一氮化氧化物 θ具有第-預定厚度且形成於該基板表面之至少一個 第-部份上,以及該第二氮化氧化物層具有不同之第二 預疋厚度且形成於該基板表面之至少__個第二部份 上’該方法包括: 以熱成長的方式在該基板表面之至少一個第一及 第二部份上形成具有初始厚度之至少—層初始氧化物 層’其厚度係超過該第一及第二預定厚度; 在含氮環境中,對該初始氧化物層進行退火,以在 該基板表面之至少一個第一及第二部份上形成初始氮 92306修正本 26 1278038 化氧化物層; n 基板表面之至少—個第—部份上的初始氮化 乳化物層打薄至其對應之第—預定厚度;以及 將該基板表面之至少—個第二部份上的初始氮化 乳化㈣打薄至其輯之不同的第:狀厚度。 利範圍第8項之方法,其中,該含氮環境係由 (3)、乳化亞氮(N2〇)及氧化氮_以及其混合物, 以上之任一者所構成。 10.如,申請㈣範圍第9項之方法,其中,對該基板表面之 一 乂,第&第—部份上的勒始氮化氧化物層所進 行之打薄過程包括: 在該基板表面之至少一個第一部份上覆蓋遮罩,铁 後以濕餘刻的方式處理該基板表面之至少一個第二部 份上未被覆蓋的初始氮化氧化物層;以及 在該基板表面之至少—個第二部份上覆蓋遮罩,缺 後以濕餘刻的方式處理該基板表面之至少一個第一部 份上未被覆蓋的初始氮化氧化物層。 申請專利範圍第10項之方法,其中,對該初始氮化 氧化物層之濕姓刻係使用一種具有預定敍刻率之過 化氨混合物。 12·如申請專利範圍第11項之方法,其中,該至少-個第 一邛伤上之初始層係以一段第一預定時間而進行濕蝕 d且在忒至 >、個第一部份上之初始層係以—段不同 的第二預定時間而進行濕蝕刻。 92306修正本 27 1278038 該基板係由一 該基板係由砍 14. 如申請專利範圍帛13工貝之方法,其中 種半導體材料所構成。 15. 如申請專利範圍第14項之方法,其令 晶圓所構成。 16. 一種在基板表面形成至少—層第-氮化氧化物層以及 第二氮化氧化物層之方法’該第一氮化氧化物· :弟一預定厚度且形成於該基板表面之至少一個 第:部份上,以及該第二氮化氧化物層具有不同之第二 預疋厚度且形成於該基板表面之至少一個第二部份 上,该方法包括·· 將至少一層氧化物層於含氮環境中,以熱成長的方 式在該基板表面之至少一個第一及第二部份上形成且 有一初始厚度之至少-層初始氮化氧化物層,其厚度係 超過該第一及第二預定厚度; · /將該基板表面之至少-個第一部份上的初始氮化 氧化物層打薄至其對應之第一預定厚度;以及 _將該基板表面之至少-個第二部份上的初始氮化 氧化物層打薄至其對應之不同的第二預定厚产。 以.如申請專利範圍第16項之方法,其中,^氮環境係 由氧化亞氮(N2〇)及氧化氮(N0)以及其混合物,以上之 任一者所構成。 92306修正本 28 1278038 18·如申請專利範圍第17項之方法,其中,對該基板表面 之至少一個第一及第二部份上的初始氮化氧化物層所 進行之打薄過程包括: 在該基板表面之至少一個第一部份上覆蓋遮罩,然 後以濕钱刻的方式處理该基板表面之至少^一個第二部 份上未被覆蓋的初始氮化氧化物層;以及 在該基板表面之至少一個第二部份上覆蓋遮罩,然 後以濕钱刻的方式處理該基板表面之圭少一個第一部 伤上未被覆蓋的初始氮化氧化物層。 19. ,申請專利範圍第18項之方法,其中,對該初始氮化 氧化物層之濕蝕刻係使用一種具有預定蝕刻率之過 化氨混合物。 20. 如申請專利範圍第19項之方法,其中,該至少一個第 一部份上之初始層係以一段第一預定時間而進行濕蝕 刻:且在該至少一個第二部份上之初始層係以一段不同 的第二預定時間而進行濕蝕刻。 21. 如申請專利範圍第2〇項之方法,其中,該初始氮化氧 化物層之初始厚度係超過該第一及第二預定厚度約、〇 % 至 50% 〇 ’該基板係由一 ’该基板係由發 22·如申請專利範圍第18項之方法,其中 種半導體材料所構成。 23·如申请專利範圍第22項之方法,其中 晶圓所構成。 24.-種纟基板表面形成至少一層第一氧化物層以及至少 92306修正本 29 1278038 層第一氧化物層之方法,該第一氧化物層具有第一預 疋厚度且形成於該基板表面之至少一個第一邱 該基板表面之至少一個第二部份上,該方法包括: 在該基板表面之至少一個第一及第二部份上形成 至少一層具有初始厚度之初始氮化氧化物層,其厚度超 過該第一及第二預定厚度; "將該基板表面之至少-個第一部份上的初始氮化 乳化物層打薄至小於其所對應之第一預定厚度之 中間厚度,· 將該基板表面 〆 王夕 网牮一邯f刀、上的初始氮价 乳化物層打薄^同於該第—中間厚度之第二中間居 度,且小於其所對應之第二預定厚度;以及 25 將氧化物層加至該至少二層氮化氧化物層上,以得 到至少二層具有不同預定厚度之氧化物層。 _圍第24項之方法’其中,對該基板表面 進行二I固弟一及第二部份上的初始氮化氧化物層所 進仃之打薄過程包括: 在該基板表面之至少一個第一部份上覆蓋遮罩,狹 蝕刻的方式處理該基板表面之至少一個第 份上未被覆蓋的初錢化氧化物層;以及㈣ 後以t二基板表面之至少一個第二部份上覆蓋遮罩,缺 方式處理該基板表面之至少-個第I 刀上未被後盍的初始氮化氧化物層。 92306修正本 30 1278038 26.如申請專利範圍第25項之方法,其中, — 刻係使用一種具有預—: 27·如Γ請專利範圍第26項之方法,其中,該至少-個第 :部份上之初始層係以一段第一預定時間渴: 刻:且在,-個第二部份上之初始層係以一段;: 的弟一預定時間而進行濕蝕刻。 n 28trr·㈣27項之方法,其巾,軸始氮化氧 %至5〇%。 弟及弟-預定厚度約10 29·如申請專利範圍第28項之方法,其中,該基板係由一 種半導體材料所構成。 ㈣由 30. =請t利範圍第29項之方法,其中,該基板係切 晶圓所構成。 31. -種—在基板表面形成至少—層第一氧化物層以及至少 :層第二氧化物層之方法,該第一氧化物層具有第一預 定厚度且形成於該基板表面之至少一個第—部份上,以 及該第二氧化物層且古 具有*同之第二預定厚度且形成於 该基板表面之至少一個第二部份上,該方法包括: _以熱成長的方式在該基板表面之至少一個第一及 第-。ίΜ刀上形成具有初始厚度之至少一層初始氧化物 層,其厚度係超過該第—及第二預定厚1 ; 在一個含氮環境中對該初始氧化物層進行退火,藉 以在該基板表面之至少—個第一及第二部份上形成一 92306修正本 31 1278038 初始氮化氧化物層; 脚孩基板表面 备儿l. 似弟一砰试上的初始氮 虱化物層打薄至小於其所對 十 應之弟一預疋厚度之第 甲7予度, 肘该基板表面之至少 芍 個第二部份上的初始氮化 :化物層打薄至不同於該第—中間厚度之第二中間厚 度,且小於其所對應之第二預定厚度;以及 以熱成長的方式在該至少二層氮化氧化物層上形 成氧化物層’以得到具有不同的預定厚度之 化物層。 32·如申睛專利範圍第31項之方法 4入t成 只石忐,其中,該含氮環境係 氛(nh3)、氧化亞氮(N2〇)及氧化氮剛以及其混合 物,以上之任一者所構成。 33. 如申請專利範㈣32項之方法,其中,對該基板表面 之至少-個第一及第二部份上的初始氮化氧化物層所 進行之打薄過程包括: 在該基板表面之至少一個第一部份上覆蓋遮罩,然 後以濕餘刻的方式處理該基板表面之至少一個第二部 份上未被覆蓋的初始氮化氧化物層;以及 在該基板表面之至少一個第二部份上覆蓋遮罩,然 後以濕蝕刻的方式處理該基板表面之至少一個第一部 份上未被覆蓋的初始氮化氧化物層。 34. ,申請專利範圍第33項之方法,其中,對該初始氮化 氧化物層之濕蝕刻係使用一種具有預定蝕刻率之過氧 92306修正本 32 1278038 化氣混合物。 35.如申請專利範圍第34項 一部份上之初始層係以,、中該至夕一個第 ,, 段第一預定時間而進行渴鈷 厂且在該至少一個第二部份上之初始層係 不、 的第二預定時間而進行濕钱刻。 &不丹 36·如申請專利範圍第35 士 貝之方法,其中,该初始氮化4 化物層之初始厚度係超乳 矛超過该弟一及第二預定厚度約10 % 至 50%。 7 10 ’該基板係由一 ’該基板係由梦 37. 如申請專利範圍第36項之方法,其中 種半導體材料所構成。 38. 如申請專利範圍第37項之方法,其中 晶圓所構成。 39. -種在基板表面形成至少—層第—氧化物層以及至少 :層第二氧化物層之方法’該第一氧化物層具有第一預 疋厚度且形成於該基板表面之至少一個第一部份上,以 及該第二氧化物層具有不同之第二預定厚度且形成於 該基板表面之至少一個第二部份上,該方法包括: 將至;一層氧化物層於含氮環境中,以熱成長的方 式在該基板表面之至少一個第一及第二部份上形成具 有一初始厚度之至少一層初始氮化氧化物層,其厚度係 超過該第一及第二預定厚度; 將該基板表面之至少一個第一部份上的初始氮化 氧化物層打薄至小於其所對應之第一預定厚度之第一 中間厚度; 92306修正本 33 1278038 氧化物二 至少—個第二部份上的初始氮化 層打缚至不同於該第-中間厚度之第二中間厚 度,且小於其所對應之第二預定厚度;以及 成氧::Γ長的方式在該至少二層氮化氧化物層上形 得到具有不同的預定厚度之至少二層氧 40·如申請專利範圍第 以“〃 I項之方法,其中,該含氮環境係 由乳化亞氮_)及氧化氮_以及其混合物,以上之 任一者所構成。 41·如申請專利範圍第40項之方法,其中,對該基板表面 之至少自第-及第二部份上的初始氮化氧化物層所 進行之打薄過程包括·· 在該基板表面之至少一個第一部份上覆蓋遮罩,繂 後以濕钱刻时式處理該基板表面之至少一個第二部 份上未被覆蓋的初始氮化氧化物層;以及 ^在該基板表面之至少一個第二部份上覆蓋遮罩,然 後以濕蝕刻的方式處理該基板表面之至少一個第一部 伤上未被覆蓋的初始氮化氧化物層。 42.如申言青專利範圍第41狀方法,曰其中,對該初始氮化 氧化物層之濕蝕刻係使用一種具有預定蝕刻率之過氧 化氣混合物。 43·如申請專利範圍第42項之方法,其中,該至少一個第 一部份上之初始層係以一段第一預定時間而進行濕蝕 刻,且在該至少一個第二部份上之初始層係以一段不同 92306修正本 34 1278038 的弟一預疋日守間而進行濕钱刻。 44. 如申請專利範圍第43項之方法,纟中,該初始氣化氧 化物層之初始厚度係超過該第一及第二預定厚度約1〇 % 至 50% 。 45. 如申請專利範圍第44項之方法,其中,該基板係由一 種半導體材料所構成。 46·如申請專利则45項之方法,其中,該基板係由石夕 晶圓所構成。 47· -種在基板表面形成至少—層[氧化物層以及至少 -層第二氧化物層之方法,該第一氧化物層具有第一預 定厚度且形成於該基板表面之至少—個第—部份上,以 =第:氧化物層具有不同之第二預定厚度且形成於 该基板表面之至少一個第二部份上,該方法包括·· 以熱成I的方式在該基板表面之至少一個第一及 J二:份上形成具有初始厚度之至少一層初始氧化物 層,其厚度係超過該第_及第二預定厚度; =含氮環境中對該初始氧化物層進行退火,俾在該 氧化物層; 個弟及弟二部份上形成初始氮化 部份上的初始氮化 一預定厚度之第一 將該基板表面之至少一個第一 氧化物騎薄至小於其所對應之第 中間厚度; 第二部份上的初始氮化 中間厚度之第二中間厚 將該基板表面之至少一個 氧化物層打薄至不同於該第一 92306修正本 35 1278038 度’亡小於其所對應之第二預定厚度;以及 爲f由二學氣相沉積製程,在該至少二層氮化氧化物 :亡,積氧化物層,以得到具有不同的預定厚度之至少 一層氧化物層。 48·如申請專利範圍第 乐/項之方法,其中,該含氮環境係 氦(NH3)氧化亞氮(NW)及氧化氮(N〇)以及其混合 物,以上之任一者所構成。 49·如申請專利範圍第48項之方法,其中,對該基板表面 ^至V自第—及第二部份上的初始氮化氧化物層所 進行之打薄過程包括: 在口亥基板表面之至少一個第一部份上覆蓋遮罩,然 後以濕钱刻的方式處理該基板表面之至少一個第二部 伤上未被覆蓋的初始氮化氧化物層;以及 在該基板表面之至少—個第二部份上覆蓋遮罩,秋 後以濕钱刻的方式處理該基板表面之至少一個第一部 份上未被覆蓋的初始氮化氧化物層。 50.如申請專利範圍第49頊之太、土 廿山 _ 矛 貝之方法,其中,對該初始氮化 減物層之濕姓刻係使用一種具有預定餘刻率之過氧 化氣混合物。 儿如申請專利範圍第50項之方法,其中,該至少一個第 一部份上之初始層係以―段第—預定時間而進行濕钱 刻—士在該至少-個第二部份上之初始層係以一段不同 的第二預定時間而進行濕蝕刻。 &如申請專利範圍第51項之方法,其中,該初始氮化氧 92306修正本 36 !278〇38 化物層之初始厚度係超過該第 0/〇 至 50% 。 一及第二預定厚度約 10 該基板係由一 该基板係由發 53.如申請專利範圍第52項之方法,其中 種半導體材料所構成。 如申請專利範圍第53項之方法,其中 晶圓所構成。 " 55.二種在基板表面形成至少—層第一氧化物層以及至少 二氧化物層之方法,該第一氧化物層具有第一預 疋厚,且开i成於該基板表面之至少—個第—部份上,以 及該第二氧化物層具有 一 該基板表面之至少-個第一預疋厚度且形成於 似弟—部份上,該方法包括: 在,=:=層於含氮環境中,以熱成長的方式 -初始厚度之至少一層:二一:二部份上形成具有 過該第一及第二敎厚度 氧化物層,其厚度係超 氧化物^基板表面之至少—個第—部份上的初始氮化 二^打薄至小於其所對應之第-預定厚度之第一 中間厚度; 將該基板表面之至,|、一 ^ _ V 一個弟二部份上的初始氮化 乳化物層打薄至不同於兮筮 ._ j於該弟一令間厚度之第二中間厚 又’且小於其所對應之第二預定厚度;以及 =由料氣相沉積製程,在該至少二層氮化氧化物 Θ上丨儿積氣化物層,以 一件到具有不同的預定厚度之至少 一滑氧化物層。 92306修正本 37 !278〇38 6·如申明專利範圍第55項之方法,其中,該含氮環境係 由氧化亞氮(化0)及氧化氮…⑺以及其混合物,以上之 任一者所構成。 57.如申請專利範圍第56項之方法,其中,對該基板表面 之至少一個第一及第二部份上的初始氮化氧化物層所 進行之打薄過程包括·· 在該基板表面之至少一個第一部份上覆蓋遮罩,然 後以濕蝕刻的方式處理該基板表面之至少一個第二部 份上未被覆蓋的初始氮化氧化物層;以及 在該基板表面之至少一個第二部份上覆蓋遮罩,然 後以濕钱刻的方式處理該基板表面之至少一個第一部 伤上未被覆蓋的初始氮化氧化物層。 .,申-月專利範圍帛57項之方法,纟中,對該初始氣化 氧,物層之濕钮刻係使用一種具有預定钱刻率之過氧 化氣混合物。 59·2請專利範圍第58項之方法,其中,該至少-個第 =部份上之初始層係以一段第一預定時間而進行濕餘 ^且在該至少一個第二部份上之初始層係以一段不同 的第二預定時間而進行濕蝕刻。 專利範圍第59項之方法,其中’該初始氮化氧 ==始厚度係超過該第一及第二預定厚度約u 二::::耗圍第60項之方法,其中,該基板係由-種半體材料所構成。 92306修正本 38 1278038 =申請專利範圍第61項之方法,其中,板 晶圓所構成。 攸你田矽 63. - =基板表面形成至少—層第—氧化物層以 ::弟二氧化物層之方法,該第-氧化物層具有第一預 疋厚度且形成於該基板表面之至少-個第-部份上,以 及该第二氧化物層具有-戸 該基板表面之至少—個第二部份上,該方法包括·· 以熱成長的方式在該基板表面之至少一個第一及 „形成具有初始厚度之至少一層初始氧化物 層,其厚度係超過該第一及第二預定厚度; 在含氮環境巾對該初始氧化物層進^退火,俾在該 基板表面之至少一個箆一;^^ 氧化物層,·及弟一部份上形成初始氮化 自該基板表面欲形成薄氧化物層之至少一個第一 部份上移除該氮化氧化物層; 將該基板表面欲形成厚氧化物層之至少一個第二 部份上的初始氮化氧化物層打薄至小於其所對應之預 定厚度之厚度;以及 、 以熱成長的方式在该基板表面之至少一個第一及 第二部份上形絲化物層,以得❹有不㈣預定厚度 之至少一層氧化物層。 64.如申請專利範圍第63項之方法,其中,自該基板表面 欲形成薄氧化物層<至少-個第—部份上移除氮化氧 化物層的過程,包括在該基板表面欲形成厚氧化物層之 92306修正本 39 1278038 至少—個第二部份上覆蓋遮 任一方士盤姑並以乾蝕刻與濕蝕刻之 “該基板表面欲形成薄氧化物層之 弟-部份上之氮化氧化物層進行處理。 65·如申請專利範圍第64項 ^ 欲形成厚氧化物層之至少一個第對該基板表面 氧化物層所進行之打薄過程,包初始氮化 薄氧化物層之至少一個第—部;板表:欲形成 ;的:式對該基板表面欲形成厚氧二== 的:口 初始氮化氧化物層進行處理。 曱明專利乾圍弟65項之方、、土 ^ , 形成厚氧化物層之至少一個第二’邱、中’該基板表面欲 化物層係使用一種具定-:刀上之初始氮化氧 物,在φ百預疋蝕刻率之過氧化氨混合 料_進行_刻處理。 欲66項之方法’其中,將該基板表面 ===至少—個第二部份上之初始氮化 最終厚度差 =厚度目。付於厚乳化物層及薄氧化物層間之 68’=f:利=第67項之方法,其中,該初始氮化氧 化物層之初始厚度係超 ^ %至50%。 …第一及第二預定厚度約10 範圍第68項之方法,其中,該基板係由- 種+導體材料所構成。 w 7〇.=範:第/9項之方法,其中’該基板係切 且忒基板表面上對應於互補金屬氧化半 92306修正本 40 1278038 導體(CMOS)電晶體的閘極區域之至少一個第一及第二 部份將實現於該晶圓上。 71·如申請專利範圍第70項之方法,其中,該含氮環境係 由氨(NH3)、氧化亞氮(]^0)及氧化ι(Ν〇)以及其混合 物,以上之任一者所構成。 72 ·種在基板表面形成至少一層第一氧化物層以及至少 一層第二氧化物層之方法,該第一氧化物層具有第一預 疋居度且开》成於該基板表面之至少一個第一部份上,以 及該第二氧化物層具有不同之第二預定厚度且形成於 該基板表面之至少一個第二部份上,該方法包括·· 、將至少一層氧化物層於含氮環境中,以熱成長的方 式在該基板表面之至少一個第一及第二部份上形成具 有初始厚度之至少一層初始氮化氧化物層,其厚度係超 過該第一及第二預定厚度; 自肖基板表面欲形成薄氧化物層之至少一個第一 部份上移除該氮化氧化物層; 將該基板表面欲形成厚氧化物層之至少一 邛伤上的初始氮化氧化物層打薄至小;^ i 定厚度之厚m 了錢小於其所對應之預 以熱成長的方式,在該基板表面之至少一個第一 第二部份上形成氧化物層,以得到具有不同的 之至少二層氧化物層。 个⑽預疋; 73.如申請專利範圍第72項之方法 欲形成薄氧化物層之至少— 〜 自该基板表t 個弟一部份上移除氮化| 92306修正本 41 1278038 化物層的過程,包括在該 至少一個第二部份上覆蓋 1欲形成厚氧化物層之 任一方式對該基板表面欲以乾钱刻與濕韻刻之 第一部份上之氧化物層進行處理乳化物層之至少一個 74.如申請專利範圍第73項之方法 欲形成厚氧化物層之至少 ^中,對該基板表面 氧化物層所進行之打薄過程,包弟括初:氮化 薄氧化物層之至少一個第上,蓋二:、面奴形成 第一1 表面欲形成厚氧化物層之至少- 75: 口 被覆蓋的初始氮化氧化物層進行處理。 .二穴=第74項之方法,其中,該基板表… 形成异乳化物層之至少—個第二部份上 m用一種具有預定韻刻率之過氧化。氨混: 物’在-段預料_進行濕㈣處理。 利巧第75項之方法,其中,將該基板表- 氧Lti i至少—個第二部份上之初始氮介 -玖厂J打薄至相符於厚氧化物層及薄氧化物層間之 取終厚度差之厚度。 77’:::專利範圍第76項之方法,其中,該初始氮化氧 初始厚度係超過該第一及第二預定厚度約10 78·如申請專利範圍第 種半導雜材料所構成/之方法,其+,該基板係由― 79.”請專利範圍第78項之方法,其卜該基板係由梦 92306修正本 42 1278038 曰曰圓所構成’而且縣板表面上對應於電晶體的 閘極區域之至少一個第—及第二部份將實現於該晶圓 上。 80. 如申請專利範圍第79項 卜 貝(万忐其中,該含氮環境係 由氧化亞氮(n2〇)及氧化氮剛以及其混合物,以上之 任一者所構成。 81. -種在基板表面形成至少—層第—氧化物層以及至少 :層第二氧化物層之方法’該第一氧化物層具有第一預 定厚度且形成於該基板表面之至少―個第—部份上,以 =第二氧化物層具有不同之第二預定厚度且形成於 該基板表面之至少-個第二部份上,該方法包括·· —以熱成長的方式在該基板表面之至少一個第一及 第二部份上形成具有初始厚度之至少一個初始氧化物 層,其厚度係超過該第一及第二預定厚度; 在含氮環境中對該初始氧化物層進行退火,俾在1 基板表面之至少一個第一及第二部份上形: 氧化物層; L G 自該基板表面欲形成薄氧化物層之至少一個第一 部份上移除該氮化氧化物層; 將π亥基板表面欲形成厚氧化物層之至少一個第一 部份上的初㉟氮化氧化物層寺丁薄至小於其所對應之二 定厚度之厚度;以及“頂 ^在該基板表面之至少一個第一及第二部份上沉積 乳化物層,以得到具有不同的預定厚度之至少二層氧^ 92306修正本 43 1278038 物層 利範圍第81項之方法,其中,自該基板表面 := 物層之至少一個第-部份上移除氮化氣 il :程:包括在二基板表面欲形成厚氧化物層之 …方式對該基板表面欲形成薄氧化物層之至 個弟-部份上之氮化氧化物層進行處理。 83.如申請專利範圍第82項之方法,其中 欲形成厚氧化物声之 、/ 土板表面 气Μ思個第二部份上的初始氮化 行之打薄過程,包括在該基板表面欲形成 刻的方式i:iI:個第一部份上覆蓋遮罩,並以濕韻 第η板表面欲形成厚氧化物層之至少-個 覆蓋的初始氮化氧化物層進行處理。 84.如申請專利範圍第83項之 丁处里 形成厚氧化物層之至少一個第:、中’該基板表面欲 化物層係使用一種具有預分上之初始氮化氧 丄時間内進行濕餘刻處理。 85·如申請專利範圍第84項之 欲形成厚氧化物層之至少—個’?,將該基板表面 氧化物層打薄至相符於厚氧化=一讀上之初始氮化 最終厚度差之厚度。乳化物層及薄氧化物層間之 其中’ a亥基板係由^一 ’其中,該基板係由石夕 86·如申請專利範圍第85項之方法 種半導體材料所構成。 87·如申請專利範圍第86項之方法 92306修正本 44 1278038 晶圓所構成,而且該基板表面上對應於CMOS電晶體的 閘極區域之至少一個第一及第二部份將實現於該晶圓 上0 88·如申請專利範圍第87項之方法,其中,該含氮環境係 由氨(NH3)、氧化亞氮(1^0)及氧化氮…⑺以及其混合 物,以上之任一者所構成。 89·—種在基板表面形成至少一層第一氧化物層以及至少 一層第二氧化物層之方法,該第一氧化物層具有第一預 疋厚度且形成於該基板表面之至少一個第一部份上,以 及該第二氧化物層具有不同之第二預定厚度且形成於 該基板表面之至少一個第二部份上,該方法包括: 將至少-層氧化物層於含氮環境中 式在該基板表面之至少—個第 ”、、烕長的方 古一、从广由 及弟二部份上形成具 有初始.异度之至少一個初如筒彳μ _ Λ/ 始鼠化乳化物層,i展庚系 超過該第一及第二預定厚度; 八与度係 個第一 自該基板表面欲形成薄氧化物層之至+ 部份上移除該氮化氧化物層; ^ 將該基板表面欲形成厚氧化物〃 部份上的初始氮化氧化物層 日之至卜個第二 定厚度之厚度;以及 3 /至小於其所對應之預 在該基板表面之至少—個第一〜 氧化物層,以得到具有不及第二部份上沉積 物層。 Π的預定厚度之至少二層氧化 9θ.如申請專利範圍第89項之方法,其令, 自該基板表面 92306修正本 45 1278038 欲形成薄氧化物層之至少一個第一部份上移除氮化氧 化物層的過程,包括在該基板表面欲形成厚氧化物層之 至 >、個第—部份上覆盍遮罩,然後以乾姓刻與濕蝕刻 之任一方式對該基板表面欲形成薄氧化物層之至少一 個第一部份上之氮化氧化物層進行處理。 91.如申請專利範圍第90項之方法,其中,對該基板表面 欲形成厚氧化物層之至少一個第二部份上的初始氮化 =化物層所進行之打薄過程,包括在該基板表面欲形成 薄氧化物層之至少—個第—部份上覆蓋遮罩,並以渴钮 刻的方式對該基板表面欲形成厚氧化物層之至少一、個 弟二部份上未被覆蓋的初始氮化氧化物層進行處理。 92=^利範圍第%項之方法,其中,該基板表面欲 二:ΓΓ層之至少一個第二部份上之初始氮化氧 化物層係使用一種且有預定為*丨t .如 彳/、有預疋蝕刻率之過氧化氨混合 物’在-段預料_進行祕刻處理。 93.如申請專利範圍第92項之方法 兮 欲形成厚氧化物層之至少m將該基板表面 氧化物層打薄至相符於厚氧化::錯上之初始氮化 最終厚度差之厚度乳化物層及薄氧化物層間之 利範圍第93項之方法,其中,該基板係由-種+導體材料所構成。 土攸你田 95·如申請專利範圍第94 ^ 及 部份將實現於該晶 晶圓所構成,而且該基板表面上^中:基板係由石夕 間極區域之至少—個第 丨應於c M 0 s電晶體的 92306修正本 46 1278038 上。 96.如申請專利範圍第95項之方法,其中,該含氮環境係 由氧化亞氮(N20)及氧化氮(NO)以及其混合物,以上之 任一者所構成。 47 92306修正本 1278038 七、指定代表圖: (一)本案指定代表圖為:第 (6 ) 圖。 (二)本代表圖之元件符號簡單說明: 1 基板 4 隔離結構 3’、5’、7、9 最終層 10 多矽晶層 11 自動對準金屬矽化物 12 間隔氧化物 八、本案若有化學式時,請揭示最能顯示發明特徵的化學式: 本案無代表化學式 92306修正本
TW092103374A 2002-02-20 2003-02-19 Method of forming layers of oxide on a surface of a substrate TWI278038B (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10207122A DE10207122B4 (de) 2002-02-20 2002-02-20 Ein Verfahren zur Herstellung von Schichten aus Oxid auf einer Oberfläche eines Substrats
US10/208,308 US6703278B2 (en) 2002-02-20 2002-07-30 Method of forming layers of oxide on a surface of a substrate

Publications (2)

Publication Number Publication Date
TW200304187A TW200304187A (en) 2003-09-16
TWI278038B true TWI278038B (en) 2007-04-01

Family

ID=27766671

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092103374A TWI278038B (en) 2002-02-20 2003-02-19 Method of forming layers of oxide on a surface of a substrate

Country Status (6)

Country Link
EP (1) EP1476899B1 (zh)
JP (1) JP4145802B2 (zh)
CN (1) CN1315162C (zh)
AU (1) AU2002351408A1 (zh)
TW (1) TWI278038B (zh)
WO (1) WO2003073491A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100678321B1 (ko) 2005-12-14 2007-02-02 동부일렉트로닉스 주식회사 서로 다른 두께의 게이트 유전층들을 형성하는 방법
DE102017104906A1 (de) * 2017-03-08 2018-09-13 Olav Birlem Anordnung und Verfahren zum Bereitstellen einer Vielzahl von Nanodrähten
CN108257860A (zh) * 2018-01-19 2018-07-06 武汉新芯集成电路制造有限公司 一种栅极氧化层的制作方法
US11430701B2 (en) * 2020-09-25 2022-08-30 Taiwan Semiconductor Manufacturing Co., Ltd. Gate oxide structures in semiconductor devices
CN114765107A (zh) * 2021-01-14 2022-07-19 长鑫存储技术有限公司 半导体结构的制备方法及半导体结构
US12119222B2 (en) 2021-01-14 2024-10-15 Changxin Memory Technologies, Inc. Method for preparing semiconductor structure and semiconductor structure

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6033943A (en) * 1996-08-23 2000-03-07 Advanced Micro Devices, Inc. Dual gate oxide thickness integrated circuit and process for making same
US6087236A (en) * 1998-11-24 2000-07-11 Intel Corporation Integrated circuit with multiple gate dielectric structures
US6235590B1 (en) * 1998-12-18 2001-05-22 Lsi Logic Corporation Fabrication of differential gate oxide thicknesses on a single integrated circuit chip
KR20010004417A (ko) * 1999-06-28 2001-01-15 김영환 반도체장치의 듀얼 게이트산화막 형성 방법

Also Published As

Publication number Publication date
WO2003073491A1 (en) 2003-09-04
CN1315162C (zh) 2007-05-09
JP4145802B2 (ja) 2008-09-03
CN1620718A (zh) 2005-05-25
TW200304187A (en) 2003-09-16
EP1476899B1 (en) 2007-03-07
EP1476899A1 (en) 2004-11-17
AU2002351408A1 (en) 2003-09-09
JP2005518675A (ja) 2005-06-23

Similar Documents

Publication Publication Date Title
US6664160B2 (en) Gate structure with high K dielectric
TW541654B (en) Method of preventing semiconductor layers from bending and semiconductor device formed thereby
US7449385B2 (en) Gate dielectric and method
US6258673B1 (en) Multiple thickness of gate oxide
TW578270B (en) CMOS of semiconductor device and method for manufacturing the same
TW200910526A (en) Method of manufacturing semiconductor device
TW200843110A (en) Semiconductor device manufacturing method and semiconductor device
TWI278038B (en) Method of forming layers of oxide on a surface of a substrate
KR100941480B1 (ko) 기판 표면상에서 상이한 두께의 산화물 층들을 형성하는방법
JP3102223B2 (ja) シリコン基板の酸化方法
JP2011029296A (ja) 半導体装置の製造方法および半導体装置
JP3515351B2 (ja) 半導体装置の製造方法
TW530420B (en) Semiconductor device and manufacturing method thereof
US6579766B1 (en) Dual gate oxide process without critical resist and without N2 implant
TW200402109A (en) Method for fabricating a spacer structure
JP2002270828A (ja) 半導体装置及びその製造方法
JP2001274260A (ja) 半導体装置及びその製造方法
JP5177980B2 (ja) 半導体装置およびその製造方法
JP2917696B2 (ja) Cmos半導体装置の製造方法
JPH04154170A (ja) 半導体装置及びその製造方法
JP4538978B2 (ja) 半導体装置およびその製造方法
TWI260775B (en) Ammonia-treated polysilicon semiconductor devices
JP2001015754A (ja) 半導体素子の電導性ライン形成方法
TW511138B (en) Method of manufacturing semiconductor device and semiconductor device
KR100532769B1 (ko) 반도체 장치의 제조방법

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees