JP2001274260A - 半導体装置及びその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 ゲート電極となる多結晶シリコン膜中のボロ
ンの半導体基板中への拡散がなく安定な特性を有する低
耐圧トランジスタと、膜厚制御されたゲート絶縁膜を有
する高耐圧トランジスタを同一基板上に持つ半導体装置
を提供する。 【解決手段】 低耐圧トランジスタＬＭＯＳ領域に酸窒
化膜５を形成した後、熱酸化処理によって高耐圧トラン
ジスタＨＭＯＳのゲート絶縁膜となる酸化膜７を形成す
る。このとき、低耐圧トランジスタＬＭＯＳ領域も同時
に酸化され、低耐圧トランジスタのゲート絶縁膜８とな
る酸化膜と酸窒化膜からなる積層膜を形成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置及びそ
の製造方法に関し、特に同一半導体基板上に低耐圧トラ
ンジスタと高耐圧トランジスタを有する半導体装置及び
その製造方法に関するものである。

【０００２】

【従来の技術】従来、耐圧特性の異なるトランジスタを
同一半導体基板上に作るには以下のような方法が用いら
れる。

【０００３】従来の半導体装置の製造方法について、図
３（ａ）〜図３（ｈ）を使って説明する。この図３にお
いては、低耐圧トランジスタＬＭＯＳと高耐圧トランジ
スタＨＭＯＳの２つのトランジスタを同一半導体基板上
に形成する方法を示す。

【０００４】図中において、１は半導体基板、２は注入
保護酸化膜、３は素子分離領域、４ａ及び４ｂは不純物
層、９，１４，１５はレジストパターン、１０はゲート
電極、１１ａ及び１１ｂは低耐圧トランジスタのソース
・ドレイン領域、１２ａ及び１２ｂは高耐圧トランジス
タのソース・ドレイン領域、１３は下地ゲート酸化膜、
１６は低耐圧トランジスタのゲート酸化膜、１７は高耐
圧トランジスタの積層ゲート酸化膜を示す。

【０００５】図３（ａ）に示す工程で、ＬＯＣＯＳ酸化
膜からなる素子分離領域３が形成されたシリコン基板か
らなる半導体基板１の上に注入保護酸化膜２を形成す
る。

【０００６】次に、図３（ｂ）に示す工程で、半導体基
板中１に不純物をイオン注入して高耐圧トランジスタの
しきい値制御用の不純物層４ｂを形成する。

【０００７】次に、図３（ｃ）に示す工程で、注入保護
酸化膜２を除去した後、熱酸化により、高耐圧トランジ
スタのゲート酸化膜の一部となる下地ゲート酸化膜１３
を形成する。

【０００８】次に、図３（ｄ）に示す工程で、高耐圧ト
ランジスタ領域の上にレジストパターン１４を形成した
後、低耐圧トランジスタ領域に不純物をイオン注入して
低耐圧トランジスタのしきい値制御用の不純物層４ａを
形成する。このとき、不純物層４ａは、不純物層４ｂに
さらに不純物を注入した不純物濃度となるため、不純物
層４ｂよりも不純物濃度が高いものとなる。

【０００９】次に、図３（ｅ）に示す工程で、レジスト
パターン１４を除去した後、再度高耐圧トランジスタ領
域の上にレジストパターン１５を形成した後、このレジ
ストパターン１５をマスクにして低耐圧トランジスタ領
域に形成されている下地ゲート酸化膜１３を選択的に除
去する。

【００１０】次に、図３（ｆ）に示す工程で、レジスト
パターン１５を除去した後、熱酸化により、低耐圧トラ
ンジスタ領域に低耐圧トランジスタのゲート絶縁膜とな
るゲート酸化膜１６を形成するのと同時に、高耐圧トラ
ンジスタ領域も熱酸化して低耐圧トランジスタのゲート
酸化膜１６よりも膜厚の厚い高耐圧トランジスタのゲー
ト絶縁膜となる積層ゲート酸化膜１７を形成する。この
とき、低耐圧トランジスタ領域の半導体基板表面が露出
しているのに対して、高耐圧トランジスタ領域には下地
ゲート酸化膜１３が形成されており、かつ、下地ゲート
酸化膜１３が酸化種を透過させるため、ゲート酸化膜１
６に比べ積層ゲート酸化膜１７の方が膜厚が厚く形成さ
れる。

【００１１】次に、図３（ｇ）に示す工程で、ゲート酸
化膜１６及び積層ゲート酸化膜１７の形成された半導体
基板１上に減圧ＣＶＤ法によって多結晶シリコン膜を堆
積した後、多結晶シリコン膜上にゲート電極形成用レジ
ストパターン９を形成し、このレジストパターン９をマ
スクに多結晶シリコン膜を除去することによって、低耐
圧トランジスタ及び高耐圧トランジスタのゲート電極１
０をそれぞれ形成する。

【００１２】次に、図３（ｈ）に示す工程で、レジスト
パターン９を除去した後、ゲート電極をマスクにして不
純物をイオン注入して、低耐圧トランジスタのソース・
ドレイン領域１１ａ，１１ｂ及び高耐圧トランジスタの
ソース・ドレイン領域１２ａ，１２ｂを形成することに
よって、同一半導体基板１上に低耐圧トランジスタと高
耐圧トランジスタを有する半導体装置を製造する。

【００１３】

【発明が解決しようとする課題】しかしながら、従来の
半導体装置の製造方法では、低耐圧トランジスタのゲー
ト酸化膜が例えば５ｎｍ程度と薄くなった場合、ゲート
電極である多結晶シリコン膜中に含まれるボロンがゲー
ト酸化膜を突き抜けて半導体基板中に拡散し、その結果
低耐圧トランジスタのチャネル領域の不純物濃度が変わ
り、トランジスタ特性が変動してしまうという課題があ
る。また、高耐圧トランジスタの積層ゲート酸化膜は、
下地ゲート酸化膜を形成する第１の酸化工程と、低耐圧
トランジスタのゲート酸化膜を形成する第２の酸化工程
の２回の熱酸化によって形成され、かつ、下地ゲート酸
化膜が酸化種を透過させ第２の酸化工程においても酸化
されやすいので、膜厚の制御が難しく、膜厚がばらつき
やすいため、安定した高耐圧トランジスタ特性を得るこ
とが難しいという問題がある。

【００１４】本発明は、上記問題を解決するためになさ
れたものであって、その目的は、ゲート電極となる多結
晶シリコン膜に含まれるボロンの半導体基板中への拡散
を防止することができるゲート絶縁膜が形成された低耐
圧トランジスタと、膜厚制御されたゲート絶縁膜が形成
された高耐圧トランジスタとを同一半導体基板上に形成
することによって、安定したトランジスタ特性を有する
半導体装置およびその製造方法を提供することである。

【００１５】

【課題を解決するための手段】上記目的を達成するため
に本発目が講じた手段は、相異なるしきい値電圧を有す
る低耐圧トランジスタと高耐圧トランジスタとをゲート
絶縁膜の厚みを変えることによって実現するとともに、
低耐圧トランジスタのゲート絶縁膜は上層に酸化種や不
純物の透過性が低い絶縁膜が形成された積層膜で構成
し、高耐圧トランジスタのゲート絶縁膜は単層膜で構成
したことにある。

【００１６】本発明の半導体装置は、低耐圧トランジス
タと高耐圧トランジスタを有する半導体装置において、
低耐圧トランジスタが上層に酸化種や不純物の透過性が
低い絶縁膜が形成された積層膜からなる第１のゲート絶
縁膜を有し、高耐圧トランジスタが単層膜からなる第２
のゲート絶縁膜を有し、第１のゲート絶縁膜の膜厚に比
べて第２のゲート絶縁膜の膜厚の方が厚いことを特徴と
するものである。

【００１７】上記半導体装置において、絶縁膜が酸窒化
膜からなり、第１のゲート絶縁膜が下層の第１の酸化膜
と上層の酸窒化膜からなる積層膜で構成され、第２のゲ
ート絶縁膜が第２の酸化膜からなる単層膜で構成されて
いる。

【００１８】この半導体装置では、低耐圧トランジスタ
の第１のゲート絶縁膜が、上層に酸化種や不純物の透過
性が低い絶縁膜が形成された積層膜で構成されているた
め、ゲート電極がボロンを含む多結晶シリコン膜で形成
されていても、透過性の低い絶縁膜によってボロンの突
き抜けが防止できるので、安定した低耐圧トランジスタ
特性を得ることができる。さらに、高耐圧トランジスタ
の第２のゲート絶縁膜が、単層膜で構成されているた
め、膜厚の制御が容易で安定した高耐圧トランジスタ特
性を得ることができる。

【００１９】本発明の半導体装置の製造方法は、低耐圧
トランジスタと高耐圧トランジスタを有する半導体装置
の製造方法において、少なくとも低耐圧トランジスタ領
域の半導体基板上に酸化種や不純物の透過性が低く、か
つ、第１のゲート絶縁膜の一部であって上層膜となる絶
縁膜を形成する工程と、高耐圧トランジスタ領域の半導
体基板表面を露出した後、熱酸化することによって、高
耐圧トランジスタの第２のゲート絶縁膜となる第２の酸
化膜を形成するのと同時に、低耐圧トランジスタ領域を
熱酸化して絶縁膜の下層に低耐圧トランジスタの第１の
ゲート絶縁膜の一部であって下層膜となる第１の酸化膜
を形成する工程とを備え、熱酸化によって、絶縁膜と第
１の酸化膜の積層膜からなる第１のゲート絶縁膜の膜厚
に比べて、第２の酸化膜の単層膜からなる第２のゲート
絶縁膜の膜厚の方が厚く形成されることを特徴とするも
のである。

【００２０】上記半導体装置の製造方法において、絶縁
膜が酸窒化膜からなり、第１のゲート絶縁膜が下層の第
１の酸化膜と上層の酸窒化膜からなる積層膜からなる。

【００２１】また、上記半導体装置の製造方法におい
て、酸窒化膜を少なくともＮＯを含む雰囲気下で形成す
る。

【００２２】この半導体装置の製造方法では、低耐圧ト
ランジスタ領域の半導体基板上に酸化種や不純物の透過
性が低い絶縁膜を形成した状態で、半導体基板を熱酸化
することによって、低耐圧トランジスタ領域に形成され
る絶縁膜と第１の酸化膜の積層膜からなる第１のゲート
絶縁膜の膜厚に比べて、高耐圧トランジスタ領域に形成
される第２の酸化膜の単層膜からなる第２のゲート絶縁
膜の膜厚の方を厚く形成することができる。しかも、低
耐圧トランジスタの膜厚の薄い第１のゲート絶縁膜は、
上層の酸化種や不純物の透過性が低い絶縁膜と第１の酸
化膜からなる積層膜で構成されるため、ゲート電極がボ
ロンを含む多結晶シリコン膜で形成されていても、透過
性の低い絶縁膜によってボロンの突き抜けを防止するこ
とができる。

【００２３】

【発明の実施の形態】以下、本発明の半導体装置及びそ
の製造方法における実施の形態について、図１を参照し
ながら説明する。図１（ａ）−（ｇ）は、本実施形態に
係る半導体装置の製造工程を示す断面図である。この図
１においては、低耐圧トランジスタＬＭＯＳと高耐圧ト
ランジスタＨＭＯＳの２つのトランジスタを同一半導体
基板上に形成する方法を示す。

【００２４】図１（ａ）−（ｇ）において、１は半導体
基板、２は注入保護酸化膜、３は素子分離領域、４ａは
低耐圧トランジスタのしきい値制御用の不純物層、４ｂ
は高耐圧トランジスタのしきい値制御用の不純物層、５
は酸窒化膜、６，９はレジストパターン、７は高耐圧ト
ランジスタのゲート絶縁膜、８は低耐圧トランジスタの
ゲート絶縁膜、１０はゲート電極、１１ａ及び１１ｂは
低耐圧トランジスタのソース・ドレイン領域、１２ａ及
び１２ｂは高耐圧トランジスタのソース・ドレイン領域
を示す。

【００２５】まず、図１（ａ）に示す工程で、シリコン
基板からなる半導体基板１表面にＬＯＣＯＳ酸化膜から
なる素子分離領域３を形成した後、低耐圧トランジスタ
及び高耐圧トランジスタの活性領域に注入保護酸化膜２
を２０ｎｍ形成する。

【００２６】次に、図１（ｂ）に示す工程で、低耐圧ト
ランジスタ領域および高耐圧トランジスタ形成領域のそ
れぞれの注入保護酸化膜２下部の半導体基板１中に不純
物のイオン注入を選択的に行うことによって、低耐圧ト
ランジスタ領域には低耐圧トランジスタのしきい値制御
用の不純物層４ａを形成し、高耐圧トランジスタ形成領
域には高耐圧トランジスタのしきい値制御用の不純物層
４ｂを形成する。この後、注入保護酸化膜２をＨＦ水溶
液によって溶解して除去する。

【００２７】次に、図１（ｃ）に示す工程で、不純物層
４ａ，４ｂ上に、酸窒化処理によって厚みが約３ｎｍの
酸窒化膜５を形成する。この酸窒化膜５は、例えばＮ
Ｏ，Ｎ ₂Ｏ，ＮＨ₃などの窒素原子を含むガスとＮ₂，Ｏ₂
などのガスとが混合された雰囲気中で形成され、低耐圧
トランジスタのゲート絶縁膜となるものである。この酸
窒化膜５中には、窒素が含まれていることによって不純
物の透過性が低く、例えばゲート電極となる多結晶シリ
コン膜に不純物としてボロンが含まれていても酸窒化膜
５中を突き抜けにくいので、半導体基板１中へのボロン
の拡散を防止することがきる。この酸窒化膜５の膜厚
は、低耐圧トランジスタの特性に応じて、１〜１０ｎｍ
の範囲で形成するのが好ましい。

【００２８】次に、図１（ｄ）に工程で、少なくとも低
耐圧トランジスタ領域を覆われ、且つ、高耐圧トランジ
スタ領域が開口されたレジストパターン６を半導体基板
１上に形成した後、レジストパターン６をマスクとして
酸窒化膜５をＨＦ水溶液によって溶解して除去し高耐圧
トランジスタ領域の半導体基板１表面を露出する。この
後、レジストパターン６を除去する。

【００２９】次に、図１（ｅ）に示す工程で、熱酸化処
理を行うことによって高耐圧トランジスタ領域の露出し
た半導体基板１表面に高耐圧トランジスタのゲート絶縁
膜７となる酸化膜を約１５ｎｍ形成する。この高耐圧ト
ランジスタのゲート絶縁膜７の膜厚としては、高耐圧ト
ランジスタ特性に応じて７〜３０ｎｍの範囲で形成する
のが好ましい。この熱酸化処理によって、低耐圧トラン
ジスタ領域も同時に酸化され、低耐圧トランジスタのゲ
ート絶縁膜８となる酸化膜と酸窒化膜からなる積層膜が
積層で約５ｎｍ形成される。このとき、低耐圧トランジ
スタ領域には、酸素を含む酸化種の透過性が低い酸窒化
膜５が形成されているため、半導体基板１表面が露出し
ている高耐圧トランジスタ領域に比べて、酸窒化膜５を
透過して半導体基板１表面に供給される酸化種が抑制さ
れるため、熱酸化処理による膜厚増加が少ない。

【００３０】次に、図１（ｆ）に示す工程で、ＣＶＤ法
によって約２５０ｎｍの膜厚を有する多結晶シリコン膜
を堆積した後、ゲート電極形成用のレジストパターン９
を形成し、このレジストパターン９をマスクとしてエッ
チングを行い、多結晶シリコン膜からなるゲート電極１
０を形成する。このゲート電極１０となる多結晶シリコ
ン膜中には、導電性を高めるためのボロンなどの不純物
が含まれている。この後に、レジストパターン９を除去
する。

【００３１】次に、図１（ｇ）に示す工程で、ゲート電
極１０をマスクにして不純物をイオン注入して、低耐圧
トランジスタのソース・ドレイン領域１１ａ，１１ｂ及
び高耐圧トランジスタのソース・ドレイン領域１２ａ，
１２ｂを形成することによって、同一半導体基板１上に
低耐圧トランジスタと高耐トランジスタを有する半導体
装置を作製する。

【００３２】図２は、熱酸化処理前の下地基板状態によ
る酸化時間に対する酸化膜の膜厚変化を示したものであ
る。すなわち、シリコン基板表面が露出した状態の酸化
速度に比べて、酸化種透過性の低い酸窒化膜に覆われた
シリコン基板の酸化速度の方が遅いため、低耐圧トラン
ジスタのゲート絶縁膜８となる積層膜により高耐圧トラ
ンジスタのゲート絶縁膜７となる単層膜の方を厚く形成
することができる。特に、ＮＯを含む雰囲気で形成した
酸窒化膜は、Ｎ₂Ｏを含む雰囲気で形成した酸窒化膜よ
りもさらに酸化種の透過性が低く、熱酸化処理による膜
厚増加が極めて少ないため、低耐圧トランジスタのゲー
ト絶縁膜をほとんど増加させることなく高耐圧トランジ
スタのゲート絶縁膜を選択的に形成することができるの
で、低耐圧トランジスタのゲート絶縁膜として好ましい
ものである。

【００３３】このようにして作製した低耐圧トランジス
タおよび高耐圧トランジスタは安定した特性を有してお
り、特に高耐圧トランジスタは耐圧に優れていることが
確認された。

【００３４】なお、本実施形態においては、酸化種や不
純物の低い絶縁膜として酸窒化膜を用いて説明したが、
酸化種や不純物であるボロンの透過性が低い絶縁材料を
代用しても良い。

【００３５】また、本実施形態においては、２種類のト
ランジスタを同一の半導体基板上に作成したが、図１
（ｄ）に示す工程と図１（ｅ）に示す工程の間に、ゲー
ト絶縁膜を形成する工程と、選択的に所定領域からゲー
ト絶縁膜を除去する工程の２工程を１度以上行うことに
より、３種類以上のトランジスタを同一の半導体基板上
に作成することが出来る。

【００３６】

【発明の効果】本発明の半導体装置及びその製造方法に
よれば、低耐圧トランジスタ領域の半導体基板上に酸化
種や不純物の透過性が低い酸窒化膜を形成した状態で、
熱酸化処理により高耐圧トランジスタのゲート絶縁膜を
形成することによって、低耐圧トランジスタのゲート絶
縁膜に比べて膜厚の厚い高耐圧トランジスタのゲート絶
縁膜を選択的に形成することができる。しかも、低耐圧
トランジスタのゲート絶縁膜は、上層に不純物の透過性
が低い酸窒化膜からなる積層膜で構成されるため、ゲー
ト電極がボロンなどの不純物を含むシリコン材料で形成
されても、半導体基板への不純物の突き抜け及び拡散を
防止することができる。従って、安定したトランジスタ
特性を有する低耐圧トランジスタ及び高耐圧トランジス
タが同一半導体基板上に形成された半導体装置を提供す
ることができる。

【図面の簡単な説明】

【図１】本発明の実施形態に係る半導体装置の製造工程
を示す断面図

【図２】本発明の実施形態に係る半導体装置の製造工程
のうち、シリコン基板表面が露出している場合と、酸窒
化膜が形成されている場合における酸化時間に対する膜
厚の変化を示す図

【図３】従来の半導体装置の製造工程を示す断面図

【符号の説明】

１ 半導体基板 ２ 注入保護酸化膜 ３ 素子分離領域 ４ａ 低耐圧トランジスタのしきい値制御用の不純物層 ４ｂ 高耐圧トランジスタのしきい値制御用の不純物層 ５ 酸窒化膜 ６ レジストパターン ７ 高耐圧トランジスタのゲート絶縁膜 ８ 低耐圧トランジスタのゲート絶縁膜 ９ レジストパターン １０ ゲート電極 １１ａ、１１ｂ 低耐圧トランジスタのソース・ドレイ
ン領域 １２ａ、１２ｂ 高耐圧トランジスタのソース・ドレイ
ン領域

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5F048 AA05 AA07 AC01 AC06 BB05 BB07 BB11 BB12 BB16 BB17 BD04 BG12 5F058 BA01 BA06 BC02 BC11 BD01 BD04 BD15 BF62 BF64 BF80

Claims (5)

【特許請求の範囲】
1. 【請求項１】 低耐圧トランジスタと高耐圧トランジス
   タを有する半導体装置において、前記低耐圧トランジス
   タが上層に酸化種や不純物の透過性が低い絶縁膜が形成
   された積層膜からなる第１のゲート絶縁膜を有し、前記
   高耐圧トランジスタが単層膜からなる第２のゲート絶縁
   膜を有し、前記第１のゲート絶縁膜の膜厚に比べて前記
   第２のゲート絶縁膜の膜厚の方が厚いことを特徴とする
   半導体装置。
2. 【請求項２】 請求項１記載の半導体装置において、前
   記絶縁膜が酸窒化膜からなり、前記第１のゲート絶縁膜
   が下層の第１の酸化膜と上層の前記酸窒化膜からなる積
   層膜で構成され、前記第２のゲート絶縁膜が第２の酸化
   膜からなる単層膜で構成されていることを特徴とする半
   導体装置。
3. 【請求項３】 低耐圧トランジスタと高耐圧トランジス
   タを有する半導体装置の製造方法において、少なくとも
   前記低耐圧トランジスタ領域の半導体基板上に酸化種や
   不純物の透過性が低く、かつ、第１のゲート絶縁膜の一
   部であって上層膜となる絶縁膜を形成する工程と、前記
   高耐圧トランジスタ領域の前記半導体基板表面を露出し
   た後、熱酸化することによって、前記高耐圧トランジス
   タの第２のゲート絶縁膜となる第２の酸化膜を形成する
   のと同時に、前記低耐圧トランジスタ領域を熱酸化して
   前記絶縁膜の下層に前記低耐圧トランジスタの第１のゲ
   ート絶縁膜の一部であって下層膜となる第１の酸化膜を
   形成する工程とを備え、 前記熱酸化によって、前記絶縁膜と前記第１の酸化膜の
   積層膜からなる前記第１のゲート絶縁膜の膜厚に比べ
   て、前記第２の酸化膜の単層膜からなる前記第２のゲー
   ト絶縁膜の膜厚の方が厚く形成されることを特徴とする
   半導体装置の製造方法。
4. 【請求項４】 請求項３記載の半導体装置の製造方法に
   おいて、前記絶縁膜が酸窒化膜からなり、前記第１のゲ
   ート絶縁膜が下層の前記第１の酸化膜と上層の前記酸窒
   化膜からなる積層膜からなることを特徴とする半導体装
   置の製造方法。
5. 【請求項５】 請求項４記載の半導体装置の製造方法に
   おいて、前記酸窒化膜を少なくともＮＯを含む雰囲気下
   で形成することを特徴とする半導体装置の製造方法。