TWI277205B - Flash memory structure and method for fabricating the same - Google Patents
Flash memory structure and method for fabricating the same Download PDFInfo
- Publication number
- TWI277205B TWI277205B TW094134769A TW94134769A TWI277205B TW I277205 B TWI277205 B TW I277205B TW 094134769 A TW094134769 A TW 094134769A TW 94134769 A TW94134769 A TW 94134769A TW I277205 B TWI277205 B TW I277205B
- Authority
- TW
- Taiwan
- Prior art keywords
- flash memory
- layer
- recess
- forming
- oxide layer
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 34
- 239000000758 substrate Substances 0.000 claims abstract description 30
- 239000013078 crystal Substances 0.000 claims abstract description 15
- 229910052732 germanium Inorganic materials 0.000 claims description 24
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 24
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 claims description 24
- 238000005530 etching Methods 0.000 claims description 14
- 229920002120 photoresistant polymer Polymers 0.000 claims description 13
- 150000004767 nitrides Chemical class 0.000 claims description 7
- KWYUFKZDYYNOTN-UHFFFAOYSA-M Potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 4
- 238000001459 lithography Methods 0.000 claims description 3
- 229910052715 tantalum Inorganic materials 0.000 claims description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 2
- 239000004065 semiconductor Substances 0.000 claims 8
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 claims 1
- 229910052797 bismuth Inorganic materials 0.000 claims 1
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 claims 1
- 238000010030 laminating Methods 0.000 claims 1
- 229910052707 ruthenium Inorganic materials 0.000 claims 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract 4
- 229910052710 silicon Inorganic materials 0.000 abstract 4
- 239000010703 silicon Substances 0.000 abstract 4
- 229910052581 Si3N4 Inorganic materials 0.000 abstract 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 abstract 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 229920005591 polysilicon Polymers 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000005641 tunneling Effects 0.000 description 3
- 238000005137 deposition process Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000010411 cooking Methods 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 239000004575 stone Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/69—IGFETs having charge trapping gate insulators, e.g. MNOS transistors
- H10D30/691—IGFETs having charge trapping gate insulators, e.g. MNOS transistors having more than two programming levels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/69—IGFETs having charge trapping gate insulators, e.g. MNOS transistors
- H10D30/694—IGFETs having charge trapping gate insulators, e.g. MNOS transistors characterised by the shapes, relative sizes or dispositions of the gate electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/01—Manufacture or treatment
- H10D64/031—Manufacture or treatment of data-storage electrodes
- H10D64/037—Manufacture or treatment of data-storage electrodes comprising charge-trapping insulators
Landscapes
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Description
1277205 九、發明說明： 【發明所屬之技術領域】 本發明係關於-種㈣記憶體結構及其製備方法，特別 係關於-種具有分離载子捕捉區之快閃記憶體結構及其製 備方法。 【先前技術】 快閃記憶體由於具有有低功率消耗、存取迅速及存入之 • 資料在斷電後也不會消失等優點，已經廣泛應用在筆記型 電腦、電子記事薄、行動電話、數位相機、數位錄音筆及 MP3播放器等電子產品之資料儲存上。典型的快閃記憶體 具有矽-氧化矽-氮化矽-氧化矽_,(s〇N〇s)結構，其具有較 薄的記憶單元且製作容易等優點，因而已廣泛應用於快閃 記憶體之中。 圖1例示一習知之SONOS型快閃記憶體單元10。該快閃記 憶體10包含一矽基板12、二摻雜區14及16、一穿隧氧化層 # 22、一氮化矽層24、一氧化層26以及一多晶矽層28，其中 該穿隧氧化層22、該氮化矽層24及該氧化層26構成一氧化 石夕-氮化石夕-乳化石夕（ΟΝΟ)介電堆疊結構2〇。該氮化物層24 可捕捉穿過該穿隧氧化層22之電子或電洞。該氧化層26係 用以避免記憶體在寫入或抹除期間，電子或電洞脫離該氮 化物層24而進入該多晶矽層28。 當該多晶矽層28(閘極）被正向充電時，該矽基板12之載 子通道18内之電子會射入該氮化矽層24並陷於其中。相反 地，當該多晶矽層28被負向充電時，該氮化矽層24中之部
104407.DOC 1277205 分電子會被排斥而射入該矽基板12内，而於該氮化矽層24 内形成電洞。陷於該氮化石夕層24内之電子與電洞改變該快 閃記憶體單元10之臨限電壓，而不同的臨限電壓代表該快 閃記憶體單元10儲存資料位元「〇」或「1」。 【發明内容】 本發明之主要目的係提供一種具有分離載子捕捉區之快 閃記憶體結構及其製備方法，其結構具有較高的記憶密度 且其製程具有較佳階梯覆蓋特性等優點。 為達成上述目的’本發明之快閃記憶體結構包含一表面 3又有至少一凹部結構之石夕基板、二個設置於該凹部結構兩 侧之矽基板中的摻雜區、至少一設置於該凹部結構内之載 子捕捉區以及一設置於該凹部結構上方之導電層。該凹部 結構包含二個以一凸部分隔之凹槽，其可為U型或V型。較 佳地，該凹槽具有一位於該矽基板之（丨1丨）結晶面的斜面及 一位於該石夕基板之（1 〇〇)結晶面的底面。該快閃記憶體結構 另包含一設置於該凹部結構内之介電堆疊結構，其包含一 設置於該石夕基板表面之第一氧化層、一設置於該凹槽内之 第一氧化層表面的氮化矽區塊以及一第二氧化層。該載子 捕捉區係設置於該介電堆疊結構之中，且該第二氧化層覆 蓋該第一氧化層及該氮化矽區塊。 本發明之快閃記憶體之製備方法包含形成二摻雜區於一 矽基板中；形成一矽磊晶層於該矽基板表面；形成至少一 凹部結構於該二掺雜區間之矽磊晶層中；形成至少一載子 捕捉區於該凹部結構内；以及形成一導電層於該凹部結構
104407.DOC 1277205 上方等步驟。該凹部結構之形成步驟包含形成一遮罩層於 該矽磊晶層表面；形成至少一開口於該遮罩層中；進行— 蝕刻製程，蝕刻該開口下方之矽磊晶層；以及去除該遮I 層等步驟。較佳地，該遮罩層係一氧化層，且該蝕刻製程 使用之蚀刻液包含氫氧化奸。
另，形成該載子捕捉區之形成步驟包含形成一第一氧化 層於該矽磊晶層表面；沈積一氮化矽層於該第一氧化層上 •，形成一光阻層於該氮化矽層上；進行一微影製程以局部 去除在一預定深度以上之光阻層以形成一遮罩；進行一餘 刻製程以局部去除未被該遮罩覆蓋之氮化矽層而形成至少 一氮化矽區塊，形成一第二氧化層於該第一氧化層及該氮 化碎區塊表面。 相較於習知技藝，本發明之快閃記憶體結構具有較高的 記憶密度且其製程具有較佳階梯覆蓋特性。本發明之快閃 記憶體結構之單-記憶μ具有二個栽子捕捉區，可用以 儲存二位元之資料，亦即為—雙位元記憶單元（twin抓 CELL)。由於單—記憶單元即可儲存：位s之資料，因此 本發明之快閃記憶體結構具有較高的記憶密度。此外，由 於該凹槽可為v型或u型，其上邮„ 、邛開口大於其底部，因此本 發明藉由沈積技術製備該介電堆 嵬堆疊結構及該導電層時具有 較佳的階梯覆蓋特性，因而不舍 【實施方式】 $成内部空洞。 圖 先， 2至圖9例示本發明快閃記憶體 進行一 n+離子佈植製程以形成 結構5〇之製備方法。首 二摻雜區54於一矽基板
104407.DOC 1277205 . 52中，其中該摻雜區54係作為MOS電晶體之汲極與源極。 之後，形成一矽磊晶層56於該矽基板52表面以及一遮罩層 58於該矽磊晶層56表面，並利用微影製程形成二開口 6.0於 該遮罩層58之中。如圖3所示。該矽磊晶層56之（100)結晶面 較佳地係朝向下方，且該遮罩層58可為一氧化層。 參考圖4，利用該遮罩層58為蝕刻遮罩進行一蝕刻製程， 蝕刻該開口 60下方之矽磊晶層56以形成包含二凹槽62之凹 | 部結構61。之後，在去除該遮罩層58之後，進行一離子佈 植製程以調整MOS啟始電壓（threshold voltage，Vt)。該二 凹槽62係以一凸部64予以分隔，且該凸部64之底部寬度較 佳地大於100埃（angstroms)以分隔形成二個凹槽62。特而言 之，該蝕刻製程使用之蝕刻液包含氫氧化鉀，且該凹槽62 具有一位於該矽磊晶層56之（111)結晶面的斜面66及一位於 該♦蠢晶層56之（1〇〇)結晶面的底面68。 由於該蝕刻液在80°C時對矽之（100)結晶面的蝕刻速率 馨為0.6微米/分鐘，對（in)結晶面之蝕刻速率為〇 006微米/ 分鐘’因此該敍刻製程係方向相依（orientati〇n-independent) 蝕刻，可自主地形成該斜面66於該矽磊晶層56之（111)結晶 面上的凹槽62。申言之，若該開口 60較小且該蝕刻製程之 時間較短，則該凹槽62將呈V型；反之，若該開口 60較大且 該#刻製程之時間較長，則該凹槽62將呈U型。 參考圖5,利用沈積製程形成一第一氧化層82於該矽磊晶 層56表面以及一氮化矽層84於該第一氧化層82上，並隨後 形成一光阻層70於該氮化矽層84上。之後、藉由控制曝光
104407.DOC 1277205 強度以局部地曝光在一預定深度D以上之光阻層70，亦即使 該凹槽62之底部以外之光阻層70接受充足曝光而改變其分 子結構’而在該凹槽62底部之局部區域内之光阻層72則未 充足曝光而保留其分子結構，如圖6所示。 參考圖7，進行一顯影製程，局部去除在該預定深度〇以 上之光阻層70而形成一遮罩72。之後，利用該遮罩72進行 一飯刻製程以局部去除未被該遮罩72覆蓋之氮化矽層84而
形成氮化矽區塊84’，並利用沈積製程形成一第二氧化層86 ’其覆蓋該第一氧化層82及該氮化矽區塊84,，如圖8所示。 申言之，該第一氧化層82、該氮化矽區塊84,及該第二氧化 層86構成一介電堆疊結構8〇 ,且該二凹槽62内之介電堆疊 結構80構成二個載子捕捉區88。接著，形成一由多晶矽構 成之導電層78(作為MOS電晶體之閘極）於該凹槽62上方之 介電堆疊結構80表面，即完成該快閃記憶體結構5〇，如圖9 所示。 相較於習知技藝，本發明之快閃記憶體結構具有較高的 記憶密度且其製程具有較佳階梯覆蓋特性，茲說明如下·· 本發明之㈣記憶體結構之單—記憶單元具有二個載子捕 捉區’可用以儲存二位元之資料，亦即為一雙位元 元二麵mTCELL)e由於單—記憶單㈣可儲存二位元 之貝枓，因此本發明之快閃記憶體結構具有較高的記憶密 度。此外，由於該凹槽可為v型或_，其上部開口大_ 藉由沈積技術製備該介電堆疊結構及該 導電曰夺具有較佳的階梯覆蓋特性，因而不會形成内部*
104407.DOC -10- 1277205 洞。 本發明之技術内容及技術特點已揭示如上，然而熟悉本 爾 項技術之人士仍可能基於本發明之教示及揭示而作種種不 背離本發明精神之替換及修飾。因此，本發明之保護範圍 應不限於實施例所揭示者，而應包括各種不背離本發明之 替換及修飾，並為以下之申請專利範圍所涵蓋。 【圖式簡要說明】 I 圖1例示一習知之SONOS型快閃記憶體單元；以及 圖2至圖9例示本發明快閃記憶體結構之製備方法。 【主要元件符號說明】 10 快閃記憶體單元 12 矽基板 14 摻雜區 16 摻雜區 18 載子通道 20 介電堆疊結構 22 穿隧氧化層 24 氮化矽層 26 氧化層 28 多晶矽層 50 快閃記憶體結構 52 矽基板 54 摻雜區 56 矽磊晶層 58 遮罩層 60 開口 61 凹部結構 62 凹槽 64 凸部 66 斜面 68 底面 70 光阻 72 遮罩 78 導電層 80 介電堆疊結構 82 第一氧化層 84 氮化石夕層 84, 氮化矽區塊 86 第二氧化層 88 載子捕捉區
104407.DOC
Claims (1)
1277205 十、申請專利範圍： 1, 一種快閃記憶體結構，包含： 一半導體基板，其表面設有至少一凹部結構； 二摻雜區，設置於該凹部結構兩側之半導體基板中； 至少一載子捕捉區，設置於該凹部結構内；以及 一導電層，設置於該凹部結構上方。 2 ·根據請求項1之快閃記憶體結構，其中該凹部結構包含二 凹槽，其為U型或V型。 3·根據請求項2之快閃記憶體結構，其中該二凹槽係以一凸 部分隔。 4·根據請求項1之快閃記憶體結構，其另包含一設置於該凹 部結構内之介電堆疊結構，且該載子補捉區係設置於該介 電堆疊結構之中。 5.根據請求項4之快閃記憶體結構，其中該介電堆疊結構包 含： 第一氧化層’設置於該半導體基板表面；
一氮化矽區塊，設置於該凹部結構内之第一氧化層表 面’作為載子捕捉之用；以及 第一氧化層，覆蓋該第一氧化層及該氮化矽區塊。 6·根據叫求項丨之快閃記憶體結構，其中該半導體基板係矽 基板且该凹部結構具有一位於該矽基板之（1丨丨）結晶面 的斜面。 虞明求項1之快閃記憶體結構，其中該半導體基板係矽 二 且忒凹部結構具有一位於該矽基板之（1〇〇)結晶面 104407.DOC 1277205 8·根據請求項1之快閃記憶體結構，其中該二摻雜區係分別 作為沒極及源極。 9 · 一種快閃記憶體之製備方法，包含下列步驟： 形成二摻雜區於一半導體基板中； 形成至少一凹部結構於該半導體基板表面； 形成至少一載子捕捉區於該凹部結構内；以及 形成一導電層於該凹部結構上方。 10·根據請求項9之快閃記憶體之製備方法，其中該半導體基 板係一矽基板，且該凹部結構之形成包含下列步驟： 形成一矽磊晶層於該矽基板表面； 形成一遮罩層於該矽磊晶層表面； 形成至少一開口於該遮罩層中；以及 進行一蝕刻製程，蝕刻該開口下方之矽磊晶層以形成 包含至少一凹槽之該凹部結構。 11 ·根據請求項10之快閃記憶體之製備方法，其中該蝕刻製程 使用之蝕刻液包含氫氧化鉀。 12·根據請求項1〇之快閃記憶體之製備方法，其中該矽磊晶層 之（100)結晶面朝向下方。 13.根據請求項1〇之快閃記憶體之製備方法，其中該凹槽具有 一位於該矽磊晶層之（111)結晶面的斜面。 14·根據請求項1〇之快閃記憶體之製備方法，其中該凹槽具有 一位於該矽磊晶層之（1〇〇)結晶面的底面。 15·根據請求項1〇之快閃記憶體之製備方法，其♦該遮罩層係 16·根據請求項1〇之快閃記憶體之製備方法，其中該载子捕捉 104407.DOC 1277205 區之形成包含下列步驟： 形成一第一氧化層於該矽磊晶層表面； 形成一氮化矽區塊於該凹槽内之第一氧化層表面，·以 及 开>成一第二氧化層於該第一氧化層及該氮化矽區塊表 面0 17.根據請求項16之快閃記憶體之製備方法，其中該氮化矽區 塊之形成包含下列步驟： •沈積一氮化矽層於該第一氧化層上； 形成一光阻層於該氮化矽層上； 進行一微影製程，局部去除在一預定深度以上之光阻 層以形成一光阻遮罩； 進行一蚀刻製程，局部去除未被該光阻遮罩覆蓋之該 氮化石夕層’以形成該氣化石夕區塊於該凹槽内之第一氧化層 表面；以及 去除該光阻遮罩。 104407.DOC
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW094134769A TWI277205B (en) | 2005-10-05 | 2005-10-05 | Flash memory structure and method for fabricating the same |
| US11/288,194 US20070075358A1 (en) | 2005-10-05 | 2005-11-29 | Flash memory structure and method for fabricating the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW094134769A TWI277205B (en) | 2005-10-05 | 2005-10-05 | Flash memory structure and method for fabricating the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TWI277205B true TWI277205B (en) | 2007-03-21 |
| TW200715535A TW200715535A (en) | 2007-04-16 |
Family
ID=37901075
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW094134769A TWI277205B (en) | 2005-10-05 | 2005-10-05 | Flash memory structure and method for fabricating the same |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20070075358A1 (zh) |
| TW (1) | TWI277205B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100044738A1 (en) * | 2007-04-20 | 2010-02-25 | Koninklijke Philips Electronics N.V. | Preparation of organic light emitting diodes by a vapour deposition method combined with vacuum lamination |
| US10720444B2 (en) | 2018-08-20 | 2020-07-21 | Sandisk Technologies Llc | Three-dimensional flat memory device including a dual dipole blocking dielectric layer and methods of making the same |
| WO2021184310A1 (zh) * | 2020-03-19 | 2021-09-23 | 厦门三安光电有限公司 | 发光二极管 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6538925B2 (en) * | 2000-11-09 | 2003-03-25 | Innotech Corporation | Semiconductor memory device, method of manufacturing the same and method of driving the same |
| TWI234275B (en) * | 2001-05-25 | 2005-06-11 | Amic Technology Taiwan Inc | Method of fabricating a flash memory cell |
| KR100487523B1 (ko) * | 2002-04-15 | 2005-05-03 | 삼성전자주식회사 | 부유트랩형 비휘발성 메모리 소자 및 그 제조방법 |
-
2005
- 2005-10-05 TW TW094134769A patent/TWI277205B/zh not_active IP Right Cessation
- 2005-11-29 US US11/288,194 patent/US20070075358A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| US20070075358A1 (en) | 2007-04-05 |
| TW200715535A (en) | 2007-04-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102332432B1 (ko) | 메모리 어레이들, 및 메모리 어레이들을 형성하는 방법들 | |
| CN110249428A (zh) | Nand存储器阵列以及形成nand存储器阵列的方法 | |
| US8076201B2 (en) | Method of manufacturing flash memory device | |
| US8110461B2 (en) | Flash memory device and manufacturing method of the same | |
| CN104900593B (zh) | 存储器及其形成方法 | |
| CN108807401A (zh) | 一种半导体器件及其制造方法 | |
| US7341912B2 (en) | Split gate flash memory device having self-aligned control gate and method of manufacturing the same | |
| TWI292609B (en) | Semiconductor storage device | |
| US7977734B2 (en) | SONOS flash memory | |
| CN103380489B (zh) | 电荷捕捉场效晶体管中的制程界限工程 | |
| US8232170B2 (en) | Methods for fabricating semiconductor devices with charge storage patterns | |
| TWI251337B (en) | Non-volatile memory cell and manufacturing method thereof | |
| CN100539082C (zh) | 快闪存储器及其制作方法 | |
| JP2003282748A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
| TWI277205B (en) | Flash memory structure and method for fabricating the same | |
| TW200933747A (en) | Selective silicide formation using resist etch back | |
| US11943918B2 (en) | Memory structure and fabrication method thereof | |
| US20090020801A1 (en) | Two-bit flash memory cell structure and method of making the same | |
| CN108074932B (zh) | 半导体器件及其制作方法、电子装置 | |
| TWI288473B (en) | Flash memory structure and method for fabricating the same | |
| CN100517657C (zh) | Sonos快闪存储器的制作方法 | |
| TWI269411B (en) | Fabricating method of flash memory | |
| TWI277179B (en) | Non-volatile memory device | |
| JP2007067027A (ja) | 埋め込み型不揮発性メモリーの製作方法 | |
| CN100382317C (zh) | 间隙壁捕获型存储器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |