TWI277098B - Fuse concept and method of operation - Google Patents

Description

1277098 九、發明說明·· 【發明所屬之技術領域】 本發明係關於積體電路，且牿丨仫 池，作為記_齡元件之轉^侧於制非揮發性記憶電 【先前技術】 為在㈣奴使㈣，常單純因 能性就增加。記㈣贿元伽2缝體70射魅錯誤的可 ==5¾特磁 的片段無存胞元之陣列’其可被用於^錯=片段 使用冗餘記憶體片段鱗列的一方法 存該錯誤記憶體儲存胞元找憶體位該 取Γ電路系統再直接存取一 寫於該雷魏財。添； 成本，包括時間與錢。 1研騎 ^外’由於在製造過財，封包前雷娜絲被存寫，因 ，積體電路封裝後’該雷射溶絲無法被更新。所以，在使用過程 =添加的纖m麵元㈣有缺陷，其錄無法被紗(儲存於 =52:)。’且冗餘的儲存胞元無法發生，造成該記憶體儲存 之』此：U^70: ’用於儲存關於錯誤記憶體儲存胞元 m 繼儲存胞 1277098 【發明内容】 # ，發明之一目的，係提供一半導體記憶體元件，其包含··一 ίΐ記憶ΐ，用於儲存局部資料值於儲存胞元中，—位址解碼器 該第-記憶體，該位址解碼器含有電路以解碼供 & 位元’且選擇—齡胞元，—冗餘的控制器結合^ ====冗制控繼包含H紐，驗儲存錯 5、f 體儲存胞7°之他列，與―冗餘的記讎齡胞元用於每 2誤記憶，存胞元’其中該第二記㈣包含非揮發性的記憶 -月ο兀，一冗餘的位址解碼器結合於該冗餘的控制器，該冗 ^址解碼器含有電路，贿碼重置記碰胞元之位賊元，以選 ，該冗餘記鍾中冗餘的記憶贿存胞元，以及—冗餘記 讀的健解碼11 ’該冗躺記髓包含冗制記^體儲 板刃之另—目的係提供—種用於—半導體記憶體元件中提 、=耐1誤之方法，該方法包含：測試記·儲存胞元之錯誤， 決=錯誤記髓儲存胞元，儲存錯誤記憶體儲存胞元於非揮發性 ^憶體’以及連接冗餘的記憶_存胞元錯誤記舰儲存胞 本發明提供許乡伽。例如，使縣發明之—麵實， 體巾的貝訊被更新。此亦使得增加新的錯誤記紐胞元位 ίΐ記紐胞元位絲，以及使得可連·肋記憶體儲存 其造成該記憶體儲存元件被拋棄。更新錯誤記憶體胞元表 坦，1 ’使得可定_騎的錯誤記憶體胞元且増加任何新的錯 誤圮憶體胞70至錯誤記憶體胞元表。 _，’巧本發明之—較佳實施例，當她於使用雷娜絲 广儲存賁贿，由於她_雷祕絲，鱗發性記舰胞元較

二’ I據具有較高的資訊密度。較高的資訊密度使得 位址資訊，需要較小的足跡。 卞里J 1277098 在赞ϊΐϊ由使用本發明之一較佳實施例可降低製造成本，由於 王不需要燃燒該雷射溶絲此一增加 杏 一較佳實施例可使完成該記憶體儲二 k興封裝，且而後可測試該儲存元件。 衣 結構交叉點陣列 特定的元件結構。 者利用現有的結構而不需改變成 【實施方式】 =明不同實施例之製造與使用如下所詳述。铁而 許夕可應用的發明觀念，其可用於許多 ，$供 用之實施例僅用於說明本發明之製造鱼2ί處所 之範圍。 κ表^更用’但並不舰本發明 ϋ於訊如何如儲存於該記憶體儲存元件中，經由電壓 或多個儲存胞元的增匕j存 =。因此’已發展增加記憶體儲存元件的紐= ，其胞: 匕3超過需要的記憶體儲存胞元，而後重置^二方法 ==!!=論及叫-儲存胞元重置單1^1=疋於 係被儲存且自增加細記_齡就 錯辦 元’ -般係指冗餘的記__於其Ul體儲存胞 胞元齡取(讀取或存寫），該錯誤記錯誤記憶 被注思，以_取赫料取係再直紅立元置 ί!亡述，方法，記憶體儲存胞元之位址，其被視為錯誤的 7 1277098 ，，誤記憶體儲存胞元之位址係典型地保持於—熔絲儲 放出’其係大於正常操作中所使用之典型 當在认二該儲存兀件進行功能測試時，該錯誤儲存胞元之位址通 二係，記憶體儲存元件製造後被決冑的。此通常係於放置該 ^件於其最後縣騎進行。_每—侧記㈣儲存胞元之 ，且存寫該錯誤記憶體儲存胞元至該熔絲儲存處。沿著側邊 ，寫的的錯誤儲存胞元之位址，係為每—錯誤儲存胞元之重置儲 子月之位址。若该熔絲為雷射變化，則使用一雷射燃燒該溶絲。 若該熔f係由一電流釋出，則係使用一適當的電流值。在測 j元成後，忒§己憶體儲存元件被典型地封裝，再無更新炼絲儲 處的可能。 ，參閱第一圖，其說明習知技藝中半導體記憶體電路1〇〇，具 有几餘的έ己憶體空間，以及必需的功能邏輯自該冗餘的記憶體 儲存空間，用冗餘的記憶體儲存胞元以支援重置錯誤記憶體g存 胞元。該半導體記憶體電路100包含一位址緩衝器115，一列解碼 器120，一欄解碼器125，一記憶體陣列130，一輸出緩衝器136， 一冗餘的控制器140，一冗餘的列解碼器145，以及一冗^°的記憶 體150 。 " 一η-位元記憶體位址係經由一位址匯流排11〇，用於該位址緩衝器 115。該η-位元記憶體位址的一部分係用於該列解碼器12〇，而剩 餘的部分係用於該欄解碼器125。該列解碼器120與該攔解碼器125 解碼該位址位元，且於該記憶體陣列130中設計列與攔位址。在特 定位址儲存之資料值係自該記憶體陣列130讀取出，且經由該輸出 緩衝器135通過。使用相似的操作方式將資料值存寫至一特記 憶體位址。 ° 該冗餘的控制器140包含一記憶體電路(未顯示），用於該記憶 體陣列130中儲存錯誤記憶體儲存胞元之位址，一比較電路顯"' 示）用於比較該輸入位址與儲存於該記憶體電路中該缺陷記憶體 儲存胞元之位址，以及一缺陷電路（未顯不）用於彳貞測該記憶體電 1277098 路中炫絲的狀態。當該位址缓衝器115之位址符合該記憶體電路中 ^錯誤記憶體儲存胞元之位址時，該比較電路係經由該位址緩衝 = 115用於該位址位元，且產生一無用訊號使得該列解碼器12〇變 ^寻無用且使得該冗餘的列解碼器145變得有用。所以，當該位址設 叶=錯誤記憶體儲存胞元時，自該冗餘記憶體150之一記憶體儲存 胞70 ’係被存取置換該記憶體陣列130中該錯誤記憶體儲存胞元。 ι自該冗餘控制器140之該記憶體電路，係用於儲存該記憶體陣 歹U30中該錯誤記憶體儲存胞元之位址。該記憶體電路使用溶絲、， =保持該位址資訊。再該記憶體儲存元件之製造過程之測試相 中，錯誤記憶體儲存胞元被偵測，且其位址被儲存於該記憶體電 二$上所述，該記憶體電路中的溶絲可為雷射溶絲，其需要 南能量雷射以釋出，或其可為電熔絲使用高電流釋出。 使用熔絲儲存錯誤記憶體胞元之該記憶體位址的缺點，在於 田ΐΐΐ係不可更新的，這表示增加的記憶體儲存胞元在正常使 變得錯誤，錯誤記憶體儲存胞元表無法被更新。因此需 =ίίϋ，例如雷射與大電流來源，其係結合至該儲存元 釋出放麟所必須。這些猶通常f要直接存取至嘗試 溶絲叫旦該積體電路被放置於其封襄中，直接存取該 存胞係ίϊ揮發性記憶體，以儲存錯誤記憶體儲 ^體、可消去計晝僅讀記憶體(Ερ_)、電阻 、、磁。% 可被整合於已存之記憶it=體而不使用溶絲， 如自該冗餘护制哭牛中例如，一記憶體電路，例 體可被用以替代一塊不用的記憶體電路。下歹日 元件，然而，其他形式的非揮發性^明_峨 發明並不侷限於MRAM記憶體元件。 、置換Μ。所以，本 _半恤㈣嫩_t+，⑽魏半導體技 1277098 術與磁力學。除了使用一電荷以指示二位元「i 使用電子之旋轉。例如旋轉電子元件係磁電阻“ ^的f ’ (MRAM)儲存元件’其包含傳祕垂直於不同金屬 二，體士 5知為一交點，在垂直傳導線;為磁性堆疊该 磁性堆疊係於係佈局於該交叉點且夾在該傳導線之間 經由一傳導線之電流包含傳導線周圍之磁場。

可排列（或佈局於)該磁性堆疊中磁性偶極之排 ^ I 流方向所誘導之磁場方向。右手定律為熟二： 透過其他傳導_不職流可誘導其他磁場， 磁性堆疊中磁場的極性。二進位的資訊，其代表「丨 1排， 儲存為該磁性堆疊中該磁性偶極的不同排列。 」s」糸 該磁性堆疊中磁性偶級之排列改變該磁性堆疊之 如，若二雜「G」齡於該雖堆疊巾，卿雜堆疊之電 Ϊ同堆!嫌’若二進位Γ1」係儲存於該磁性堆疊 中。該磁性堆璺之電阻被偵測且決定儲存於其中之邏輯值。 ，參巧二圖a，其係根據本發明之—較佳實施例，說明排列 ^-父叉點陣列結構中MRAM記憶體儲存胞元2〇〇之結構，用以儲 =位元資訊，作為置換-賴。麵記髓儲存胞元觸之 包含四個祖Μ記憶體儲存胞元202，2〇4，2〇6與2〇8排列於一交又 點結構中。該交又點陣列結構係幾個標準結構中之一，用於 MRAM記憶體儲存胞元，且係為熟知此技藝之人士所孰知。、 每一MRAM記憶體儲存胞元係結合至兩傳導線，g別佈局於該 ，存胞元之端點。例如，MRAM記憶體儲存胞元2〇2係結合至傳導 J」210之一端點與傳導線「LC」214之一端點。該四個職《記 ，體儲存胞元202，204，206與208係結合至四個傳導線rLA」21()， =」212 ’「LC」214與「LD」216。該傳導線用於計晝該刪記 ，體儲存胞元且讀取儲存於該腿雇記憶體儲存胞元之值。該mram 記憶體儲存胞元亦可藉由使时寫電壓而被存寫，其造成破壞該 1277098 * · MRANU己憶體儲存胞元中的通過氧化物層。此通常係指超過電壓。 根據本發明之一較佳實施例，該MRAM記憶體儲存胞元之計畫 · 如下之方式· MRAM儲存胞元202係被計晝用以支持二進位值「〇」， MRAM儲存胞元204係被計晝用以支持二進位值「1」，以及mram儲 存胞元208係被計晝用以支持二進位值「〇」。為了呈現另一狀態， 該MRAM§己憶體儲存胞元係計畫為一互補值·· mram儲存胞元2〇2係支 持「1」’ MRAM儲存胞元204係支持「〇」，MRAM儲存胞元2〇6係支 持「〇」，以及MRAM儲存胞元208係支持「1」。上述在MRM儲存胞 元的計晝值較佳係為一套數值，然而，其他組合的數值係可能的， 且同樣是可操作的。 一父叉點陣列中MRAM記憶體儲存胞元的特別排列，係產生兩 _ 個電壓分配器，其中讀取電壓的使用係透過傳導線「lc」21^「ld」 216。此排列一般係指一架橋結構。該架橋結構較壓係來自於該結 構所產生的較高訊號值。儲存於該MRAM記憶體儲存胞元中的值可 經由一簡單動態隨機存取記憶體(DRAM)門閂線路形式感應放大器 而偵測。感應放大器係用以偵測儲存於記憶體儲存胞於中之邏輯 值，且係如熟知此技藝之人士所知者。根據本發明之較佳實施例， 用以债測儲存於該MRAM儲存胞元中之值之使用的電壓，係約等於 單一 MRAM胞元分割電壓之兩倍。 如第二圖a中的交叉點陣列，係為MRAM記憶體元件廣為使用的 · 兩種結構之一。第二結構通常係指該MRAMFET(場效電晶體）結構。 該MRAMFET結構係與交差點陣列結構相似，除了有FET存在該MRAM 儲存胞元與用於控制該FET之該第二傳導線之間。該fet較佳為η 形式FET。所以該基礎MRAM FET單元包含第一傳導線結合至_Μ儲 存胞其結合至一FET，其結合至一第二傳導線以及一電壓供應。

凊參閱弟一圖b ’其係根據本發明之一較佳實施例說明排列於 二MRAMFET結構中，一 MRAM記憶體儲存胞元250之結構，用以儲存 單一位兀之資訊，作為一熔絲之置換。MRAMb憶體儲存胞元25〇之 結構包含四個MRAM記憶體儲存胞元252，254，256與258排列於MRAM 11 1277098 * » • 薯 FET結構中。每一個mram記憶體儲存胞元結合至單一傳導線與一 FET，该傳導線係於該記憶體儲存胞元之一端且該fet於另一端。 例如，MRAM記憶體儲存胞元252係結合至傳導绫之一踹rLC i 2fi0 與FET 265。 265係依谢至第」之該VS: 合至「VDD」，其為該結構之電壓供應。除了FETs，本發明之該MRAM 排列係與該交叉點陣列排列相似。 I奮參閱第二圖，其係根據本發明之較佳實施例，說明當該讀 取，壓之使用係透過傳導線「LC」214與「LD」216時，兩電壓分 配益係自MRAM記憶體儲存胞元之排列而產生。值得注意的是，當 使用該讀取電壓時，該MRAM記憶體儲存胞元之實際排列並不改 麦，且第二圖係該MRAM記憶體儲存胞元之邏輯重新排列，使得該 馨 電壓分配器容易看與分析。 根據本發明之較佳實施例，一讀取電壓約為靜止電壓的兩倍 (2*Veq)用於傳導線「LC」214，且接地電壓係用於該傳導線「ld」 216，以及「LB」212可備用於讀取儲存於該敗—記憶體儲存胞元 之值。 根據本發明之較佳實施例，可於該感應放大器偵測一電壓。 該MRAM圮憶體儲存胞元中，該電壓係與電阻之改變，k，成比例。如 上所述，MRAM記憶體儲存胞元之電阻的改變，係取決於其磁性偶 極之排列。於該感應放大器之電壓可被表示為^sig = φ 2*Veq-k/(2+k)，其中Veq係為靜止電壓且k為該MRAM記憶體儲存胞 70電阻之改變。 代表單一熔絲之狀態係使用該四個MRAMK憶體儲存胞元，其 係較佳的數目，因為當偵測該排列所代表的資料時，使用四個儲 存胞元提供較大的電壓幅度，亦即ysig強度，然而，其他組合的 數值也是可能的且可操作的。 當讀取電壓之使用係透過傳導線「LC」4〇8與rLD」41〇時， 一交叉點陣列中該MRAM記憶體儲存胞元之特定排列產生一電壓分 配器。儲存於該MRAM記憶體儲存胞元之值可被使用為參考胞元（元 12 1277098 件）’結合於該MRAM胞元402與404以建構如上所述之一架橋結構。 該參考胞元並不用以實際儲存資料，而是參與該架橋之建構。 请參閱第四圖b，其係根據本發明之較佳實施例，說明排列於 一交又點陣列結構中單一MRAM記憶體儲存胞元45〇之結構，用以儲 存單一位元之資訊，以作為置換一熔絲。單一MRAM記憶體儲存胞 兀450之結構，包含—MRAMk憶體儲存胞元奶2與兩傳導線「la」 454與「LC」456。值得注意的是，結構45〇為第四圖3中結構4〇〇之 一半0 ，據本發明之較佳實補，為表示—可能的麟、狀態，mram

352係規触支雜「°」。為麵其他可_熔絲狀態， ^存胞7G452支持「1」。上述在侧MRM齡胞元中的值係 二ί佳^數值’ •而，可能倒轉用於代表溶絲狀態之值且該發 +二二Ζ“作、。§用為正常記憶體胞元時，儲存於該胞元452 數值之偵測，可利用用於偵測儲存於MRAM胞元中值之桿準技 ί it ’可，使用麵胞元作為參考胞元(元件)結合於該_ 二a二構上述之架橋結構。該參考胞元實際上不用於儲存 貝枓’而疋僅用於該架橋之建構。 b相！f，且获ϋ n\第四圖C與第四削係分別與第四圖&與第 陣HI 1路，細娜RM FET#_非該交 夕姓接1巧隐體儲存胞疋470與—個_記憶體儲存胞元490

四圖 又點 就像絲ί非揮發触憶體胞元係記憶體儲存胞元， 測碼或-ί誤以^中侧錯誤，可藉* 一錯誤摘 内)。細= 更 13 1277098 錯誤的數目，則可繼續使用非揮發性記憶體之錯誤塊。錯誤偵測 與錯誤更正碼為熟知此技藝之人士所熟知。 明麥閱第五圖，其係根據本發明之較佳實施例，說明一錯誤 子正碼陣列5〇〇用於保護儲存於非揮發性記憶體中一組資料位 元。根據本發明之較佳實施例，較佳之錯誤更正碼係為漢明 (Hamming)碼。然而，許多其他的錯誤更正碼可用為置換漢明 (Hamming)碼，且其使用並不失去任何功能。 7該電路500具有漢明(Hamming)碼〇5，u)。此表示15編碼位 讀、用為保護11資料位元。這表示#編碼時，llf料位元轉為15 編碼位兀。四個添加位元提供需要的編碼資訊，以保護該 位兀。根縣發明讀佳實酬，15編碼位每 =己憶體儲存胞元之結射，與第二圖、第四圖^ 碼位70係儲存於剩餘之結構中。 塊’例如，通塊515執行·解碼操作以 =式该編碼位疋。特定制的膽塊_錄錢之特定的漢明 (=_!)碼’且第五圖中的排列係特指漢明(H_⑽碼⑴， H)。。一糸列的結果位元so 520，S1 525，S2 5_S3 5 所有、ί果位元為零’則該編碼位元無錯誤的。 =際的解碼操倾決定何者編触元係的仍於轉明之2圍 所以隐體ΐ元之位，儲存於非揮發性記憶體中， 於炫絲=添加測試與燒錄該錯誤記憶_元位址 體儲;胞 胞元:當偵測到一新的錯誤記憶體儲;胞元㈡ 體儲，巧址可被儲存於該非揮發性記憶體中。二= 之-k點係為當該記髓儲存胞元變得有缺陷時，該錯誤記憶^ 1277098 全部 藉由冗餘的記憶體儲存胞元而非需要置換 厂參與第’、® ’其係根據本發明之較佳實施例， 咖胞元細心二以i ί 彳’該運算法麵執行於該電子元件之處理= 該電子元件開始進行掃描該記憶體儲存元件(塊6〇5)中 的記憶體胞元。有許多職記憶體胞元的可能方法1 ，值至每一記憶體胞元且讀取該值返回且比較該結果，進行二測

進行糊試等。挪描所有記碰胞元後，該錯誤胞元係^ 標不（塊610)也該錯誤胞元係與該儲存元件(塊615)中之錯誤胞元 表比較。

斋有任何新的錯誤胞元，則該新錯誤胞元的位址係被加至儲 存於非揮發性記憶體(塊620)中之錯誤位元表。在該新的錯誤胞元 被加至錯誤胞元表後，必須有置換胞元（塊625)。此過程之一部分 係關於檢視置換記憶體，以決定是否有任何未定位之置換記憶體 存在(塊630)。若有足夠的置換記憶體存在，則定位該置換記憶體 至該新的錯誤胞元，且該置換記憶體胞元之位址係儲存於錯誤胞 元表（塊635)中。若無更多置換記憶體胞元存在，則該錯誤胞元無 法被置換，且該記憶體儲存元件係為錯誤(塊640)，且若使用該電 子元件，則需要置換。 雖然本發明已經由較佳實施例具體描述，但這些實施例並不 侷限本發明之範圍。其他不同的實施例中不同的修飾與組合，為 熟知此技藝之人士所能了解。本發明之範圍如申請專利範圍中所 述0 【圖式簡單說明】 第一圖係一方塊圖說明半導體記憶體電路其具有冗餘的記憶 15 !277〇98 體空間與功能邏輯。 陣結^=^===_存胞刪於交叉點矩 個電方塊圖說明第二圖中該四個MRA職存胞元具有兩 義f丨=!Tb齡塊目朗^倾—碰AM齡航在一交叉 點陣^構帽職—轉方式儲存二元值。 _fjlWe—峰方塊11說_個與—個MR職存胞元在_! FET結^冓中排列成一架橋方式用於儲存二元值。

第五®係綱-錯誤編碼密碼陣朋於保護儲存於 性記憶體中之一組資料元。 皁X

第六圖係說明一運算法用於決定錯誤記憶體胞元且 址至一非揮發性記憶體。 日H 【主要元件符號說明】 100記憶體電路 115加法器緩衝 125欄解碼 135輸出緩衝 145冗餘列解碼 200 ， 202 ， 204 ， 206 110位址匯流排 120列解碼 130記憶體 140冗餘控制器 150冗餘記憶體 ，208 ， 250 ， 252 ， 254 ， 256 ， 258

470，490儲存胞元 452，

「LA」210，「LB」212，「LC」214，「LD」216，「LC」260，FET 265，「IX」408’「LD」410’「LA」454，「LC」456 傳導線 402，404 MRAM胞元 400，450，510 結構 500電路 515 XOR塊 SO 520，SI 525，S2 530，S3 535 位元 16 1277098 605掃描所有記憶體胞元 610標示錯誤胞元 615決定新錯誤胞元 620存寫新錯誤胞元之位址至非揮發性記憶體 625發現置換記憶體胞元 630足夠數目的置換胞元？ 635存寫置換胞元之位址至非揮發性記憶體 640無更多置換胞元存在，儲存元件錯誤

17

Claims (1)

1277098 十、申請專利範圍： 1· 一種半導體記憶體元件，其包含： 一第一記憶體，其用於儲存邏輯資料於儲存胞元中； 了位址解碼器結合至該第一記憶體，該位址解碼器包含電 路，以解碼位址位元提供於該記憶體元件，且選擇一儲存胞元； 一> 一几餘控制态結合至該位址解碼器，該冗餘控制器包含一第 ^記憶體，用於儲存錯誤記憶體儲存胞元之位址表，與每一錯誤 記憶體儲存胞元之-冗餘記憶體儲存胞元，其中該第二記憶體包 含非揮發性電阻的記憶體胞元；

一几餘位址解碼器結合至該冗餘控制器，該冗餘位址解碼器 包含電路，以解碼該置換記憶體儲存胞元之位址位元，以選^ 冗餘記憶體中一冗餘記憶體儲存胞元；以及 冗餘；合魏驗紐解補，該聽記憶體包含 請專巧圍第1項之半導體記憶體元件’其中該冗餘控制器 ^3—比較器，以比較該位址位元與錯誤記憶體儲存胞元之位

項之半導體記憶體元件，其中當該位址位元 誤記憶體胞元之—位址符合時，該冗餘控制器使 位址解碼器失能，且使得該冗餘位址解碼器致能。 ,ϊ申範圍第3項之半導體記憶體元件，其中當有該符合存 ^該冗餘記憶體儲存胞元，以置換該錯誤儲存胞元。 儲存ΐίΐ，，1項之半導體記憶體元件’其中該冗餘記憶體 储存胞疋包含早一個別的儲存胞元。 申請專利範圍第丨項之半導體記憶體元件，苴中該冗餘圮 :===胞元’且該複數個健存臟心 每係： 18 l277〇98 之置換儲存胞元之—全部區段。 U).如由^形式之記碰航所製造。 體Γϋ，弟項之半導體記憶體元件，其中該電阻記憶 11 H為電思機存取記憶體⑽ΑΜ)胞元。 形Α咸處利範圍第10項之半導體記憶體元件，其中一關線路

12 0 存於兮Μ=ϋ圍弟10項之半導體記憶體元件，其中用於收回儲 白==中資訊之電壓係約等於單-_胞元之崩潰電壓 青專利範圍第10項之半導體記憶體元件，其中該_胞元 诉师局於一交叉點陣列結構中。 申凊專利㈣第1G項之半導體記憶體树，其中該_胞元 係佈局於一MRAM FET結構中。 !ί二申範1G項之料體記憶航件，其中用於存寫儲 化RAM肊兀中貧訊之電壓，係足以崩潰胞元之通過氧

申料繼圍㈣項之半導體缝體元件，其+纖 係於一架橋結構中執行。 17士申料職圍第16項之轉體記憶體元件，其巾該架橋 包含四個個別的MRAM胞元。 18·如申請專利範圍第16項之半導體記憶體元件，其中該架橋 包含兩個個別的MRAM胞元。 19·如申請專利範圍第16項之半導體記憶體元件，其巾該架橋 包含一個別的MRAM胞元。 20·如申請專利範圍第1項之半導體記憶體元件，其中儲存於該表 中之每一個位址係利用一錯誤更正碼所編碼。 19

H r$：f 1277098 體元件，其中該錯誤更正 ί利細第2G項之半導體記憶 竭係漢明（Hammi ng)碼。 2導2體 卿正常的半 $。-種電路’其包含如中請專利範圍第憶體元 ^元=電子（件’其包含如申請專利範圍第1項之—半導體記憶 25. 半導敎麵元件巾提供容錯之綠财法包含： 測试圮憶體儲存胞元之錯誤； 決定錯誤記憶體儲存胞元； 將錯誤記憶體儲存胞元儲存至非揮發性記憶體；以及 將冗餘記憶體儲存胞元聯結至該錯誤記憶體儲存胞元。 26·如申請專利範圍第25項之方法，其中該測試步驟包含該 進行該記憶體儲存胞元之掃描測試。 27·如申請專繼圍第25項之方法，其巾該決定步魏含標示該記 憶體儲存胞元，其未能通過該測試步驟。 μ以。 28·如申请專利範圍第25項之方法，其中該儲存步驟包含 比杈該錯誤記憶體儲存胞元之記憶體位址與錯誤記憶體儲存胞元 表之内容；以及 儲存該記憶體位址，其對於該表係新的。 29·如申請專利範圍第25項之方法，其中該非揮發性記憶體中的表 包含錯誤與置換記憶體儲存胞元之位址，該相關步驟包〇含·· ' 發現冗餘記憶體儲存胞元於該錯誤記憶體儲存胞元，3其對於該 表係新的；以及儲存該冗餘記憶體儲存胞元之位址與該錯誤纪'^ 體儲存胞元之位址，其對於該表係新的。 w β 30·如申請專利範圍第29項之方法，其中該相關步驟更包含若有不 足夠的置換記憶體儲存胞元於對於該表係新的所有的錯誤記情體 儲存胞元時，則標示該半導體記憶元件錯誤。 θ ^ β 20 1277098 杈年/月/日修替換頁

C5> 第 6圖

1277098 七、 指定代表圖： (一） 本案指定代表圖為：第（2a)圖。 (二) 本代表圖之元件符號簡單說明： 200，202，204，206，208 儲存胞元 「LA」210，「LB」212，「LC」214，「LD」216 傳導線 八、 本案若有化學式時，請揭示最能顯示發明特徵的化學式：