[go: up one dir, main page]

TWI270089B - Method for manufacturing varistor with phosphate insulation layer - Google Patents

Method for manufacturing varistor with phosphate insulation layer Download PDF

Info

Publication number
TWI270089B
TWI270089B TW90132693A TW90132693A TWI270089B TW I270089 B TWI270089 B TW I270089B TW 90132693 A TW90132693 A TW 90132693A TW 90132693 A TW90132693 A TW 90132693A TW I270089 B TWI270089 B TW I270089B
Authority
TW
Taiwan
Prior art keywords
varistor
phosphate
insulating layer
layer
varistor body
Prior art date
Application number
TW90132693A
Other languages
English (en)
Inventor
Chien-Liamg Wu
Original Assignee
Thinking Electronic Ind Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Thinking Electronic Ind Co Ltd filed Critical Thinking Electronic Ind Co Ltd
Priority to TW90132693A priority Critical patent/TWI270089B/zh
Application granted granted Critical
Publication of TWI270089B publication Critical patent/TWI270089B/zh

Links

Landscapes

  • Thermistors And Varistors (AREA)

Description

1270089 五、發明說明(f 本^月係關於種具鱗酸鹽絕緣層的變阻器製法,尤 曰:種可確實避免變㈣本體的非端電極位置於製程中受 =電鏟,同時亦可保持變阻器表面平整的變阻器製造方
λ有& U k中’變阻器端電極的電鍍步驟為後段 I程’為避免該變阻器本體與端電極同時被電鍍,故而各 目關廠商乃相繼推出各種防護製程或裝置,以防止變阻哭 本體遭電鍍而解決製程良率過低的問題。 D 士美國第4, 140’ 551號專利案揭露的技術,使用鱗酸 j及其組成物’可與金屬物產生反應生成保護膜,故適用 乾圍上有所限制。 又’歐洲專利公告第_678〇號W,〇716429號 垒、A3以及美國第5’614’074號、帛5, 757, 263號專利 ”,其主要利用磷酸與變阻器的陶瓷體作用反應,以於該 變阻器的料體表面形成錢鋅絕緣層,料行後續電2 ^業然此一製程方法的缺點係使變阻器與磷酸反應,在 阻器表面形成腐姓的痕跡’且於進行電鑛作業時,該變 阻器表面仍會被鍍上金屬層,故其不具完全的隔絕效果, 士夕卜觀上會有明顯地形成崎喂表面,{以,Λ一製作變阻 器的方式仍存在缺陷。 再者,於美國公告第6,214,685號專利案所揭示的製 程方法係利用磷酸鋅沈積於陶瓷體表面,以同樣於陶瓷體 表面形成一絕緣層,故可保護變阻器本體以順利進行後續 的電鍍作業,由於磷酸辞沈積於陶瓷體表面,而不與陶瓷 本滅張尺度適用中國國家標準(CNs)w規格⑵“撕
^---------------- (請先閱讀背面之注意事項再填寫本頁)
1270089 A7 B7 五、發明說明(>) 3應,故此製程方式已可改善前述專利缺點,即該 ^且益表面可保持平整,惟進行電鍍時,仍容易在變阻器 、义面鍍上金屬,同樣無法達到完全絕緣的效果。 由上述可知,目前製作變阻器製程中的電鑛作業 無法同時兼顧變阻器本體完全不被電鑛,以及保持電 變阻器的完整外形,基於變阻器乃為各式電子電路必備又之 被動70件,因此,其製作品質及良率甚受重視,故針對前 述的缺點,應進一步提出更有效的解決方案。 為此本發明的主要目的係提供一可讓變阻器於電鑛 製程中確實隔離變阻器本體與端電極,僅令端電極接受電 ,作業’並且於作業完成後仍可保持變阻器外觀的平整, 藉此,以大幅提高變阻器生產良率。 欲達上述目的所使用之主要技術手段係令前述製造方 法包含有下述步驟: 一沈積磷酸鹽沈澱物步驟,即先將磷酸鹽溶液保持於 高溫狀態下形成-過飽和溶液,以析出磷酸鹽沈澱物,再 將該磷酸鹽沈澱物沈積於變阻器本體表面上; 一加熱磷酸鹽沈澱物步驟,即對覆蓋於變阻器本體表 面上的磷酸鹽沈澱物加熱,直至其達融熔狀態,即可形^ 一層均勻且結構結實的透明狀絕緣層,該絕緣層具有不被 電鍍液腐蝕的特性; 一電鍍端電極步驟,由於變阻器本體係受該絕緣層包 覆,僅端電極外露故可續行電鍵作業; 上述製程方法係主要保護變阻器本體於端電極進行電 本紙張尺度適用中國國家標準(CNS)A4^i7iI^; 2^公爱 -------卜訂--------線· (請先閱讀背面之注意事項再填寫本頁) 1270089 A7 B7 五、發明說明( 寺使5亥變阻器本體表面形成-不受電鍍液腐蝕的 、、、邑緣層,以確實隔離變阻器本體與電鍍液,故該變阻器本 t成金屬㉟’並且可保持變阻器本體於電鐘作業 結束後,仍具完替的冰兹目 ^ ^ i的外銳’同時,亦可令變阻器本體表面 不電鍍金屬層;蕤_制&‘ 错此一1¾方法即可確實地提高變阻器製 作良率。 為使貝審查委員能進一步瞭解本發明具體之設計及 其他目的,兹附以圖式詳細說明如后: (一)圖式部份: 第圖A D ·係本發明之第一較佳實施例的剖面圖,其 揭示製程流程的步驟。 係本發明之第二較佳實施例的剖面圖,其 揭示製程流程的步驟。 係本發明之第三較佳實施例的剖面圖,其 揭示製程流程的步驟。 係本發明之第四較佳實施例的剖面圖,其 揭示製程流程的步驟。 圖號部份:
第二圖A〜E
第三圖A〜F
第四圖A〜E (1〇)〜(l〇c)變阻器 (111)陶瓷層 (1 2 )端電極 (14)絕緣層 (16)辉錫層 本創作係為 (1 1)變阻器本體 (1 1 2)金屬層 (1 3)磷酸鹽化合物 (1 5)底鍍層 (1 7)有機材料層 酸鹽絕緣層的變阻器製法及其結 種具磷
------------ΛΚ-------^訂--------線· (請先閱讀背面之注意事項再填寫本頁) 1270089 五、發明說明( 要利用該絕緣層隔絕變阻器本體與端電極,以令該變阻哭 本體不受電鍍’藉此提高製作良率;而本發明係 : 變阻器(1 0 ),如第一圖所示,其變阻器本體Q 1 )' 為-由氧化辞為主的金屬氧化物組成,而於變阻器本體 、(n) _的兩端分設-端電極(12),其中該氧化鋅可 以習知陶瓷燒結成型技術,如經加膠、製漿、乾燥、生胚 成型、乾燥、印刷、疊壓、顆粒成型、排膠、^等製= 再加入其他金屬氧化物為添加物,如氧化錳、氧化鎳、# 化鈷等; ”乳 又該金屬氧化物亦可使用有機鹽或無機鹽的方式勢 成,如碳酸鹽或草酸鹽等,經習用之陶竟材料高溫燒莊成 型技術成型;而端電極(i 2)的材f係以金屬銀為主, 其中可適當加入#、赵等貴重金4 ’並可含適量的破璃 貝,而將έ玄等金屬材料製成端電極(1 2 )的势迭方法了 為印刷、沾塗、滾塗、噴塗的方式成型或燒結成型;可 此外,該變阻器的外觀無限制,可為圓盤形、方形、 長方形、圓柱形、中空圓盤形或中空圓柱形等,且變阻哭 的製程形式可為禱模成型或積層方式或其他習用技術所Ζ 達成的方式。 b —首先請參閱第一圖A〜D所示,係為本發明的一較佳 實施例,其中該製程方法包含下述步驟: -沈積«鹽化合物(1 3 )步驟’即先將鱗酸鹽溶 液保持於高溫度下形成-過飽和溶液,以析出磷酸鹽沈澱 物,再將該磷酸鹽沈澱物沈積於變阻器本體(丄丄)夺面 本紙張尺度適用中國國家標準(CNS)A4規格(210 χ 297公釐) ------.------- (請先閱讀背面之注意事項再填寫本頁) «1 ϋ n ** 訂------- 1270089 A7 B7 五、發明說明( 上; 一加熱填酸鹽化合物卩1 ^ 哭 口物(1 3 )步驟,即對覆蓋於變阻 益體(1 1 )表面上的構酸鹽化合物(i 3)加執,直 意 ίΐί融炫狀態’即可形成一層均勾且結構結實的透明狀 (14) ’該絕緣層(14)具有不被電鍍液腐姓 、特',於本貫施例中加熱溫度係可為5 0 CTC- 7 5 0 °C,而加熱時間約為5 — 3 0分鐘; 一電鍍端電極(1 2 )步驟,由於變阻器本體(丄 ;)係受該絕緣層(14)包覆,僅端電極(Η)外露 故可績行電錢作業;於本實施例中該電艘係包含有一底鑛 訂 及-銲錫層(16),而電鍍作業可利用滾鍍 ' 施以7安培8 0分鐘對端電極形成一底鍍層(工 5),如鎳或銅,再以7安培80分鐘,於底鍍層(1 = 銲錫層(16) ’至此完成電鍍端電極 作業;此外亦可以刷鍍法或無電鍍法執行電鍍端 電極(1 2)作業。 再請參閱第二圖Α〜Ε所示,係為本發明另一較佳實 施例’其前段步驟皆相同’惟於最後一步驟再增加入一去 除絕緣層(14)步驟(如第二圖E所示),其以有韻 或無機酸將該絕緣層(丄4 )去除,使該變阻 a)的變阻器本體表面重現。 σ ( 1 ϋ —明再參閱第二圖A〜F所示,係為本發明的第三較佳 實施例/、係承接第二實施例的步驟,即於去除絕緣層 (1 4 )步驟後再增加一形成有機塗膜(1 7)步驟(如 (210 x 297 公釐) 本紙張尺度綱巾關 1270089 )的表面塗佈一有 〇 b )的變阻器本 0 b )的外觀更加 A7 發明說明(么) 第三圖F所不),於變阻器本體( 機塗膜(1 7 ),用以保護變阻器 體(1 1 )表面;藉此以使變阻器、 完善’其中該有機塗膜(1 7)可為亞二酸更, 醋聚合物,環氧樹醋聚合物或其它可作為^=&物、聚 合物’以及含有其它不溶性粉體及適量添加物°之=有機聚 而請參閱第四圖Α〜Ε所示,係為 實施例,其前段製程步驟係與第一實施例相同的 取後再增加—形成有機塗膜(1 7 )步驟(如第四圖^ 不),即於具絕緣層(14)的變阻器本體(工 再形成-有機塗膜(17),藉此,製作此一變 〇c)即可直接省去去除絕緣層(14)的步驟。 由上述可知,本發明藉由變阻器本體表面形成不 鍵液侵#的絕緣層,使變阻器本體表面不電鍍金屬層亦可 保持表面的平舰,㈣與i㈣或電鍍㈣心造成崎 嶇的表面,而影響外觀’是以,本發明確保變阻器於製造 時,大幅提高電鍍後的良率。 因此,本發明之設計符合發明專利之要件,爰依法具 文提出申請。 本紙張尺度剌巾關家標準(CNS)A4^
--------Γ -------- (請先閱讀背面之注意事項再填寫本頁)

Claims (1)

  1. A8 B8 C8 D8 1270089 「、申請專利範圍 1、 一種具磷酸鹽絕緣層的變阻器製法,其中變阻器 的變阻器本體為一由氧化鋅為主成份組成的金屬氧化物組 成,而於變阻器本體的兩端分設一端電極,該製法包含 有: 一沈積磷酸鹽步驟,即先將磷酸鹽溶液保持於高溫度 下形成一過飽和溶液,以析出磷酸鹽’再將該填酸鹽沈積 於變阻器本體表面上; 一加熱鱗酸鹽步驟,即對覆蓋於變阻器本體表面上的 磷酸鹽加熱,直至其達融熔狀態,即可形成一層均勻且結 構結實的透明狀絕緣層; 一電鑛端電極步驟’由於變阻器本體係受該絕緣層包 覆,僅端電極外露故可續行電鍍作業; 由於變阻器置於電鍍液中,因其表面形成有不被電鑛 液腐蝕特性的絕緣層,故可免除變阻器本體於端電極電鍍 時受其電鍍或破壞其表面。 2、 如申請專利範圍第1項所述之具磷酸鹽絕緣層的 變阻器製法,於電鍵端電極步驟後進一步進行一去除絕緣 層的步驟,即令變阻器本體表面重現。 3、 如申請專利範圍第2項所述之具磷酸鹽絕緣層的 變阻器製法,於去除絕緣層的步驟後進一步進行一形成有 機塗膜步驟,即於變阻器本體表面塗佈一層有機塗膜’用 以保護該變阻器本體。 4、 如申請專利範圍第1項所述之具鱗酸鹽絕緣層的 變阻器製法,於電鍍端電極步驟後進一步進行一形成有機 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐)
    六、申請專利範圍 、'、、、V驟即對該變阻器本體表面的絕緣層直接塗佈一有 機塗膜,以保護該變阻器本體。 5如申請專利範圍第1、2、3或4項所述之具磷 酉夂鹽絕緣層的變阻器製法,其中該端電極的金屬表面係由 内至外依序為至少-底鐘層及至少-銲錫層。 ^ 6,如申凊專利範圍第5項所述之具磷酸鹽絕緣層的 k阻為製法,該端電極的底鍍層及銲錫層可由無電鍍、刷 鍍或滾鍍法製成。 X 7、 如申請專利範圍第丄、2、3或4項所述之具磷 酸鹽絕緣層的變阻器製法,該磷酸鹽溶液係包含有磷酸 根、鋅離子、無機酸根、金屬離子。 8、 如申請專利範圍第2、2、3或4項所述之具磷 酸鹽絕緣層的變阻器製法,該變阻器是氧化鋅再加入其他 金屬氧化物為添加物。 9、 如申請專利範圍第8項所述之具磷酸鹽絕緣層的 變阻器製法,該金屬氧化物可由金屬有機鹽或金屬無機鹽 10 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐)
TW90132693A 2001-12-28 2001-12-28 Method for manufacturing varistor with phosphate insulation layer TWI270089B (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW90132693A TWI270089B (en) 2001-12-28 2001-12-28 Method for manufacturing varistor with phosphate insulation layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW90132693A TWI270089B (en) 2001-12-28 2001-12-28 Method for manufacturing varistor with phosphate insulation layer

Publications (1)

Publication Number Publication Date
TWI270089B true TWI270089B (en) 2007-01-01

Family

ID=38318550

Family Applications (1)

Application Number Title Priority Date Filing Date
TW90132693A TWI270089B (en) 2001-12-28 2001-12-28 Method for manufacturing varistor with phosphate insulation layer

Country Status (1)

Country Link
TW (1) TWI270089B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11037710B2 (en) 2018-07-18 2021-06-15 Avx Corporation Varistor passivation layer and method of making the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11037710B2 (en) 2018-07-18 2021-06-15 Avx Corporation Varistor passivation layer and method of making the same

Similar Documents

Publication Publication Date Title
JP5180753B2 (ja) セラミック積層電子部品およびその製造方法
JP5131067B2 (ja) セラミック積層電子部品およびその製造方法
CN102376449B (zh) 层叠型陶瓷电子部件及其制造方法
US5254212A (en) Method of fabricating electrostrictive-effect device
JP2007242995A (ja) 積層セラミック電子部品とその製造方法
US6841191B2 (en) Varistor and fabricating method of zinc phosphate insulation for the same
US5994995A (en) Laminated chip varistor and production method thereof
CA1101947A (en) Solid electrolyte capacitor, solderable terminations therefor and method for making
US20060234022A1 (en) Ceramic glaze coating structure of a chip element and method of forming the same
CN1813084B (zh) 金属镀膜的形成方法、电子部件制造方法及镀膜形成装置
TWI270089B (en) Method for manufacturing varistor with phosphate insulation layer
JPH0696986A (ja) 積層セラミックコンデンサ並びにその製造方法
JP3038296B2 (ja) 電子部品の製造方法
JPS5874030A (ja) 電子部品、導電皮膜組成物及び製造方法
JP3879121B2 (ja) セラミック電子部品のめっき方法、及びセラミック電子部品
CN100477031C (zh) 电子零部件的外部电极形成方法及电子零部件
JP2554879B2 (ja) プラグイン型半導体素子収納用パツケ−ジの製造方法
JP2000306763A (ja) 積層セラミックコンデンサとその製造方法
JPH05129105A (ja) チツプ・バリスタ
TW572869B (en) Method to apply galvanically contact-layers on ceramic elements
JPH08236306A (ja) チップ型サーミスタとその製造方法
JPS5858717A (ja) 電子部品
JPS59126399A (ja) セラミツク電気部品の電極製造法
JP2000022029A (ja) 配線基板
TWI235631B (en) Surface insulation method for multi-layered chip-type ceramic over-voltage suppressor device

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees