[go: up one dir, main page]

TWI269307B - Shift register and driving method thereof - Google Patents

Shift register and driving method thereof Download PDF

Info

Publication number
TWI269307B
TWI269307B TW093135112A TW93135112A TWI269307B TW I269307 B TWI269307 B TW I269307B TW 093135112 A TW093135112 A TW 093135112A TW 93135112 A TW93135112 A TW 93135112A TW I269307 B TWI269307 B TW I269307B
Authority
TW
Taiwan
Prior art keywords
node
transistor
clock signal
voltage
driving
Prior art date
Application number
TW093135112A
Other languages
English (en)
Other versions
TW200532699A (en
Inventor
Sun-Hwan Moon
Original Assignee
Lg Philips Lcd Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020040021986A external-priority patent/KR101143803B1/ko
Priority claimed from KR1020040030337A external-priority patent/KR101073263B1/ko
Application filed by Lg Philips Lcd Co Ltd filed Critical Lg Philips Lcd Co Ltd
Publication of TW200532699A publication Critical patent/TW200532699A/zh
Application granted granted Critical
Publication of TWI269307B publication Critical patent/TWI269307B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/18—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages
    • G11C19/182—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes
    • G11C19/184—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes with field-effect transistors, e.g. MOS-FET
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/15—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors
    • H03K5/15013—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with more than two outputs
    • H03K5/1506—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with more than two outputs with parallel driven output stages; with synchronously driven series connected output stages
    • H03K5/15093—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with more than two outputs with parallel driven output stages; with synchronously driven series connected output stages using devices arranged in a shift register

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Shift Register Type Memory (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)
  • Electronic Switches (AREA)

Description

1269307 九、發明說明： 【發明所屬之技術領域】 本發明係關於一種液晶顯示的驅動電路，尤指能防止在輪出緩 衝器所控制下的節點發生電壓變動之位移暫存器。此位移暫存器乃用於 非結晶矽薄膜電晶體中，且上述的變動乃由於薄膜電晶體的寄生電容所 引起。 【先前技術】 液晶顯示(LCD)裝置通常使用在電視、電腦或攜帶襄置之中。 LCD裝置利用液晶分子的光學非等向性和偏光性產生預定的影像。通 過液晶分子的電場將使液晶分子以特定方位被配向(align)。由於光學非 等向性，入射光將依據液晶分子的方位而被折射，並藉此產生預定的影 像。 一般而言，LCD裝置包含以矩陣型態配置的液晶單位㈣沿的 液晶顯示面板以及用來驅動液晶顯示面板的驅動電路。液晶顯示面板則 包含彼此交錯(intersecting)的閘線(gate lines)和資料線(data lines)。液晶 單位則被定位在每個彼此交錯的閘線和資料線之間的區域。液晶顯示面 板也包含用以於每個液晶單位内施加電場的像素電極和共用電極。每個 像素電極經由薄膜電晶體(thin film transistor)(可視為一種切換裝置)的 源端(source terminals)和汲端(drain terminals)連接至資料線中之一，而薄 膜電晶體的閘端(gate terminals)則連接至閘線中之一。 驅動電路包含用以驅動閘線的閘驅動器以及用以驅動資料線 的資料驅動器。閘驅動器施加掃描訊號到閘線，使得一列列地依序驅動 液晶單元。不論何時掃描訊號被施加到閘線中，資料驅動器施加視訊訊 號到每個資料線。因此，遵照對每個液晶單元的視訊訊號，LCD藉著 施加到像素電極和共用電極之間的電場而控制光透度（light 1269307 transmittance)，並藉此顯示影像。在所述的驅動電路中，閘驅動器使用 位移暫存器(shiftregister)產生用來依序地驅動閘線的掃描訊號。資料驅 動益則產生用來依序對由外部卜xterior)所輸入的視訊訊號進行採樣 (sampling)的採樣訊號，並且此外部是被已知的單元使用位移暫存器的。 一立第1圖為習知雙相(two-phase)位移暫存器的結構(c〇nfigurati〇n) 示意圖。如第1圖所示，雙相位移暫存器包含彼此串聯的第一到第η個 ^f(stage)。第-到第η個階段乃被共同地施加時脈(d〇ck)訊號〇、反 轉(mwrted)時脈訊號/C1、高位準驅動電屋(未顯示)和低位準驅動電屢 (未顯示）。此外，當第一到第㈣個階段的每一個的輸入訊號輸出至各 自的下卿以又0寺，輸出序號起始脈衝Vst被施加至第一個階段一 到第η個階段具有相同的電路結構，且依序地位移起始脈衝*的特定 電壓。第- η個輸出訊號(〇utl〜〇utn)可為用來依序驅動液晶顯示 線^掃描峨或是可為用來依序於·鶴11巾採樣視訊訊 號之採樣訊號。 „ /弟圖為第1圖中一個階段(_)之電路示意圖。如第2咖 具有第五觸S電晶體T5和第六顧⑺電晶㈣ ^° 以及控制器。這其中，電晶體T5儀用來在楚一 ^
3的時脈訊號α至輸出線0UT ’而電晶體T6則是用I 制下輸恤辦轉賴vss至就㈣UT。控 點和m二㈣—至第四NMC>S電晶體T1~T4則是絲控制第一節 準驅動電^~dQB ° _段巾係被施加冑位準轉賴VDD、低位 、起始脈衝Vst、脈衝訊號C1和逆轉時脈訊號/C1。 圖所示，於^圖所示之階段(stage)的驅動波形示意圖。如第2 動第-雷W τΓ 逆轉時脈織/C1是在高的祕，而藉賴 因此，第:電曰體Ϊ使f起始脈衝細的高狀態施加於第一節點Q。 線OUT。此夕Γ，古位提供時脈訊號C1的低狀態電壓至輸出 得高位準驅動錄L赠時脈訊號/C1啟動第二電晶體T2，藉此喉
啟動且提供低健η破施加至第二節點QB。因此，第六電晶體朝 …準驅動電壓Vss至輸出線OUT。所以，於第一週期P 1269307 中，此階段(stage)輸出低狀態輸出訊號out。 於第二週期B中，逆轉時脈訊號/C1是在低狀態，藉此關閉第 一電晶體T1且浮動(floating)第一節點q在高狀態。因此，第五電晶體 T5仍為啟動。此外，時脈訊號C1是在高狀態且Q由於如第2圖所示 之第二寄生(parasitic)電容CGS的影響被浮動的第一節點是高電位 (bootstrap)。在第一節點的電壓可能被提昇至可啟動第五電晶體乃，藉 此快速地提供第一時脈訊號C1的高狀態電壓至輸出線〇υτ。於此^ 時’局位準時脈訊號C1啟動第三電晶體Τ3。第四電晶體Τ4也藉著已 為南電位的第一郎點被啟動，藉此施加低位準驅動電壓至第二節 點QB。因此’第六電晶體T6被關閉。所以，於第二週期b中，此階 段輸出高狀態輸出訊號OUT。 、曰於第三週期C中，逆轉時脈訊號/C1是在高狀態，藉此啟動第 一電晶體T1並使得起始脈衝Vst的低狀態電壓施加於第一節點〇。因 此’第五電晶體T5被關閉。於此同時，高狀態逆轉時脈訊號/C1啟動 第=電晶體T2，藉此施加高位準驅動電壓vdd至第二節點QB。因此， 第六ίί體T6被啟動且施加低位準驅動電壓VSS至輸出線OUT。此 外，藉著低位準時脈訊號C1關閉第三電晶體T3，而藉著低位準第一節 第四電晶體T4。所以，第三週期C中，此階段(stage)輸出 低狀態輸出訊號OUT。 一 /弟四週期ϋ中，逆轉時脈訊號/C1是在低狀態，藉此關閉第 和第二電晶體T2。因此，第—節點⑽動至先前的低狀態， L五電晶體丁5。因此，藉著低狀態第一節點Q關閉第四電晶 楚一」；此同曰時，高位準第一時脈訊號C1啟動第三電晶體乃。因此， |在低於前_週期c的雜準麟賴则㈣高狀態下 浮動第/、電B曰體T6啟動且施加低位準驅動電壓至輸出線out。 、；弟四週期D中，此階段(stage)可能輸出低狀態輸出訊號out。 #曰騁Tf而’以非結晶(am〇rph〇US)石夕薄膜f晶體程序所形成的的第-L 至第六電晶體T6的每—個，在結構上其閘電極/端點重疊於 源^亟/端點和汲電極/端點之上，而不可避免地包含寄生電容”cep和 1269307 CGS。第五電晶體T5和第六電晶體T6的大小可考慮放大至可補償非結 ι 晶石夕薄膜電晶體的遷移率(mobility)，寄生電容CGD和CGS的電容值也 可增加。 雖然，在第五電晶體T5的閘電極和源電極之間重疊的部分所 形成的寄生電容CGS幫助(aids)第一節點q的高電位(b〇〇t-strapping)， 但在第五電晶體T5的閘電極和源電極之間重疊的部分所形成的寄生電 ， 谷CGD卻引起一個問題。舉例而言，如論何時當時脈訊號C1在D週 期由一個低狀態調整(transiti〇n)成高狀態時，且引起輸出電壓的震 、 l(swing)寄生電谷cgD修改在已浮動的Q節點的電壓。如第3圖所 示藉著在D週期中的時脈訊號ci調整成較高狀態而浮動至低狀態的 第-節點Q的賴，是被修改成某讎高狀態。由此，輸出賴加 _ 也，微地從低位準狀態提昇且有誤差_〇麻）。被此方式誤差的輸出 電壓Vout通常會在下一個階段被輸出，且會通過數個階段，所以輸出 電壓VGut的誤差量增加，更會引起LCD裝置運作上的重大錯誤。 【發明内容】 本發明係提供-種位移暫存器及其驅·法，而大致上解決一 個或多個習知的缺失與限制。
的目的係提供位移暫存11及其鶴方法，猶止控制輸 出級衝的即點上的電壓可能由於薄臈電晶體的寄生電容而變動。 本發·歸徵鑛簡於底下描述，並且料料 說明輕^白，或可能學習到如何實施本發明^關於本發明之優點鱼精 神可以藉由以下的發明詳述及所關式得到進—步的瞭解。” a 了達成這些和其崎‘職財發 器具有複數細來位移起始脈衝和細n多$ 一時脈訊號到輸出線之拉高電晶體、;第-即點的控制而提供第 動電壓到輸出線之第—拉高電晶體、j郎點的控制而提供第一驅 冤曰曰體用來控制第一節點和第二節點的控 8 1269307
個二包二在第—節點的控制下提供第-時脈訊號至輸出 ，的拉冋㈣哪)電晶體、在第二節點的控制下提供第—驅動電廢至輸 出線的拉低(pull-down)電晶體、用來控制第—節點和第二節點的控制 益、設置於第一節點與第二時脈訊號的輸出線之間的補償電容。第二時 脈訊號巧於第-時脈訊號。所以，鶴位移暫存器的方法，首先τ浮 動第-節點，接著’變動(vajying)在已經浮動的第—節點的電壓。此變 動係在沿著經由補偶容所職_二時脈喊_整龍(t_翻 voltage)的相反方向(0pp0Site direction)上進行的。 在其他方面’用來鷄液晶顯示面域置的驅練置包含位移 暫存器。而此位移暫存魏具有絲位移—起始脈衝和輸出—已被位移 的該起始雜至下-階段(stage)的概個階段。這錄靖段的每一個 均包含在H關㈣下祕f _輕職錄⑽之城㈣bp) 電晶體、在第二節點的控制下提供第—驅動電壓至輸出線之第一拉低 (pull-down)電晶體、用來控制第一節點和第二節點之一控制器和設置於
第-節點與第二時脈爐的輸出線之間_償電容。第二雜峨不同 於第一時脈訊號。 在其他方面’位移暫存器係具有用來位移起始脈衝和輸出已被 位移的該起始脈衝至下階段(stage)的複數個階段。該些複數個階段的每 一個包含··在第一節點的控制下提供第一時脈訊號至輸出線之拉高 (pull-up)電晶體、在第二節點的控制下提供第一驅動電壓至輸出線之拉 低(pull-down)電晶體、用來控制第一節點和第二節點之控制器和連接至 第一節點的補償電路。補償電路選擇性地提供第一驅動電壓至第一節 點。 在其他方面，由於，位移暫存器係具有用來位移一起始脈衝和 輸出已被位移的該起始脈衝至下一階段(stage)的複數個階段，且該些複 9 1269307 數個階段的每-個包含在第—節點的控制 線之拉高_-up)電晶體、在第二節點 提=時脈訊號至輸出 和連接至第-節點之補償電路。所以，對於位騎:-卽點 藉著補償電路選擇性地提供第一驅動電駐第一節=的驅動 暫存器，日齡面板裝置_練置包含位 方法為 體、在第二節爾制下提第供第======伽 償電路。此補償電路娜^第的補 式得到進關點與精神可以藉由町的發卿述及所附圖 【實施方式】 、 第4圖為本發明位移暫存器中的一個階段之電路示意圖。第5 圖為第4圖的階段之驅動波形示意圖。如第4圖所示，位移暫存器中的 個又匕3具有第五電晶體T5和第六電晶體T6的輸出緩衝器3〇。 第五電晶體T5 _以在第-節點q的控制下輸出時脈訊號α至輸出 線OUT，而第六電晶體T6則在第二節點QB的控制下輸出低位準驅動 電，VSS至輸出線OUT。第五電晶體T5可能為拉高(puii-up)電晶體並 可能包含NM0S電晶體。此外，第六電晶體T6則可能是拉低(pull-down) 電晶體並可能包含NMOS電晶體。第五電晶體T5的源端(source terminal) 可月b連接至第六電晶體T6的没端(drain terminal)。由於第五電晶體Τ5 在結構上其閘電極/端點重疊在其源和汲電極/端點之上，因此第一寄存 電容CGD可能被考慮置於第五電晶體Τ5的閘端點與汲端點之間，而 第二寄存電容CGS則被考慮置於第五電晶體Τ5的閘端點、第五電晶體 1269307 T5的源端點以及第六電晶體T6的汲端點之間。 控制器10可能用來控制第一節點q和第二節點qb。 10可能如第2圖所示在結構上包含第一電晶體T1至第四電晶體^裔 但也可能包含任何可以控制第-節點Q和第二節點QB的結^曰。雷 容CC可能被用來補償在第一節點Q的電壓變動。補償電容CC可处 放置在第-節點Q和提供逆轉時脈訊號/C1的供應源之間。所以，= 電容CC可能允許極性相反(contrary)於寄生電容CGD的電壓施加至^ 一節點Q，藉此防止在第一節點Q的電壓變動。 由於，補償電容CC的電容值可能大於第一寄生電容 電容值，所以第-節點Q可能會優先於時脈訊號C1 _整而對逆轉時 脈訊號/C1的調整有反應，例如：逆轉時脈訊號/C1和補償電容cc可 能在相反於時脈訊號C1的方向上有第一節點的變動(vary)。舉例而t， 如第5圖解，於C職與D 交界時，時脈峨C1從低狀態^整 成高狀態時，第-節點Q可能改變成第—寄生電容CGD所引起的初妒 狀態的低位準。 ° 於第-週期A中，逆轉時脈訊號/α可能是處在高狀態，藉此 啟動第-電晶體τι並使起始脈衝Vst的高狀態可被輸入至第一節點 1因此’第五電_T5可能被啟動並施加時脈訊號α的低狀態電壓 至輸出線OUT。此外，高位準逆轉雜訊號/α可能啟動第二電晶體 T2，藉此使高位準驅動電壓施加至第二節點QB。因此，第六電 晶體T6可能被啟動並施加低位準驅動電μ Vss至輸出線〇υτ。所以， 於第-週期Α巾’此階段(stage)可輸丨低狀態輸丨峨〇υτ。 於第二週期Β中，逆轉時脈訊號/α可能處於低狀態，藉此關 閉第-電晶體τι並浮動第—節㈣至高狀態。因此，第五電晶體τ5 ，維持關閉。此外，時脈訊號ch能處於高狀態且由於第二寄生電 容C G，的影響而使已被浮動的第_節點Q可能為高 電位(bootstrap)。在
節點Q的電壓可能被提昇至啟動第五電晶體75，藉此快速地提供 第-時脈α至輸m〇UT。在此同時，高位料脈訊號α可能 啟動第三電晶體T3。第四—T4可能也藉著高電位的第—節點Q 11 1269307 而啟動，藉此提供低位準驅動電屋vss至第二節點QB。因此，第六電 晶體T6可此被關閉。所以，於第二職b中，此階段㈣㈣可能輸出 高狀態輸出訊號OUT。 ^ 於第二週期C中’逆轉時脈訊號/C1再-次可能處於高狀態， ，此啟動第-電晶體T1並使起始脈衝Vst的低狀態傾被施加至第— 即點Q。目此’第五電晶體T5可能被關閉。在此同時，高狀態逆轉時 脈afC^；/Cl可月匕啟動第二電晶體丁2，藉此施加高位準驅動電壓至 第二節點QB。因此，第六電晶體T6可能被啟動且可能提供低位準驅 ，電壓VSS至輸出線〇UT。此外，第三電晶體Τ3可能被低位準第一
即點所關閉。所以，於第三獅C巾，此階段(stage)可能輸出低狀態輸 出訊號OUT。 於第四週期D巾，逆轉時脈織/C1可能處於低狀態，藉此關 閉第-電晶體T1和第二電晶體了2。因此，第—節點㈣能被浮動至其 先前低狀態、，藉此關閉第五電晶體T5。因此，第四電晶體T4可能被^ 位準第-節點Q所酬。於此同時，高位準第一時脈訊號α可能啟動 第三電晶體T3。因此，第二節點QB可能被浮動至低於在前一週期c 所輸入的高位準驅動電壓VDD的高狀態。第六電晶體T6可能被啟動 且可能提供低位準驅動電壓VSS至輸出線OUT。所以，於第四週期c 中’此階段(stage)可能輸出低狀態輸出訊號out。
不像如第3圖所示之習知技術，第5圖所示之本發明做法中， 在第四週期D的初始點，在時脈訊號C1由低狀_整成高狀能之前， 逆轉時脈訊號/C1經由補償電容CC被調整至第一節點Q，是ς由第五 電晶體丁5的寄生電容CGD所調整。因此，第一節點^的電壓能被产 著(along)下降的逆轉時脈訊號/Cl更降低，而使得能沿著上升時脈訊^ C1被回歸至最初低狀態電壓。 ^ 更進一步而言，雖然並沒有於圖中描繪，但是於維持週期中， 此階段於第三週期C和第四週期D中可能重複此運作，使得此階段可 能持續輸出低狀態訊號OUT。此外，如第4圖所示之階段可能=他 階段呈串聯。 ’、/、 12 1269307 第6圖為本發明另一位移暫存器中-個階段之電路咅 第6圖所示，位移暫在哭沾―t 丨白仅<电路不思圖。如 >電曰體T6織—/日 能包含具有第五電晶體T5、第 -節點⑽控制下輸㈣脈訊號C1至第—輸鱗電 第七電晶體T7則用來在第_筋點 筮一 - 低位準驅動« ㈣二㈣⑽_下輸出
電晶體。Ϊ56 2為拉高㈣哪)電晶體並可能包含NM〇S ^曰曰體電曰曰體T6和弟七電晶體T7則可能是彼此平行而形成的 拉低(pull-down)電晶體。第六電晶體Τ6和第七電晶體τ7可能 ΝΜ曰OS電晶體。第五電晶體Τ5的源端(隨⑶_响可能連接至第六 電晶體丁6的没端麵1^11_1)卩及第七電晶體17的沒端。由於第五 電晶體T5在結構上其閘電極/端點重疊在其源和沒電極/端點之上，因此 第-寄存電容CGD可能被考慮置於第五電晶體T5的_點與及端點 之間，而第二寄存電容CGS則被考慮連接至第五電晶體Τ5_端點、 第五電晶體Τ5的源端點、第六電晶體Τ6驗端點以及及第七電晶體 Τ7的汲端點。 此外，位移暫存器的每個階段可能包含用來控制第一節點〇 的第一電晶體τι、用來控制第四節點QB的第二電晶體Τ2、第三電晶 體Τ3和第四電晶體Τ4、用來控制第二節點qB1的第八電晶體Τ8和第 九電晶體T9、用來控制第三節點的第十電晶體T1〇和第十一電晶體 Τ11。第一電晶體Τ1可能包含經由用來補償第一節點Q電壓變動的補 償電容CC而接收起始脈衝Vst和接收第二時脈訊號/C1的NMOS電晶 體。第一電晶體T1的閘端點可能連接至第二電晶體丁2的閘端點。第 二電晶體T2可能是用來接收第二時脈訊號/C1和高位準驅動電壓VDD 的NMOS電晶體。第二電晶體T2可能被連接至第四節點QB。第三電 晶體T3可能包含用來接收第一時脈訊號C1的NMOS電晶體，且與第 二電晶體T2為平行。更進一步，第四NMOS電晶體T4可能包含用來 接收低驅動電壓VSS的NMOS電晶體，並連接至第四節點QB。
第八電晶體T8可能包含用來接收第一時脈訊號C1的NMOS 13 1269307 電晶體，並設置於第二節點QB1和第四節點QB之間。第九電晶體T9 可能包含用來接收第二時脈訊號/C1和低位準驅動電壓VSS的NMOS 電晶體，並連接至第二節點QB1。此外，第十電晶體T10可能包含用 來接收第二時脈訊號/C1的NMOS電晶體，並設置於第三節點QB2和 第四節點QB之間。第十一電晶體T11可能包含用來接收第一時脈訊號 C1和低位準驅動電壓VSS的NMOS電晶體，並連接至第三節點QB2。 第一電容CQ可能設置於第一節點Q以及用來消除第一節點q 的雜訊(noise)的低位準驅動電壓VSS的輸入線之間。第二電容CBQ可 能設置於第四節點QB以及用來消除第四節點QB的雜訊(n〇ise)的低位 準驅動電壓VSS的輸入線之間。 第7圖為第6圖所示之階段(stage)的驅動波形示意圖。如第7 圖所示，於第一週期A中，第二時脈訊號/C1可能是處在高狀態，藉此 啟動第一電晶體T1並使起始脈衝Vst的高狀態可被輸入至第一節點 Ω〇因此，第五電晶體T5可能被啟動並施加時脈訊號C1的低狀態電壓 至輸出線。此外，高位準逆轉時脈訊號/C1可能啟動第二電晶體Τ2、第 九電晶體T9和第十電晶體Τ10。藉著啟動第二電晶體Τ2、第九電晶體 T9和第十電晶體Τ10，而於低位準驅動電壓Vss可能施加至第二節點 QB1時，使高位準驅動電壓VDD施加至第四節點QB和第三節點QB2。 因此’第七電晶體Γ7可能被啟動並施加低位準驅動電壓VSS至輸出線 OUT。所以’於第一週期a中，此階段(stage)可輸出低狀態輸出訊號 OUT。 於第二週期B中，第二時脈訊號/ci可能處於低狀態，藉此關 閉第一電晶體T1並浮動第一節點Q至高狀態。因此，第五電晶體T5 可能維持關閉。此外，第一時脈訊號Cl可能處於高狀態且由於第二寄 生電谷CGS的影響而使已被浮動的第一節點q可能為高電位 (bootstrap)。在第一節點q的電壓可能被提昇至啟動第五電晶體丁5，藉 此快速地提供第一時脈訊號C1的高狀態電壓至輸出線。在此同時，高 位準第一時脈訊號C1可能啟動第三電晶體T3、第八電晶體T8和第十 一電晶體T11。第四電晶體T4可能也藉著高電位的第一節點（3而啟動， 1269307 藉此提供低位準驅動電壓VSS至第二節點QB，並改變第四節點QB至 低位準。因此，第二節點QB1和第三節點QB2可能處於低狀態。因此， 第六電晶體T6和第七電晶體T7可能被關閉。所以，於第二週期B中， 此階段(stage)可能輸出高狀態輸出訊號out。 於第三週期C中，第二時脈訊號/C1再一次可能處於高狀態， 藉此啟動第一電晶體T1並使起始脈衝Vst的低狀態電壓被施加至第一 節點Q。因此，第五電晶體T5可能被關閉。在此同時，第二時脈訊號 /C1可能啟動第二電晶體T2，藉此施加高位準驅動電壓VDD至第四節 點QB。進一步地，第二時脈訊號/ci也可能啟動第九電晶體T9和第十 電晶體T10，藉此施加低位準驅動電壓VSS至第二節點QB1，並提供 施加於第四節點QB的高位準驅動電壓VDD至第三節點QB2。因此， 第六電晶體T6可能被啟動且可能提供低位準驅動電壓VSS至輸出線。 所以，於第三週期C中，此階段(stage)可能輸出低狀態輸出訊號0UT。 於第四週期D中，第二時脈訊號/C1可能處於低狀態，藉此關 閉第一電晶體T1和第二電晶體T2。因此，第一節點〇可能被浮動至其 先前低狀態，藉此關閉第五電晶體T5。於此同時，高位準第一時脈訊 號C1可能啟動第三電晶體T3、第八電晶體T8和第十一電晶體T11。 因此，當低位準驅動電壓Vss被施加至第三節點QB2時，高位準驅動 電壓VDD可能被施加至第四節點QB、第二節點qB1。因此，第六nm〇s 電晶體T6可能被啟動並可能提供低位準驅動電壓vss至輸出線。所 以，於第四週期C中，此階段(stage)可能輸出低狀態輸出訊號〇υτ。 更進一步而言，雖然並沒有於圖中描繪，但是於維持週期中， 此階段於第三週期C和第四週期D中可能重複此運作，使得此階段可 能持續輸出低狀態訊號OUT。此外，如第4圖所示之階段可能與豆 階段呈串聯。 第六電晶體T6和第七電晶體T7可能彼此平行對方，第六 晶體T6和第七電晶體T7可能藉著第二節點Qm和第三節點qb2 =六 流電(AC)驅動而在相對的方式下運作著。Ac驅動可能包含提供一$ 脈訊號C1和第二時脈訊號C2至第六電晶體T6和第七電晶體丁7的= 15 1269307 端點。因此，直流電(DC)偏壓可能防止被施加至第六電晶體T6和第七 電曰曰體Τ7的閘點’藉此由於在南溫驅動下的閘偏壓而防止第六電晶 體T6和第七電晶體T7錯誤地被操作。雖然，以形成第六電晶體丁6和 第七電晶體T7的拉下電路，取代如第4圖所示之一個電晶體，但可能 導致大小縮減’第六電晶體T6和第七電晶體T也變成相對較小的大小。 第8A圖和第8B圖為在如第6圖所示之階段中的補償電容cc 的〜響下之驅動波形示意圖。如第8A圖所示，若第6圖所示之階段並 /又有包含補償電容CC時，誤差(distortion)可能發生在輸出電壓v〇ut 中，例如：第四週期D中。此誤差可能是由第一寄生電容CGD和第一 時脈訊號C1所引起的在第一節點的電壓變動而發生的。 然而，如第8B圖所示，如第6圖所示之補償電容cc可能允 許從咼狀態調整成低狀態的第二時脈訊號/Ci，在第一時脈訊號ο經由 寄生電容CGD從低狀態調整成高狀態之前轉變予第一節點Q。因此， 第一節點Q的電壓可能低於下降的第二時脈訊號/C1，且然後沿著(M⑽幻 上升的第一時脈訊號Cl而回歸至最初低狀態電壓。所以，降低輸出電 壓Vout的誤差成為可能。 ^ 第9圖為本發明另一位移暫存器中一個階段之電路示意圖。如 第9圖所示，位移暫存器的每個階段可能包含具有拉高㈣丨丨哪)電晶體 T35和拉低(pull_d〇wn)電晶體T36的輸出緩衝器33〇。拉高㈣丨哪)電晶 體Τ35絲在第-節點q的控制下輸出時脈訊至輸出線⑻了。 拉低(pull-down)電晶體T36則用來在第二節點QB的控制下輸出低位 驅動電壓VSS至輸出線0UT。 每個階段也可能包含用來補償第一節點的電壓變動的補償電 路350。補償電路350包含補償電晶體τ%」、第二補償電晶體τ37和 第王補償電晶體Τ39。第-補償t晶體T36—i可能總是被高位準電壓 VDD所啟動，且可能提供第一時脈訊號C1至第三節點p。此外，第二 補償電晶體T37可能被在第三節點p的電壓所控制，而選擇性 : 位準電壓VSS至第一節點q。 第二補償電晶體T39可能被在第-節點q的電壓所控制，而 16 1269307 =性地提供低位準M vss至第三節點卜第三補償電晶體τ39可 ^大於第—補償電晶體了36-1，藉此降低第-補償電晶體T36J所 =¾:的壓力辨(stresslevel)。舉例而t•，第三補償電晶體T39對第一補 ㈣晶體Τ36一1的大小(magnitude)關係可能可有大概的％的比例。 因此，第-補償電晶體T3U可能由於壓力(Μ·)而少量下降 (deteriorate)，且可能有較長的生命週期。 、、一當從-個階段產生出高狀態輸出〇υτ之後，第—時脈訊號〇1 成為高，態時，於每個週期D中，補償電路35〇提供低位準電壓vss 至第-節點Q，藉此防止第-節點Q被浮動成低狀態。換句話說，補償 電路350防止第-節點q被浮動成低狀態，且因此防止由拉高電晶體 T35的偶合(coupling)第二寄生電容CGS所引起的第一節點電壓變動。 第-節點Q的變動所引起的輸出訊號〇υτ的誤差就有可能被防 止。 更進一步地，控制器340可能用來控制第一節點Q和第二節 點QB。控制器340可能接收第二時脈訊號/C1。第二時脈訊號/C1可能 疋第時脈訊號/ci的逆轉訊號，且不需是精確的第一時脈訊號/ci的 逆轉訊號。控制器340可能在結構上具有如第2圖所示之第一電晶體 T1至第四電晶體T4，但可能為可控制第一節點和第二節點的結構。 第10圖為第9圖所示之階段(stage)的驅動波形示意圖。如第 10圖所示，於第一週期A中，第一時脈訊號(^可能是處在低狀態，並 且第二時脈訊號/Cl可能是低狀態(未顯示）。因此，藉此啟動如第2圖 所示之第一電晶體T1，且起始脈衝Vst的高狀態被施加至第一節點q。 因此’拉南電晶體T5可能被啟動，且可能提供第一時脈訊號C1的低 狀悲至輸出線OUT。第二節點QB和第三節點p可能處於低狀態。所 以’於第一週期A中，此階段可能輸出低狀態輸出訊號〇υτ。 於第二週期B中，第一時脈訊號C1可能處於高狀態，且第二 時脈訊號/C1可能處於低狀態。因此，如第2圖所示之第一電晶體τι 被關閉’且第一節點Q被浮動至南狀悲。因為第一節點Q被浮動至高 狀態，所以如第9圖所示之第三補償電晶體T39為啟動，且提供低位準 17 !2693〇7 電壓至第三節點P。此外，時脈訊號Cl可能處於高狀態，且已浮動的 第一節點Q由於拉高電晶體T35的第二寄生電容CGS的影響而可能為 向電位。第一節點的電壓可能被提昇至啟動拉高電晶體T35，藉此快速 地提供第一時脈訊號C1的高狀態電壓至輸出線out。於此同時，高位 準時脈訊號C1可能啟動如第2圖所示之第三電晶體T3。如第2圖所示 之第四電晶體T4也可能藉著咼電位的第一節點而啟動，藉此提供低位 準驅動電壓VSS至第二節點QB。所以，於第二週期b中，此階段可能 輪出高狀態輸出訊號OUT。 於第三週期C中，第一時脈訊號C1可能處於高狀態，且第二 時脈訊號/C1可能再一次為高狀態，藉此啟動如第2圖所示之第一電晶 體T1並使起始脈衝Vst的低狀態電壓被施加至如第9圖所示之第一節 點Q。因此，如第9圖所示之拉高電晶體T35可能被關閉。在此同時， 第二時脈訊號/C1可能啟動如第2圖所示之第二電晶體T2,藉此施加高 位準驅動電壓VDD至第二節點QB，並提供高位準電壓至第二節點 QB，並啟動如第9圖所示之拉低電晶體T36。因此，低位準電壓vss 被施加至輸出線OUT。第三節點維持在低狀態。所以，於第三週期c 中’此階段(stage)可能輸出低狀態輸出訊號〇υτ。 於第四週期D中，第二時脈訊號/C1可能處於低狀態，藉此關 閉如第2圖所示之第一電晶體T1和第二電晶體T2。因此，第一節點q 可能被浮動至其先前低狀態，藉此關閉如第9圖所示之第五電晶體 Τ35。於此同時，高位準第一時脈訊號α可能被施加於第三節點，藉 ^啟動第二補償電晶體T37。因此，低位準電壓VSS可能被施加至第一 節點第一節點Q沒有浮動，且第一節點Q被用來藉著拉高電晶體 T35的第一寄生電容CGS的偶合動作防止沿著第一時脈訊號C1的高狀 態電壓變動。 “ ” 如第2圖所示之第二電晶體Τ2被第二時脈訊號/ci的低狀態 電壓關閉，且如第4圖所示之第四電晶體T4被第-節點Q的低狀態關 -、3此心即使如* 2圖所示之第三電晶體丁3被第一時脈訊號C1的 冋狀悲電壓所啟動’第二節點QB被浮動在低於在前一週期c所施加的 18 1269307 高位準驅動賴VDD的高狀態。因此 態，而藉此輸出低位準賴vs =電曰曰體T36疋處在啟動狀 以至於此在二?ί:週期的運作可能被交替地重複， 低狀態。ουτ能沒有任何誤差的叙下持觀保持在 如第11 ηΙ-圖=發明另—位移暫存11中—個階段之電路示意圖。 圖 來補償如第9 _示之第-節點㈣電壓變動的補 補二2^4含：第一補償電晶體Τ46-2、第二補償電晶體τ47和 =ί=9:第一補償電晶體2可能被第-時脈訊號C1 二制且選擇性地提供高位準電壓WD至第一節點p。此外，第二 相2Ϊ體W可能在第一節點P的電麼所控制’而選擇性地提供低 =壓vss至第-節點q。第三補償電晶體T49可能被第一節點Q 、堅所控制’而選擇性地提供低位準電壓VSS至第三節點Ρ。 ^ 所以’於第一週期Α巾，第一補償電晶體Τ46一2是被第一時 ，訊號ci的低狀態電壓所關閉，且第三補償電晶體Τ49~被高狀態第一 節點Q所啟動，藉此提供低位準電壓vss至第三節點ρ。因此，第三 補償電晶體T47被關閉。 一 一於第二週期B巾，第-補償電晶體T46一2是被第一時脈訊號 ci的高狀態電壓所啟動，且第三補償電晶體Τ49被高狀態第一節點q 所啟動。然而，第三補償電晶體Τ49是大於第一補償電晶體Τ46—2，第 二節點Ρ經由第三補償電晶體Τ49提供低位準電壓vss。因此，第二 補償電晶體T47維持關閉。第三補償電晶體T49對第一補償電晶體 Τ46—2的大小(magnitude)關係可能大約至少3:1的比例。 於第三週期C中，第一補償電晶體T46一2是被第一時脈訊號 C1的低狀態電壓所啟動，且第三補償電晶體T49被低狀態第一節點〇 所關閉，藉此浮動第三節點Ρ至先前的低狀態。因此，第二補償電晶體 Τ47維持關閉。 於第四週期D中，第一補償電晶體Τ46一2是被第一時脈訊號 19 1269307
狀Γ壓所啟動，且第三補償電晶體™被低狀態第-節點Q it。站第二補償電晶體T47被啟動而提供低辦電壓VSS至第-節 點㈣此:止第-節點Q由於第一時脈訊號C1的高狀態電壓而第變動即 帛If圖為本發明另—位移暫存器中—個階段之電路示意圖。 12晒tf ’絲補償如第9騎示之第__節點q的電 償電路570可能包含：第—補償電晶體T56—3、第二補償電晶體 ^補償電晶體T59 補償電晶體τα」可能被第—時脈訊 所控制，且選擇性地提供第_時脈訊號C1至第一節點p。此外 補償電晶體T57可能被在第—節點p的賴所㈣，而選擇性地提供 位準電壓vss至第-節點Q。第三補償電晶體T59可能被第—料q 的電壓所控制，而選擇性地提供低位準電壓vss至第三節點ρ。 所以’於第i期A中’第—補償電晶體T56_3級第—時 ，訊號ci的低狀態電壓所關閉，且第三補償電晶體Τ59被高狀態第一 節點Q所啟動，藉此提供低位準電壓vss至第三節點ρ。因此，第三 補償電晶體Τ57被關閉。 一 一於第二職Β +，第-補償電晶體Τ56一3是被第一時脈訊號 ci的高狀態電壓所啟動，且第三補償電晶體Τ59被高狀態第一節點q 所啟動。然而，第二補償電晶體Τ59是大於第一補償電晶體Τ56—3，第 二節點Ρ經由弟二補償電晶體Τ59提供低位準電壓vss。因此，第二 補償電晶體Τ57維持關閉。第三補償電晶體Τ59對第一補償電晶體 Τ56一3的大小(magnitude)關係可能大約至少3:1的比例。 於第三週期C中，第一補償電晶體T56-3是被第一時脈訊號 C1的低狀態電壓所啟動，且第三補償電晶體Τ59被低狀態第一節點〇 所關閉，精此浮動第二郎點Ρ至先前的低狀態。因此，第二補償電晶體 Τ57維持關閉。 於第四週期D中，第一補償電晶體Τ56_3是被第一時脈訊號 C1的高狀態電壓所啟動，且第三補償電晶體Τ59被低狀態第一節點q 1269307 所關閉:因此，第—時脈訊號Cl的高位準電壓vdd被施加至第三節 藉此啟動第一補償電晶體T57。第二補償電晶體τ57被啟動而提 I、低位準電壓VSS至第-節點Q，藉此防止第—節點Q由於第一時脈 訊號C1的高狀態電壓而變動。 — 练上所述’本發明的位移暫存器乃使用逆轉時脈訊號和補償電 容/電路，而防止拉高電晶體的控制節點Q會沿著時脈訊號而變動，藉 此降低輸出電壓的誤差(distortion)。所以，防止因輸出電壓的誤差所導 致的電路錯誤運作是可能的。 藉由以上較佳具體實施例之詳述，係希望能更加清楚描述本發 ，之特徵與精神，而並非以上述所揭露的較佳具體實施例來對本發明之 嘴加以限制。相反地，其目的是希望能涵蓋各種改變及具相等性的安 排於本發明所欲申請之專利範圍的範疇内。 21 1269307 【圖式簡單說明】 第1圖為習知雙相(two-phase)位移暫存器的結構(configuration) 不意圖。 第2圖為第1圖中一個階段(stage)之電路示意圖。 第3圖為第2圖所示之階段(stage)的驅動波形示意圖。 第4圖為本發明位移暫存器中的一個階段之電路示意圖。第5 圖為第4圖的階段之驅動波形示意圖。 第6圖為本發明另一位移暫存器中一個階段之電路示意圖。 第7圖為第6圖所示之階段(stage)的驅動波形示意圖。 第8A圖和第8B圖為在如第6圖所示之階段中的補償電容cc 的影響下之驅動波形示意圖。 第9圖為本發明另一位移暫存器中一個階段之電路示意圖。 第ίο圖為第9圖所示之p皆段(stage)的驅動波形示意圖。 ，11圖為本發明另一位移暫存器中一個階段之電路示意圖。 第12圖為本發日㈣—位移暫存H中-個階段之電路示意圖。 22 1269307 【主要元件符號說明】 10、340控制器 20、30、330輸出緩衝器 350、460、570補償電路 23

Claims (1)

1269307 十、申請專利範圍： ‘個包含： 一第一節點的控制下提供一第一 一拉高(pUll-Up)電晶體，係在 時脈訊號至一輸出線； 低(pull-down)電晶體，係在_第二雜的㈣下提供 -驅動電壓至該輸出線； 八 -控制器’係用來控制該第一節點和該第二節點；以及 一補償電容，係設置於該第-節點與-第二時脈訊號的一輪出 線之間，該帛二雜峨不㈤魏第-時脈訊號。 2、如申請專利範圍第！項所述之位移暫存器，其中 容其電容大於一寄生電容。 貝電 3、 如申請專利範圍第}項所述之位移暫存器，其中在沿著 (along)經由已被浮動的—寄生電容所轉換的該第_時脈訊號的一調整 電壓(transition voltage)在該第一節點的一電壓位準有變動之前或大約同 時’沿著該第二時脈訊號的該調整電壓的相反方向上在該第一節點的一 電壓位準有變動(vary)。 4、 如申請專利範圍第1項所述之位移暫存器，其中該控制器 包含： 一第一電晶體，係用來對該第二時脈訊號有反應的情況下提供 該起始脈衝至該第一節點； 一第二電晶體’係用來對該第二時脈訊號有反應的情況下提供 一第二驅動電壓至該第二節點； 一第三電晶體，係用來對該第一時脈訊號有反應的情況下提供 該第一驅動電壓至該第二節點；以及 一第四電晶體，係用來對在該第一節點的電壓有反應的情況下 提供該第一驅動電壓至該第三電晶體。 24 1269307 存器是在1項所述之位移伽，射該位移暫 進-步包1、如中請專利細第1項所述之位移暫存器，其中每個階段 -第二拉高電晶體’係被一第三節點所控制，且以平行於該第 ^拉南電晶體龄式設置於鋪^線和該第__轉電顯—供應線之 包含：7、如中請專利範圍第！項所述之位移暫存器，其中該控制器 雜節點控制器，係用來對該第二時脈訊號有反應的情況下 k供該起始脈衝至該第一節點； 二_控彻來龍第—雜減和該第二時脈訊 妨反應的情況下選擇性地提供在—細節關電壓和—第一驅動電 壓， -第三節點鮮m，_來_第—雜織和該第二脈訊號 有反應的航下以減於該第二_财式提縣帛四_的電壓和 第二驅動電壓；以及 …—第四節點控制11，係絲對在該第-時脈訊號、該第二時脈 減和在該第-雜的電財反應的航下選雜地提第一驅動 電壓和該第一驅動電壓至該第四電晶體。 抑8如申睛專利範圍第7項所述之位移暫存器，其中該第一節 點控制II包含用來_第二時脈峨有反躺情況下提供該起始脈衝 到該第一節點的一第一電晶體。 9、如申請專利範®第7項所述之位移暫存器，其中該第四節 點控制器包含： 一第二電晶體，係用來對該第二時脈訊號有反應的情況下提供 一第二驅動電壓到該第四節點； 一第二電晶體，係用來對該第一時脈訊號有反應的情況下提供 一第二驅動電壓到該第四節點；以及 25 1269307 m/tt #細n伽來對在該第—節闕電财反應的情況下 袄供一第一驅動電壓到該第四節點。 /七^種驅動位移暫存器的方法，該位移暫存器具有複數 個用來用來位移-起始脈衝和糾—已被轉的該起始_至下一階 段㈣幽複數個階段，複數個階段的每—她含在―第—節點的控制 下提供-第-時脈訊號至一輸出線的一拉高㈣i哪)電晶體、在 節點的控制下提供-第-驅動電壓至該輸出線的一拉低㈣如n)電 晶體、用來控繼第-節點和該第二節點的—控制器、設置於該第一節 點與-第二時脈訊號的—輸鱗之_—補償電容，該第二時脈訊號不 同於該第一時脈訊號，該方法包含： 浮動該第一節點；以及 變動在已經浮動的該第一節點的電壓，此係在沿著經由該補償 電容所轉換的該第三時脈訊號的一調整電壓(transition讀哪)的一相反 方向(opposite direction)上進行的。 11、如申請專利範圍第10項所述之方法，其中變動在該第 一節點的電壓的步驟，係在沿著經由該拉高電晶體的寄生電容所轉換的 該第一時脈訊號的一調整電壓而在已浮動的該第一節點上有變動電壓 的之前或大約同時執行此步驟的。 12、 一種用來驅動液晶顯示面板裝置的驅動裝置，該裝置 包含一位移暫存器，該位移暫存器係具有用來位移一起始脈衝和輸出一 已被位移的該起始脈衝至下一階段(stage)的複數個階段，該些複數個階 段的每一個包含： 一拉局(pull-up)電晶體’係在一第一節點的控制下提供一第一 時脈訊號至一輸出線； 一第一拉低(pull-down)電晶體，係在一第二節點的控制下提供 ， 一第一驅動電壓至該輸出線； 一控制器，係用來控制該第一節點和該第二節點；以及 一補償電容，係設置於該第一節點與一第二時脈訊號的一輸出 線之間，該第二時脈訊號不同於該第一時脈訊號。 26 1269307 13、 如申請專利範圍第12項所述之驅動裝置，其中該位移 暫存器是在一玻璃基板上形成。 14、 如申請專利範圍第12項所述之驅動裝置，其中該些階 # 又的母個輸出線均連接至該液晶顯示面板的一閘線。 、15、 一種位移暫存器，係具有用來位移一起始脈衝和輸出 一已被位移的該起始脈衝至下一階段(stage)的複數個階段，該些 階段的每一個包含： 一 一拉咼(pull-up)電晶體，係在一第一節點的控制下提供一第一 時脈訊號至一輸出線； 〃 一拉低(pull-down)電晶體，係在一第二節點的控制下提供一 一驅動電壓至該輸出線； 一控制器，係用來控制該第一節點和該第二節點；以及 -補償電路，係連接至該第—節點，該補償祕選擇性地 該第一驅動電壓至該第一節點。 八 严雷六^⑽如申請專利範圍第15項所述之位移暫存器，其中該補 你電谷選擇性地防止該第—節點有被浮動(floated)。 第-節巾請柄範圍第15獅述之轉暫純，其中當該 第即點被吁動時，該補償電容提供該第一驅動電麼至該第一節點。 償電路包=如巾請專利範圍第15項所述之位移暫存器，其中該補 ζ; ”第—補償電晶體，制來在該第二驅動電壓的控制下，提供 該至-第第-時脈訊號三節點； 供該第-體節:用^該第三節點的電壓的控制下，提 償電路包t如巾請專概圍第15項騎之婦暫存11，其中該補 第補償電晶體，係在該第一時脈訊號的控制下，提供—第 27 1269307 二驅動訊號至一第三節點； -第二補償電晶體，係在該第三節點的電壓的控制下 弟一驅動電壓至該第一節點；以及 一第三補償電晶體，係在該第三節點的電壓的控 第-區度電壓至第三節點。 徒供以 償電路包ί;如中請專利範圍第15項所述之位移暫存11，其中該補 一時脈城===體’係在該第-時脈訊號的控制下，提供一第 第-驅動該第三節點的電壓的控制下，提供該 第-區度體，係在該第三節點的電壓的控制下，提供該 21、 一種位移暫存器的驅動方法，該位移暫存骂伤且右用 _脈衝和輪出_已被位移的該起始脈衝至下 供! 該些概個階段的每一個包含在一第一節點的控制下提 的控制下提二訊;至一輸出線之一拉高_哪)電晶體、在-第二節點 =控制下第—驅動電壓至該輸出線之—拉低㈣也㈣電晶 之第一節點和該第二節點之一控制器犧至該第-節點 補4貝電路，該驅動方法包含： 藉著該補償電路選擇性地提供該第—驅動霞至一節點。 驅動魏Λ、、如申料利細第21顧狀驅財法，其中該第一 動。、她t擇性地提供予該節點，藉此防止該第—節點被浮 性地接^^ 7。肖翻細第21項所述之驅動方法，其中於選擇 動第一驅動電壓至該第一節點之步驟中，係在該第一節點被浮 包含-位來驅練晶顯示裝置的鷄裝置，該裝置 暫存器，該位移暫存器係具有用來位移一起始脈衝和輸出一 28 1269307 已被位移的該起始脈衝至下一階段(stage)的複數個階段，該些複數個階 段的每一個包含： 一拉高(pull-up)電晶體，係在一第一節點的控制下提供一第一 時脈訊號至一輸出線； 一拉低(pull-down)電晶體’係在一第二節點的控制下提供一第 一驅動電壓至該輸出線； 一補償電路，係連接至該第一節點， 該第一驅動電壓至該第一節點。 ” -控制器’係用來控制該第一節點和該第二節點；以及 該補償電路選擇性地提供 24項所述之驅動裝置，其中該位移 的25、如申請專利範圍第 暫存器是在-玻璃基板上形成。
—26、如申請專利範圍第 24項所述之驅動裝置，其中該些階 b面板的一閘線。 29
TW093135112A 2004-03-31 2004-11-16 Shift register and driving method thereof TWI269307B (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020040021986A KR101143803B1 (ko) 2004-03-31 2004-03-31 쉬프트 레지스터 및 그 구동 방법
KR1020040030337A KR101073263B1 (ko) 2004-04-30 2004-04-30 쉬프트 레지스터 및 그 구동 방법

Publications (2)

Publication Number Publication Date
TW200532699A TW200532699A (en) 2005-10-01
TWI269307B true TWI269307B (en) 2006-12-21

Family

ID=36694704

Family Applications (1)

Application Number Title Priority Date Filing Date
TW093135112A TWI269307B (en) 2004-03-31 2004-11-16 Shift register and driving method thereof

Country Status (7)

Country Link
US (2) US7289594B2 (zh)
JP (2) JP2005293817A (zh)
CN (1) CN1677575B (zh)
DE (2) DE102004064250B3 (zh)
FR (1) FR2868589B1 (zh)
GB (1) GB2412798B (zh)
TW (1) TWI269307B (zh)

Families Citing this family (92)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7289594B2 (en) * 2004-03-31 2007-10-30 Lg.Philips Lcd Co., Ltd. Shift registrer and driving method thereof
KR101023726B1 (ko) * 2004-03-31 2011-03-25 엘지디스플레이 주식회사 쉬프트 레지스터
TWI393093B (zh) * 2004-06-30 2013-04-11 Samsung Display Co Ltd 移位暫存器，具有該移位暫存器之顯示裝置，及其驅動方法
KR101056369B1 (ko) * 2004-09-18 2011-08-11 삼성전자주식회사 구동유닛 및 이를 갖는 표시장치
KR101137880B1 (ko) * 2004-12-31 2012-04-20 엘지디스플레이 주식회사 쉬프트 레지스터 및 그 구동 방법
JP4993544B2 (ja) * 2005-03-30 2012-08-08 三菱電機株式会社 シフトレジスタ回路
KR101183431B1 (ko) * 2005-06-23 2012-09-14 엘지디스플레이 주식회사 게이트 드라이버
ATE443914T1 (de) * 2005-07-26 2009-10-15 Koninkl Philips Electronics Nv Multi-input-kreis
KR100666637B1 (ko) * 2005-08-26 2007-01-10 삼성에스디아이 주식회사 유기 전계발광 표시장치의 발광제어 구동장치
KR100646992B1 (ko) * 2005-09-13 2006-11-23 삼성에스디아이 주식회사 발광제어선 구동부 및 이를 이용한 유기 발광 표시장치
KR100658269B1 (ko) * 2005-09-20 2006-12-14 삼성에스디아이 주식회사 주사 구동회로와 이를 이용한 유기 전계발광 장치
US9153341B2 (en) 2005-10-18 2015-10-06 Semiconductor Energy Laboratory Co., Ltd. Shift register, semiconductor device, display device, and electronic device
US7310402B2 (en) * 2005-10-18 2007-12-18 Au Optronics Corporation Gate line drivers for active matrix displays
KR100759686B1 (ko) * 2005-11-04 2007-09-17 삼성에스디아이 주식회사 쉬프트 레지스터 회로
JP4912000B2 (ja) * 2006-03-15 2012-04-04 三菱電機株式会社 シフトレジスタ回路およびそれを備える画像表示装置
JP5079350B2 (ja) * 2006-04-25 2012-11-21 三菱電機株式会社 シフトレジスタ回路
TWI338877B (en) * 2006-05-04 2011-03-11 Chi Mei El Corp A shift register circuit and a pull high element thereof
US8330492B2 (en) 2006-06-02 2012-12-11 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device
US7936332B2 (en) * 2006-06-21 2011-05-03 Samsung Electronics Co., Ltd. Gate driving circuit having reduced ripple effect and display apparatus having the same
TWI342544B (en) * 2006-06-30 2011-05-21 Wintek Corp Shift register
CN100449604C (zh) * 2006-07-12 2009-01-07 友达光电股份有限公司 移位寄存器电路及搭载该电路的显示器装置
CN100495520C (zh) * 2006-07-28 2009-06-03 胜华科技股份有限公司 位移缓存器及位移缓存单元
EP1895545B1 (en) 2006-08-31 2014-04-23 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
KR100830296B1 (ko) * 2006-09-22 2008-05-19 삼성에스디아이 주식회사 주사구동부, 주사신호의 구동방법 및 그를 이용한유기전계발광표시장치
JP5116277B2 (ja) 2006-09-29 2013-01-09 株式会社半導体エネルギー研究所 半導体装置、表示装置、液晶表示装置、表示モジュール及び電子機器
JP4932415B2 (ja) 2006-09-29 2012-05-16 株式会社半導体エネルギー研究所 半導体装置
TWI427602B (zh) * 2006-10-17 2014-02-21 Semiconductor Energy Lab 脈衝輸出電路、移位暫存器及顯示裝置
TWI332645B (en) * 2006-10-17 2010-11-01 Au Optronics Corp Driving circuit of liquid crystal display device
CN100426067C (zh) * 2006-11-14 2008-10-15 友达光电股份有限公司 液晶显示装置的驱动电路
JP4970004B2 (ja) * 2006-11-20 2012-07-04 三菱電機株式会社 シフトレジスタ回路およびそれを備える画像表示装置、並びに信号生成回路
JP2008140489A (ja) * 2006-12-04 2008-06-19 Seiko Epson Corp シフトレジスタ、走査線駆動回路、データ線駆動回路、電気光学装置及び電子機器
CN100505105C (zh) * 2006-12-07 2009-06-24 中国科学院半导体研究所 一种采样/保持电路装置
US7920668B2 (en) * 2007-01-05 2011-04-05 Chimei Innolux Corporation Systems for displaying images by utilizing vertical shift register circuit to generate non-overlapped output signals
TWI385624B (zh) * 2007-04-11 2013-02-11 Wintek Corp 移位暫存器及其位準控制器
TWI373019B (en) * 2007-05-09 2012-09-21 Chunghwa Picture Tubes Ltd Shift register and shift register apparatus therein
CN101354924B (zh) * 2007-07-23 2013-03-13 奇晶光电股份有限公司 移位寄存器电路与其上拉单元
CN101465165B (zh) * 2007-12-20 2011-05-25 胜华科技股份有限公司 移位寄存器
JP4902750B2 (ja) 2007-12-28 2012-03-21 シャープ株式会社 半導体装置及び表示装置
CN103036548B (zh) 2007-12-28 2016-01-06 夏普株式会社 半导体装置和显示装置
GB2459451A (en) * 2008-04-22 2009-10-28 Sharp Kk A scan pulse shift register for an active matrix display
US8314765B2 (en) 2008-06-17 2012-11-20 Semiconductor Energy Laboratory Co., Ltd. Driver circuit, display device, and electronic device
TWI397883B (zh) * 2008-09-19 2013-06-01 Hannstar Display Corp 積體閘極驅動電路及其驅動方法
US20110134090A1 (en) * 2008-10-30 2011-06-09 Sharp Kabushiki Kaisha Shift register circuit and display device, and method for driving shift register circuit
KR101618913B1 (ko) 2008-11-28 2016-05-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 표시 장치를 포함하는 전자 장치
CN101521043B (zh) * 2009-03-19 2011-01-26 友达光电股份有限公司 移位缓存器
TWI400686B (zh) * 2009-04-08 2013-07-01 Au Optronics Corp 液晶顯示器之移位暫存器
JP5210955B2 (ja) * 2009-04-21 2013-06-12 株式会社ジャパンディスプレイイースト ゲート信号線駆動回路及び表示装置
JP5719103B2 (ja) * 2009-06-26 2015-05-13 株式会社ジャパンディスプレイ 表示装置
CN105206676B (zh) 2009-11-06 2019-12-10 株式会社半导体能源研究所 半导体装置及其制造方法
US8781059B2 (en) * 2010-05-24 2014-07-15 Sharp Kabushiki Kaisha Shift register
JP5191522B2 (ja) * 2010-10-29 2013-05-08 三菱電機株式会社 シフトレジスタ回路
CN102479477B (zh) * 2010-11-26 2015-03-04 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动电路和显示装置
JP5165777B2 (ja) * 2011-04-07 2013-03-21 三菱電機株式会社 シフトレジスタ回路およびそれを備える画像表示装置
JP5766499B2 (ja) * 2011-05-02 2015-08-19 株式会社ジャパンディスプレイ ゲート信号線駆動回路及び表示装置
KR102017084B1 (ko) * 2011-05-13 2019-09-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
CN102646387B (zh) * 2011-05-19 2014-09-17 京东方科技集团股份有限公司 移位寄存器及行扫描驱动电路
KR101861350B1 (ko) * 2011-07-29 2018-05-29 삼성디스플레이 주식회사 게이트 구동회로 및 이를 포함하는 표시 장치
CN102831860B (zh) * 2012-09-05 2014-10-15 京东方科技集团股份有限公司 移位寄存器及其驱动方法、栅极驱动器及显示装置
US9070546B2 (en) * 2012-09-07 2015-06-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI505245B (zh) * 2012-10-12 2015-10-21 Au Optronics Corp 移位暫存器
CN102930814A (zh) * 2012-10-29 2013-02-13 京东方科技集团股份有限公司 移位寄存器及其驱动方法、栅极驱动装置与显示装置
CN103280200B (zh) * 2013-04-22 2015-01-21 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动电路与显示器件
US20160240159A1 (en) * 2013-10-08 2016-08-18 Sharp Kabushiki Kaisha Shift register and display device
TWI509593B (zh) * 2013-12-20 2015-11-21 Au Optronics Corp 移位暫存器
KR101572378B1 (ko) 2014-08-04 2015-11-27 엘지디스플레이 주식회사 터치 센서들을 가지는 표시장치
CN105895011B (zh) * 2015-01-26 2019-02-15 上海和辉光电有限公司 移位寄存器单元、栅极驱动电路及显示面板
US9548739B2 (en) * 2015-03-27 2017-01-17 Qualcomm Incorporated Drive for cascode stack of power FETs
CN104766587B (zh) * 2015-04-30 2016-03-02 京东方科技集团股份有限公司 扫描驱动电路及其驱动方法、阵列基板、显示装置
US10037738B2 (en) * 2015-07-02 2018-07-31 Apple Inc. Display gate driver circuits with dual pulldown transistors
KR102426106B1 (ko) * 2015-07-28 2022-07-29 삼성디스플레이 주식회사 스테이지 회로 및 이를 이용한 주사 구동부
CN105047172A (zh) 2015-09-15 2015-11-11 京东方科技集团股份有限公司 移位寄存器、栅极驱动电路、显示屏及其驱动方法
CN105047127B (zh) * 2015-09-21 2017-12-22 京东方科技集团股份有限公司 移位寄存器单元及驱动方法、行扫描驱动电路、显示装置
KR101749828B1 (ko) 2015-11-18 2017-06-21 엘지디스플레이 주식회사 터치 센서들이 내장된 픽셀 어레이의 구동 장치
CN106057118A (zh) * 2016-06-30 2016-10-26 京东方科技集团股份有限公司 移位寄存器单元、其驱动方法、栅极驱动电路及显示装置
KR102484185B1 (ko) * 2016-10-31 2023-01-04 엘지디스플레이 주식회사 게이트 구동 회로와 이를 이용한 표시장치
CN106548758B (zh) * 2017-01-10 2019-02-19 武汉华星光电技术有限公司 Cmos goa电路
US20180277232A1 (en) * 2017-03-27 2018-09-27 Int Tech Co., Ltd. Shift register
CN107016971B (zh) * 2017-04-18 2020-03-27 京东方科技集团股份有限公司 一种扫描电路单元、栅极驱动电路及扫描信号控制方法
KR102612946B1 (ko) 2017-09-26 2023-12-11 엘지디스플레이 주식회사 게이트 구동부 및 이를 포함하는 표시패널
CN107578756B (zh) * 2017-10-16 2020-04-14 深圳市华星光电技术有限公司 一种goa电路
CN107749281B (zh) * 2017-10-31 2020-05-05 武汉华星光电技术有限公司 一种栅极驱动电路
KR102393725B1 (ko) * 2017-12-22 2022-05-03 엘지디스플레이 주식회사 게이트 구동 회로와 이를 이용한 표시장치
CN108538238A (zh) * 2018-05-24 2018-09-14 京东方科技集团股份有限公司 移位寄存器单元及驱动方法、栅极驱动电路和显示装置
CN108898992B (zh) * 2018-07-31 2021-08-20 北京大学深圳研究生院 移位寄存器以及栅极驱动装置
JP2019197607A (ja) * 2019-05-22 2019-11-14 株式会社半導体エネルギー研究所 半導体装置
CN110675793A (zh) * 2019-09-05 2020-01-10 深圳市华星光电半导体显示技术有限公司 显示驱动电路
JP7078653B2 (ja) * 2020-01-21 2022-05-31 株式会社半導体エネルギー研究所 表示装置
US10991416B1 (en) * 2020-02-27 2021-04-27 Micron Technology, Inc. Capacitance-based compensation circuitry
CN111627404B (zh) * 2020-06-09 2021-11-23 武汉华星光电技术有限公司 一种goa电路、显示面板和显示装置
US11296693B1 (en) * 2021-01-27 2022-04-05 Micron Technology, Inc. Apparatuses and methods for compensating for crosstalk noise at input receiver circuits
CN113436585B (zh) * 2021-06-23 2022-11-04 京东方科技集团股份有限公司 驱动电路、驱动方法和显示装置
CN113643640B (zh) 2021-08-03 2023-06-02 武汉华星光电技术有限公司 栅极驱动电路及显示面板

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5410583A (en) 1993-10-28 1995-04-25 Rca Thomson Licensing Corporation Shift register useful as a select line scanner for a liquid crystal display
FR2720185B1 (fr) * 1994-05-17 1996-07-05 Thomson Lcd Registre à décalage utilisant des transistors M.I.S. de même polarité.
US5701136A (en) 1995-03-06 1997-12-23 Thomson Consumer Electronics S.A. Liquid crystal display driver with threshold voltage drift compensation
FR2743662B1 (fr) * 1996-01-11 1998-02-13 Thomson Lcd Perfectionnement aux registres a decalage utilisant des transistors mis de meme polarite
US5949398A (en) 1996-04-12 1999-09-07 Thomson Multimedia S.A. Select line driver for a display matrix with toggling backplane
GB2343068B (en) * 1998-10-21 2000-12-13 Lg Philips Lcd Co Ltd Shift register
KR100281336B1 (ko) * 1998-10-21 2001-03-02 구본준 쉬프트 레지스터 회로
JP3496559B2 (ja) * 1999-01-06 2004-02-16 日本電気株式会社 画像特徴量生成装置、並びに画像特徴量生成方法
KR100430099B1 (ko) * 1999-03-02 2004-05-03 엘지.필립스 엘시디 주식회사 쉬프트 레지스터 회로
KR100685307B1 (ko) * 1999-11-05 2007-02-22 엘지.필립스 엘시디 주식회사 쉬프트 레지스터
KR100752602B1 (ko) * 2001-02-13 2007-08-29 삼성전자주식회사 쉬프트 레지스터와, 이를 이용한 액정 표시 장치
JP4761643B2 (ja) * 2001-04-13 2011-08-31 東芝モバイルディスプレイ株式会社 シフトレジスタ、駆動回路、電極基板及び平面表示装置
KR100803163B1 (ko) * 2001-09-03 2008-02-14 삼성전자주식회사 액정표시장치
KR100846464B1 (ko) * 2002-05-28 2008-07-17 삼성전자주식회사 비정질실리콘 박막 트랜지스터-액정표시장치 및 그 제조방법
AU2003240026A1 (en) * 2002-06-15 2003-12-31 Samsung Electronics Co., Ltd. Method of driving a shift register, a shift register, a liquid crystal display device having the shift register
US7177383B2 (en) * 2004-02-02 2007-02-13 James Hardy Method and system for safety regulation in nuclear power regulating systems
US7289594B2 (en) * 2004-03-31 2007-10-30 Lg.Philips Lcd Co., Ltd. Shift registrer and driving method thereof
US7203264B2 (en) * 2005-06-28 2007-04-10 Wintek Corporation High-stability shift circuit using amorphous silicon thin film transistors

Also Published As

Publication number Publication date
US7289594B2 (en) 2007-10-30
GB0425498D0 (en) 2004-12-22
FR2868589B1 (fr) 2007-10-05
DE102004064250B3 (de) 2013-08-22
US7532701B2 (en) 2009-05-12
TW200532699A (en) 2005-10-01
DE102004057518B4 (de) 2013-08-22
FR2868589A1 (fr) 2005-10-07
US20050220263A1 (en) 2005-10-06
DE102004057518A1 (de) 2005-10-27
JP5173618B2 (ja) 2013-04-03
GB2412798B (en) 2007-03-28
CN1677575A (zh) 2005-10-05
GB2412798A (en) 2005-10-05
US20070263763A1 (en) 2007-11-15
CN1677575B (zh) 2011-05-11
JP2005293817A (ja) 2005-10-20
JP2008282522A (ja) 2008-11-20

Similar Documents

Publication Publication Date Title
TWI269307B (en) Shift register and driving method thereof
JP6788068B2 (ja) 半導体装置
CN100578580C (zh) 移位寄存器、具备其的栅极驱动电路和显示板及其方法
TWI278802B (en) Driver circuit of display device
TWI661411B (zh) 半導體裝置及電子設備
TW546614B (en) Level shifter and active matrix type display device
JP5258913B2 (ja) 低電力消費のシフトレジスタ
JP4854929B2 (ja) シフトレジスタ及びこれを有する表示装置
JP2022106733A (ja) 半導体装置
TWI421872B (zh) 能降低耦合效應之移位暫存器
WO2014161229A1 (zh) 移位寄存器单元、移位寄存器和显示装置
TWI352331B (en) Shift register and driving method thereof
WO2019062265A1 (zh) 移位寄存器单元、栅极驱动电路及驱动方法、显示装置
WO2015000187A1 (zh) 阵列基板行驱动电路
JP2018088301A (ja) 単位シフトレジスタ回路、シフトレジスタ回路、単位シフトレジスタ回路の制御方法及び表示装置
KR20110069970A (ko) 표시 패널
CN103035216B (zh) 显示装置
JP2006189762A (ja) 平板表示装置用シフトレジスト
US20250372032A1 (en) Shift register and driving method thereof, driving circuit, display substrate and device
WO2018028008A1 (zh) Goa电路
TW201044359A (en) Shift register
CN110379352B (zh) 一种移位寄存器及其驱动方法、栅极驱动电路
WO2013018596A1 (ja) 液晶表示装置および補助容量線の駆動方法
CN101762918A (zh) 液晶显示设备
US7898558B2 (en) Gate driving circuit and driving circuit unit thereof

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees