[go: up one dir, main page]

TWI261879B - Method of producing insulator thin film, insulator thin film, method of manufacturing semiconductor device, and semiconductor device - Google Patents

Method of producing insulator thin film, insulator thin film, method of manufacturing semiconductor device, and semiconductor device Download PDF

Info

Publication number
TWI261879B
TWI261879B TW093130432A TW93130432A TWI261879B TW I261879 B TWI261879 B TW I261879B TW 093130432 A TW093130432 A TW 093130432A TW 93130432 A TW93130432 A TW 93130432A TW I261879 B TWI261879 B TW I261879B
Authority
TW
Taiwan
Prior art keywords
film
substrate
atomic layer
forming
insulator film
Prior art date
Application number
TW093130432A
Other languages
English (en)
Other versions
TW200524043A (en
Inventor
Tomoyuki Hirano
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of TW200524043A publication Critical patent/TW200524043A/zh
Application granted granted Critical
Publication of TWI261879B publication Critical patent/TWI261879B/zh

Links

Classifications

    • H10D64/01342—
    • H10P14/6339—
    • H10D64/01344—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/681—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered
    • H10D64/685—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered being perpendicular to the channel plane
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/691—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator comprising metallic compounds, e.g. metal oxides or metal silicates 
    • H10P14/6524—
    • H10P14/6532—
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45529—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations specially adapted for making a layer stack of alternating different compositions or gradient compositions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/693—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator the insulator comprising nitrogen, e.g. nitrides, oxynitrides or nitrogen-doped materials
    • H10P14/6336—
    • H10P14/69215—
    • H10P14/69392—

Landscapes

  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Description

1261879 九、發明說明： 【發明所屬之技術領域】 本發明係關於一種容易自由控制薄膜中之金屬濃度梯度 之絕緣體薄膜之製造方法、由該製造方法形成之絕緣體薄 膜、使用該絕緣體薄膜之半導體裝置之製造方法及半導體 裝置。 【先前技術】 目前，MOS電晶體之細微化已經達到閘極長度〇· 1 μηι的 程度。隨著該細微化，進一步帶來元件高速化、低耗電化 及兀件佔用面積縮小化。另外，最近由於在相同之晶片面 積中可以搭載更多元件，故實現LS][本身之多功能化。然 而在追求細微化時，預料要超越0· 1 μηι的限度將是一大 難關。其障礙之一在於將電晶體的閘極氧化膜薄膜化之限 度。先m曰曰體之閘極絕緣膜向來使用氧化石夕⑽2)， 因其滿足如下2項元件動作上所不可欠缺之特性：一是幾 乎不含有固定電荷，二是在與通道部之石夕之邊界上幾乎不 形成界面能階差。此外，I ^ , “ 由於氧化石夕可以簡單形成控制性 叙異之缚臈，對元件之細微化也有效。 然而，為了滿足電晶鋏夕α i 體之性能，在之相對介電當勃 低於3.9、閘極長度， hi电吊數 長度為〇·1 /^以下之電晶體中，膜 3 nm以下。扃兮日窆戶τ 、予要求在 以、子下’載子會直接於薄膜 將引起閘極/基板門之、爲于+ 、牙隧’預測 基板間之漏電流增加之問題。 因此，已有研究使用相對介電常數大於 較厚的閘極絕緣膜，而防 2 “才料形成 止牙隨現象。作為相對介電常數 95160.doc 1261879 幸乂大之材料，研究有氧化鋁（Al2〇3)、氧化鍅（Zr02)、氧化 铪（Hf〇2)等金屬氧化膜（例如，參照專利文獻丨）。由於該等 乳化膜之相對介電常數較高，為了得到與氧化矽相同之閘 極容量，可以將膜厚增厚數倍，被認為是能抑制穿隨現象 之材料。
然而，在使用用於現有之氧化矽之多晶矽（p〇ly_Si)電極 之電晶體製造工序中，必須進行1〇〇〇t：以上之活化退火處 理。然而’ Zr〇2、励2等高介電常數膜（亦稱作奶㈣膜） 會因耐熱性較低而產生結晶化，以及與石夕⑻）基板產生石夕 化物反應，而有漏電流增大之問題。為解決此等問題，已 知可藉由使用添加矽（Si)與氮（…之Hf(Zr)Si〇、Hf(Zr)si〇N 來提问耐熱性，降低漏電流（例如，參照專利文獻2)。 [專利文獻1 ]曰本專利特開2〇〇3_69〇丨丨號公報 [專利文獻2]曰本專利特開2〇〇〇·58832號公報 士本發明所欲解決之問題在於先前技術巾形成出㈣膜 時，在High-k與Si基板以及！>〇1^&電極界面中會產生固定 電荷，因而產生臨限值電壓（Vth)之偏移與遷移率劣化之問 題。另外，在PMOS電晶體中，則為摻雜到閘極電極中之 石朋藉由其後之熱處理穿透高介電體膜而擴散到基板側之問 題。已知蝴之穿透可以藉由添加氮而抑制，然而在先前技 術中"j、、加氮日守會產生氮氣進入基板而使界面能階差增大 之問題。 【發明内容】 本發明之絕緣體薄膜之製造方法係使用原子層蒸鍵法在 95160.doc 1261879 基板上形成薄膜者，其最主要之特徵在於包含：在前述基 板之處理表面形成石夕原子層，並在前述石夕原子層上形成氧 原子層之第！工序；及在前述基板之處理表面形成金屬原 子層，並在前述金屬原子層上形成氧原子層之第^工序，· 其特徵在於，藉由控制前述第丨工序與前述第2工序之實施 次數而控制前述絕緣體薄膜中之前述金屬原子之濃度。 本發明之絕緣㈣膜係使用原子層蒸料在基板:形成 =緣體薄膜者’其最主要特徵在於，前述絕緣體薄膜係 _制以下工序之實施次數而控制前述絕緣體薄膜中之 -述金屬原子之濃度而形成者··使用原子層蒸鑛法，在前 述基板之處理表面形成石夕原子層，並在前述石夕原子層上形 成氧原子層之^工序；及使用原子層蒸錢法，在前述基 板之處理表面形成金屬原子層，在前述金屬原子層上形成 氧原子層之第2工序。 本發明之柯體裝置之製造方法係具有形成絕緣體薄膜 之工序者，其最主要之特徵在於，前述絕緣體薄膜之形成 工序具有：使用原子層蒸鍍法在基板之處理表面形成石夕原 子層，並在前述石夕原子層上形成氧原子層之第】工序及 ^用原子層蒸鑛法，在前述基板之處理表面形成金屬原子 層，並在前述金屬原子層上形成氧原子層之第2工序；其 藉：？制前述第1工序與第2工序之實施次數而控 制則述絕緣體薄膜中之前述金屬原子之濃度。 本發明之半導體裳置係具有絕緣體薄膜者，其最主要之 特徵在於’前述絕緣體薄膜係藉由以下工序而形成者：使 95160.doc 1261879 :子層讀法在基板之處理表面形切原子層，並在前 二：子層上形成氧原子層之第1工序，·以及使用原子層 =Γ前述基板之處理表面形成金屬原子層，並在前 述至屬原子層上形成氧原子 Μ , _ 丁 θ您弟2工序，其特徵在於， 猎由“I别述第1工序和第2工序之實施次數而控制前述絕 緣體薄膜中之前述金屬原子之濃度。 發明之效果 本發明之絕緣體簿膜$ _ 1 n專膜之I造方法與絕緣體薄膜，由於呈 有.使用科層蒸H在基 - 爲 々Α、+、Α 心王衣曲形成矽原子 層在別切原子層上形成氧原子層之第！處理工序；以 及使用原子層蒸鍍法在基板 厗mH 极之處理表面上形成金屬原子 層，在則述金屬原子層上形成氧原子層之第
以將氧化石夕膜與氧化金屬膜成膜為1原子層之厚声Z 且，藉由控制第1工序與第2工序之實施次數，絕緣二膜 可以形成為金屬原子具有濃度梯度之狀態。因此，可;= 緣體薄膜之界面中不含有金屬原子，或者可以使全：使、危 之濃:非:稀薄，’由於可以形成較厚之高介= 緣體體薄臈之製造以形成 娜而之閘極絕緣膜日^ ;在用於 良好之高電介體薄成為無^偏移與遷移率劣化之 本發明t半導體裝置之製 有：使用原子層蒸链法，在基板之^體裝置’由於具 層，在前物子層上形成氧原子層之第二形成”子 層之弟1處理工序；以 95160.doc 1261879 及使用肩子層蒸鍍法在基板之處理声而μ / 層，為义， 您處理表面上形成金屬原； 以，成金屬原子層上形成氧原子層之第2工序，故了 ^成使氧切膜與氧化金屬膜 序故可 且成” w + 成之絕緣體薄膜， 度之狀⑦ 體缚膜可以成形為金屬原子具有濃度梯 广因此，可使絕緣體薄膜之界面中不含有全屬 ::::可以使金屬原子之濃度非常稀薄。所以，由:： 體薄膜：：之高介電常數之薄膜，故在藉由本發明之絕緣 =之製造方法形成之絕緣體薄膜，其優點是不會產生 1 ’且在用於刪FET之閘極絕緣膜時成為無vth偏 私和遷移率劣化之良好之電晶體。 【實施方式】 j發明之目的在於提供一種降低基板與電極界面之固定 電订ϋ在不使界面能階差增大之情況下抑制石朋穿透，從 而可以形成無vth偏移與遷移率劣化之良好之顧贿之 絕緣體薄膜；豆俏如下每相·目 丁、如下Μ現·具有：使用原子層蒸鍍法在 基板之，理表面形成石夕原子層，在該石夕原子層上形成氧原 曰之第1工序，以及使用原子層蒸艘法在基板之處理表 面形成金屬原子層，在該金屬原子層上形成氧原子層之第 2工序，藉由控制前述第丨工序和第2工序之實施次數來控 制絕緣體薄膜中之金屬原子之濃度，藉此使絕緣體薄膜中 含有之金屬原子中具有濃度梯度。 [實施例1] 藉由圖1之製造工序圖、圖2之製造裝置之概略結構圖、 95160.doc 1261879 圖3之使用原子層蒸鍍法（ALD(At〇mic Dep〇siH〇n) 法）之成膜方法之說明圖與圖4之氮摻雜說明圖，對本發明 之絕緣體薄膜之製造方法與絕緣體薄膜之—實施例進行說 首先’藉由圖2之概略結構圖，說明本發明之絕緣體薄 膜之製造方法中使用之原子層蒸鍍裝置。 如圖2所示，薄膜成形裝置1〇具有腔室加。在該腔室2〇 中具有未圖示之外部加熱裝置，藉由該加熱裝置對腔室2〇 加熱。在上述腔室20内部設有裝載使絕緣體薄膜成膜之基 板31之載物台（承受器，suscept〇r)2i。在朝向上述載物台 之基板j載面之位置上設有供應原料氣體之喷頭Μ。另 外’在上述腔室20之底部設有排出腔室2〇内之原料氣體之 排氣口 23’該排氣σ連接未圖示之真空排氣裝置。在上述 喷頭22上’從腔㈣之㈣缝序設錢料入D23愈氣 體㈣閥24。上述氣體切換_連接分別供應例如第μ 料氣體、第2原料氣體和淨化用惰性氣體之供應管Μ、 26' 27。在本圖中供應管為3條，但是其條數可以根據使 用之原料氣體之種類而適當增加。另外，圖中之箭頭表示 氣體之流向。 t 在上述賴形成裝置附，在腔請内裝載進行絕緣體 爾膜之基板31後，藉由排氣裝置(未圖示)使腔室20内 成為真空狀態，之後，經由氣體切換閥Μ將來自供應管 25、26之原料氣體導人腔室则，並藉由排氣裝置將腔室 20内之邙分氣體排出，從而將腔室内保持在特定犀力。 95160.doc 1261879 在此種狀態下，在基板3 1表 如後所述。此時，腔室2 0可 到所要溫度。然後，在成膜 大氣廢’取出基板3 1。 面進行成膜。成膜之詳細工序 以藉由加熱裝置（未圖示）加熱 結束後，淨化腔室20使其成為 接著，藉由，之製造工序圖說明絕緣體薄膜之製造方 法。圖！係舉其一例說明使用藉由本發明之絕緣體薄膜製 造方法形成之絕緣體薄膜作為閘極絕緣膜之絕緣閘型場效 電晶體（例如MOSFET)之製造工序。 如圖κυ所心在基板100中，例如使用石夕基板作為半 導體基板。藉由已知之製造方法，在基板⑽上形成元件 分離之絕緣區域101。在圖式中表示者係藉由局部氧化法 (LOCOS法）形成之絕緣區域⑻，但也可以使用溝渠隔 離技術形成之絕緣區域。 洗净上述基板1〇〇之表面。該洗淨使用例如氨、過氧化 虱水與純水混合之溶液進行，除去基板100表面之污染。 此外，接著例如在HF/H20比為ln⑽之氫氟酸水溶液中'浸 /貝60移知，除去基板表面之自然氧化膜。 接著，如圖1(2)所示，藉由原子層蒸鍍法[ALD(Atomic yer Deposition)法]’在上述基板1〇〇上形成包含氧化矽 (S!〇2)層和氧化铪（Hf〇2)層之絕緣體薄膜1〇2。該絕緣體薄 膜1 02在基板1 00界面與表面附近為富含氧化矽（Si〇2)之狀 I、如圖丨（3)所不，為了使膜中央部之铪（Hf)濃度較高， 而將氧化矽（s：i〇2)與氧化铪（Hf〇2)之成膜控制為原子層之 程度。 95160.doc 1261879 舉上述成膜條件之一例，在成膜溫度200°C〜5〇〇°C、成 膜環境氣體壓力為13.3 Pa〜133Pa、臭氧（〇3)流量為1〇 s/cm3〜500 s/cm3(標準狀態）、矽（Si)原料氣體與铪（Hf)原料 氣體之流量為10 s/cm3〜500 s/cm3(標準狀態）之範圍内，藉 由控制氧化矽中之氧化鈴之量，決定絕緣體薄膜中之給濃 度。 具體之使用ALD(Atomic Layer Depositon)法進行成膜方 法之一實例，使用圖3說明。 在基板（石夕基板）1〇〇表面藉由氟化氫（HF)或氟化氫離子 (HF+)形成化學氧化膜後，如下進行成膜形成氧化铪（Hf〇2) 膜、氧化矽（Si02)膜。 進行第1工序。藉由供應例如四氯化矽（Sic“）作為义原 料氣體’使Si原料化學吸附在基板1〇〇上。之後，用惰性 氣體（A或稀有氣體）進行淨化，而在基板1〇〇上只殘留吸 附之氯化矽（sicix)。接著，藉由將氧化劑（ho或〇3)供應 到化學吸附上述氯化矽（SlClx)之基板1〇〇上，形成氧化矽 (Si〇2)。之後，用惰性氣體（N2或稀有氣體）進行淨化，排 出氧化劑，而在基板100上只殘留氧化矽（Si〇2)。由此，形 成〇·! nm左右（1原子層左右）之氧化矽之極薄膜。 、進行第2工序。藉由供應例如四氯化铪作為^^原 料氣體，使Hf原料化學吸附在基板1〇〇上。之後，用惰性 氣體（N滅稀有氣體）進行淨化，而在基板31上只殘留吸附 氯化铪（HfClx)。接著，藉由將氧化劑（H2〇或〇3)供應到 子吸附有上述氣化給（Hfclx)之基板100上，形成氧化铪 95160.doc 1261879 (Hf〇2)。之後，用惰性氣體（N2或稀有氣體）進行淨化，排 出氧化劑，而在基板1〇〇上只殘留氧化铪（Hf〇2)。由此， 形成0.1 nm左右（1原子層左右）之氧化铪之極薄，膜。 藉由控制形成上述氧化矽（Sl〇2)之第丨工序與形成上述氧 化铪（Hf〇2)之第2工序之循環次數，可以自由控制铪（Hf)濃 度與濃度分佈。如前述圖1(3)所示，藉由採用此種成膜方 法，可以形成如下之絕緣體薄膜（HfSi〇膜）1〇2 ••在絕緣體 薄膜102之界面與其界面附近形成铪濃度非常薄且富含矽 之薄膜，在絕緣體薄膜102之中央附近可以形成铪濃度較 濃且富含铪之薄膜。 作為上述铪原料可以使用Hfcl4(氯化銓）、TDMAHf(4_ (二甲基胺基）铪）、TDEAHf(心（二乙基胺）基铪）、 TEMAHf(四甲基乙基胺基铪）、HTTB(四·第三丁氧基铪）。 另外，作為矽原料可以使用Sicl4(氯化矽）、TMDS〇(四甲 基一矽氧烷）、TDMAS(3-(二甲基胺基）矽烷）、TDMASi(4_ (二甲基胺基）石夕垸）、TDEASi(4_(二乙基胺基）石夕烷）、 TDMAHf(四曱基乙基石夕焼）等。 接著，對上述形成之絕緣體薄膜1〇2進行氮化處理。該 氮化處理，例如藉由將絕緣體薄膜102暴露在電漿氮環境 氣中進行。上述電漿較佳為藉由脈衝電源進行放電。以 下表不該條件下之一例。設氮化處理之環境氣體壓力為 〇·133 Pa〜13.3 Pa，氮氣（N2)流量為 50 s/cm3〜500 s/cm3(標 準狀I、），RF功率為0.1 kw〜1 ·5 kw，脈衝週期為50 从 〇〆s，脈衝工作比為1 〇 %〜8 〇 % (例如2 〇 %>)，氮化處理 95160.doc 1261879 溫度為室溫（例如23。〇〜彻。c，氮化處理時間為5秒〜i2〇 秒。藉由此種脈衝放電，減少高能量之氮離子，如圖4所 示，絕緣體薄膜102中之焉分|命、击線△ 士斤 τ乏虱刀佈與連績放電氮化之情形相 比較呈劇烈變化，基板界面之_、、έ 土双”囬惑虱，辰度降低。由此，基板界 面中之界面能階差減少，電晶體性能提高。 進行上述處理後，為了提高絕緣體薄膜⑺2之膜質，在 氮$衣土兄氣體中進行退火虛裡）含、日， 丁 I人處理该退火處理採用RTA(RaPid
The腦！ Anneallng，快速加熱退火處理）。作為rta之條 件，舉其一例，設在_°C之氮環境氣體中進行30秒。在 此雖在氮氣氛中進行退火，但即使為含有微量之氧氣之環 境氣體也可以得到同揭夕# S . 择 川樣之效果。该情形時之氧氣量為不致 使碎氧化之量，例如，蔣g名八两 U 肘虱轧分壓設為6·ό Pa以下。其結 果，絕緣體薄膜形成HfSi0N膜。 … 上述絕緣體薄膜之製造方法與絕緣體薄膜，由於且有： 使用原子層蒸鑛法在基板100之處理表面形成石夕原子層， 在該石夕原子層上形成氧原子層之P工序，以及使用原子 層療鐘法在基板100之處理表面形成金屬原子層，在該金 屬原子層上形成氧原子層之第 丁 a心罘2工序，故可以將氧化矽膜 與氧化金屬膜成膜為1原子層之厚度。而且，藉由控制第i 工：與第2工序之實施次數，絕緣體薄膜ι〇2可以形成為具 有7辰度梯度之狀態（灌声】查綠&㈣ 〜、W辰度運績地變化之狀態）。因此，可以 使絕緣體薄膜102之界面中不A古人 d面中不含有金屬原子，或者使金屬 原子之浪度非常低。因此，由 ^ 、」以形成較厚之高介電常 數之薄膜’則猎由本發明之續繞_锋Jk\ 炙、、、巴、、彖體缚膜之製造方法所形成 95160.doc 14 1261879 是不會產生硼穿透，且在用於 為無Vth偏移和遷移率劣化之 之絕緣體薄膜102，其優點 MOSFET之閘極絕緣膜時成 良好之鬲電介體薄膜。 [實施例2] 接著，藉由圖5之制供了 I備工序圖說明本發明之半導體裝置 ^製造方〜法與半導體裝置之-實施例。圖5表示使用藉由 引述圖1 #明之實％例i之絕緣體薄膜之製造方法所形成之 絕緣體薄膜作為閘極絕緣
、巴琢膜之牛導體裝置，即，絕緣閘型 場效電晶體之一例。 如圖5(1)所示，藉由前述實施例1在基板（石夕基板）1〇〇上 形成絕緣體薄膜1G2。接著，在該絕緣體薄膜1G2上，形成 閘極電極材料膜丨〇3。作為閘極電極材料膜可以使用例如
了、、Ό日日矽（夕晶矽）。其成膜方法，舉其一例，可以使用化 车氣相/儿積法，其膜厚為例如丨8〇 。之後，藉由在閘極 電極材料膜103中離子佈植（導電物質（例如，磷（p)、硼 (B)、坤（As)等）進行摻雜。 接著，如圖5(2)所示，使用一般之微影技術、蝕刻技術 等，將上述閘極電極材料膜103進行加工形成閘極電極 104。上述蝕刻較佳為使用乾式蝕刻。如此，可以構成在 基板（矽基板）1〇〇上介以HfSi〇N膜之絕緣體薄膜1〇2而形成 閘極電極104之閘極結構。 之後’如圖5(3)所示，藉由形成一般之電晶體之擴散層 之製程’在閘極電極1〇4之兩側基板1〇〇上形成 LDD(Lightly Doped Drain，輕微摻雜的汲極）區域1〇5。接 95160.doc -15 - 1261879 著，在閘極電極1 04之側壁上形成側壁間隔件丨〇6。接著， 在閘極電極104兩側之基板1〇〇上介以上述ldD區域1〇5而 形成源極·汲極區域1 07。之後，將上述ldd區域1 〇5與上 述源極·汲極區域107進行活化退火處理。其結果可以形成 絕緣閘型電場效應電晶體（例如，MOSFET)l作為半導體裝 置。 ’ 上述半導體裝置之製造方法與半導體裝置，由於藉由本 發明之絕緣體薄膜之製造方法形成絕緣體薄膜丨，故可 以形成使氧化矽膜與氧化金屬膜疊層而成之絕緣體薄膜 102,且成膜為！原子層之厚度。而藉由控制第丨工序與第2 工序之實施次數，可以使絕緣體薄膜1〇2形成為具有濃度 梯度之狀態。因此，可以使絕緣體薄膜1〇2之界面中不含 有金屬原子，或者金屬原子之濃度非常低。因此，由於可 以形成較厚之高介電常數之薄膜，因此使用此種絕緣體薄 膜1〇2作為閘極絕緣膜之絕緣閘型場效電晶體（例如 MOSFET)，其優點是不會產生硼穿透，且成為無偏移 和遷移率劣化之良好之電晶體。 接著，藉由高解析度拉塞福背向散射光譜儀（HR_ RBS)，測定使用本發明之絕緣體薄膜之製造方法製得之 HfSiO膜之Hf濃度分佈，以圖6中說明其測定結果。在圖6 中，縱軸表示相對於Hf與S:^Hf濃度、矽濃度、氧濃度， 橫軸表示絕緣體薄膜之厚度方向之深度。 如圖6所示，可以知道藉由本發明之絕緣體薄膜之製造 方法形成之膜’與以先前技術進行成膜而得到之 95160.doc -16- 1261879
HfSiO膜相比，基板（矽基板）界面與閘極電極界面中之铪 濃度變低。因此，使用包含藉由本發明之絕緣體薄膜之製 造方法得到之HfSiO膜之絕緣體薄膜1〇2來製造閘極絕緣膜 而得到之絕緣閘極型場效電晶體，與使用藉由先前技術製 得之HfSiO膜作為閘極絕緣膜之情形相比，可以降低與閘 極絕緣膜之基板之界面以及與閘極電極之界面中之固定電 Λ务 何0 接著’藉由圖7說明將藉由本發明之絕緣體薄膜之製造 方法形成之HfSiON膜用於PMOS電晶體之閘極絕緣膜之情 形之電容-電壓（CV)特性。在圖7中，縱軸表示電容，橫軸 表示閘極電壓，此外作為比較例，也一併顯示使用藉由先 前技術形成之HfSiON膜作為PMOS電晶體之閘極絕緣膜之 情形之電容（Cp)-電壓（Vg)特性（c-ν特性）以及使用氧化石夕 薄膜作為PMOS電晶體之閘極絕緣膜之情形之電容-電㉟ (CV)特性。 如圖7所示，相對於使用氧化矽（Si〇2)作為閘極絕緣膜之 PMOS電晶體，在使用先前技術之Hfsi〇N膜作為閘極絕緣 膜之PMOS電晶體中，負向之vth偏移變大，為〇·4ν左右· 而在使用藉由本發明之絕緣體薄膜之製造方法形成之 HfSiON膜作為閘極絕緣膜之pmOS電晶體中，Vth之負向 之偏移為0 · 1左右，成大幅度減少。另外，即使藉由多曰 石夕形成閘極電極，而在該閘極電極中摻雜硼（B)，亦確巧、 不會產生硼（B)朝基板方向穿透之情形。這可以認為係由 於包含基板界面與多晶矽之閘極電極界面中之固定電荷、咸 95160.doc 1261879 J之緣故。 接著，藉由圖8說明將藉由本發明之絕緣體薄膜之萝造 方法形成之HfSiON膜用於NMOS電晶體之閘極絕緣膜之情 形之遷移率。在圖8中，縱軸表示遷移率（meff)，橫軸表示 電場（Eeff)，此外作為比較例，也一併顯示使用藉由先= 技術形成之HfSl〇N膜作為NMOS電晶體之閘極絕緣膜之= 形。 、月 如圖8所示可知，在使用先前技術2HfSi〇N膜作為閘極 絕緣膜之NMOS電晶體中，遷移率為12〇 cm2/v/s左右:而 在使用藉由本發明之絕緣體薄膜之製造方法形成之 ⑽劇膜作為閘極絕緣膜之pM〇s電晶體中，遷移率為 270 cm /v/s左右’成大幅度提升。這可以認為係由於基板 界面中之固定電荷減少之緣故。 在上述實施例中之原子層蒸鐘法中，係在基板與絕緣體 薄膜之界面形成氧切層，但若使用例如由使用硫酸_雙 氧水（例如/A1)、鹽酸-雙氧水（SC2)、氨-雙氧水（例如 * )六氧(〇3)水等氧化而形成之化學氧化膜或者熱氧化 膜’也可以得到同樣之效果。 [產業上利用之可能性] 本I月之、、'巴緣體溥膜之製造方法、絕緣體薄膜、半導體 裝置之製造方法及半導辦駐 ¥體衣置，可以使用作為半導體裝置
之絕緣閘極型場效雷# W 琢，艾4日日之閘極絕緣膜及其製造方法，且 亦適用於絕緣體薄膜中具有 、啕孟屬原子之濃度分佈之薄膜之 製造方去及藉由該製造方一 広Ik之絕緣體溥膜之用途。 95160.doc 1261879 【圖式簡單說明】 圖（1)〜（3)係表示本發明之絕緣體薄膜之製造分法與絕緣 體薄膜之一實施例之製造工序圖。 圖2係薄膜製造裝置之概略結構圖。 圖3係藉由原子層蒸鍍法進行之成膜方法之說明圖。 圖4係氮摻雜之說明圖。 圖5(1)〜(3)係表示本發明之半導體裝置之製造方法與半 導體I置之一實施例之製造工序圖。 圖6係相對於財和81之财濃度、石夕濃度、氧濃度和絕緣 體薄膜之膜厚方向之深度之關係圖。 圖7係將HfSi0N膜使用作為pM〇s電晶體之問極絕緣膜 之情形之C-V特性圖。 、 體之問極絕緣膜 圖8係將HfSiON膜使用作為NM〇s電晶 之情形之電晶體之電場與遷移率之關係圖 【主要元件符號說明】 10 薄膜成形裝置 20 腔室 21 載物台 22 噴頭 23 排氣口 24 氣體切換閥 25 惰性氣體供應管 26 惰性氣體供應管 27 惰性氣體供應管 95160.doc ~ 19- 1261879 31 基板 100 基板 102 絕緣體薄膜 103 閘極電極材料膜 104 閘極電極 105 LDD區域 106 側壁隔板 107 源極〉及極區域 95160.doc -20-

Claims (1)

1261多顯3〇432號專利申請案 中文申請專利範圍替換本(95年元月） 十、申請專利範圍： 1 · 一種絕緣體薄膜之智；生古、卞，甘& π 之k方法其係使用原子層蒸鍍法在 土板上形成薄膜者，其特徵在於包含： 在前述基板之處理表面形成石夕原子層，並在前述石夕原 子層上形成氧原子層之第1工序；以及 在前述基板之處理表面形成金屬原子層，並在前述金 屬原子層上形成氣％” ^ 以原子層之弟2工序，纟中藉由控制前 述第1工序與前述第2工戾與 A 序之貝訑-人數，而控制前述絕緣體 膜中之前述金屬原子之濃度。 寻 其中包含在含有 在前述絕緣體薄 其中前述電漿係 其中將前述絕緣 2·如請求項1之絕緣體薄膜之製造方法， 氣之環境氣體中使電漿產生之狀態下， 膜中添加氮之工序。 3. 如請求項2之絕緣體薄膜之製造方法， 藉由脈衝電源進行放電。 4. 如請求項1之絕緣體薄膜之製造方法， 體薄膜在惰性環境氣體中進行退火處理 5. 一種絕緣體薄膜，1俜偵 你便用原子層瘵鍍法在基板上形 者丄其特徵在於’前述絕緣體薄膜係藉由控制以下工 之貫:次數來控制前述絕緣體薄膜中之前述前述金屬 子之濃度而形成者： 使用原:層蒸鑛法在前述基板之處理表面形成石夕原· 層，亚在前述石夕原子層上形成氧原子層之^工序；以及 使用原子蒸鍍法在前述基板之處理表面形成金屬原 d 層’並在前述金屬原子層上形成氧原子 95160-950J26.doc /T 1261879 6.如請求項5之絕緣體舊替 甘山丄 4胰，其中在前述絕緣體薄膜中添 加有氮。 、 7 ·如請求項5之絕緣體薄膜，甘士 乂 ..w 其中珂述絕緣體薄膜係在惰 性環境氣體中進行退火處理。 隹^ 8. 一種半導體裝置之萝诰大、、土 , A • ^ '，匕έ形成絕緣體薄膜之工 序，/、特徵在於，前$ ^ ^ ^ 6、，象體溥膜之形成工序包含· 並=、科層蒸鑛法在基板之處理表面形❹原子層， W⑴“夕原子層上形成氧原子層之第1工序；以及 使用原子層基妒：、、土 y· H 子声，並在二; 』述基板之處理表面形成金屬原 二層並在…屬原子層上形成氧原子層之第2工 *I""由控制前述第1工序與前述第2工序之實施次 數而控制鈾述絕緣體薄膜中义 、 中之别迷金屬原子之濃度。 9_如“項8之半導體裝置之製 體薄膜中添加有氮。 八中在別述絕緣 10·如請求項8之半導體裝置之製造 % jh ^ ,, 法’其中則述絕緣體 核係在環境氣體中進行退火處理。 種體裝置’其係包含絕緣體薄膜者，其特徵在 ;，妯述絕緣體薄膜係藉由實 佶田；57 貝她以下工序而形成者： 使用原子層蒸鑛法在基板 並在前述矽.子,^ 表面形成石夕原子層， 原子層上形成氧原子層之第i工序；以及 使用原子層蒸鍍法在前 子層，甘尸，+ 、土板之處理表面形成金屬原 I，甘…述金屬原子層上形成氧原子層之第2工 八中错由控制前述第丨工序及 數而控制前述絕緣體薄膜中之…/弟2工序之貫施次 95l60-950126.doc 寻胰f ^刖述金屬原子之濃度。 1261879 12.如請求項1 1之半導體裝置，其中在前述絕緣體薄膜中添 加有氮。 1 3.如請求項11之半導體裝置，其中前述絕緣體薄膜係在惰 性環境氣體中經退火處理。 95160-950126.doc
TW093130432A 2003-10-07 2004-10-07 Method of producing insulator thin film, insulator thin film, method of manufacturing semiconductor device, and semiconductor device TWI261879B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003347931A JP4059183B2 (ja) 2003-10-07 2003-10-07 絶縁体薄膜の製造方法

Publications (2)

Publication Number Publication Date
TW200524043A TW200524043A (en) 2005-07-16
TWI261879B true TWI261879B (en) 2006-09-11

Family

ID=34430941

Family Applications (1)

Application Number Title Priority Date Filing Date
TW093130432A TWI261879B (en) 2003-10-07 2004-10-07 Method of producing insulator thin film, insulator thin film, method of manufacturing semiconductor device, and semiconductor device

Country Status (5)

Country Link
US (3) US7189660B2 (zh)
JP (1) JP4059183B2 (zh)
KR (1) KR101078498B1 (zh)
DE (1) DE102004048679B4 (zh)
TW (1) TWI261879B (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005191482A (ja) * 2003-12-26 2005-07-14 Semiconductor Leading Edge Technologies Inc 半導体装置及びその製造方法
JP2005317583A (ja) * 2004-04-27 2005-11-10 Renesas Technology Corp 半導体装置およびその製造方法
KR100539213B1 (ko) * 2004-07-10 2005-12-27 삼성전자주식회사 복합 유전막 형성 방법 및 이를 이용하는 반도체 장치의제조 방법
JP4564310B2 (ja) * 2004-09-01 2010-10-20 株式会社日立国際電気 半導体装置の製造方法
JP4554330B2 (ja) * 2004-10-21 2010-09-29 株式会社リコー 高耐久性を有する断熱スタンパ構造
JP2006279019A (ja) * 2005-03-03 2006-10-12 Sony Corp 薄膜の形成方法および半導体装置の製造方法
JP2006261434A (ja) 2005-03-17 2006-09-28 L'air Liquide Sa Pour L'etude & L'exploitation Des Procede S Georges Claude シリコン酸化膜の形成方法
JP4554446B2 (ja) * 2005-06-21 2010-09-29 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US7655994B2 (en) * 2005-10-26 2010-02-02 International Business Machines Corporation Low threshold voltage semiconductor device with dual threshold voltage control means
US7795160B2 (en) * 2006-07-21 2010-09-14 Asm America Inc. ALD of metal silicate films
JP5039396B2 (ja) * 2007-02-19 2012-10-03 ローム株式会社 半導体装置の製造方法
JP4762169B2 (ja) * 2007-02-19 2011-08-31 富士通セミコンダクター株式会社 半導体装置の製造方法
KR100872799B1 (ko) * 2007-09-11 2008-12-09 포항공과대학교 산학협력단 플라스마 원자층 증착법을 이용한 반도체 콘택트용 금속실리사이드 제조방법
JP2010034440A (ja) * 2008-07-31 2010-02-12 Toshiba Corp 半導体装置及びその製造方法
JP2010073867A (ja) * 2008-09-18 2010-04-02 Tokyo Electron Ltd 半導体装置及び半導体装置の製造方法
JP6087609B2 (ja) 2012-12-11 2017-03-01 東京エレクトロン株式会社 金属化合物膜の成膜方法、成膜装置、および電子製品の製造方法
JP6068539B2 (ja) * 2015-03-25 2017-01-25 株式会社日立国際電気 半導体デバイスの製造方法および基板処理装置
US10304677B2 (en) * 2017-09-29 2019-05-28 Taiwan Semiconductor Manufacturing Co., Ltd. Low-k feature formation processes and structures formed thereby
DE102018110837A1 (de) 2017-09-29 2019-04-04 Taiwan Semiconductor Manufacturing Co., Ltd. Prozesse zur Bildung von Merkmalen mit einem niedrigen K-Wert und dadurch gebildete Aufbauten
JP7287469B2 (ja) * 2019-08-05 2023-06-06 日本電信電話株式会社 希土類酸化物結晶の成長方法
TWI797640B (zh) 2020-06-18 2023-04-01 法商液態空氣喬治斯克勞帝方法研究開發股份有限公司 基於矽之自組裝單層組成物及使用該組成物之表面製備

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100269328B1 (ko) * 1997-12-31 2000-10-16 윤종용 원자층 증착 공정을 이용하는 도전층 형성방법
JP2000058832A (ja) 1998-07-15 2000-02-25 Texas Instr Inc <Ti> オキシ窒化ジルコニウム及び／又はハフニウム・ゲ―ト誘電体
US6308909B1 (en) 1999-02-09 2001-10-30 The Procter & Gamble Company Web rewinder chop-off and transfer assembly
US6479173B1 (en) * 1999-12-17 2002-11-12 Motorola, Inc. Semiconductor structure having a crystalline alkaline earth metal silicon nitride/oxide interface with silicon
EP1266054B1 (en) * 2000-03-07 2006-12-20 Asm International N.V. Graded thin films
US20040053472A1 (en) 2000-09-18 2004-03-18 Hideki Kiryu Method for film formation of gate insulator, apparatus for film formation of gate insulator, and cluster tool
JP3792589B2 (ja) * 2001-03-29 2006-07-05 富士通株式会社 半導体装置の製造方法
JP2003069011A (ja) 2001-08-27 2003-03-07 Hitachi Ltd 半導体装置とその製造方法
JP4102072B2 (ja) 2002-01-08 2008-06-18 株式会社東芝 半導体装置
US6586349B1 (en) * 2002-02-21 2003-07-01 Advanced Micro Devices, Inc. Integrated process for fabrication of graded composite dielectric material layers for semiconductor devices
US7163901B2 (en) 2002-03-13 2007-01-16 Varian Semiconductor Equipment Associates, Inc. Methods for forming thin film layers by simultaneous doping and sintering
WO2005018005A1 (en) * 2003-06-26 2005-02-24 Rj Mears, Llc Semiconductor device including mosfet having band-engineered superlattice
US6958486B2 (en) * 2003-06-26 2005-10-25 Rj Mears, Llc Semiconductor device including band-engineered superlattice

Also Published As

Publication number Publication date
US7622401B2 (en) 2009-11-24
US20090104788A1 (en) 2009-04-23
KR101078498B1 (ko) 2011-10-31
JP2005116727A (ja) 2005-04-28
US20050116266A1 (en) 2005-06-02
DE102004048679B4 (de) 2016-09-01
US7189660B2 (en) 2007-03-13
US20070105398A1 (en) 2007-05-10
DE102004048679A1 (de) 2005-05-12
TW200524043A (en) 2005-07-16
JP4059183B2 (ja) 2008-03-12
US7473994B2 (en) 2009-01-06
KR20050033831A (ko) 2005-04-13

Similar Documents

Publication Publication Date Title
TWI261879B (en) Method of producing insulator thin film, insulator thin film, method of manufacturing semiconductor device, and semiconductor device
JP4850871B2 (ja) 絶縁膜の形成方法
JP5590886B2 (ja) 欠陥パシベーションのための高ｋゲート積層構造に対するフッ素プラズマ処理
JP4708426B2 (ja) 半導体基板を処理する方法
CN100401478C (zh) 半导体器件的制造方法
JP2007524994A (ja) 低ｅｏｔプラズマ窒化ゲート誘電体用の２ステップポスト窒化アニ−リング
US9224594B2 (en) Surface preparation with remote plasma
JP2007027777A (ja) 電子デバイス材料の製造方法
JP2004031760A (ja) 半導体装置およびその製造方法
KR20040068990A (ko) 기판 처리 방법 및 반도체 장치의 제조 방법
JP3746478B2 (ja) 半導体装置の製造方法
JP2002231717A (ja) 酸化剤としてＮ２Ｏを用いた超薄膜ＳｉＯ２
WO2007040845A2 (en) A method of forming an oxide layer
JP4742867B2 (ja) Ｍｉｓ型電界効果トランジスタを備える半導体装置
JP4083000B2 (ja) 絶縁膜の形成方法
JP3540234B2 (ja) 半導体装置の製造方法
JP4639000B2 (ja) Ｍｉｓ型半導体装置及びその製造方法
JP2006019615A (ja) 半導体装置及びその製造方法
JP2005079563A (ja) 電子デバイスの製造方法
JP2005005556A (ja) 半導体装置及びその製造方法
TWI232893B (en) Method for forming metal oxide layer by nitric acid oxidation
JP2003297829A (ja) 半導体装置の製造方法及び半導体装置
JP2004296876A (ja) 半導体装置の製造方法及び半導体装置及び半導体製造装置
JP2007288069A (ja) 半導体装置の製造方法
JP2011023737A (ja) Ｍｉｓ型半導体装置及びその製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees