[go: up one dir, main page]

JP2010073867A - 半導体装置及び半導体装置の製造方法 - Google Patents

半導体装置及び半導体装置の製造方法 Download PDF

Info

Publication number
JP2010073867A
JP2010073867A JP2008239214A JP2008239214A JP2010073867A JP 2010073867 A JP2010073867 A JP 2010073867A JP 2008239214 A JP2008239214 A JP 2008239214A JP 2008239214 A JP2008239214 A JP 2008239214A JP 2010073867 A JP2010073867 A JP 2010073867A
Authority
JP
Japan
Prior art keywords
insulating film
film
semiconductor device
thickness
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008239214A
Other languages
English (en)
Inventor
Koji Akiyama
浩二 秋山
Fumitake O
文武 王
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
Tokyo Electron Ltd
National Institute of Advanced Industrial Science and Technology AIST
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd, National Institute of Advanced Industrial Science and Technology AIST filed Critical Tokyo Electron Ltd
Priority to JP2008239214A priority Critical patent/JP2010073867A/ja
Priority to US12/401,772 priority patent/US8030717B2/en
Publication of JP2010073867A publication Critical patent/JP2010073867A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/691—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator comprising metallic compounds, e.g. metal oxides or metal silicates 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D64/01342—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/665—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of elemental metal contacting the insulator, e.g. tungsten or molybdenum
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/681—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered
    • H10D64/685—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered being perpendicular to the channel plane

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

【課題】高誘電率膜と金属ゲート電極を用いたＭＯＳ型の半導体装置のフラットバンド電圧のロールオフ効果を抑制することができ、しきい値電圧を適正な範囲に制御することのできる半導体装置及び半導体装置の製造方法を提供する。
【解決手段】シリコン基板１上に形成されたゲート絶縁膜２と、このゲート絶縁膜２の上に形成された金属ゲート電極３とを有する半導体装置であって、ゲート絶縁膜２が、第１の絶縁膜２ａと、第１の絶縁膜２ａの上に形成され、第１の絶縁膜２ａより高い誘電率を有する第２の絶縁膜２ｂと、第２の絶縁膜２ｂの上に形成された第３の絶縁膜２ｃとを具備している。
【選択図】図１

Description

本発明は、半導体装置及び半導体装置の製造方法に係り、特にシリコン基板上に形成されたゲート絶縁膜と、ゲート絶縁膜上に形成されたゲート電極とを有するＭＯＳ型の半導体装置及び半導体装置の製造方法特に関する。
従来から、半導体装置として、シリコン基板上に形成されたゲート絶縁膜と、ゲート絶縁膜上に形成されたゲート電極とを有するＭＯＳ（Metal Oxide Semiconductor）型の半導体装置が使用されている。
また、半導体装置の分野では、高集積化のための微細化、高速化、低電圧化等の要求があり、このような要求に応じるため、上記のＭＯＳ型の半導体装置では、ゲート電極の薄膜化が行われている。このようなゲート電極の薄膜化に対しては、従来から使用されているシリコン酸化膜では、トンネル電流によるゲートリーク電流が大きくなることから、シリコン酸化膜に換えてＨｆＯ2膜等の所謂High-k膜（高誘電率膜）を使用することが知られている。
さらに、ポリシリコンのゲート電極を用いた半導体装置では、シリコン酸化膜と、ＨｆＯ2膜等の高誘電率膜と、金属窒化膜とを積層させた構造のゲート絶縁膜を用い、ＨｆＯ2膜とポリシリコンのゲート電極との間でシリサイド化が生じること等を防止することが知られている（例えば、特許文献１参照。）。
特開２００５−６４３１７号公報
上記のＭＯＳ型の半導体装置では、ポリシリコンゲート電極を用いた場合、特にｐＭＯＳＦＥＴにおいて、ＦＬＰ（Fermi level pinning）の影響によりしきい値を制御できないという問題がある。また、金属ゲート電極を用いた場合、フラットバンド電圧（ＶＦＢ）のロールオフ効果によりしきい値を制御できないという問題がある。
という課題がある。
本発明は、上記従来の事情に対処してなされたもので、高誘電率膜と金属ゲート電極を用いたＭＯＳ型の半導体装置のフラットバンド電圧のロールオフ効果を抑制することができ、しきい値電圧を適正な範囲に制御することのできる半導体装置及び半導体装置の製造方法を提供しようとするものである。
請求項１の発明は、シリコン基板上に形成されたゲート絶縁膜と、このゲート絶縁膜の上に形成された金属ゲート電極とを有する半導体装置であって、前記ゲート絶縁膜が、第１の絶縁膜と、前記第１の絶縁膜の上に形成され、前記第１の絶縁膜より高い誘電率を有する第２の絶縁膜と、前記第２の絶縁膜の上に形成された第３の絶縁膜とを具備したことを特徴とする。
請求項２の発明は、請求項１に記載の半導体装置であって、前記第１の絶縁膜がＳｉＯ2膜からなり、前記第２の絶縁膜がＨｆＯ2膜からなることを特徴とする。
請求項３の発明は、請求項１又は２記載の半導体装置であって、前記第３の絶縁膜がＳｉＯ2膜からなり、その厚さが０．３ｎｍ〜２ｎｍであることを特徴とする。
請求項４の発明は、シリコン基板上にゲート絶縁膜を形成し、このゲート絶縁膜の上に金属ゲート電極を形成する半導体装置の製造方法において、前記ゲート絶縁膜を形成する工程が、前記シリコン基板上に第１の絶縁膜を形成する工程と、前記第１の絶縁膜の上に、前記第１の絶縁膜より高い誘電率を有する第２の絶縁膜を形成する工程と、前記第２の絶縁膜の上に第３の絶縁膜を形成する工程とを備えたことを特徴とする。
請求項５の発明は、請求項４に記載の半導体装置の製造方法であって、前記第１の絶縁膜を形成する工程でＳｉＯ2膜を形成し、前記第２の絶縁膜を形成する工程で、ＨｆＯ2膜を形成することを特徴とする。
請求項６の発明は、請求項４又は５記載の半導体装置の製造方法であって、前記第３の絶縁膜を形成する工程で、厚さが０．３ｎｍ〜２ｎｍのＳｉＯ2膜を形成することを特徴とする。
本発明によれば、高誘電率膜と金属ゲート電極を用いたＭＯＳ型の半導体装置のフラットバンド電圧のロールオフ効果を抑制することができ、しきい値電圧を適正な範囲に制御することのできる半導体装置及び半導体装置の製造方法を提供することができる。
以下、本発明の半導体装置及び半導体装置の製造方法の詳細を、図面を参照して一実施形態について説明する。
図１は、本発明の一実施形態に係る半導体装置として、ｐＭＯＳＦＥＴの要部概略構成を拡大して模式的に示すものである。同図において、１はシリコン基板であり、このシリコン基板１の上にゲート酸化膜２が形成されており、ゲート酸化膜２の上に金属ゲート電極３が形成されている。金属ゲート電極３は、例えばＷ、Ｔｉ、Ａｌ、Ｔａ、Ｐｔ、ＴｉＮ等から構成される。
上記ゲート酸化膜２は、最も下側（シリコン基板１側）に形成された第１の絶縁膜２ａと、この第１の絶縁膜２ａ上に形成され、第１の絶縁膜２ａより誘電率の高い第２の絶縁膜２ｂと、この第２の絶縁膜２ｂ上に形成された第３の絶縁膜２ｃとを積層した３層の積層構造とされている。本実施形態では、第１の絶縁膜２ａは、ＳｉＯ2膜から構成されている。このＳｉＯ2膜からなる第１の絶縁膜２ａは、厚さが数ｎｍ程度とされており、本実施形態では１ｎｍとされている。
本実施形態では、上記第２の絶縁膜２ｂは、所謂High-k膜（高誘電率膜）であり、本実施形態では、ＨｆＯ2膜から構成されている。この絶縁膜２ｂとしては、ＨｆＯ2膜の他、例えばランタノイド系酸化物や、Ｙ2Ｏ3、Ａｌ2Ｏ3、ＺｒＯ2等を用いることができる。このＨｆＯ2膜からなる第２の絶縁膜２ｂは、厚さが数ｎｍ程度とされており、本実施形態では３ｎｍとされている。この第２の絶縁膜２ｂは、例えば、ＡＬＤ（Atomic Layer Deposition）法、ＣＶＤ（Chemical Vapor Deposition）法等によって形成することができる。
また、本実施形態では、第３の絶縁膜２ｃは、ＳｉＯ2膜から構成されており、その厚さが０．３ｎｍ〜２ｎｍとされ、薄い膜厚とされている。この第３の絶縁膜２ｃは、例えば、ＡＬＤ（Atomic Layer Deposition）法、ＣＶＤ（Chemical Vapor Deposition）法等によって形成することができる。このように、本実施形態では、ゲート酸化膜２が３層の絶縁膜を積層した構造となっており、第１の絶縁膜２ａ、第２の絶縁膜２ｂ、第３の絶縁膜２ｃを順次積層させる成膜工程を実施することによって形成されている。
上記のように、本実施形態では、厚さが０．３ｎｍ〜２ｎｍの第３の絶縁膜２ｃが形成されている。これは、以下の理由による。すなわち、図２は、縦軸をＶFB（フラットバンド電圧）、横軸をＥＯＴ（Equivalent Oxide Thickness）として、第３の絶縁膜２ｃとこれらの関係を調べた結果を示すものである。図２において、三角形のプロットは、第３の絶縁膜２ｃが無い場合（厚さが０ｎｍの場合）、円形のプロットは、第３の絶縁膜２ｃの膜厚が１ｎｍの場合、ひし形のプロットは第３の絶縁膜２ｃの膜厚が２ｎｍの場合を示している。
図２に矢印で示すとおり、第３の絶縁膜２ｃが無い従来の構造の場合、フラットバンド電圧のロールオフが生じている。一方、第３の絶縁膜２ｃの膜厚が１ｎｍの場合、及び第３の絶縁膜２ｃの膜厚が２ｎｍの場合、第３の絶縁膜２ｃが無い場合に比べて明らかにフラットバンド電圧のロールオフが抑制されている。
図３は、図２と同様に、縦軸をＶFB（フラットバンド電圧）、横軸をＥＯＴ（Equivalent Oxide Thickness）として、第３の絶縁膜２ｃとこれらの関係を調べた結果を示すものである。図３において、三角形のプロットは、第３の絶縁膜２ｃが無い場合（厚さが０ｎｍの場合）、円形のプロットは、第３の絶縁膜２ｃの膜厚が３ｎｍの場合、ひし形のプロットは第３の絶縁膜２ｃの膜厚が４ｎｍの場合、四角形のプロットは第３の絶縁膜２ｃの膜厚が５ｎｍの場合を示している。
図３に示されるとおり、第３の絶縁膜２ｃの膜厚が３ｎｍ以上となると、明らかにフラットバンド電圧のロールオフが生じており、第３の絶縁膜２ｃを設けることによるフラットバンド電圧ロールオフの抑制効果は見られず、逆にフラットバンド電圧のロールオフを増長することとなっている。
また、縦軸をキャパシタンス、横軸をＶg（ゲート電圧）とした図４のグラフは、第３の絶縁膜２ｃを有しない場合（三角形のプロットで示す。）と、０．３ｎｍの膜厚の第３の絶縁膜２ｃを有する場合（四角形のプロットで示す。）のＣ−Ｖカーブを比較して示すものである。この図４に示されるとおり、０．３ｎｍの膜厚の第３の絶縁膜２ｃを挿入することにより、負方向シフトが緩和されていることが分かる。
図５は、縦軸をＶFB（フラットバンド電圧）、横軸を第３の絶縁膜２ｃの膜厚として、第３の絶縁膜２ｃの膜厚とＶFBとの関係を調べた結果を示している。なお、図５に示す結果は、第２の絶縁膜２ｂ（ＨｆＯ2膜）の膜厚が３ｎｍ、第１の絶縁膜２ａ（ＳｉＯ2膜）の膜厚が１ｎｍの場合の結果である。この図５に示されるように、第３の絶縁膜２ｃの厚さが０．３ｎｍ〜２ｎｍの範囲では、フラットバンド電圧の負方向シフトは抑制されている。このため、本実施形態では、第３の絶縁膜２ｃの膜厚を０．３ｎｍ〜２ｎｍとしている。これによって、しきい値電圧を適正な範囲に制御することができる。
なお、フラットバンド電圧のロールオフが生じるのは、図６（ａ）に示すように、第３の絶縁膜２ｃを有しない構造の場合、熱処理する際に、第２の絶縁膜２ｂ中の酸素が拡散して抜け出ることによって、第１の絶縁膜２ａと第２の絶縁膜２ｂとの界面において界面ダイポール１０ａが発生しているためと推測される。そして、図６（ｂ）に示すように、第３の絶縁膜２ｃを有する構造の場合、第２の絶縁膜２ｂと第３の絶縁膜２ｃとの界面において界面ダイポール１０ｂが発生し、この界面ダイポール１０ｂと界面ダイポール１０ａとが相殺されることによって、フラットバンド電圧のロールオフが抑制されると考えられる。なお、第３の絶縁膜２ｃが厚くなると、酸素が拡散によって抜け出なくなるため、界面ダイポール１０ａと同じ向きのダイポールが第２の絶縁膜２ｂと第３の絶縁膜２ｃとの界面に発生し、フラットバンド電圧のロールオフを増長させる方向に作用すると考えられる。
本発明の一実施形態の半導体装置の要部構造を説明するため図。 第３の絶縁膜とＶFB及びＥＯＴとの関係を調べた結果を示すグラフ。 第３の絶縁膜とＶFB及びＥＯＴとの関係を調べた結果を示すグラフ。 第３の絶縁膜の有無によるＣ−Ｖカーブの相違を示すグラフ。 第３の絶縁膜の膜厚とＶFBとの関係を調べた結果を示すグラフ。 フラットバンド電圧のロールオフの発生及び抑制の原理を説明するための図。
符号の説明
１……シリコン基板、２……ゲート絶縁膜、２ａ……第１の絶縁膜、２ｂ……第２の絶縁膜、２ｃ……第３の絶縁膜、３……金属ゲート電極。

Claims (6)

  1. シリコン基板上に形成されたゲート絶縁膜と、このゲート絶縁膜の上に形成された金属ゲート電極とを有する半導体装置であって、
    前記ゲート絶縁膜が、
    第１の絶縁膜と、
    前記第１の絶縁膜の上に形成され、前記第１の絶縁膜より高い誘電率を有する第２の絶縁膜と、
    前記第２の絶縁膜の上に形成された第３の絶縁膜とを具備したことを特徴とする半導体装置。
  2. 請求項１に記載の半導体装置であって、
    前記第１の絶縁膜がＳｉＯ2膜からなり、前記第２の絶縁膜がＨｆＯ2膜からなることを特徴とする半導体装置。
  3. 請求項１又は２記載の半導体装置であって、
    前記第３の絶縁膜がＳｉＯ2膜からなり、その厚さが０．３ｎｍ〜２ｎｍであることを特徴とする半導体装置。
  4. シリコン基板上にゲート絶縁膜を形成し、このゲート絶縁膜の上に金属ゲート電極を形成する半導体装置の製造方法において、
    前記ゲート絶縁膜を形成する工程が、
    前記シリコン基板上に第１の絶縁膜を形成する工程と、
    前記第１の絶縁膜の上に、前記第１の絶縁膜より高い誘電率を有する第２の絶縁膜を形成する工程と、
    前記第２の絶縁膜の上に第３の絶縁膜を形成する工程とを備えたことを特徴とする半導体装置の製造方法。
  5. 請求項４に記載の半導体装置の製造方法であって、
    前記第１の絶縁膜を形成する工程でＳｉＯ2膜を形成し、前記第２の絶縁膜を形成する工程で、ＨｆＯ2膜を形成することを特徴とする半導体装置の製造方法。
  6. 請求項４又は５記載の半導体装置の製造方法であって、
    前記第３の絶縁膜を形成する工程で、厚さが０．３ｎｍ〜２ｎｍのＳｉＯ2膜を形成することを特徴とする半導体装置の製造方法。
JP2008239214A 2008-09-18 2008-09-18 半導体装置及び半導体装置の製造方法 Pending JP2010073867A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008239214A JP2010073867A (ja) 2008-09-18 2008-09-18 半導体装置及び半導体装置の製造方法
US12/401,772 US8030717B2 (en) 2008-09-18 2009-03-11 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008239214A JP2010073867A (ja) 2008-09-18 2008-09-18 半導体装置及び半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2010073867A true JP2010073867A (ja) 2010-04-02

Family

ID=42006450

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008239214A Pending JP2010073867A (ja) 2008-09-18 2008-09-18 半導体装置及び半導体装置の製造方法

Country Status (2)

Country Link
US (1) US8030717B2 (ja)
JP (1) JP2010073867A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102339858B (zh) * 2010-07-16 2013-09-04 中国科学院微电子研究所 p型半导体器件及其制造方法
KR20150033155A (ko) * 2013-09-23 2015-04-01 삼성디스플레이 주식회사 박막 트랜지스터 및 그 제조 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004349627A (ja) * 2003-05-26 2004-12-09 Semiconductor Leading Edge Technologies Inc 半導体装置の製造方法
JP2005116727A (ja) * 2003-10-07 2005-04-28 Sony Corp 絶縁体薄膜の製造方法と絶縁体薄膜および半導体装置の製造方法と半導体装置
JP2005183422A (ja) * 2003-12-16 2005-07-07 Nec Corp 高誘電率誘電体膜、ｍｏｓ型電界効果トランジスタ、及び半導体装置
JP2005317583A (ja) * 2004-04-27 2005-11-10 Renesas Technology Corp 半導体装置およびその製造方法
JP2006147804A (ja) * 2004-11-18 2006-06-08 Sony Corp 半導体装置及びその製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6407435B1 (en) * 2000-02-11 2002-06-18 Sharp Laboratories Of America, Inc. Multilayer dielectric stack and method
US6586792B2 (en) * 2001-03-15 2003-07-01 Micron Technology, Inc. Structures, methods, and systems for ferroelectric memory transistors
US7122415B2 (en) * 2002-09-12 2006-10-17 Promos Technologies, Inc. Atomic layer deposition of interpoly oxides in a non-volatile memory device
JP2005064317A (ja) * 2003-08-18 2005-03-10 Semiconductor Leading Edge Technologies Inc 半導体装置
JP2005311061A (ja) 2004-04-21 2005-11-04 Nippon Telegr & Teleph Corp <Ntt> 絶縁層及びその製造方法
US7125762B2 (en) * 2004-07-28 2006-10-24 Intel Corporation Compensating the workfunction of a metal gate transistor for abstraction by the gate dielectric layer
US20060211259A1 (en) 2005-03-21 2006-09-21 Maes Jan W Silicon oxide cap over high dielectric constant films
KR100814408B1 (ko) * 2007-04-04 2008-03-18 삼성전자주식회사 비휘발성 메모리 소자 및 이의 제조 방법.

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004349627A (ja) * 2003-05-26 2004-12-09 Semiconductor Leading Edge Technologies Inc 半導体装置の製造方法
JP2005116727A (ja) * 2003-10-07 2005-04-28 Sony Corp 絶縁体薄膜の製造方法と絶縁体薄膜および半導体装置の製造方法と半導体装置
JP2005183422A (ja) * 2003-12-16 2005-07-07 Nec Corp 高誘電率誘電体膜、ｍｏｓ型電界効果トランジスタ、及び半導体装置
JP2005317583A (ja) * 2004-04-27 2005-11-10 Renesas Technology Corp 半導体装置およびその製造方法
JP2006147804A (ja) * 2004-11-18 2006-06-08 Sony Corp 半導体装置及びその製造方法

Also Published As

Publication number Publication date
US20100065927A1 (en) 2010-03-18
US8030717B2 (en) 2011-10-04

Similar Documents

Publication Publication Date Title
US12266711B2 (en) Semiconductor device and method for fabricating the same
JP5931312B2 (ja) Ｃｍｏｓ半導体素子及びその製造方法
JP2007208260A (ja) 二重仕事関数金属ゲートスタックを備えるｃｍｏｓ半導体装置
JP2007208256A (ja) 複数の金属層を積層した半導体素子
JP2016072454A (ja) 半導体装置の製造方法、基板処理装置およびプログラム
JP2010232426A (ja) 半導体装置およびその製造方法
JP2008543050A (ja) 半導体デバイス構造およびその方法
JP5262233B2 (ja) 窒化ジルコニウム界面層を有するキャパシター構造
JP5197986B2 (ja) 半導体装置の製造装置
JP5373619B2 (ja) キャパシタとそれを有する半導体装置およびキャパシタの製造方法
JP2010073867A (ja) 半導体装置及び半導体装置の製造方法
US9159779B2 (en) Method of fabricating semiconductor device
KR101212567B1 (ko) 반도체 장치 및 반도체 장치의 제조방법
US9153586B2 (en) Semiconductor device having metal carbon nitride electrodes with different work functions
CN103681801A (zh) 一种半导体结构及其制作方法
JP2008311661A (ja) 半導体素子及びそのゲート形成方法
US20120270410A1 (en) Method for forming the gate insulator of a mos transistor
KR102903851B1 (ko) 반도체 장치의 제조 방법 및 반도체 장치
JP2006269520A (ja) 半導体装置およびその製造方法
JP2012028418A (ja) 半導体装置及びその製造方法
JP2005079306A (ja) 半導体装置の製造方法
CN119654978A (zh) 半导体元件的制造方法
KR20220142783A (ko) 문턱 전압이 제어된 반도체 소자 및 그 제조방법
JP2012033694A (ja) 半導体装置の製造方法、及び、半導体装置
JP2013004782A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101020

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101109

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110105

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110531