JP2006279019A - 薄膜の形成方法および半導体装置の製造方法 - Google Patents
薄膜の形成方法および半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2006279019A JP2006279019A JP2005366430A JP2005366430A JP2006279019A JP 2006279019 A JP2006279019 A JP 2006279019A JP 2005366430 A JP2005366430 A JP 2005366430A JP 2005366430 A JP2005366430 A JP 2005366430A JP 2006279019 A JP2006279019 A JP 2006279019A
- Authority
- JP
- Japan
- Prior art keywords
- forming
- gas
- film
- processing atmosphere
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H10P14/6339—
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
- C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
- C23C16/40—Oxides
- C23C16/401—Oxides containing silicon
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
- C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
- C23C16/45523—Pulsed gas flow or change of composition over time
- C23C16/45525—Atomic layer deposition [ALD]
- C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
- C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
- C23C16/45523—Pulsed gas flow or change of composition over time
- C23C16/45525—Atomic layer deposition [ALD]
- C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
- C23C16/45531—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations specially adapted for making ternary or higher compositions
-
- H10D64/01342—
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/60—Electrodes characterised by their materials
- H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
- H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
- H10D64/681—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered
- H10D64/685—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered being perpendicular to the channel plane
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/60—Electrodes characterised by their materials
- H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
- H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
- H10D64/691—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator comprising metallic compounds, e.g. metal oxides or metal silicates
Landscapes
- Chemical & Material Sciences (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Engineering & Computer Science (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Inorganic Chemistry (AREA)
- Formation Of Insulating Films (AREA)
- Semiconductor Memories (AREA)
- Chemical Vapour Deposition (AREA)
Abstract
【課題】成膜と同一の処理チャンバーを用いて膜中の不純物除去処理を行い、残留不純物の濃度が低減された金属シリケート膜を形成するALD法を用いた薄膜の形成方法および半導体装置の製造方法を提供する。
【解決手段】Hf原子およびSi原子を含む原料ガスを処理雰囲気に供給し、原料ガス成分を基板の処理表面に吸着させて、Hf原子およびSi原子の層を形成する工程(S101)と、不活性ガスによるパージ工程(S102)と、酸化性ガスを処理雰囲気に供給し、基板の処理表面に吸着した原料ガス成分と反応させてO原子の層を形成する工程(S103)と、不活性ガスによるパージ工程(S104)とを有し、工程(S101)から工程(S104)までを繰り返すALD法を用いた薄膜の形成方法である。そして、工程(S104)と工程(S101)の間に、酸素含有ガスを処理雰囲気に供給し、薄膜中の不純物を酸化する工程(S105)と、不活性ガスによるパージ工程(S106)とからなる不純物除去工程を挿入する薄膜の形成方法および半導体装置の製造方法である。
【選択図】図3
【解決手段】Hf原子およびSi原子を含む原料ガスを処理雰囲気に供給し、原料ガス成分を基板の処理表面に吸着させて、Hf原子およびSi原子の層を形成する工程(S101)と、不活性ガスによるパージ工程(S102)と、酸化性ガスを処理雰囲気に供給し、基板の処理表面に吸着した原料ガス成分と反応させてO原子の層を形成する工程(S103)と、不活性ガスによるパージ工程(S104)とを有し、工程(S101)から工程(S104)までを繰り返すALD法を用いた薄膜の形成方法である。そして、工程(S104)と工程(S101)の間に、酸素含有ガスを処理雰囲気に供給し、薄膜中の不純物を酸化する工程(S105)と、不活性ガスによるパージ工程(S106)とからなる不純物除去工程を挿入する薄膜の形成方法および半導体装置の製造方法である。
【選択図】図3
Description
本発明は、薄膜の形成方法および半導体装置の製造方法であって、特に、原子層蒸着(Atomic Layer Deposition(ALD))法によりHigh−k材料からなる絶縁膜を形成する薄膜の形成方法および半導体装置の製造方法に関する。
デバイスの微細化に伴い、ゲート絶縁膜およびキャパシタ絶縁膜の材料としてHigh−k材料の開発が進められている。High−k材料からなる絶縁膜は、比誘電率が高いため、例えばゲート絶縁膜として用いた場合には、酸化シリコン(SiO2)を用いた場合よりも膜厚を数倍厚くしても、SiO2を用いた場合と同じゲート容量を得ることができるという利点がある。
このようなHigh−k材料の成膜方法として、ALD法を用いる例が報告されている(例えば、特許文献1参照)。上述したALD法を用いてHigh−k材料を成膜することにより、絶縁膜の膜厚および組成の高度な制御が可能であるが、低温プロセスであるため、不純物の少ない緻密な膜を形成することは難しい。High−k材料では、膜中不純物によるトラップ準位を介したリーク電流が発生することが分かっており、原料ガス起因の不純物(C、H、Cl等)の濃度を低減することが重要となっている。
このため、膜中の不純物を除去するために、ALD法により、基板の処理表面に2nm以下程度の薄膜を成膜する毎に処理チャンバーから基板を取り出し、別チャンバーに基板を導入して、アンモニア(NH3)ガスを用いてアニール処理を行う例が報告されている。
しかし、上述したような方法により、別チャンバーでアニール処理を行う場合には、スループットが著しく損なわれる。このため、大量生産時に適用することは難しい。また、アニール処理の際のガスとしてNH3ガスを用いていることから、High−k材料として、金属シリケート膜または金属酸化膜を成膜する場合には、NH3ガスで処理することで、酸素原子が窒素原子に置換されてしまう。このため、金属シリケート膜、金属酸化膜を形成する際には、NH3ガスを用いた不純物の除去工程を行うことは好ましくない。
本発明は、ALD法による薄膜の形成方法において、成膜と同一の処理チャンバーを用いて膜中の不純物の除去工程を行うとともに、膜中に残留する不純物の濃度が低減された金属シリケート膜および金属酸化膜を形成することを目的とする。
上述したような課題を解決するために、本発明の薄膜の第1の形成方法は、ALD法による薄膜の形成方法において、次のような工程を順次行うものである。まず、第1工程では、金属原子およびシリコン原子の少なくとも一方を含む原料ガスを処理雰囲気に供給し、原料ガス成分を基板の処理表面に吸着させることで、金属原子およびシリコン原子の少なくとも一方を含む層を形成する。次に、第2工程では、不活性ガスを処理雰囲気に供給して、処理雰囲気の原料ガスをパージする工程を行う。次いで、第3工程では、酸化性ガスを処理雰囲気に供給し、基板の処理表面に吸着した原料ガス成分と反応させて酸素原子の層を形成する工程を行う。その後の第4工程では、不活性ガスを処理雰囲気に供給して、処理雰囲気の酸化性ガスをパージする工程を行い、第1工程から第4工程までの成膜サイクルを繰り返して行うことで、処理表面に薄膜を形成する。そして、第4工程と第1工程との間に、酸素含有ガスを処理雰囲気に供給し、薄膜中の不純物を酸化する第5工程と、不活性ガスを処理雰囲気に供給し、処理雰囲気の酸素含有ガスおよび酸化した不純物をパージする第6工程とからなる不純物除去工程を挿入することを特徴としている。
また、本発明は、電極間にキャパシタ絶縁膜を挟持してなるキャパシタを備えた半導体装置の製造方法でもあり、上記薄膜の第1の形成方法をキャパシタ絶縁膜の形成に適用する。さらに、本発明は、基板上にゲート絶縁膜を介してゲート電極を設けてなる半導体装置の製造方法でもあり、上記薄膜の第1の形成方法をゲート絶縁膜の形成に適用する。
このような薄膜の第1の形成方法および半導体装置の製造方法によれば、第5工程において酸素含有ガスを成膜サイクルと同じ処理雰囲気に供給する。これにより、処理雰囲気の原料ガスに起因する炭素(C)や水素(H)からなる不純物が酸化されて、二酸化炭素(CO2)や水(H2O)となる。その後、第6工程において酸素含有ガスとともに酸化した不純物をパージする。これにより、成膜サイクルと同じ処理チャンバー内で、不純物の除去処理を行うことが可能となる。
また、酸素含有ガスを用いて不純物の除去処理を行うことから、NH3ガスを用いる場合と比較して、金属シリケート膜または金属酸化膜を形成する際、成膜中に酸素原子が窒素原子に置換されることがなく、不純物の除去された金属シリケート膜および金属酸化膜の成膜が可能である。これにより、膜中不純物によるトラップ準位を介したリーク電流を抑制することができる。
また、本発明の薄膜の第2の形成方法は、ALD法を用いた薄膜の形成方法において、次のような工程を順次行うものである。まず、第1工程では、金属原子およびシリコン原子の少なくとも一方を含む原料ガスを処理雰囲気に供給し、原料ガス成分を基板の処理表面に吸着させることで、金属原子およびシリコン原子の少なくとも一方を含む層を形成する。次に、第2工程では、不活性ガスを処理雰囲気に供給して、処理雰囲気の原料ガスをパージする工程を行う。次いで、第3工程では、第1工程よりも処理雰囲気の圧力および基板の温度の少なくとも一方を高くした状態で、酸化性ガスを処理雰囲気に供給し、基板の処理表面に吸着した原料ガス成分と反応させて酸素原子の層を形成するとともに、不純物を酸化する工程を行う。その後の第4工程では、不活性ガスを処理雰囲気に供給し、処理雰囲気の酸化性ガスとともに、酸化した不純物をパージする工程を行う。そして、第1工程から第4工程までの成膜サイクルを繰り返して行うことで薄膜を形成することを特徴としている。
また、本発明は、電極間にキャパシタ絶縁膜を挟持してなるキャパシタを備えた半導体装置の製造方法でもあり、上記薄膜の第2の形成方法をキャパシタ絶縁膜の形成に適用する。さらに、本発明は、基板上にゲート絶縁膜を介してゲート電極を設けてなる半導体装置の製造方法でもあり、上記薄膜の第2の形成方法をゲート絶縁膜の形成に適用する。
このような薄膜の第2の形成方法および半導体装置の製造方法によれば、第3工程において、第1工程よりも処理雰囲気の圧力および基板の温度の少なくとも一方を高くした状態で、酸化性ガスを処理雰囲気に供給することで、O原子の層が形成されるとともに、原料ガスに起因したC、Hの不純物が酸化されて、CO2やH2Oになる。その後、第4工程において酸化性ガスとともに酸化した不純物をパージする。これにより、成膜サイクルの中で、不純物の除去処理を行うことが可能となる。
また、酸化性ガスを用いて不純物の除去処理を行うことから、NH3ガスを用いる場合と比較して、金属シリケート膜または金属酸化膜を形成する際、成膜中に酸素原子が窒素原子に置換されることがなく、不純物の除去された金属シリケート膜および金属酸化膜の成膜が可能である。これにより、膜中不純物によるトラップ準位を介したリーク電流を抑制することができる。
以上、説明したように、本発明の薄膜の形成方法および半導体装置の製造方法によれば、成膜サイクルと同じ処理チャンバー内で、または成膜サイクルの中で不純物の除去処理を行うことができるため、不純物の除去処理を別チャンバーで行う場合と比較して、スループットを向上させることができる。また、リーク電流が抑制されるため、製造するデバイスの歩留まりを向上させることができる。
以下、本発明のALD法を用いた薄膜の形成方法に関わる実施の形態の一例について詳細に説明する。
(第1実施形態)
本実施形態では、本発明の薄膜の第1の形成方法を用いた半導体装置の製造方法において、ALD法により、ディープトレンチ型のトレンチキャパシタのキャパシタ絶縁膜を形成する例について説明する。キャパシタ絶縁膜としては、High−k材料であるハフニウムシリケート(HfSiOx)膜を形成することとする。ここで、ALD法によるハフニウムシリケート膜の形成方法を説明するにあたり、この成膜に用いるALD装置について、図1の構成図を用いて説明する。
本実施形態では、本発明の薄膜の第1の形成方法を用いた半導体装置の製造方法において、ALD法により、ディープトレンチ型のトレンチキャパシタのキャパシタ絶縁膜を形成する例について説明する。キャパシタ絶縁膜としては、High−k材料であるハフニウムシリケート(HfSiOx)膜を形成することとする。ここで、ALD法によるハフニウムシリケート膜の形成方法を説明するにあたり、この成膜に用いるALD装置について、図1の構成図を用いて説明する。
<ALD装置>
この図に示すように、ALD装置10は、枚葉式の装置であって、被処理基板Sの成膜処理を行う処理チャンバー11を備えている。処理チャンバー11には、例えばその底部に、被処理基板Sを載置保持するステージ12が配置されており、ステージ12には被処理基板Sを加熱するためのヒーター(図示省略)が設けられている。また、この処理チャンバー11の例えば下方側には、余剰なガスおよび反応生成物を除去するための排気管13が接続されている。この排気管13には、真空ポンプ14が接続されており、真空ポンプ14と処理チャンバー11との間に、開度を調整可能なバルブ13aが設けられている。この真空ポンプ14を作動させることで、処理チャンバー11内は減圧可能に構成されている。
この図に示すように、ALD装置10は、枚葉式の装置であって、被処理基板Sの成膜処理を行う処理チャンバー11を備えている。処理チャンバー11には、例えばその底部に、被処理基板Sを載置保持するステージ12が配置されており、ステージ12には被処理基板Sを加熱するためのヒーター(図示省略)が設けられている。また、この処理チャンバー11の例えば下方側には、余剰なガスおよび反応生成物を除去するための排気管13が接続されている。この排気管13には、真空ポンプ14が接続されており、真空ポンプ14と処理チャンバー11との間に、開度を調整可能なバルブ13aが設けられている。この真空ポンプ14を作動させることで、処理チャンバー11内は減圧可能に構成されている。
また、この処理チャンバー11の例えば上方側には、ガス毎に設けられた複数のガス供給管が接続されており、処理チャンバー11内にガスを供給するように構成されている。なお、ここでの図示は省略するが、処理チャンバー11内には、供給されたガスがステージ12上に載置保持された被処理基板Sの全域に供給されるように、ステージ12と対向する状態で、シャワーヘッド状の拡散板が設けられていることとする。
上述した複数のガス供給管は、ここでは、ハフニウムシリケート膜を形成することから、Hf原子を含むテトラキス(メチルエチルアミノ)ハフニウム(Hf[N(CH3)(C2H5)]4)を供給する原料ガス供給管15と、Si原子を含むテトラキス(メチルエチルアミノ)シリコン(Si[N(CH3)(C2H5)]4)を供給する原料ガス供給管16と、例えばオゾンからなる酸化性ガスを供給する酸化性ガス供給管17とを備えている。また、上記の他に、後述するように、パージ工程で不活性ガスを供給する不活性ガス供給管18を備えていることとする。
原料ガス供給管15は、上述したように、一端は処理チャンバー11に接続され、他端はHf原子を含む原料ガスが貯留されたボンベ15aに接続されている。また、原料ガス供給管15には、ボンベ15a側から順に流量調節器15bおよび開閉自在なバルブ15cが設けられていることとする。
また、原料ガス供給管16は、原料ガス供給管15と同様に構成されており、一端が処理チャンバー11に接続され、他端はSi原子を含む原料ガスが貯留されたボンベ16aに接続されている。また、原料ガス供給管16には、ボンベ16a側から順に流量調節器16bおよび開閉自在なバルブ16cが設けられていることとする。
また、酸化性ガス供給管17は、一端が処理チャンバー11に接続され、他端は酸素(O2)ガスが貯留されたボンベ17aに接続されている。酸化性ガス供給管17には、ボンベ17a側から順にオゾンガス生成器17b、流量調節器17cとバルブ17dが設けられている。ボンベ17aから酸化性ガス供給管17に供給されたO2ガスはオゾンガス生成器17bに導入されることで、一部がO3ガスとなり、O2ガスとともに処理チャンバー11内に供給される。
さらに、不活性ガス供給管18は、一端が処理チャンバー11に接続され、他端は例えばアルゴン(Ar)等の不活性ガスが貯留されたボンベ18aに接続されている。また、不活性ガス供給管18には、ボンベ18a側から順に、流量調節器18bと開閉自在なバルブ18cが設けられている。
<薄膜の形成方法>
次に、上述したようなALD装置10を用いたハフニウムシリケート膜の形成方法について説明する。
次に、上述したようなALD装置10を用いたハフニウムシリケート膜の形成方法について説明する。
まず、ハフニウムシリケート膜からなるキャパシタ絶縁膜を形成する基板について説明する。図2に示すように、例えば単結晶シリコンからなる基板21には、例えばSiNからなるハードマスク22をマスクに用いたエッチングにより形成されたディープ型のトレンチ23が設けられていることとする。このトレンチ23の下部の内壁には、固相拡散法により設けられた下部電極(図示省略)が形成されている。
この状態の基板21の表面に、例えば0.1%のフッ化水素(HF)溶液を用いて、洗浄処理を行うことで、トレンチ23の内壁面に形成された自然酸化膜(SiO2膜)を除去する。その後、800℃で窒化処理を行うことで、トレンチ23の内壁面にシリコン窒化層(図示省略)を形成する。この工程は、基板21への酸素拡散抑制のために行うものであり、シリコン窒化層は1nm以下の膜厚で形成されることとする。これにより、トレンチ23の内壁はアミノ(NH2)基の水素原子(H)で終端された状態となる。
この状態の基板21を、図1を用いて説明したALD装置10の処理チャンバー11内のステージ12上に載置保持する。すなわち、図1の被処理基板Sが基板21となる。そして、ALD法により、基板21のトレンチ23の内壁を覆う状態で、ハードマスク22上に、ハフニウムシリケート膜からなるキャパシタ絶縁膜を形成する。このキャパシタ絶縁膜の形成方法について、図3のフローチャートに基づき説明する。なお、この成膜に用いるALD装置の各構成については、図1に示すものとする。また、後述する各工程におけるガスの総流量は、特に記載のない限り一定であることとする。
まず、例えば処理チャンバー11内の圧力およびハフニウムシリケート膜を形成する基板21の温度を調整する。なお、処理チャンバー11内の圧力が請求項の処理雰囲気の圧力に相当する。ここでは、上述したように、原料ガスとして、Hf[N(CH3)(C2H5)]4とSi[N(CH3)(C2H5)]4とを用いるが、これらの原料ガスは、処理チャンバー11内の圧力が532Pa超える場合、または基板21の温度が400℃を超える場合に気相中で熱分解を起こし易いため、処理チャンバー11内の圧力を532Pa以下、基板21の温度を400℃以下に設定する。この際、処理チャンバー11内の圧力および基板21の温度は上記範囲内で高い方が、原料ガスの成膜レートが高くなるため、処理チャンバー11内の圧力を266Pa以上532Pa以下に、基板21の温度を300℃以上400℃以下に設定することが好ましい。ここでは、処理チャンバー11内の圧力を532Paに設定するとともに、ステージ12の温度を調整して、基板21の温度を400℃に設定する。後述する各工程において、基板21の温度は一定に維持されることとする。
そして、基板21の温度が安定した状態となった後、原料ガス供給管15からハフニウム(Hf)原子を含有する原料ガス(Hf[N(CH3)(C2H5)]4)を供給するとともに、原料ガス供給管16からシリコン(Si)原子を含有する原料ガス(Si[N(CH3)(C2H5)]4)を供給する(S101)。
これにより、トレンチ23の内壁面における終端のNH2基のHが、原料ガス成分である、Hf[N(CH3)(C2H5)]3またはSi[N(CH3)(C2H5)]3に置換されて窒素原子(N)に化学的に吸着する。このため、トレンチ23の内壁面にHf原子とSi原子とを含む層が形成され、反応生成物としてN-エチルメチルアミン(C2H5NHCH3)が生じる。
なお、ここでは、Hf原子を含有する原料ガスとSi原子を含有する原料ガスとを同一工程で供給することとするが、Hf原子を含有する原料ガスとSi原子を含有する原料ガスのうちの一方を先に供給してもよい。例えば先にHf原子を含有する原料ガスを供給する場合には、次に、パージ工程、酸化性ガスの供給工程、パージ工程を順次行った後、Si原子を含有する原料ガスを供給して、パージ工程、酸化性ガスの供給工程、パージ工程を順次行う。これにより、Hf酸化物の層とSi酸化物の層とが交互にラミネート状に形成される。
上述したように原料ガスを供給した後、処理チャンバー11内の圧力を維持した状態で、処理チャンバー11内にArからなる不活性ガスを5秒間供給して、未反応の原料ガスをパージする。このパージにより、上記反応生成物も除去される。なお、ここでは、Arからなる不活性ガスを用いることとしたが、ヘリウム(He)、ネオン(Ne)、窒素(N2)、水素(H2)等の他の不活性ガスを用いてもよい。なお、ここでは、窒素(N2)、水素(H2)も不活性ガスに含まれることとする。
次いで、処理チャンバー11内の圧力を維持した状態で、処理チャンバー11内に例えばO3からなる酸化性ガスをO2をキャリアガスとして5秒間供給する(S103)。これにより、トレンチ23の内壁面に吸着された原料ガス成分(Hf[N(CH3)(C2H5)]3,Si[N(CH3)(C2H5)]3))のメチルエチルアミノ基(N(CH3)(C2H5))が酸素(O)原子にそれぞれ置換される。これにより、トレンチ23の内壁面に、Hf原子およびSi原子に吸着した状態の酸素(O)原子の層が形成され、Hf酸化物とSi酸化物とを含む層が形成された状態となる。また、この際、反応生成物として、N−エチルメチルアミン(C2H5NHCH3)が生じる。
なお、ここでは、酸化性ガスとしてO3を用いることとしたが、原料ガス成分と反応してO原子の層を形成可能な化合物であればよく、過酸化水素(H2O2)、水(H2O)または重水(D2O)であってもよい。
次に、処理チャンバー11内にArからなる不活性ガスを5秒間供給する(S104))。なお、ここでは、不活性ガスとしてArを用いることとしたが、上述した1回目のパージ工程と同様に、He、Ne、N2、H2等を用いることが可能である。
上述したように、原料ガスの供給工程(S101)からパージ工程(S104)までの成膜サイクルを1回行うことで0.1nm〜0.2nmの薄膜が形成される。そして、本実施形態では、成膜サイクルを例えば10回繰り返す毎に、膜中の不純物除去工程を行うこととする。このため、図3に示すフローチャートのパージ工程(S104)の次に行う「成膜サイクルをn回行ったか?」の判定工程のnは10となる。上記成膜サイクルを10回繰り返して行うことで、1nm〜2nmの薄膜が形成される。
そして、成膜サイクルを10回繰り返した後、酸素含有ガスを処理チャンバー11内に供給して、形成された薄膜中の不純物を酸化する工程(S105)と、不活性ガスを処理チャンバー11内に供給して、未反応の酸素含有ガスおよび酸化した不純物をパージする工程(S106)とからなる不純物除去工程を挿入する。
ここで、酸素含有ガスの供給工程(S105)に用いる酸素含有ガスとしては、O3、O2、O2プラズマ、H2O、H2O2、D2Oを用いることができる。特に、原料ガスとして、上述したようなHf[N(CH3)(C2H5)]4、Si[N(CH3)(C2H5)]4を用いる場合には、不純物として残存し易いCやHをCO2またはH2Oとして効率よく除去することが可能な、O3、O2、O2プラズマを用いることが好ましい。O2プラズマを用いる場合には、O2ガスを供給し、リモートプラズマにより処理チャンバー11内でプラズマ化する。
ここでは、酸化性ガス供給管17から供給されるO3ガスとそのキャリアガスであるO2ガスを酸素含有ガスとして用いることとする。酸素含有ガスとして、成膜サイクルで用いる酸化性ガスと同一のガスを用いることで、ALD装置10にガス供給管を追加する等の変更を行わなくてよいため好ましい。これにより、膜中に残留した原料ガス起因の不純物であるCまたはHが酸化されて、CO2またはH2Oとなる。
ここで、この酸素含有ガスの供給工程(S105)は、処理雰囲気内の圧力を599Pa以上1330Pa以下、ガス流量を350cm3/min以上1000cm3/min以下、処理時間を5s以上600s以下、基板の温度を300℃以上500℃以下の範囲で行うこととする。そして、酸化性ガスの供給工程(S103)よりも、処理チャンバー11内の圧力、ガス流量、基板21の温度のうち少なくとも1つを高くする、または処理時間を長くすることで、不純物の酸化効果を高めることが可能である。この中でも、処理チャンバー11内の圧力を高くすることで、効率よく不純物が酸化されるため、好ましい。また、上述した成膜条件のうちいくつかを組み合わせて実施してもよい。
また、酸化性ガスの供給工程(S103)と酸素含有ガスの供給工程(S105)とで同一のガスを供給する場合には、酸化性ガスよりも、酸素含有ガスの濃度を高くすることで、不純物が効率よく酸化される。例えば、酸化性ガスと酸素含有ガスの両方にO3ガスを用いる場合には、酸化性ガスの供給工程(S103)を250g/cm3の濃度のO3ガスを用いて行い、酸素含有ガスの供給工程(S105)を250g/cm3より高い濃度のO3ガスを用いて行うことが好ましい。
ここでは、例えば酸素含有ガスの供給工程(S105)における処理チャンバー11内の圧力を、酸化性ガスの供給工程(S103)における処理チャンバー11内の圧力(532Pa)よりも高い1197Paに設定し、酸素含有ガスの供給工程(S105)の処理時間を酸化性ガスの供給工程(S103)における処理時間(5s〜10s)よりも長い60sに設定する。この場合には、図4の処理チャンバー11内の圧力変動のグラフに示すように、成膜サイクルの後に、例えばArからなる不活性ガスを15秒間供給して、処理チャンバー11内の圧力を532Paから1197Paまで高くする圧力安定化工程を挿入する。なお、ここでは、成膜サイクルのパージ工程(S104)とは別に、圧力安定化工程を挿入するが、圧力安定化工程をパージ工程(S104)と兼ねてもよい。
上述したように、酸素含有ガスの供給工程(S105)を行った後、不活性ガスを処理チャンバー11内に15秒間供給することで、未反応の酸素含有ガスおよび、CO2、H2O等の酸化した不純物をパージする(S106)。そして、後述するように、このパージ工程(S106)の後には、再び原料ガスの供給工程(S101)を行うことから、パージ工程中に処理チャンバー11の圧力を原料ガスの供給工程(S101)の処理チャンバー11内の圧力、すなわち、532Paまで戻して、圧力を安定化する。
その後、原料ガスの供給工程(S101)からパージ工程(S104)までの成膜サイクルを繰り返し、10回毎に酸素含有ガスの供給工程(S105)と不純物ガスの供給工程(S106)とからなる不純物除去工程を挿入する。成膜サイクルの繰り返し回数は、1回の成膜サイクルで形成される薄膜の膜厚と所望の膜厚とに基づき算出する。そして、算出された回数分、上記成膜サイクルを繰り返し、不純物除去工程を行った後、所定の膜厚かどうかを判定する。この結果、所定の膜厚に成膜されていれば成膜を終了し、所定の膜厚以下であれば、再度成膜サイクルを繰り返し、最後に不純物工程を行うこととする。
なお、ここでは、成膜サイクルを10回行う毎に1回、すなわち膜厚1nm〜2nmに1回行うこととするが、さらに短い間隔で挿入することで、膜中の不純物をさらに効率よく除去することが可能である。また、膜質よりもスループットが要求される場合には、10回よりも長い間隔で挿入し、スループットの低減を最小限に留めることも可能である。ただし、形成するハフニウムシリケート膜が2nmより厚くなった後に上記不純物除去工程を行っても、不純物の除去効果は低くなる。本実施形態では、1回の成膜サイクルで0.1nm〜0.2nmのハフニウムシリケート膜が形成されることから、成膜サイクル10回〜20回の内に1回は不純物除去工程を行うことが好ましい。
これにより、図5に示すように、トレンチ23の内壁面を覆う状態で、ハードマスク22上に、所望の膜厚のハフニウムシリケート膜からなるキャパシタ絶縁膜24が形成される。その後、アンモニアガス(NH3)を処理チャンバー11内に供給して、熱処理を施し、キャパシタ絶縁膜24の窒化処理を行う。これにより、キャパシタ絶縁膜24は窒化ハフニウムシリケート(HfSiON)膜となる。
この後の工程は、通常のトレンチキャパシタの形成方法と同様に行うこととする。すなわち、トレンチ23を埋め込む状態で、キャパシタ絶縁膜24上に、例えばポリシリコンからなる上部電極(図示省略)を形成することで、トレンチキャパシタを形成する。
このようなキャパシタ絶縁膜24の形成方法によれば、酸素含有ガスの供給工程(S105)において、O3ガスとO2ガスを成膜サイクルと同じ処理チャンバー11内に供給することで、原料ガスに起因するCやHからなる不純物が、CO2やH2O等に酸化される。その後、不活性ガスによるパージ工程(S106)において、未反応の酸素含有ガスとともに酸化した不純物をパージする。これにより、成膜サイクルと同じ処理チャンバー11内で、不純物の除去処理を行うことが可能となる。したがって、不純物の除去処理を別チャンバーで行う場合と比較して、スループットを向上させることができる。
また、酸素含有ガスを用いて不純物の除去処理を行うことから、NH3ガスを用いる場合と比較して、成膜中に酸素原子が窒素原子に置換されることがなく、不純物濃度の低減されたハフニウムシリケート膜の成膜が可能である。これにより、膜中不純物によるトラップ準位を介したリーク電流を抑制することができる。したがって、製造するデバイスの歩留まりを向上させることができる。
なお、本実施形態では、原料ガスに、Hf[N(CH3)(C2H5)]4、Si[N(CH3)(C2H5)]4を用いるため、CやH等の不純物が発生する例について説明したが、原料ガスに起因して塩素(Cl)からなる不純物が発生する場合もある。この場合には、酸素含有ガスとして、H2O2、H2O、D2Oを用いることで、ClをHClとして除去することとする。
また、本実施形態では、トレンチキャパシタのトレンチ内にキャパシタ絶縁膜を形成する例について説明したが、本発明はこれに限定されることなく、フィン型またはクラウン型の凹凸を有する下部電極を覆う状態でALD法によりキャパシタ絶縁膜を形成する場合であっても、平板上にキャパシタ絶縁膜を形成する場合であっても適用可能である。
(第2実施形態)
本実施形態では、本発明における薄膜の第1の形成方法を用いた半導体装置の製造方法において、ALD法により、nチャネルMOS型電界効果トランジスタ(nMOSFET)のゲート絶縁膜を形成する例について説明する。ゲート絶縁膜として、第1実施形態と同様に、ハフニウムシリケート(HfSiOx)膜を形成することとする。ここで、ハフニウムシリケート膜の形成においては、図1を用いて説明したALD装置を使用する。
本実施形態では、本発明における薄膜の第1の形成方法を用いた半導体装置の製造方法において、ALD法により、nチャネルMOS型電界効果トランジスタ(nMOSFET)のゲート絶縁膜を形成する例について説明する。ゲート絶縁膜として、第1実施形態と同様に、ハフニウムシリケート(HfSiOx)膜を形成することとする。ここで、ハフニウムシリケート膜の形成においては、図1を用いて説明したALD装置を使用する。
まず、図6(a)に示すように、単結晶シリコンからなる基板31の表面にSC2処理(塩酸・過酸化水素水洗浄)を行うことで、SiO2からなる界面層32aを形成する。この界面層32aは、成膜手法によらず1nm程度の膜厚で形成されるものであり、その後の成膜処理、アニール処理でさらに成長するため、膜厚の制御は難しい。この界面層32aと、後工程で界面層32a上に形成するハフニウムシリケート膜とでゲート絶縁膜が構成される。界面層32aが基板31とハフニウムシリケート膜との間に介在することで、ゲート絶縁膜と基板31との界面特性が向上する。ここでは、界面層32aが1.3nmの膜厚で形成されることとする。
なお、ここでは、基板31の表面にSC2処理を行うことで上記界面層32aを形成することとしたが、例えば、HF溶液を用いて基板31表面の自然酸化膜(SiO2)膜の除去工程を行った後に、ハフニウムシリケート膜を形成したとしても、成膜サイクル中の酸化性ガスの供給工程において、基板31の表面と酸化性ガスとが反応し、上記界面層32aはSC2処理の場合と同等の膜厚で形成される。
次に、上記界面層32aが設けられた状態の基板31を、図1を用いて説明したALD装置10の処理チャンバー11内のステージ12上に載置保持する。すなわち、図1の被処理基板Sが基板31となる。そして、ALD法により、界面層32a上に、ハフニウムシリケート膜32bを形成し、界面層32aとハフニウムシリケート膜32bとからなるゲート絶縁膜32を形成する。ここで、ゲート絶縁膜32はその酸化膜換算膜厚(EOT)が2nm程度となるように形成することとする。
このハフニウムシリケート膜32bを形成する工程は、第1実施形態と同様に、図3を用いて説明したフローチャートに基づき、原料ガスの供給工程(S101)からパージ工程(S104)までの成膜サイクルを繰り返して行う。
ここで、後述するように、この成膜サイクルの後に不純物除去工程を行うことで、上記界面層32aの膜厚は厚くなることから、ゲート絶縁膜32のEOTを2nm程度に維持するため、不純物除去工程を挿入しない場合よりもハフニウムシリケート膜32b中のHfの組成比(Hf/Hf+Si)を増大させて、ハフニウムシリケート膜32bを高誘電率化することが好ましい。
このため、上記成膜サイクルにおける原料ガス供給工程(S101)においては、不純物除去工程を挿入しない場合と比較して、Hf原子を含有する原料ガス(Hf[N(CH3)(C2H5)4])のガス流量比またはガス濃度を高くすることで、ハフニウムシリケート膜32b中のHfの組成比を52%〜55%程度に調整する。
上述した原料ガスの供給工程(S101)からパージ工程(S104)までの成膜サイクルを1回行うことで0.1nm〜0.2nmの薄膜が形成される。そして、第1実施形態と同様に、成膜サイクルを例えば10回繰り返す毎に、膜中の不純物除去工程を行うこととする。このため、図3に示すフローチャートのパージ工程(S104)の次に行う「成膜サイクルをn回行ったか?」の判定工程のnは10となる。上記成膜サイクルを10回繰り返して行うことで、1nm〜2nmの薄膜が形成される。
そして、成膜サイクルを10回繰り返した後、酸素含有ガスを処理チャンバー11内に供給して、形成された薄膜中の不純物を酸化する工程(S105)と、不活性ガスを処理チャンバー11内に供給して、未反応の酸素含有ガスおよび酸化した不純物をパージする工程(S106)とからなる不純物除去工程を挿入する。
この際、酸素含有ガスの供給工程(S105)においては、酸化性ガスの供給工程(S103)における処理チャンバー11内の圧力(532Pa)よりも高い1197Paに設定し、O3ガスとO2ガスとを供給することで、原料ガスに起因する膜中の不純物が酸化される。その後、不活性ガスによるパージ工程において、未反応の酸素含有ガスとともに酸化した不純物をパージする。これによりハフニウムシリケート膜32b中の不純物が除去される。
また、酸素含有ガスの供給工程(S105)において、酸化性ガスの供給工程(S103)よりも処理チャンバー11内の圧力を高く設定することで、酸素含有ガス中の酸素が基板31の表面と反応し、SiO2からなる上記界面層32aの膜厚が厚くなる。これにより、ハフニウムシリケート膜32b中の固定電荷に起因するクーロン散乱が抑制され、後工程で基板31の表面側に形成されるチャネル領域から界面層32aを通過してハフニウムシリケート膜32bに電荷が注入されることが抑制される。
上述した酸素含有ガスの供給工程(S105)において、酸化性ガスの供給工程(S103)よりも処理チャンバー内の圧力、ガス流量、基板31の温度のうち少なくとも1つを高くする、または処理時間を長くすることで、上記界面層32aの膜厚は厚くなる。この中でも処理チャンバー11内の圧力を高くすることで、界面層32aの膜厚を効率よく増大することができるため、好ましい。
本実施形態では、上述した酸素含有ガス供給工程(S105)における処理チャンバー11内の圧力および不純物除去工程の挿入回数を制御することで、上記界面層32aの膜厚が規定される。そして、界面層32aの膜厚は、ハフニウムシリケート膜32b中の固定電荷に起因するクーロン散乱が抑制され、チャネル領域からハフニウムシリケート膜32bへの電荷の注入が抑制されるとともに、所望のEOTが得られる膜厚であることが好ましい。本実施形態のように、ゲート絶縁膜32のEOTを2nm程度に調整する場合には、界面層32aの膜厚は1.5nm程度とすることが好ましい。ここでは、上記不純物除去工程の挿入により、界面層32aの膜厚が1.3nmから1.5nmに増大することとする。
その後、原料ガスの供給工程(S101)からパージ工程(S104)までの成膜サイクルを繰り返し、10回毎に不純物除去工程を挿入する。成膜サイクルの繰り返し回数は、1回の成膜サイクルで形成される薄膜の膜厚と所望の膜厚とに基づき算出する。そして、算出された回数分、上記成膜サイクルを繰り返し、不純物除去工程を行った後、所定の膜厚かどうかを判定する。この結果、所定の膜厚に成膜されていれば成膜を終了し、所定の膜厚以下であれば、再度成膜サイクルを繰り返し、最後に不純物工程を行うこととする。
なお、ここでは、成膜サイクルを10回繰り返す毎に、上記不純物除去工程を1回行う例について説明したが、本発明はこれに限定されることはない。ただし、ゲート絶縁膜32としてハフニウムシリケート膜32bを形成する場合には、ハフニウムシリケート膜32bの膜厚は2nm程度と薄いため、成膜後でも不純物除去効果は得られることから、界面層32aの膜厚により、不純物除去工程の回数を規定することが好ましい。ここでは、ハフニウムシリケート膜32bを2nmの膜厚で形成することから、成膜サイクルの繰り返し回数は10回〜20回、10回毎に不純物除去工程を挿入した場合の不純物除去工程の挿入回数は1回〜2回である。
以上のようにして、基板31の表面に界面層32aとハフニウムシリケート膜32bとからなるゲート絶縁膜32が形成される。その後、図6(b)に示すように、ゲート絶縁膜32のプラズマ窒化処理を行う。これにより、ゲート絶縁膜32中のハフニウムシリケート膜32bは窒化ハフニウムシリケート膜(HfSiON)32b’となる。その後、プラズマ窒化処理により劣化した界面特性を向上させるため、窒素(N2)雰囲気下で1000℃のRTA(Rapid Thermal Annealing)処理を行う。
この後の工程は、通常のnMOSFETの製造方法と同様に行うこととする。すなわち、ゲート絶縁膜32上に、例えばポリシリコン(Poly−Si)からなるゲート電極33をパターン形成した後、通常のnMOSFETのソース・ドレイン領域の形成技術によって、ゲート電極33の両側における基板31にソース・ドレイン領域34、35を形成する。これにより、ソース・ドレイン領域34、35の間にチャネル領域36が設けられた状態となる。このようにして、nMOSFETからなる半導体装置を得ることができる。
このようなゲート絶縁膜32の形成方法によれば、酸素含有ガスの供給工程(S105)において、原料ガスに起因する膜中の不純物を酸化させた後、不活性ガスによるパージ工程(S106)において、酸素含有ガスとともに酸化した不純物をパージする。これにより、成膜サイクルと同じ処理チャンバー11内で、不純物の除去処理を行うことが可能となる。したがって、不純物の除去処理を別チャンバーで行う場合と比較して、スループットを向上させることができる。
また、酸素含有ガスを用いて不純物の除去処理を行うことから、NH3ガスを用いる場合と比較して、成膜中に酸素原子が窒素原子に置換されることがなく、不純物濃度の低減されたハフニウムシリケート膜の成膜が可能である。これにより、膜中不純物によるトラップ準位を介したリーク電流を抑制することができる。したがって、製造するデバイスの歩留まりを向上させることができる。
さらに、本実施形態によれば、不純物除去工程を挿入しない場合と比較して、界面層32aが厚く形成されるため、窒化ハフニウムシリケート膜32b’中の固定電荷によるクーロン散乱が抑制されることから、チャネル領域36中の電荷への影響が抑制され、キャリア移動度を向上させることができる。また、界面層32aの膜厚が厚く形成されることで、チャネル領域36中の電荷が窒化ハフニウムシリケート膜32b’にトラップされることが抑制され、閾値電圧の変動が防止されるため、PBTI(Positive Bias Temperature Instability)などのデバイス信頼性を向上させることができる。さらに、界面層32aの厚膜化に伴いハフニウムシリケート膜32bの高誘電率化することで、EOTが維持されることから、スケーリングのメリットが損なわれない。したがって、45nm世代以降のCMOSデバイス向けのプロセスに好適に対応させることができる。
なお、本実施形態では、ゲート電極33をPoly−Siで形成する例について説明したが、本発明はこれに限定されず、ゲート電極33をメタルまたはフルシリサイドで形成する場合であっても、適用可能である。また、本実施形態では、nMOSFETの製造方法を例にとって説明したが、pチャネルMOS型電界効果トランジスタ(pMOSFET)を製造する場合であっても、適用可能である。
(第3実施形態)
本実施形態では、本発明における薄膜の第2の形成方法を用いた半導体装置の製造方法において、ALD法により、ディープトレンチ型のトレンチキャパシタのキャパシタ絶縁膜を形成する例について説明する。本実施形態においては、第1実施形態と同様の基板を用い(図2参照)、図7のフローチャートおよび図8に示す処理チャンバー内の圧力変動のグラフを用いて説明する。また、成膜に用いるALD装置の構成は図1に示すものとする。
本実施形態では、本発明における薄膜の第2の形成方法を用いた半導体装置の製造方法において、ALD法により、ディープトレンチ型のトレンチキャパシタのキャパシタ絶縁膜を形成する例について説明する。本実施形態においては、第1実施形態と同様の基板を用い(図2参照)、図7のフローチャートおよび図8に示す処理チャンバー内の圧力変動のグラフを用いて説明する。また、成膜に用いるALD装置の構成は図1に示すものとする。
まず、第1実施形態と同様に、基板21の前処理を行った後、ALD装置10の処理チャンバー11内のステージ12上に基板21を載置保持する。そして、ALD法により、基板21のトレンチ23の内壁を覆う状態で、ハードマスク22上に、ハフニウムシリケート膜からなるキャパシタ絶縁膜を形成する。
この場合には、処理チャンバー11内の圧力を例えば266Paに設定する(図8)とともに、処理チャンバー11内の温度および基板21を載置するステージ12の温度を400℃に設定する。ここで、後述する工程において、基板21の温度は一定のまま維持されることとする。そして、基板21の温度が安定した状態となった後、原料ガス供給管15からHf原子を含有する原料ガス(Hf[N(CH3)(C2H5)]4)を供給するとともに、原料ガス供給管16からSi原子を含有する原料ガス(Si[N(CH3)(C2H5)]4)を供給する(S201)。これにより、トレンチ23の内壁面にHf原子またはSi原子からなる層が形成され、反応生成物としてN-エチルメチルアミン(C2H5NHCH3)が生じる。
次いで、処理チャンバー11内にArからなる不活性ガスを5秒間供給して未反応の原料ガスと反応生成物をパージする(S202)。この際、後述するように、次工程である酸化性ガスの供給工程は、532Paで行うことから、この5秒間のパージ工程の間に圧力を266Paから532Paまで上昇させる(図8)。
続いて、処理チャンバー11内の圧力を原料ガスの供給工程(S201)における処理チャンバー11内の圧力よりも高い例えば532Paとした状態で(図8)、例えばO3からなる酸化性ガスをO2をキャリアガスとして5秒間供給する(S203)。これにより、トレンチ23の内壁面に、Hf原子およびSi原子に吸着した状態の酸素(O)原子の層が形成され、反応生成物として、N−エチルメチルアミン(C2H5NHCH3)が生じる。
ここで、本実施形態においては、この酸化性ガスの供給工程(S203)における処理チャンバー11内の圧力を原料ガスの供給工程(S201)の処理チャンバー11内の圧力よりも高く設定する。具体的には、1330Paまでの範囲で、処理チャンバー11内の圧力を原料ガスの供給工程(S201)の処理チャンバー11内の圧力よりも高く設定することが好ましい。これにより、上述した酸素(O)原子の層を形成するとともに、原料ガスに起因するCやH等の不純物を酸化してCO2、H2Oとすることが可能となる。
なお、ここでは、酸化性ガスとしてO3を用いることとしたが、O原子の層を形成可能な化合物であればよく、過酸化水素(H2O2)、水(H2O)または重水(D2O)であってもよい。ただし、O3ガスを用いた場合には、最も効率よく不純物を除去可能であるため、酸化性ガスとしてO3を用いることが好ましい。また、O3ガスのキャリアガスとして用いるO2によっても原料ガスに起因するCやH等の不純物を酸化してCO2、H2Oにする作用があるため、不純物が効率よく酸化される。
次に、処理チャンバー11内にArからなる不活性ガスを10秒間供給して、未反応の酸化性ガスと酸化した不純物をパージする(S204)。ここで、後述するように、このパージ工程(S204)の後には、再び原料ガスの供給工程(S201)を行うため、排気管13のバルブ13aの開度を調整することで、このパージ工程(S204)中に処理チャンバー11内の圧力を532Paから266Paに低下させる。
その後、原料ガスの供給工程(S201)からパージ工程(S204)までの成膜サイクルを所望の膜厚となるまで複数回繰り返して行うことで、ハフニウムシリケート膜を成膜する。成膜サイクルの繰り返し回数は、第1実施形態と同様に算出されることとする。そして、算出された回数分、成膜サイクルを繰り返し、所定の膜厚に成膜されているかどうかを判定する。この結果、所定の膜厚に成膜されていれば終了し、所定の膜厚以下であれば、再度上記成膜サイクルを繰り返して行う。
これにより、図5に示すように、トレンチ23の内壁面を覆う状態で、ハードマスク22上に、所望の膜厚のハフニウムシリケートからなるキャパシタ絶縁膜24が形成される。この後の工程は第1実施形態と同様に行う。
このような薄膜の形成方法によれば、酸化性ガスの供給工程(S203)において、原料ガスの供給工程(S201)よりも処理チャンバー11内の圧力を高くした状態で、酸化性ガスを処理雰囲気に供給することで、O原子の層が形成されるとともに、原料ガスに起因したC、H等の不純物がCO2やH2O等に酸化される。その後、不活性ガスによるパージ工程(S204)において未反応の酸化性ガスとともに酸化した不純物をパージする。これにより、成膜サイクルの中で、不純物の除去を行うことが可能となる。したがって、不純物の除去処理を別チャンバーで行う場合と比較して、スループットを向上させることができる。
また、酸化性ガスを用いて不純物の除去処理を行うことから、NH3ガスを用いる場合と比較して、成膜中に酸素原子が窒素原子に置換されることがなく、不純物濃度の低減されたハフニウムシリケート膜の成膜が可能である。これにより、膜中不純物によるトラップ準位を介したリーク電流を抑制することができる。したがって、製造するデバイスの歩留まりを向上させることができる。
なお、本実施形態では、酸化性ガスの供給工程(S203)における処理チャンバー11内の圧力を原料ガスの供給工程(S201)の処理チャンバー11内の圧力よりも高くする例について説明した。しかし、本発明はこれに限定されず、酸化性ガスの供給工程(S203)における基板21の温度を、原料ガスの供給工程(S201)における基板21の温度よりも高くしてもよい。この場合には、酸化性ガスの供給工程(S203)における基板21の温度を300℃以上500℃以下の範囲で、原料ガス供給工程(S201)の基板21の温度よりも高くなるように設定する。ここでは、原料ガス供給工程(S201)を400℃で行うことから、例えば500℃で、酸化性ガスの供給工程(S203)を行うこととする。これにより、原料ガスに起因する不純物が効率よく除去される。
また、酸化性ガスの供給工程(S203)における処理チャンバー11内の圧力と基板21の温度の両方を、原料ガスの供給工程(S201)における処理チャンバー11内の圧力および基板21の温度よりもそれぞれ高くしてもよい。この場合には、原料ガスに起因する不純物が、より効率よく除去される。
また、上記第1実施形態と第3実施形態とを組み合わせて行うことも可能である。この場合には、例えば成膜サイクルの酸化性ガスの供給工程における処理チャンバー11内の圧力を原料ガスの供給工程における処理チャンバー11内の圧力よりも高くする。そして、成膜サイクルを複数回行う毎に、不純物除去工程を行う。
(第4実施形態)
本実施形態では、本発明における薄膜の第2の形成方法を用いた半導体装置の製造方法において、ALD法により、nMOSFETのゲート絶縁膜を形成する例について説明する。ゲート絶縁膜としては、ハフニウムシリケート膜を形成することとする。ここで、ハフニウムシリケート膜の形成においては、図1を用いて説明したALD装置を使用する。
本実施形態では、本発明における薄膜の第2の形成方法を用いた半導体装置の製造方法において、ALD法により、nMOSFETのゲート絶縁膜を形成する例について説明する。ゲート絶縁膜としては、ハフニウムシリケート膜を形成することとする。ここで、ハフニウムシリケート膜の形成においては、図1を用いて説明したALD装置を使用する。
まず、図6(a)に示すように、単結晶シリコンからなる基板31の表面にSC2処理を行いSiO2からなる界面層32aを1.3nm程度の膜厚で形成する。次に、上記界面層32aが設けられた状態の基板31を、図1を用いて説明したALD装置10の処理チャンバー11内のステージ12上に載置保持する。すなわち、図1の被処理基板Sが基板31となる。そして、ALD法により、界面層32a上に、ハフニウムシリケート膜32bを形成し、界面層32aとハフニウムシリケート膜32bとからなるゲート絶縁膜32を形成する。ここで、ゲート絶縁膜32はその酸化膜換算膜厚(EOT)が2nm程度となるように形成することとする。
このハフニウムシリケート膜32bを形成する工程は、第3実施形態と同様に、図7を用いて説明したフローチャートに基づき、原料ガスの供給工程(S201)からパージ工程(S204)までの成膜サイクルを繰り返して行う。ここでは、2nm程度の膜厚でハフニウムシリケート膜32bを形成することとし、1回の成膜サイクルでは、0.1nm〜0.2nmの薄膜が形成されることから、上記成膜サイクルを10回〜20回繰り返して行うこととする。
ここで、後述するように、酸化性ガス供給工程(S203)における処理チャンバー11内の圧力を、原料ガスの供給工程(S201)における処理チャンバー11内の圧力(266Pa)よりも高く設定することで、上記界面層32aの膜厚は厚くなることから、ゲート絶縁膜32のEOTを2nm程度に維持するため、原料ガス供給工程(S201)と酸化性ガス供給工程(S203)の処理チャンバー11内の圧力を同一にする場合よりもハフニウムシリケート膜中のHfの組成比(Hf/Hf+Si)を増大させて、ハフニウムシリケート膜32bを高誘電率化することが好ましい。
このため、上記成膜サイクルにおける原料ガス供給工程(S201)においては、原料ガス供給工程(S201)と酸化性ガス供給工程(S203)の処理チャンバー11内の圧力を同一にする場合と比較して、Hf原子を含有する原料ガス(Hf[N(CH3)(C2H5)4])のガス流量比またはガス濃度を高くすることで、ハフニウムシリケート膜32b中のHfの組成比が52%〜55%程度となるように調整する。
そして、酸化性ガス供給工程(S203)において、原料ガスの供給工程(S201)における処理チャンバー11内の圧力(266Pa)よりも高い532Paに設定し、O3ガスとO2ガスとを供給することで、O原子の層を形成するとともに、原料ガスに起因する膜中の不純物を酸化する。
また、酸化性ガス供給工程(S203)において、原料ガスの供給工程(S201)よりも処理チャンバー11内の圧力を高く設定することで、酸化性ガス中の酸素が基板31の表面と反応し、SiO2からなる上記界面層32aの膜厚が厚くなる。これにより、ハフニウムシリケート膜32b中の固定電荷に起因するクーロン散乱が抑制され、後工程で基板31の表面側に形成されるチャネル領域から界面層32aを通過してハフニウムシリケート膜32bに電荷が注入されることが抑制される。
なお、ここでは、酸化性ガスの供給工程(S203)における処理チャンバー11内の圧力を原料ガスの供給工程(S201)よりも高くする例について説明するが、酸化性ガスの供給工程(S203)における基板31の温度を原料ガスの供給工程(S201)よりも高くしても上記界面層32aの膜厚は厚くなる。
本実施形態では、上述した酸素含有ガス供給工程(S203)における処理チャンバー11内の圧力を制御することで、上記界面層32aの膜厚が規定される。ここでは、第2実施形態と同様に、ゲート絶縁膜32のEOTを2nm程度に調整することから、界面層32aの膜厚は1.5nm程度とすることが好ましく、ここでは、界面層32aの膜厚が1.3nmから1.5nmに増大することとする。
以上のようにして、基板31の表面に界面層32aとハフニウムシリケート膜32bとからなるゲート絶縁膜32が形成される。その後、図6(b)に示すように、ゲート絶縁膜32にプラズマ窒化処理を行う。これにより、ゲート絶縁膜32中のハフニウムシリケート膜32bは窒化ハフニウムシリケート膜(HfSiON)32b’となる。その後、N2雰囲気下で1000℃のRTA処理を行う。この後の工程は、通常のnMOSFETの製造方法と同様に行うこととする。
このようなゲート絶縁膜32の形成方法によれば、酸化性ガスの供給工程(S203)において、原料ガスの供給工程(S201)よりも処理チャンバー11内の圧力を高くした状態で、酸化性ガスを処理雰囲気に供給することで、O原子の層の形成と不純物の酸化を行う。その後、不活性ガスによるパージ工程(S204)において未反応の酸化性ガスとともに酸化した不純物をパージする。これにより、成膜サイクルの中で、不純物の除去を行うことが可能となる。したがって、不純物の除去処理を別チャンバーで行う場合と比較して、スループットを向上させることができる。
また、酸化性ガスを用いて不純物の除去処理を行うことから、NH3ガスを用いる場合と比較して、成膜中に酸素原子が窒素原子に置換されることがなく、不純物濃度の低減されたハフニウムシリケート膜の成膜が可能である。これにより、膜中不純物によるトラップ準位を介したリーク電流を抑制することができる。したがって、製造するデバイスの歩留まりを向上させることができる。
さらに、本実施形態によれば、成膜サイクルにおいて、界面層32aを厚く形成することができるため、窒化ハフニウムシリケート膜32b’中の固定電荷によるクーロン散乱が抑制されることから、チャネル領域36中の電荷への影響が抑制され、キャリア移動度を向上させることができる。また、界面層32aの膜厚が厚く形成されるため、チャネル領域36中の電荷が窒化ハフニウムシリケート膜32b’にトラップされることが抑制され、閾値電圧の変動が防止されるため、PBTIなどのデバイス信頼性を向上させることができる。さらに、界面層32aの厚膜化に伴いハフニウムシリケート膜32bの高誘電率化することで、EOTが維持されることから、スケーリングのメリットが損なわれない。したがって、45nm世代以降のCMOSデバイス向けのプロセスに好適に対応させることができる。
また、上記第2実施形態と第4実施形態とを組み合わせて行うことも可能である。この場合には、例えば成膜サイクルの酸化性ガスの供給工程における処理チャンバー11内の圧力を原料ガスの供給工程における処理チャンバー11内の圧力よりも高くする。そして、成膜サイクルを複数回行う毎に、不純物除去工程を行う。
なお、以上説明した第1実施形態〜第4実施形態では、ALD法によりハフニウムシリケート膜を形成する例について説明したが、本発明はこれに限定されず、アルミニウムシリケート、ジルコニウムシリケート等の他の金属シリケート膜であってもよく、酸化ハフニウム、酸化アルミニウム、酸化ジルコニウム等の金属酸化膜であってもよい。また、Hf、アルミニウム、ジルコニウム等の金属を組み合わせた金属シリケート膜または金属酸化膜であってもよい。
また、第1実施形態〜第4実施形態では、枚葉式のALD装置を用いた例について説明したが、複数枚のウエハを一度に処理するバッチ式のALD装置であっても本発明は適用可能である。
上述した第1実施形態の実施例について具体的に説明する。
(実施例1、2)
第1実施形態と同様の方法により、図5に示すハフニウムシリケート膜からなるキャパシタ絶縁膜24を形成し、トレンチキャパシタを形成した。実施例1は、第1実施形態と同様に、図3に示す酸素含有ガスの供給工程(S105)における処理チャンバー11(図1参照)内の圧力を1197Paに設定して行い、実施例2は、酸素含有ガスの供給工程(S105)における処理チャンバー11内の圧力を599Paに設定して行った。
第1実施形態と同様の方法により、図5に示すハフニウムシリケート膜からなるキャパシタ絶縁膜24を形成し、トレンチキャパシタを形成した。実施例1は、第1実施形態と同様に、図3に示す酸素含有ガスの供給工程(S105)における処理チャンバー11(図1参照)内の圧力を1197Paに設定して行い、実施例2は、酸素含有ガスの供給工程(S105)における処理チャンバー11内の圧力を599Paに設定して行った。
(比較例1、2)
また、上記実施例に対する比較例1として、不純物除去工程(S105、S106)を行わないこと以外は実施例1と同様に行い、成膜サイクル(S101〜S104)のみを行うことで、ハフニウムシリケート膜からなるキャパシタ絶縁膜24を形成し、トレンチキャパシタを形成した。また、比較例2としては、酸窒化シリコン(SiON)膜からなるキャパシタ絶縁膜24を備えたトレンチキャパシタを形成した。
また、上記実施例に対する比較例1として、不純物除去工程(S105、S106)を行わないこと以外は実施例1と同様に行い、成膜サイクル(S101〜S104)のみを行うことで、ハフニウムシリケート膜からなるキャパシタ絶縁膜24を形成し、トレンチキャパシタを形成した。また、比較例2としては、酸窒化シリコン(SiON)膜からなるキャパシタ絶縁膜24を備えたトレンチキャパシタを形成した。
上述した実施例1、2および比較例1のハフニウムシリケート膜からなるキャパシタ絶縁膜24について、横軸に表面からの深さをとり、縦軸に炭素(C)濃度をとったグラフを図9に示す。このグラフに示すように、酸素含有ガスの供給工程(S105)における処理チャンバー11内の圧力を1197Paで行った実施例1のハフニウムシリケート膜は、比較例1のハフニウムシリケート膜と比較して、不純物であるCのピーク濃度を40%まで低減することが確認された。また、599Paで酸素含有ガス供給工程(S105)を行った実施例2のハフニウムシリケート膜は、比較例1のハフニウムシリケート膜と比較して、不純物であるCのピーク濃度を60%まで低減することが確認された。
また、実施例1、2のトレンチキャパシタおよび比較例1、2のトレンチキャパシタについて、縦軸にリーク電流(Leakage Current)をとり、横軸にキャパシタ容量(Capacitance)をとったグラフを図10に示す。このグラフに示すように、実施例1および実施例2のトレンチキャパシタでは、比較例1のトレンチキャパシタと比較して、リーク電流が顕著に低減されることが確認された。また、SiON膜をキャパシタ絶縁膜24に用いた比較例2のトレンチキャパシタと実施例1、2のトレンチキャパシタとで、同程度のリーク電流でのキャパシタ容量を比較するとキャパシタ容量が高くなることが確認された。特に、実施例1のトレンチキャパシタと比較例2のトレンチキャパシタとで同程度のリーク電流を示すプロットAとプロットBを比較すると、キャパシタ容量が30%も増大することが確認された。
(比較例3〜6)
上述した実施例1、2の比較例3として、成膜サイクル(S101〜S104)のみを行いハフニウムシリケート膜を8nm成膜した後、酸素含有ガスの供給工程(S105)における処理チャンバー11内の圧力を266Paに設定して不純物除去工程を行うことで、キャパシタ絶縁膜24を形成し、トレンチキャパシタを形成した。また、比較例4として、比較例3において、酸素含有ガスの供給工程(S105)における処理チャンバー11内の圧力を599Paに設定して、キャパシタ絶縁膜24を形成し、トレンチキャパシタを形成した。
上述した実施例1、2の比較例3として、成膜サイクル(S101〜S104)のみを行いハフニウムシリケート膜を8nm成膜した後、酸素含有ガスの供給工程(S105)における処理チャンバー11内の圧力を266Paに設定して不純物除去工程を行うことで、キャパシタ絶縁膜24を形成し、トレンチキャパシタを形成した。また、比較例4として、比較例3において、酸素含有ガスの供給工程(S105)における処理チャンバー11内の圧力を599Paに設定して、キャパシタ絶縁膜24を形成し、トレンチキャパシタを形成した。
さらに、比較例5として、成膜サイクル(S101〜S104)のみを行い、ハフニウムシリケート膜を8nm成膜した後、別チャンバーに基板21を導入し、O2雰囲気下で600℃のアニール処理を行うことで、キャパシタ絶縁膜24を形成し、トレンチキャパシタを形成した。また、比較例6として、比較例5のアニール処理を700℃で行ったキャパシタ絶縁膜24を形成し、トレンチキャパシタを形成した。
ここで、比較例3、4のトレンチキャパシタについて、キャパシタ絶縁膜のEOTとリーク電流とを測定した。また、上述した比較例1のトレンチキャパシタについては、キャパシタ絶縁膜24のEOTを変化させた場合のリーク電流を測定した。この結果を図11のグラフに示す。このグラフに示すように、比較例1のトレンチキャパシタでは、キャパシタ絶縁膜24のEOTが薄くなるにつれて、リーク電流が増大することが確認された。また、比較例3〜6のトレンチキャパシタでは、各キャパシタ絶縁膜24のEOTにおけるリーク電流の値は、比較例1のトレンチキャパシタと同等であった。これにより、ハフニウムシリケート膜を8nm成膜した後に、不純物除去工程(S105、S106)またはアニール処理を行っても、不純物は除去されず、リーク電流は抑制されないことが確認された。
(実施例3)
図6を用いて説明した第2実施形態と同様の方法により、基板31上にゲート絶縁膜32を形成した。この場合には、図3に示す成膜サイクル(S101〜S104)を10回繰り返した後、不純物除去工程(S105〜S106)を1回行い、その後、成膜サイクル(S101〜S104)を6回繰り返した後、不純物除去工程(S105〜S106)を1回行うことでハフニウムシリケート膜32bを成膜し、界面層32aとハフニウムシリケート膜32bからなるゲート絶縁膜32を形成した。続いて、ゲート絶縁膜32にプラズマ窒化処理を行って、ハフニウムシリケート膜32bを窒化ハフニウムシリケート(HfSiON)膜32b’とした。その後、N2雰囲気下で1000℃のRTA処理を行い、ゲート電極33、ソース・ドレイン電極34、35を形成して、ゲート長10μmのnMOSFETを製造した。これにより、図12(a)の断面TEM写真に示すように、基板31上に1.5nmの膜厚の界面層32aを介して窒化ハフニウムシリケート膜(HfSiON膜)32b’が2nmの膜厚で形成された。この窒化ハフニウムシリケート膜中のHfの組成比は52%であった。
図6を用いて説明した第2実施形態と同様の方法により、基板31上にゲート絶縁膜32を形成した。この場合には、図3に示す成膜サイクル(S101〜S104)を10回繰り返した後、不純物除去工程(S105〜S106)を1回行い、その後、成膜サイクル(S101〜S104)を6回繰り返した後、不純物除去工程(S105〜S106)を1回行うことでハフニウムシリケート膜32bを成膜し、界面層32aとハフニウムシリケート膜32bからなるゲート絶縁膜32を形成した。続いて、ゲート絶縁膜32にプラズマ窒化処理を行って、ハフニウムシリケート膜32bを窒化ハフニウムシリケート(HfSiON)膜32b’とした。その後、N2雰囲気下で1000℃のRTA処理を行い、ゲート電極33、ソース・ドレイン電極34、35を形成して、ゲート長10μmのnMOSFETを製造した。これにより、図12(a)の断面TEM写真に示すように、基板31上に1.5nmの膜厚の界面層32aを介して窒化ハフニウムシリケート膜(HfSiON膜)32b’が2nmの膜厚で形成された。この窒化ハフニウムシリケート膜中のHfの組成比は52%であった。
(比較例7)
実施例3の比較例として、上記不純物除去工程を行わないこと以外は、実施例3と同様に、界面層とハフニウムシリケート膜とからなるゲート絶縁膜を形成し、nMOSFETを製造した。これにより、図12(b)の断面TEM写真に示すように、基板上に1.3nmの膜厚の界面層を介して、窒化ハフニウムシリケート膜(HfSiON膜)が2.4nmの膜厚で形成された。この窒化ハフニウムシリケート膜中のHfの組成比は44%であった。
実施例3の比較例として、上記不純物除去工程を行わないこと以外は、実施例3と同様に、界面層とハフニウムシリケート膜とからなるゲート絶縁膜を形成し、nMOSFETを製造した。これにより、図12(b)の断面TEM写真に示すように、基板上に1.3nmの膜厚の界面層を介して、窒化ハフニウムシリケート膜(HfSiON膜)が2.4nmの膜厚で形成された。この窒化ハフニウムシリケート膜中のHfの組成比は44%であった。
実施例3と比較例7のnMOSFETについて、0.8mV/cmの単位電界印加時の電子移動度を測定した。その結果、両デバイスともチャネル反転状態での電気的膜厚(Tinv)を2.1nm、ゲートリーク電流密度(Jg)を0.6A/cm2に維持した状態で、比較例7のnMOSFETの電子移動度は245cm2/Vsであるのに対し、実施例3のnMOSFETの電子移動度は280cm2/Vsであった。なお、電気的膜厚(Tinv)とは、EOTにゲート電極の空乏層膜厚および量子効果による膜厚増加分を加えた値である。これにより、実施例3のnMOSFETは、比較例7のnMOSFETと比較して電子移動度が14%も向上することが確認された。
また、実施例3と比較例7のnMOSFETについて、PBTIストレス(2.4V,105℃,1539秒)を印加した後のイオン劣化率を測定したところ、比較例7のnMOSFETでは、イオン劣化率は31%であった。これに対し、実施例3のnMOSFETのイオン劣化率は5%であり、イオン劣化率が1/6に抑制された。この結果、実施例3のnMOSFETは、実使用電圧+10%のゲート電圧(1.32V)モデルで10年保証の長期信頼性が得られることが確認された。
21、31…基板、23…トレンチ、24…キャパシタ絶縁膜、32…ゲート絶縁膜、33…ゲート電極
Claims (13)
- 金属原子およびシリコン原子の少なくとも一方を含む原料ガスを処理雰囲気に供給し、原料ガス成分を基板の処理表面に吸着させることで、金属原子およびシリコン原子の少なくとも一方を含む層を形成する第1工程と、
不活性ガスを前記処理雰囲気に供給し、当該処理雰囲気の前記原料ガスをパージする第2工程と、
酸化性ガスを前記処理雰囲気に供給し、前記基板の処理表面に吸着した前記原料ガス成分と反応させて酸素原子の層を形成する第3工程と、
不活性ガスを前記処理雰囲気に供給し、当該処理雰囲気の前記酸化性ガスをパージする第4工程とを有し、
前記第1工程から前記第4工程までの成膜サイクルを繰り返して行うことで、前記処理表面に薄膜を形成する原子層蒸着法を用いた薄膜の形成方法において、
前記第4工程と前記第1工程との間に、酸素含有ガスを前記処理雰囲気に供給し、前記薄膜中の不純物を酸化する第5工程と、不活性ガスを前記処理雰囲気に供給して、前記酸素含有ガスおよび酸化した前記不純物をパージする第6工程とからなる不純物除去工程を挿入する
ことを特徴とする薄膜の形成方法。 - 請求項1記載の薄膜の形成方法において、
前記成膜サイクルを複数回行う毎に前記不純物除去工程を挿入する
ことを特徴とする薄膜の形成方法。 - 請求項1記載の薄膜の形成方法において、
前記第5工程の前記処理雰囲気の圧力を、前記第3工程の前記処理雰囲気の圧力よりも高くする
ことを特徴とする薄膜の形成方法。 - 請求項1記載の薄膜の形成方法において、
前記第5工程の前記基板の温度を、前記第3工程の前記基板の温度よりも高くする
ことを特徴とする薄膜の形成方法。 - 請求項1記載の薄膜の形成方法において、
前記第5工程のガス流量を、前記第3工程のガス流量よりも高くする
ことを特徴とする薄膜の形成方法。 - 請求項1記載の薄膜の形成方法において、
前記第5工程の処理時間を、前記第3工程の処理時間よりも長くする
ことを特徴とする薄膜の形成方法。 - 請求項1記載の薄膜の形成方法において、
前記第3工程で用いる前記酸化性ガスと前記第5工程で用いる前記酸素含有ガスとに同一のガスを用いる
ことを特徴とする薄膜の形成方法。 - 請求項7記載の薄膜の形成方法において、
前記第5工程の前記酸素含有ガスの濃度を前記第3工程の前記酸化性ガスの濃度よりも高くする
ことを特徴とする薄膜の形成方法。 - 電極間にキャパシタ絶縁膜を挟持してなるキャパシタを備えた半導体装置の製造方法であって、
原子層蒸着法を用いて前記キャパシタ絶縁膜を形成する工程では、
金属原子およびシリコン原子の少なくとも一方を含む原料ガスを処理雰囲気に供給し、原料ガス成分を基板の処理表面に吸着させることで、金属原子およびシリコン原子の少なくとも一方を含む層を形成する第1工程と、
不活性ガスを前記処理雰囲気に供給し、当該処理雰囲気の前記原料ガスをパージする第2工程と、
酸化性ガスを前記処理雰囲気に供給し、前記基板の処理表面に吸着した前記原料ガス成分と反応させて酸素原子の層を形成する第3工程と、
不活性ガスを前記処理雰囲気に供給し、当該処理雰囲気の前記酸化性ガスをパージする第4工程とからなる前記第1工程から前記第4工程までの成膜サイクルを繰り返して行い、
前記第4工程と前記第1工程との間に、酸素含有ガスを前記処理雰囲気に供給し、前記薄膜中の不純物を酸化する第5工程と、不活性ガスを前記処理雰囲気に供給して、前記酸素含有ガスおよび酸化した前記不純物をパージする第6工程とからなる不純物除去工程を挿入する
ことを特徴とする半導体装置の製造方法。 - 基板上にゲート絶縁膜を介してゲート電極を設けてなる半導体装置の製造方法であって、
原子層蒸着法を用いて前記ゲート絶縁膜を形成する工程では、
金属原子およびシリコン原子の少なくとも一方を含む原料ガスを処理雰囲気に供給し、原料ガス成分を基板の処理表面に吸着させることで、金属原子およびシリコン原子の少なくとも一方を含む層を形成する第1工程と、
不活性ガスを前記処理雰囲気に供給し、当該処理雰囲気の前記原料ガスをパージする第2工程と、
酸化性ガスを前記処理雰囲気に供給し、前記基板の処理表面に吸着した前記原料ガス成分と反応させて酸素原子の層を形成する第3工程と、
不活性ガスを前記処理雰囲気に供給し、当該処理雰囲気の前記酸化性ガスをパージする第4工程とからなる前記第1工程から前記第4工程までの成膜サイクルを繰り返して行い、
前記第4工程と前記第1工程との間に、酸素含有ガスを前記処理雰囲気に供給し、前記薄膜中の不純物を酸化する第5工程と、不活性ガスを前記処理雰囲気に供給して、前記酸素含有ガスおよび酸化した前記不純物をパージする第6工程とからなる不純物除去工程を挿入する
ことを特徴とする半導体装置の製造方法。 - 原子層蒸着法を用いた薄膜の形成方法において、
金属原子およびシリコン原子の少なくとも一方を含む原料ガスを処理雰囲気に供給し、原料ガス成分を基板の処理表面に吸着させることで、金属原子およびシリコン原子の少なくとも一方を含む層を形成する第1工程と、
不活性ガスを前記処理雰囲気に供給し、当該処理雰囲気の前記原料ガスをパージする第2工程と、
前記第1工程よりも前記処理雰囲気の圧力および前記基板の温度の少なくとも一方を高くした状態で、酸化性ガスを前記処理雰囲気に供給し、前記基板の処理表面に吸着した前記原料ガス成分と反応させて酸素原子の層を形成するとともに、不純物を酸化する第3工程と、
不活性ガスを前記処理雰囲気に供給し、当該処理雰囲気の前記酸化性ガスとともに、酸化した前記不純物をパージする第4工程とを有し、
前記第1工程から前記第4工程までの成膜サイクルを繰り返して行うことで薄膜を形成する
ことを特徴とする薄膜の形成方法。 - 電極間にキャパシタ絶縁膜を挟持してなるキャパシタを備えた半導体装置の製造方法であって、
原子層蒸着法を用いて前記キャパシタ絶縁膜を形成する工程は、
金属原子およびシリコン原子の少なくとも一方を含む原料ガスを処理雰囲気に供給し、原料ガス成分を基板の処理表面に吸着させることで、金属原子およびシリコン原子の少なくとも一方を含む層を形成する第1工程と、
不活性ガスを前記処理雰囲気に供給し、当該処理雰囲気の前記原料ガスをパージする第2工程と、
前記第1工程よりも前記処理雰囲気の圧力および前記基板の温度の少なくとも一方を高くした状態で、酸化性ガスを前記処理雰囲気に供給し、前記基板の処理表面に吸着した前記原料ガス成分と反応させて酸素原子の層を形成するとともに、不純物を酸化する第3工程と、
不活性ガスを前記処理雰囲気に供給し、当該処理雰囲気の前記酸化性ガスとともに、酸化した前記不純物をパージする第4工程とを有し、
前記第1工程から前記第4工程までの成膜サイクルを繰り返して行うことで前記キャパシタ絶縁膜を形成する
ことを特徴とする半導体装置の製造方法。 - 基板上にゲート絶縁膜を介してゲート電極を設けてなる半導体装置の製造方法であって、
原子層蒸着法を用いて前記ゲート絶縁膜を形成する工程では、
金属原子およびシリコン原子の少なくとも一方を含む原料ガスを処理雰囲気に供給し、原料ガス成分を基板の処理表面に吸着させることで、金属原子およびシリコン原子の少なくとも一方を含む層を形成する第1工程と、
不活性ガスを前記処理雰囲気に供給し、当該処理雰囲気の前記原料ガスをパージする第2工程と、
前記第1工程よりも前記処理雰囲気の圧力および前記基板の温度の少なくとも一方を高くした状態で、酸化性ガスを前記処理雰囲気に供給し、前記基板の処理表面に吸着した前記原料ガス成分と反応させて酸素原子の層を形成するとともに、不純物を酸化する第3工程と、
不活性ガスを前記処理雰囲気に供給し、当該処理雰囲気の前記酸化性ガスとともに、酸化した前記不純物をパージする第4工程とを有し、
前記第1工程から前記第4工程までの成膜サイクルを繰り返して行うことで前記ゲート絶縁膜を形成する
ことを特徴とする半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005366430A JP2006279019A (ja) | 2005-03-03 | 2005-12-20 | 薄膜の形成方法および半導体装置の製造方法 |
| US11/365,052 US20060199384A1 (en) | 2005-03-03 | 2006-03-01 | Method of forming thin film, and method of manufacturing semiconductor device |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005058401 | 2005-03-03 | ||
| JP2005366430A JP2006279019A (ja) | 2005-03-03 | 2005-12-20 | 薄膜の形成方法および半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2006279019A true JP2006279019A (ja) | 2006-10-12 |
Family
ID=36944641
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005366430A Pending JP2006279019A (ja) | 2005-03-03 | 2005-12-20 | 薄膜の形成方法および半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20060199384A1 (ja) |
| JP (1) | JP2006279019A (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007113041A (ja) * | 2005-10-19 | 2007-05-10 | Hitachi Kokusai Electric Inc | 基板処理装置 |
| US8440548B2 (en) | 2010-08-06 | 2013-05-14 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of microcrystalline silicon film and manufacturing method of thin film transistor |
| KR101295174B1 (ko) | 2010-02-15 | 2013-08-09 | 도쿄엘렉트론가부시키가이샤 | 성막 방법, 성막 장치 및, 성막 장치의 사용 방법 |
| JP2014140013A (ja) * | 2012-12-18 | 2014-07-31 | Tokyo Electron Ltd | 薄膜形成方法および薄膜形成装置 |
| JP2014197636A (ja) * | 2013-03-29 | 2014-10-16 | 東京エレクトロン株式会社 | 成膜方法および成膜装置 |
| JPWO2013103140A1 (ja) * | 2012-01-06 | 2015-05-11 | 日立化成株式会社 | パッシベーション膜形成用組成物、パッシベーション膜付半導体基板及びその製造方法、並びに太陽電池素子及びその製造方法 |
| JP2015149461A (ja) * | 2014-02-10 | 2015-08-20 | 東京エレクトロン株式会社 | 金属酸化物膜の成膜方法および成膜装置 |
| JP2016103650A (ja) * | 2013-03-19 | 2016-06-02 | 株式会社日立国際電気 | 半導体装置の製造方法、基板処理装置、プログラムおよび記録媒体 |
| WO2017213743A1 (en) * | 2016-06-06 | 2017-12-14 | Applied Materials, Inc. | Method for wafer outgassing control |
| KR20220104422A (ko) * | 2021-01-18 | 2022-07-26 | 주식회사 유진테크 | 박막의 불순물 제거방법 및 기판 처리 장치 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009170439A (ja) * | 2008-01-10 | 2009-07-30 | Panasonic Corp | ゲート絶縁膜の形成方法 |
| KR101451716B1 (ko) * | 2008-08-11 | 2014-10-16 | 도쿄엘렉트론가부시키가이샤 | 성막 방법 및 성막 장치 |
| JP5864637B2 (ja) | 2013-03-19 | 2016-02-17 | 株式会社日立国際電気 | 半導体装置の製造方法、基板処理装置、プログラム及び記録媒体 |
| KR101846850B1 (ko) * | 2013-09-30 | 2018-04-09 | 가부시키가이샤 히다치 고쿠사이 덴키 | 반도체 장치의 제조 방법, 기판 처리 장치, 기판 처리 시스템 및 기록 매체 |
| JP6456893B2 (ja) * | 2016-09-26 | 2019-01-23 | 株式会社Kokusai Electric | 半導体装置の製造方法、記録媒体および基板処理装置 |
| US10355111B2 (en) * | 2017-04-26 | 2019-07-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | Deposition selectivity enhancement and manufacturing method thereof |
| CN112614855A (zh) * | 2020-12-07 | 2021-04-06 | 长江存储科技有限责任公司 | 半导体刻蚀孔内膜层及三维存储器结构的制备方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040247787A1 (en) * | 2002-04-19 | 2004-12-09 | Mackie Neil M. | Effluent pressure control for use in a processing system |
| KR100513719B1 (ko) * | 2002-08-12 | 2005-09-07 | 삼성전자주식회사 | 하프늄 산화막 형성용 전구체 및 상기 전구체를 이용한하프늄 산화막의 형성방법 |
| US7112485B2 (en) * | 2002-08-28 | 2006-09-26 | Micron Technology, Inc. | Systems and methods for forming zirconium and/or hafnium-containing layers |
| JP4059183B2 (ja) * | 2003-10-07 | 2008-03-12 | ソニー株式会社 | 絶縁体薄膜の製造方法 |
| US20050252449A1 (en) * | 2004-05-12 | 2005-11-17 | Nguyen Son T | Control of gas flow and delivery to suppress the formation of particles in an MOCVD/ALD system |
| US20050276922A1 (en) * | 2004-06-10 | 2005-12-15 | Henry Bernhardt | Method of forming thin dielectric layers |
| US7300873B2 (en) * | 2004-08-13 | 2007-11-27 | Micron Technology, Inc. | Systems and methods for forming metal-containing layers using vapor deposition processes |
| US7098339B2 (en) * | 2005-01-18 | 2006-08-29 | Praxair Technology, Inc. | Processes for the production of organometallic compounds |
-
2005
- 2005-12-20 JP JP2005366430A patent/JP2006279019A/ja active Pending
-
2006
- 2006-03-01 US US11/365,052 patent/US20060199384A1/en not_active Abandoned
Cited By (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007113041A (ja) * | 2005-10-19 | 2007-05-10 | Hitachi Kokusai Electric Inc | 基板処理装置 |
| KR101295174B1 (ko) | 2010-02-15 | 2013-08-09 | 도쿄엘렉트론가부시키가이샤 | 성막 방법, 성막 장치 및, 성막 장치의 사용 방법 |
| US8440548B2 (en) | 2010-08-06 | 2013-05-14 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of microcrystalline silicon film and manufacturing method of thin film transistor |
| JPWO2013103140A1 (ja) * | 2012-01-06 | 2015-05-11 | 日立化成株式会社 | パッシベーション膜形成用組成物、パッシベーション膜付半導体基板及びその製造方法、並びに太陽電池素子及びその製造方法 |
| JP2014140013A (ja) * | 2012-12-18 | 2014-07-31 | Tokyo Electron Ltd | 薄膜形成方法および薄膜形成装置 |
| JP2016103650A (ja) * | 2013-03-19 | 2016-06-02 | 株式会社日立国際電気 | 半導体装置の製造方法、基板処理装置、プログラムおよび記録媒体 |
| US9466478B2 (en) | 2013-03-29 | 2016-10-11 | Tokyo Electron Limited | Film forming method and film forming apparatus |
| JP2014197636A (ja) * | 2013-03-29 | 2014-10-16 | 東京エレクトロン株式会社 | 成膜方法および成膜装置 |
| KR101775196B1 (ko) * | 2013-03-29 | 2017-09-05 | 도쿄엘렉트론가부시키가이샤 | 성막 방법 및 성막 장치 |
| JP2015149461A (ja) * | 2014-02-10 | 2015-08-20 | 東京エレクトロン株式会社 | 金属酸化物膜の成膜方法および成膜装置 |
| WO2017213743A1 (en) * | 2016-06-06 | 2017-12-14 | Applied Materials, Inc. | Method for wafer outgassing control |
| KR20190006071A (ko) * | 2016-06-06 | 2019-01-16 | 어플라이드 머티어리얼스, 인코포레이티드 | 웨이퍼 아웃개싱 제어를 위한 방법 |
| US10236190B2 (en) | 2016-06-06 | 2019-03-19 | Applied Materials, Inc. | Method for wafer outgassing control |
| KR102183937B1 (ko) | 2016-06-06 | 2020-11-27 | 어플라이드 머티어리얼스, 인코포레이티드 | 웨이퍼 아웃개싱 제어를 위한 방법 |
| KR20220104422A (ko) * | 2021-01-18 | 2022-07-26 | 주식회사 유진테크 | 박막의 불순물 제거방법 및 기판 처리 장치 |
| JP2022111081A (ja) * | 2021-01-18 | 2022-07-29 | ユ-ジーン テクノロジー カンパニー.リミテッド | 薄膜における不純物の除去方法及び基板処理装置 |
| JP7291253B2 (ja) | 2021-01-18 | 2023-06-14 | ユ-ジーン テクノロジー カンパニー.リミテッド | 薄膜における不純物の除去方法及び基板処理装置 |
| KR102563298B1 (ko) | 2021-01-18 | 2023-08-03 | 주식회사 유진테크 | 박막의 불순물 제거방법 및 기판 처리 장치 |
| US11972946B2 (en) | 2021-01-18 | 2024-04-30 | Eugene Technology Co., Ltd. | Method for removing impurities in thin film and substrate processing apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| US20060199384A1 (en) | 2006-09-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7429540B2 (en) | Silicon oxynitride gate dielectric formation using multiple annealing steps | |
| JP2006279019A (ja) | 薄膜の形成方法および半導体装置の製造方法 | |
| KR100640638B1 (ko) | 원자층 증착법에 의한 고유전막 형성 방법 및 고유전막을 갖는 반도체소자의 제조 방법 | |
| JP5103056B2 (ja) | 半導体装置の製造方法 | |
| US6303481B2 (en) | Method for forming a gate insulating film for semiconductor devices | |
| US7622401B2 (en) | Method of producing insulator thin film, insulator thin film, method of manufacturing semiconductor device, and semiconductor device | |
| US20080090425A9 (en) | Two-step post nitridation annealing for lower EOT plasma nitrided gate dielectrics | |
| KR20130140696A (ko) | 화학 기상 증착에 의한 저온 유전체 막 형성 | |
| JP4887604B2 (ja) | 半導体装置の製造方法 | |
| JP2019102530A (ja) | 半導体装置およびその製造方法 | |
| JP2005158998A (ja) | 半導体装置の製造方法 | |
| JP2006344837A (ja) | 半導体装置及びその製造方法 | |
| JP2006114747A (ja) | 半導体装置の製造方法 | |
| JP2011103481A (ja) | 半導体装置の製造方法 | |
| JP2004158498A (ja) | 半導体装置 | |
| JP4933256B2 (ja) | 半導体微細構造物を形成する方法 | |
| JP2007123662A (ja) | 半導体装置の製造方法および半導体装置 | |
| US20080128833A1 (en) | High-Dielectric-Constant Film, Field-Effect Transistor and Semiconductor Integrated Circuit Device Using the Same, and Method for Producing High-Dielectric-Constant Film | |
| JP2008078253A (ja) | 半導体装置の製造方法 | |
| JP5141321B2 (ja) | 半導体装置の製造方法 | |
| JP4966490B2 (ja) | 半導体装置の製造方法 | |
| JPWO2006009025A1 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2009253195A (ja) | 半導体装置の製造方法、及び半導体装置 | |
| JP2006054382A (ja) | 金属シリケート膜と金属シリケート膜の製造方法および半導体装置と半導体装置の製造方法 | |
| JP2005101503A (ja) | 半導体装置及びその製造方法 |