TWI249284B - Linear multiplier circuit - Google Patents
Linear multiplier circuit Download PDFInfo
- Publication number
- TWI249284B TWI249284B TW093141937A TW93141937A TWI249284B TW I249284 B TWI249284 B TW I249284B TW 093141937 A TW093141937 A TW 093141937A TW 93141937 A TW93141937 A TW 93141937A TW I249284 B TWI249284 B TW I249284B
- Authority
- TW
- Taiwan
- Prior art keywords
- transistor
- voltage
- source
- input signal
- gate
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06G—ANALOGUE COMPUTERS
- G06G7/00—Devices in which the computing operation is performed by varying electric or magnetic quantities
- G06G7/12—Arrangements for performing computing operations, e.g. operational amplifiers
- G06G7/16—Arrangements for performing computing operations, e.g. operational amplifiers for multiplication or division
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Power Engineering (AREA)
- Software Systems (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Amplifiers (AREA)
- Manipulation Of Pulses (AREA)
- Logic Circuits (AREA)
- Amplitude Modulation (AREA)
Description
1249284 九、發明說明: 【發明所屬之技術領域】 本發明係有關於-種乘法器電路,特別是有關於一種線性 乘法器,其輸人信號與輪出信號具有較佳的線性關係。 【先前技術】 類比乘法器根據兩個類比輸入信號的大小,產生一與輸入 信號呈比例關係的輸出信號。類比乘法器所接收的輸入信號一 般係為電壓#唬,因此,類比乘法被稱為電壓模式類比乘法 器。類比乘法器可被組成㊆t限或是四象限的電路。由類比乘 法器所產生的輸出信號可能會被類比-數位轉換器(a/d converter)轉換成數位格式。 類比乘法器可應用於許多不同裝置中,例如,調幅器、相 位比較器、適應性濾波器(adaptivefilter)、類比_數位轉換器、 以及正弦/餘弦合成器(sine/c〇sine synthesizers)。類比乘法器被 使用在精細的乏晰邏輯控制器(fuzzy 1〇gic c〇ntr〇ller)以及人工 類神經網路(artificial neural network)。另外,在其它的應用上, 也需要利用乘法器以提供雙輸入的線性乘積。在數位的領域 中,雙輸入的線性乘積是容易完成的。然而類比乘法器電路並 沒有較佳的線性特性。要改善類比乘法器電路的線性特性是困 難的,尤其是由CMOS技術所完成的固態乘法器。改善類比乘 法器電路的的成本大於類比/數位轉換器(A/D c〇nverter)及數位 /類比轉換器(D/A converter)的製造成本,並且需佔用相當大的 晶片面積,以及造成電源的損耗。 【發明内容】 有鑑於此,本發明提供一種線性乘法器電路,在其輸入及 輸出信號間,具有比習知乘法器電路更佳的線性特性。 1249284 本發明提供一種線性乘法器電路,分別由其輸入端接收第 一及第二輸入信號,然後在輸出端產生一與第一及第二輸入信 號呈比例關係的輸出電流。本發明之線性乘法器電路具有一第 〜弟四電晶體’所有電晶體均具有沒極、源極、閘極、以及 大體上相同的臨界電壓。固定電晶體的汲極與源極間的電壓, 使得第一〜第四電晶體均操作於飽和模式(saturation m〇de)。第 一及第二電晶體的源極以及第三及第四電晶體的汲極均耦接 在起在此實施例中,第一電晶體的閘極對源極的電壓係為 第一、第二輸入信號、額外加入的輸入信號與第一電晶體的臨 界電壓的總和;第二電晶體的閘極對源極的電壓係為額外加入 的輸入彳曰號與第二電晶體的臨界電壓的總和;第三電晶體的閘 極對源極的電壓係為第一輸入信號、額外加入的輸入信號與第 三電晶體的臨界電壓的總和;第四電晶體的閘極對源極的電壓 係為第二輸入信號、額外加入的輸入信號與第四電晶體的臨界 電壓的總和。在本實施例中,額外加入的輸入信號以係用以消 除非線性現象發生在乘法器電路中。 上述之線性乘法器電路更包括,一操作放大器以及一電 阻。操作放大器具有第一、第二輸入端以及輸出端,其第一輸 入端用以接收第一電壓位準。電阻耦接於操作放大器的第二輸 入端與輸出端之間。第一電晶體的汲極接收第二電壓位準,其 源極耦接操作放大器的第二輸入端。第一電晶體的閘極接收第 一、第二輸入信號、額外加入的輸入信號、與第一補償電壓的 總和。第二電晶體的汲極接收第二電壓位準,其源極耦接操作 放大器的第一輸入端,其閘極接收額外加入的輸入信號、與第 補彳貝電壓的總和。第三電晶體的汲極耦接操作放大器的第二 輸入端,其源極接地,其閘極接收第一輸入信號、額外加入的 輸入信號、與第二補償電壓的總和。第四電晶體的汲極耦接操 1249284 作放大器的第二輸入端,其源極接地,其閉 號、額外加入的輸入信號、與第二補償電㈣總和 在本實施例中,第一補償電麼約等於第一電愿位 曰 體的臨界電壓的總和,而楚— /、曰曰 段.甘士 f 補償電㈣等於電晶體的臨界電 壓,其中,第一電壓位準約等於第二電壓位準的一半。 固定電晶體的汲極與源極間的電屢時,便可消除非線性的 現象,並且改善乘法器電路的線性特性。 *為讓本毛明之上述和其他目的、特徵、和優點能更明顯易 懂’下文特舉出較佳實施例,並配合所附圖式,作詳細說明如 下: 【實施方式】 如第1圖所示,線性乘法器電路i包括,操作放大器u、 電阻12、以及電晶體131〜134。電晶體131〜134具有大致相同 的臨界電壓。操作放大器,U具第一輸入端lu、第二輸入端 112、以及輸出端113。第一輸入端lu接收第一電壓位準 VDD/2。電阻12耦接於操作放大器u的第二輸入端112、以 及輸出端113之間。電晶體131之汲極接收第二電壓位準 VDD,其源極耦接操作放大器11的第二輸入端112,其閘極接 收輸入k號A、B、額外加入的輸入信號c、與第一補償電壓的 總和。電晶體132汲極接收第二電壓位準VDD,其源極耦接操 作放大器11的第一輸入端112 ’其閘極接收額外加入的輸入信 號C與第一補償電壓的總和。電晶體丨33汲極耦接操作放大器 11的第二輸入端112,其源極耦接至地GND,其閘極接收輸入 信號A、額外加入的輸入信號c、與第二補償電壓的總和。電 晶體134沒極耦接操作放大器11的第二輸入端112,其源極耦 接至地GND ’其閘極接收輸入信號b、額外加入的輸入信號c、 與第二補償電壓的總和。電晶體131及132的源極及電晶體133 1249284 及134的汲極透過節點D,均耦接至操作放大器u的第二輸入 端U2。在此實施例中,電曰曰曰體131〜134均操作於飽和模 額外加入的輸人信號C用以消除習知乘法器電路的非線性現象 的缺點。以下將詳細說明非線性現象消除的方法。 不 線性乘法器電路1接收輸入信號A及B,並產生電流ι〇, 其中’電流1〇與在節點D的輸入信號八及B呈比例關係。當 電晶體操作於飽和模式時,4 了改善電流由汲極到源極的平: 定律(square rule)的非線性特性,透過操作放大器u,將節點d 的電壓位準被固定在VDD/2(亦即約等於第二電壓位準的一 半),如此,便可使得電晶體131、132的源極、以及電晶體133、 134的汲極電壓固定。此外,每一電晶體131〜134的閘極電壓 均包括一補償電壓,其中,運用於電晶體131、132的第一補 償電壓約等於VDD/2與電晶體本身的臨界電壓%的總和,而 運用在電晶體133、134的第二補償電壓約等於電晶體本身的 臨界電壓vT。透過補償電壓,可保證電晶體131〜134操作於飽 和模式下。因此,電晶體131的閘極電壓位準為信號a、b'、c 與第一補償電壓的總和;電晶體132的閘極電壓位準為信號C 一第補彳員電壓的總和;電晶體133的閘極電壓位準為信號 C與第一補侦電壓的總和,電晶體134的閘極電壓位準為 信號B、C與第二補償電壓的總和。應用於電晶體i3i、丨32的 蜀極的第一補仏電壓係用以消除電晶體閘極與源極間的電壓 位準VDD/2,並可確保電晶體操作於飽和模式。另外,由於外 加^旒C後可能會在電晶體中引起大電流,而可能會損壞電晶 體131,並降低本身的壽命,因此,在實際應用中需適當的設 叶額外加入的輸入信號C的電壓位準。 流經電晶體131〜134的電流II〜14如第1圖所示。當電晶 體在飽和模式時,根據電流由汲極流至源極的平方定律,流經 1249284 電晶體的電流如下式所示: iDS=K.(vGS_vT)2_(m.vDS)..................⑴ 其中,參數K及λ為固定的參數,因此,電流II〜14如下 所示:
Il=(A2+B2+C2+2AB+2BC+2AC).K_(m.VDD/2)......(2) I2=C2K(l+XVDD/2)..........................................(3) I3=(A2+C2+2AC)-K-(l+X-VDD/2)...........................(4) I4=(B2+C2+2BC)K.(l+X.VDD/2)...........................(5) 電流I〇如下所不· Ι〇=Ι1+Ι2-Ι3-Ι4=2ΑΒ·Κ·(1+λ·ΥΟϋ/2)......................⑹ 電流1〇與輸入信號A、Β呈比例關係,另外,操作放大器 11的輸出端113所輸出的電壓V〇如下所示: V0=I〇.R+VDD/2=2ABK(l+XVDD/2)R+ VDD/2....(7) 其中,R為電阻12的阻抗,如此,輸出電壓V〇與輸入信 號A、B之間的線性關係便可被定義出來。只要消除相關的參 數K、VDD/2、λ(如第7式所示),便可輕易地得到輸入信號a、 B的電壓乘積。當然,亦可直接得到節點D的電流1〇(如第6 式所示)。熟習本領域之技術人士可根據上述的乘法器電路,選 擇導出其它的信號。 最後’本發明提供線性特性較佳的乘法器電路。藉由固定 沒極與源極間的電壓,以及將電晶體操作在飽和模式,便可消 除當電流由汲極流向源極時,沒極與源極間的電壓所產生的非 線性現象。 雖然本發明已以較佳實施例揭露如上,然其並非用以限定本發明, 任何熟習此技藝者,在不脫離本發明之精神和範圍内,當可作些許^更動 與潤飾,因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。 1249284 【圖式簡單說明】 第1圖本發明之線性乘法器電路之示意圖。 【主要元件符號說明】 I :線性乘法器電路; II :操作放大器;12 :電阻; 111、112 :輸入端;113 :輸出端; 131〜134 :電晶體。
11
Claims (1)
- ;|1| 修正本 •sL£3MI£2I—J 94 年 8 月 12 日 十、申請專利範圍: _ 1一種線丨生乘法器電路,接收一第一輸入信號以及一第二 輪入:號’並具有-輪出端,用以產生一電流,該電流與該第 -及第二輸入信號的乘積呈比例關係,該線性乘法器電路 括: 源極、以及一閘極; 源極、以及一閘極; 源極、以及一閘極;以及 源極、以及一閘極; 第一電晶體,具有一汲極 第二電晶體,具有一汲極 第三電晶體,具有一汲極 第四電晶體,具有一汲極 斤一中該第一、第二、第三、以及第四電晶體具有大致才 等的臨界電壓,並且㈣該第_、第二、第三、以及第四電』 體的、,與咖曰,的電壓,以及閘極與源極間的電壓,使該, ,一、第二、以及第四電晶體均操作於一飽和模式;該^ :與f二電晶體的源極耦接該第三與第四電晶體的汲極;該复 -電晶體的閘極與源極間的電壓等於該第_輸人信號、該第: 2入乜號 額外的輸入信號、與該第一電晶體的臨界電壓白, 〜和,忒第二電晶體的閘極與源極間的電壓等於該額外的輸^ 信號、與該第二電晶體的臨界電壓的總和;該第三電晶體的馬 ,與,極間的電壓等於該第—輸人信號、該額外的輸入信號 與該第三電晶體的臨界電壓的總和;該第四電晶體的閘極與渴 極間的電;1等於該第二輸人信號、該額外的輸人信號、與該第 四電晶體的臨界電壓的總和。 2.如申睛專利範圍第1項所述之線性乘法器電路,更包 =一操作放大器,具有-第-、第二輸人端以及—輸出端, μf一輪入端耦接該線性乘法器電路之輸出端,該操作放大器 之第一輸入端接收一第一電壓位準用以固定該第一、第二電2 體的源極電壓、以及第三、第四電晶體的汲極電壓。一曰曰 0608-7685TWF1 12 3.如申請專利範圍第2項所述之線性乘法器電路,更包 括,一電阻,耦接於該操作放大器的第二輸入端與輸出端之間。 上〜4·如申睛專利範圍第2項所述之線性乘法器電路,其中, 邊第一及第二電晶體的汲極耦接一第二電壓位準,該第三及第 四黾晶體的源極|馬接一參考電屢位準。 …5·如申請專利範圍第4項所述之線性乘法器電路,其中, 该第一電壓位準約為該第二電壓位準的一半 —^-種線性乘法器電路,用以接收—第—輸人信號以及一 :一輪入信號,以及在該線性乘法器電路的一輸出端產生一電 机’自亥電流與該第一及第_輪卢 性乘法器電路,包括:乘積王比例關係,該線 竽第―:作,大器,具有一第一、第二輸入端以及-輸出端, 该弟一輸入端用以接收一第一電壓位準; 接$ = 2晶體,其祕接收收—第二M位準,其源« ==器之第二輸入端,其間極接收該第—輸入信號、 --額外的輸入信號與—第—補償電壓之總和,· 該摔作㈣’其祕純該第二電難準,錢極減 一第三電晶體,其汲極耦接該操 其源極柄接-參考電壓位準,其閘極接收該; 額外㈣入信號與—第二補償電壓之總^弟一輸入^虎、该 —弟四電晶體’其沒極純該操作放大器 八及極接收該參考電壓位準,其ί 額外的輸入信號與該第二補償電壓之總和:弟―輸入^、该 如申請專利範圍第6項所述之線性乘法器電路,其中, 0608-7685TWF1 13 :换i丨 辦僅: 於〜一 .-一—uvnri 該第-電壓位準約為Μ二電餘準的一半。 ,第?二請專I範圍第6項所述之線性乘法器電路,其中 二、.片一、第二與第四電晶體具有相同的一臨界雷厭二’ 第約為該第-電屋位準與該臨界電麼的總和二:ί 一補彳員電壓約為該臨界電遷。 5亥弟 9·如申請專利職第6項所叙線性乘^電路 :電阻’麵接於該操作放大器的該第二輸入端及該輪::: 10·—種控制方法,用以在一乘法器電路中,產生一第— 第二輸入信號的一乘積,包括下列步驟·· 及 利用該第一及第二輸入信號以及一額外的輪入信號, 一第一電流; D〜,屋生 利用該額外的輸入信號,產生一第二電流; 利用該第一輸入信號以及該額外的輸入信號,產生一第一 電流, 利用該第二輸入信號以及該額外的輸入信號,產生一第四 電流;以及 利用該第一、第二、第三以及第四電流,產生一與該乘積 呈比例關係的電流。 11.如申請專利範圍第10項所述之控制方法,其中產生與 該乘積呈比例關係的電流的步驟,包括下列步驟: 定義一第一電流和,该苐一電流和為該弟一電流與該第二 電流的總和, 定義一第二電流和’該第二電流和為該第三電流與該第四 電流的總和, 0608-7685TWF1 14 Μ瓣綱(細鞠 、疋義一電流差,該電流差為該第一電流和與該第二電流、和· 之差,其中,該電流差與該乘積呈比例關係。 、、的12.如申請專利範圍第1〇項所述之控制方法,其中,該乘 · j W電路具有複數電晶體,當該等電晶體的汲極與源極間的電 · 壓被固定時,該乘法器電路操作於一飽和模式。 σ I3.如申請專利範圍第10項所述之控制方法,其中該乘法 器電路,包括: 第電晶體,具有一汲極、一源極、以及一閘極; 第一電晶體,具有一汲極、一源極、以及一閘極; 一,二電晶體,具有一汲極、一源極、以及一閘極;以及 第四電晶體,具有一汲極、一源極、以及一閘極; #其中,該第一、第二、第三、以及第四電晶體具有大致相 :的^界電壓’並且固定該第一、第二、第三、以及第四電晶 二,及=與源極間的電壓,以及閘極與源極間的電壓;該第一 亡:包日日體的源極耦接該第三與第四電晶體的汲極;該第一 電:體的閘極與源極間的電壓等於該第一輸入信號、該第二輸 二仏唬^ =額外的輸入信號、與該第一電晶體的臨界電壓的總 1 ^第一電晶體的閘極與源極間的電壓等於該額外的輸入信 ® 口、"、h第一電晶體的臨界電壓的總和;該第三電晶體的閘極 :、原極間的電壓等於該第—輸人信號、該額外的輸人信號、與 該第三電晶體的臨界電壓的總和;該第四電晶體的閘極與源極 ^勺電[等於5亥第二輸入信號、該額外的輸入信號、與該第四 電晶體的臨界電壓的總和。 _ ^如申明專利範圍第1 0項所述之控制方法,其中該乘法 Hi ’·更包括:—操作放大器,具有-第-、第二輸入端、 、 輸出端,该第二輸入端耦接該輸出端,該第一輸入端接 0608-7685TWF1 15 收一第一電壓位準,用以固定該第一、第二電晶體的源極·電 壓、以及第三、第四電晶體的汲極電壓。 15.如申請專利範圍第14項所述之控制方法,其中該乘法 器電路,更包括:一電阻,耦接於該操作放大器的第二輸入及 輸出端之間。0608-7685TWF1 16
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/879,278 US7009442B2 (en) | 2004-06-30 | 2004-06-30 | Linear multiplier circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW200601687A TW200601687A (en) | 2006-01-01 |
| TWI249284B true TWI249284B (en) | 2006-02-11 |
Family
ID=34887862
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW093141937A TWI249284B (en) | 2004-06-30 | 2004-12-31 | Linear multiplier circuit |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7009442B2 (zh) |
| CN (1) | CN1303561C (zh) |
| TW (1) | TWI249284B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI406177B (zh) * | 2010-01-11 | 2013-08-21 | Richtek Technology Corp | 混合式寬範圍乘法器及其方法 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007149533A2 (en) | 2006-06-19 | 2007-12-27 | Dose Safety | System, method and article for controlling the dispensing of insulin |
| TWI420803B (zh) * | 2010-01-25 | 2013-12-21 | Chern Lin Chen | Cmos線性類比乘法/除法器電路 |
| CN110308891B (zh) * | 2019-08-21 | 2023-05-09 | 上海南芯半导体科技股份有限公司 | 一种除法器电路及其实现方法 |
| US11699493B2 (en) * | 2021-05-24 | 2023-07-11 | Microchip Technology Inc. | Method and apparatus for performing a read of a flash memory using predicted retention-and-read-disturb-compensated threshold voltage shift offset values |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4387439A (en) * | 1979-06-19 | 1983-06-07 | Lin Hung C | Semiconductor analog multiplier |
| EP0333884B1 (de) * | 1988-03-19 | 1994-06-08 | Deutsche ITT Industries GmbH | CMOS-Parallel-Serien-Multiplizierschaltung sowie deren Multiplizier- und Addierstufen |
| US5831468A (en) * | 1994-11-30 | 1998-11-03 | Nec Corporation | Multiplier core circuit using quadritail cell for low-voltage operation on a semiconductor integrated circuit device |
| US5602504A (en) * | 1995-09-15 | 1997-02-11 | National Science Council | Four-quadrant three-input multiplier |
| GB2312064A (en) * | 1996-04-12 | 1997-10-15 | Nec Corp | Analog multiplier |
| JP2956609B2 (ja) * | 1996-08-30 | 1999-10-04 | 日本電気株式会社 | バイポーラ・マルチプライヤ |
| US7102411B2 (en) * | 2003-03-06 | 2006-09-05 | Broadcom Corporation | High linearity passive mixer and associated LO buffer |
-
2004
- 2004-06-30 US US10/879,278 patent/US7009442B2/en not_active Expired - Lifetime
- 2004-12-31 TW TW093141937A patent/TWI249284B/zh not_active IP Right Cessation
-
2005
- 2005-01-06 CN CNB2005100041159A patent/CN1303561C/zh not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI406177B (zh) * | 2010-01-11 | 2013-08-21 | Richtek Technology Corp | 混合式寬範圍乘法器及其方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1303561C (zh) | 2007-03-07 |
| TW200601687A (en) | 2006-01-01 |
| US7009442B2 (en) | 2006-03-07 |
| US20060001471A1 (en) | 2006-01-05 |
| CN1641678A (zh) | 2005-07-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2013123083A (ja) | オートゼロアンプ及び該アンプを使用した帰還増幅回路 | |
| FR2814609A1 (fr) | Circuit d'amplificateur operationnel | |
| JPH10256884A5 (zh) | ||
| TWI309421B (en) | Control circuit of power supply unit, power supply unit and control method thereof | |
| TWI249284B (en) | Linear multiplier circuit | |
| TWI364747B (en) | Driving device of a liquid crystal display device | |
| CN109104194A (zh) | 一种数字模拟转换器及数字功放子系统 | |
| Enomoto et al. | Integrated MOS four-quadrant analog multiplier using switched capacitor technology for analog signal processor ICs | |
| CN106559053B (zh) | 具有改进转换性能的差分放大器 | |
| JP4977824B2 (ja) | 1サイクルコントローラ用の、特にdc−dcスイッチングコンバータ用の線形トランスコンダクタ | |
| JPWO2014156180A1 (ja) | 信号出力回路 | |
| CN102882374B (zh) | 一种面积优化的混合信号伪三型补偿电路 | |
| KR101092699B1 (ko) | 동적 바이어스 작동하는 전류기근형 인버터 및 이를 이용한 저전력 델타 시그마 모듈레이터 | |
| JP2014057135A (ja) | 半導体装置 | |
| CN114938129B (zh) | 一种自适应高线性度的斜波补偿电路 | |
| IT202100000245A1 (it) | Apparato convertitore dc-dc con anello di controllo basato sul tempo e corrispondenti procedimento di controllo e prodotto informatico | |
| CN114281149B (zh) | Rram阵列求和运算电路及方法 | |
| JPS59138121A (ja) | 電界効果トランジスタ・スイッチを整合させるための装置 | |
| US20100045350A1 (en) | Semiconductor Device and Amplification Device Generating Triangular Wave Synchronized with Clock Signal | |
| CN110022110B (zh) | 音圈马达阻尼控制电路 | |
| JPH08172339A (ja) | 能動型ろ波器、能動型等化器及び発振器 | |
| JPH09259205A (ja) | 積和演算回路 | |
| JP2004180268A (ja) | 増幅回路及びこれを用いた液晶ディスプレイ装置 | |
| Sun et al. | Continuously controlled and discrete-level charge pumping techniques implemented in SC integrators | |
| Pillonnet et al. | Sliding mode audio class-D amplifier for portable devices |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MK4A | Expiration of patent term of an invention patent |