[go: up one dir, main page]

TWI420803B - Ｃｍｏｓ線性類比乘法／除法器電路 - Google Patents

Ｃｍｏｓ線性類比乘法／除法器電路 Download PDF

Info

Publication number
TWI420803B
TWI420803B TW99101910A TW99101910A TWI420803B TW I420803 B TWI420803 B TW I420803B TW 99101910 A TW99101910 A TW 99101910A TW 99101910 A TW99101910 A TW 99101910A TW I420803 B TWI420803 B TW I420803B
Authority
TW
Taiwan
Prior art keywords
multiplier
transistor
voltage signal
signal
divider circuit
Prior art date
Application number
TW99101910A
Other languages
English (en)
Other versions
TW201126897A (en
Inventor
Chern Lin Chen
Wei Chun Cheng
Po Chun Huang
Original Assignee
Chern Lin Chen
Wei Chun Cheng
Po Chun Huang
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chern Lin Chen, Wei Chun Cheng, Po Chun Huang filed Critical Chern Lin Chen
Priority to TW99101910A priority Critical patent/TWI420803B/zh
Publication of TW201126897A publication Critical patent/TW201126897A/zh
Application granted granted Critical
Publication of TWI420803B publication Critical patent/TWI420803B/zh

Links

Landscapes

  • Amplifiers (AREA)
  • Manipulation Of Pulses (AREA)

Description

CMOS線性類比乘法/除法器電路
本發明是有關於一種類比乘法/除法器電路，特別是有關於一種CMOS線性類比乘法/除法器電路，其輸入訊號與輸出訊號具有較佳的線性關係。
類比乘法/除法器電路根據兩個類比輸入訊號的大小，產生一與輸入訊號呈比例關係的輸出訊號。其輸入及輸出訊號可能為電壓形式或電流形式。
類比乘法/除法器電路可應用於許多不同裝置中，例如：適應性濾波器、類比-數位轉換器、相位比較器或各種控制電路。在其它的應用上，也經常要使用類比乘法/除法器電路。在數位的領域中，乘法/除法器電路可以非常輕易的被實現。但是在類比領域中，要實現高線性度及大輸入範圍的乘法/除法器電路則是相對困難許多，尤其是由CMOS技術所完成的固態乘法器。但若是將數位乘法/除法器應用在類比電路，則必須配合類比-數位轉換器及數位-類比轉換器使用，代價是必須付出相對較大的晶片面積及較多的成本，並且大幅增加電路的複雜程度。
有鑑於此，本發明提供一種CMOS類比乘法/除法器電路，具有比習知乘法/除法器電路更佳的線性特性。
本發明提供一種線性類比乘法/除法器電路，分別由其輸入端接受第一及第二輸入訊號，然後在其輸出端產生一第一及第二訊號呈比例關係之輸出訊號。本發明之類比乘法/除法器電路具有第一及第二電晶體，每一電晶體均具有一汲極、一源極、一閘極、以及大體相等的臨界電壓；其中第一電晶體操作在飽和區，第二電晶體操作在線性區；藉由使第一及第二電晶體的汲極至源極電壓差等於第一電壓訊號，且第一及第二電晶體的閘極至源極電壓差各自等於第一及第二電壓訊號加上一電晶體的臨界電壓；如此，流經第一電晶體與第二電晶體的汲極電流相加後而得的第一電流訊號將與第一電壓訊號及第二電壓訊號呈比例關係；若將第一電壓訊號及第二電壓訊號作為輸入訊號，則第一電流訊號為輸出訊號，此電路做為乘法器使用；若將第二電壓訊號及第一電流訊號作為輸入訊號，則第一電壓訊號為輸出訊號，此電路做為除法器使用。因第一及第二電晶體受到之不理想效應影響相對較小，故此電路擁有較高的線性度。
圖一係根據本發明實施例所繪示之CMOS線性類比乘法/除法器電路圖，包括：臨界電壓產生電路101，類比加法器102-103，電晶體104-105。由臨界電壓產生電路101具有一輸出端，其輸出訊號VTH 即為電晶體之臨界電壓，且與電晶體104-105之臨界電壓大體相同。類比加法器102-103各自具有兩輸入端和一輸出端，其功能在於將兩輸入訊號相加後再輸出至其輸出端。類比加法器102的兩輸入端分別接至電壓訊號VTH 及電壓訊號V1 ，而其輸出端則接至電晶體104的閘極。類比加法器103的兩輸入端分別接至電壓訊號VTH 及電壓訊號V2 ，而其輸出端則接至電晶體105的閘極。電晶體104操作於飽和區，其汲極接至電壓訊號V1 ，閘極接至類比加法器102的輸出端，源極接地。電晶體105操作於線性區，其汲極接至電壓訊號V1 ，閘極接至類比加法器103的輸出端，源極接地。電流訊號I1 為電晶體104的汲極電流I2 與電晶體105的汲極電流I3 相加而成。以下將詳細說明此電路的乘法/除法動作原理。
當電晶體操作在飽和區時，其汲極電流可表示為：
ID =0.5K‧(VGS -VTH )2 .........(1)
而電晶體操作在飽和區時，其汲極電流可表示為：
ID =K‧((VGS -VTH )VDS -0.5VDS 2 ).........(2)
其中K為電晶體的製程參數，為一定值。
由於電晶體104操作於飽和區，故其汲極電流I2 可由下式表示：
I2 =0.5KV1 2 .........(3)
又電晶體105操作於線性區，故其汲極電流I3 可表示為：
I3 =K‧(V2 V1 -0.5V1 2 ).........(4)
因此，電流訊號I1 可被推導出：
I1 =I2 +I3 =K‧V1 V2 .........(5)
由上式可知，電流訊號I1 與電壓訊號V1 及V2 的乘積呈比例關係。若將電壓訊號V1 及電壓訊號V2 作為此電路的輸入訊號，則此電路的輸出為電流訊號I1 ，此電路可作為乘法器使用。若將電流訊號I1 及電壓訊號V2 作為此電路的輸入訊號，則此電路的輸出為電壓訊號V1 ，此電路可作為除法器使用。
最後，電晶體105操作於線性區，電晶體104之閘極-汲極電壓恰好等於電晶體之臨界電壓，故電晶體104操作於飽和區與線性區的交界處，因此電晶體104與電晶體105受到非線性不理想效應的影響相對於操作在飽和區的電晶體較小，使得此電路的輸出訊號與輸入訊號能夠擁有較高的線性度關係。
在較佳實施例之詳細說明中所提出之具體實施例僅用以方便說明本發明之技術內容，而非將本發明狹義地限制於上述實施例，在不超出本發明之精神及以下申請專利範圍之情況，所做之種種變化實施，皆屬於本發明之範圍。
101．．．臨界電壓產生電路
102．．．類比加法器
103．．．類比加法器
104．．．電晶體
105．．．電晶體
圖一係本發明之CMOS類比乘法/除法器電路圖。
101．．．臨界電壓產生電路
102．．．類比加法器
103．．．類比加法器
104．．．電晶體
105．．．電晶體

Claims (7)

  1. 一種CMOS線性類比乘法/除法器電路，包括：一第一電晶體，具有一汲極、一源極及一閘極；一第二電晶體，具有一汲極、一源極及一閘極；其中第一及第二電晶體具有大致相等的臨界電壓，且第一電晶體操作於飽和區，第二電晶體操作於線性區；藉由使第一及第二電晶體的汲極至源極電壓差等於第一電壓訊號，第一電晶體的閘極至源極電壓差等於第一電壓訊號加上一臨界電壓，第二電晶體的閘極至源極電壓差等於第二電壓訊號加上一臨界電壓，而得一第一電流訊號，此第一電流訊號與第一電壓訊號及第二電壓訊號成比例關係。
  2. 如申請專利範圍第1項所述之CMOS線性類比乘法/除法器電路，更包括：一第一類比加法器，具有兩輸入端及一輸出端，其輸出訊號為兩輸入訊號之和；一第二類比加法器，具有兩輸入端及一輸出端，其輸出訊號為兩輸入訊號之和；其中第一類比加法器之兩輸入端分別接至第一電壓訊號及臨界電壓訊號，輸出端則接至第一電晶體的閘極，第二類比加法器之兩輸入端分別接至第二電壓訊號及臨界電壓訊號，輸出端則接至第二電晶體的閘極。
  3. 如申請專利範圍第1項所述之CMOS線性類比乘法/除法器電路，更包括：一臨界電壓產生電路，具有一輸出端，其功用在於產生電晶體之臨界電壓訊號。
  4. 如申請專利範圍第1項所述之CMOS線性類比乘法/除法器電路，更包括：一電阻；將第一電壓訊號及第二電壓訊當作輸入訊號，再將第一電流訊號流經電阻，則此電路功能為輸入與輸出皆為電壓訊號之乘法器電路。
  5. 如申請專利範圍第1項所述之CMOS線性類比乘法/除法器電路，更包括：一電阻；一電流鏡單元，可將輸入電流以一固定比例反射至輸出電流；將第一電壓訊號及第二電壓訊當作輸入訊號，再將第一電流訊號輸出至電流鏡單元，以一固定比例反射至輸出電阻，則此電路為一可控制比例常數之乘法器電路。
  6. 如申請專利範圍第1項所述之CMOS線性類比乘法/除法器電路，並利用申請專利範圍第1項所提出之一乘法器電路輸出至另一申請專利範圍第1項所提出之除法器電路，得到同時執行乘法及除法之乘法/除法器電路。
  7. 如申請專利範圍第1項所述之CMOS線性類比乘法/除法器電路，並利用申請專利範圍第1項所提出之一乘法器電路輸出至一電流鏡單元，再由此電流鏡單元輸出至另一申請專利範圍第1項所提出之除法器電路，得到同時執行乘法及除法之乘法/除法器電路。
TW99101910A 2010-01-25 2010-01-25 Ｃｍｏｓ線性類比乘法／除法器電路 TWI420803B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW99101910A TWI420803B (zh) 2010-01-25 2010-01-25 Ｃｍｏｓ線性類比乘法／除法器電路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW99101910A TWI420803B (zh) 2010-01-25 2010-01-25 Ｃｍｏｓ線性類比乘法／除法器電路

Publications (2)

Publication Number Publication Date
TW201126897A TW201126897A (en) 2011-08-01
TWI420803B true TWI420803B (zh) 2013-12-21

Family

ID=45024666

Family Applications (1)

Application Number Title Priority Date Filing Date
TW99101910A TWI420803B (zh) 2010-01-25 2010-01-25 Ｃｍｏｓ線性類比乘法／除法器電路

Country Status (1)

Country Link
TW (1) TWI420803B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW260843B (en) * 1995-05-16 1995-10-21 Nat Science Committee Four quadrant multiplier
US5587687A (en) * 1995-02-02 1996-12-24 Silicon Systems, Inc. Multiplier based transconductance amplifiers and transconductance control circuits
US5602504A (en) * 1995-09-15 1997-02-11 National Science Council Four-quadrant three-input multiplier
US7009442B2 (en) * 2004-06-30 2006-03-07 Via Technologies, Inc. Linear multiplier circuit

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5587687A (en) * 1995-02-02 1996-12-24 Silicon Systems, Inc. Multiplier based transconductance amplifiers and transconductance control circuits
TW260843B (en) * 1995-05-16 1995-10-21 Nat Science Committee Four quadrant multiplier
US5602504A (en) * 1995-09-15 1997-02-11 National Science Council Four-quadrant three-input multiplier
US7009442B2 (en) * 2004-06-30 2006-03-07 Via Technologies, Inc. Linear multiplier circuit

Also Published As

Publication number Publication date
TW201126897A (en) 2011-08-01

Similar Documents

Publication Publication Date Title
JP2013123083A (ja) オートゼロアンプ及び該アンプを使用した帰還増幅回路
JP6503663B2 (ja) 差動増幅回路
EP2649729A1 (en) Digital to analog converter circuits and methods
CN104901674B (zh) 电流模式四象限cmos模拟乘法电路
JPWO2020240348A5 (zh)
WO2016181130A1 (en) Reference voltages
CN109088624B (zh) 一种双路时钟信号转脉宽调制信号电路
US8723593B2 (en) Bias voltage generation circuit and differential circuit
TWI420803B (zh) Ｃｍｏｓ線性類比乘法／除法器電路
Minaei et al. Two-quadrant fully integrable rms-to-dc converter for handling low-frequency signals
JP3578136B2 (ja) 掛け算器
US20110140758A1 (en) Analog multiplier
US20160181997A1 (en) Signal amplifying circuit
CN109891751B (zh) 电流源噪声抵消
TWI818350B (zh) 類比開關電路及其控制電路與控制方法
US7009442B2 (en) Linear multiplier circuit
JP2011130067A (ja) 電圧加算回路およびｄ／ａ変換回路
JP5310856B2 (ja) 定電流回路、および半導体集積回路
JP6701685B2 (ja) デューティ比調整回路
CN103023446A (zh) 运算放大器电路结构
RU2293433C1 (ru) Дифференциальный усилитель с повышенным ослаблением входного синфазного сигнала
CN108155882B (zh) 运算放大器及其差分放大电路
JP5592334B2 (ja) スプリッタ回路
TW201724747A (zh) 驅動電路及驅動方法
KR20170005244A (ko) 넓은 튜닝 범위를 갖는 고선형 전압-전류 컨버터 및 이를 이용한 전압제어발진기

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees