[go: up one dir, main page]

CN1641678A - 线性乘法器电路 - Google Patents

线性乘法器电路 Download PDF

Info

Publication number
CN1641678A
CN1641678A CN200510004115.9A CN200510004115A CN1641678A CN 1641678 A CN1641678 A CN 1641678A CN 200510004115 A CN200510004115 A CN 200510004115A CN 1641678 A CN1641678 A CN 1641678A
Authority
CN
China
Prior art keywords
input signal
voltage
transistor
grid
electric current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200510004115.9A
Other languages
English (en)
Other versions
CN1303561C (zh
Inventor
居维上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Via Technologies Inc
Original Assignee
Via Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Via Technologies Inc filed Critical Via Technologies Inc
Publication of CN1641678A publication Critical patent/CN1641678A/zh
Application granted granted Critical
Publication of CN1303561C publication Critical patent/CN1303561C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06G—ANALOGUE COMPUTERS
    • G06G7/00—Devices in which the computing operation is performed by varying electric or magnetic quantities
    • G06G7/12—Arrangements for performing computing operations, e.g. operational amplifiers
    • G06G7/16—Arrangements for performing computing operations, e.g. operational amplifiers for multiplication or division

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Software Systems (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Amplifiers (AREA)
  • Manipulation Of Pulses (AREA)
  • Logic Circuits (AREA)
  • Amplitude Modulation (AREA)

Abstract

一种线性乘法器电路，包括第一至第四晶体管，它们的阈值电压大体相等；固定第一至第四晶体管的漏极源极间的电压，以与栅极与源极间的电压，使第一、第二、第三及第四晶体管工作于饱和模式；第一与第二晶体管的源极连接第三与第四晶体管的漏极；第一晶体管的栅极源极间的电压等于第一、第二输入信号、另外引入的输入信号与第一晶体管的阈值电压的总和；第二晶体管的栅极与源极间的电压等于另外引入的输入信号、与第二晶体管的阈值电压的总和；第三晶体管的栅极源极间的电压等于第一输入信号、另外引入的输入信号、与第三晶体管的阈值电压的总和；第四晶体管的栅极源极间的电压等于第二输入信号、另外引入的输入信号与第四晶体管的阈值电压的总和。

Description

线性乘法器电路
技术领域
本发明有关于一种乘法器电路，特别是有关于一种线性乘法器，其输入信号与输出信号具有较佳的线性关系。
背景技术
模拟乘法器根据两个模拟输入信号的大小，产生一与输入信号呈比例关系的输出信号。模拟乘法器所接收的输入信号一般为电压信号，因此，模拟乘法被称为电压模式模拟乘法器。模拟乘法器可被组成两象限或是四象限的电路。由模拟乘法器所产生的输出信号可能会被模拟-数字转换器(A/Dconverter)转换成数字格式。
模拟乘法器可应用于许多不同装置中，例如，调幅器、相位比较器、适应性滤波器(adaptive filter)、模拟-数字转换器、以及正弦/余弦合成器(sine/cosine synthesizers)。模拟乘法器被使用在精细的模糊逻辑控制器(fuzzy logic controller)以及人工类神经网络(artificial neuralnetwork)。另外，在其它的应用上，也需要利用乘法器以提供双输入的线性乘积。在数字的领域中，双输入的线性乘积是容易完成的。然而模拟乘法器电路并没有较佳的线性特性。要改善模拟乘法器电路的线性特性是困难的，尤其是由CMOS技术所完成的固态乘法器。改善模拟乘法器电路的的成本大于模拟/数字转换器(A/D converter)及数字/模拟转换器(D/A converter)的制造成本，并且需占用相当大的芯片面积，以及造成电源的损耗。
发明内容
有鉴于此，本发明提供一种线性乘法器电路，在其输入及输出信号间，具有比公知乘法器电路更佳的线性特性。
本发明提供一种线性乘法器电路，分别由其输入端接收第一及第二输入信号，然后在输出端产生一与第一及第二输入信号呈比例关系的输出电流。本发明的线性乘法器电路具有一第一至第四晶体管，所有晶体管均具有漏极、源极、栅极、以及大体上相同的阈值电压。固定晶体管的漏极与源极间的电压，使得第一至第四晶体管均工作于饱和模式(saturation mode)。第一及第二晶体管的源极以及第三及第四晶体管的漏极均连接在一起。在此实施例中，第一晶体管的栅极对源极的电压为第一、第二输入信号、另外引入的输入信号与第一晶体管的阈值电压的总和；第二晶体管的栅极对源极的电压为另外引入的输入信号与第二晶体管的阈值电压的总和；第三晶体管的栅极对源极的电压为第一输入信号、另外引入的输入信号与第三晶体管的阈值电压的总和；第四晶体管的栅极对源极的电压为第二输入信号、另外引入的输入信号与第四晶体管的阈值电压的总和。在本实施例中，另外引入的输入信号以用以消除非线性现象发生在乘法器电路中。
上述的线性乘法器电路还包括，一运算放大器以及一电阻。运算放大器具有第一、第二输入端以及输出端，其第一输入端用以接收第一电压电平。电阻连接到运算放大器的第二输入端与输出端之间。第一晶体管的漏极接收第二电压电平，其源极连接运算放大器的第二输入端。第一晶体管的栅极接收第一、第二输入信号、另外引入的输入信号、与第一补偿电压的总和。第二晶体管的漏极接收第二电压电平，其源极连接运算放大器的第二输入端，其栅极接收另外引入的输入信号、与第一补偿电压的总和。第三晶体管的漏极连接运算放大器的第二输入端，其源极接地，其栅极接收第一输入信号、另外引入的输入信号、与第二补偿电压的总和。第四晶体管的漏极连接运算放大器的第二输入端，其源极接地，其栅极接收第二输入信号、另外引入的输入信号、与第二补偿电压的总和。
在本实施例中，第一补偿电压约等于第一电压电平与晶体管的阈值电压的总和，而第二补偿电压约等于晶体管的阈值电压；其中，第一电压电平约等于第二电压电平的一半。
固定晶体管的漏极与源极间的电压时，便可消除非线性的现象，并且改善乘法器电路的线性特性。
为让本发明的上述和其它目的、特征、和优点能更明显易懂，下文特举出较佳实施例，并配合附图，详细说明如下：
附图说明
图1本发明的线性乘法器电路的示意图。
符号说明
1：线性乘法器电路；
11：运算放大器；12：电阻；
111、112：输入端；113：输出端；
131-134：晶体管
具体实施方式
如图1所示，线性乘法器电路1包括，运算放大器11、电阻12、以及晶体管131-134。晶体管131-134具有大致相同的阈值电压。运算放大器11具第一输入端111、第二输入端112、以及输出端113。第一输入端111接收第一电压电平VDD/2。电阻12连接到运算放大器11的第二输入端112、以及输出端113之间。晶体管131的漏极接收第二电压电平VDD，其源极连接运算放大器11的第二输入端112，其栅极接收输入信号A、B、另外引入的输入信号C、与第一补偿电压的总和。晶体管132漏极接收第二电压电平VDD，其源极连接运算放大器11的第二输入端112，其栅极接收另外引入的输入信号C与第一补偿电压的总和。晶体管133漏极连接运算放大器11的第二输入端112，其源极连接至地GND，其栅极接收输入信号A、另外引入的输入信号C、与第二补偿电压的总和。晶体管134漏极连接运算放大器11的第二输入端112，其源极连接至地GND，其栅极接收输入信号B、另外引入的输入信号C、与第二补偿电压的总和。晶体管131及132的源极及晶体管133及134的漏极通过节点D，均连接至运算放大器11的第二输入端112。在此实施例中，晶体管131-134均工作于饱和模式。另外引入的输入信号C用以消除公知乘法器电路的非线性现象的缺点。以下将详细说明非线性现象消除的方法。
线性乘法器电路1接收输入信号A及B，并产生电流I0，其中，电流I0与在节点D的输入信号A及B呈比例关系。当晶体管工作于饱和模式时，为了改善电流由漏极到源极的平方定律(square rule)的非线性特性，通过运算放大器11，将节点D的电压电平被固定在VDD/2(亦即约等于第二电压电平的一半)，如此，便可使得晶体管131、132的源极、以及晶体管133、134的漏极电压固定。此外，每一晶体管131-134的栅极电压均包括一补偿电压，其中，运用于晶体管131、132的第一补偿电压约等于VDD/2与晶体管本身的阈值电压VT的总和，而运用在晶体管133、134的第二补偿电压约等于晶体管本身的阈值电压VT。通过补偿电压，可保证晶体管131-134工作于饱和模式下。因此，晶体管131的栅极电压电平为信号A、B、C与第一补偿电压的总和；晶体管132的栅极电压电平为信号C与第一补偿电压的总和；晶体管133的栅极电压电平为信号A、C与第二补偿电压的总和；晶体管134的栅极电压电平为信号B、C与第二补偿电压的总和。应用于晶体管131、132的栅极的第一补偿电压用以消除晶体管栅极与源极间的电压电平VDD/2，并可确保晶体管工作于饱和模式。另外，由于外加信号C后可能会在晶体管中引起大电流，而可能会损坏晶体管131，并降低本身的寿命，因此，在实际应用中需适当的设计另外引入的输入信号C的电压电平。
流经晶体管131-134的电流I1-I4如图1所示。当晶体管在饱和模式时，根据电流由漏极流至源极的平方定律，流经晶体管的电流如下式所示：
IDS＝K·(VGS-VT)2·(1+λ·VDS)………………(1)
其中，参数K及λ为固定的参数，因此，电流I1-I4如下所示：
I1＝(A2+B2+C2+2AB+2BC+2AC)·K·(1+λ·VDD/2)……(2)
I2＝C2·K·(1+λ·VDD/2)……………………………………(3)
I3＝(A2+C2+2AC)·K·(1+λ·VDD/2)………………………(4)
I4＝(B2+C2+2BC)·K·(1+λ·VDD/2)………………………(5)
电流I0如下所示：
I0＝I1+I2-I3-I4＝2AB·K·(1+λ·VDD/2)………………….(6)
电流I0与输入信号A、B呈比例关系，另外，运算放大器11的输出端113所输出的电压V0如下所示：
V0＝I0·R+VDD/2＝2AB·K·(1+λ·VDD/2)·R+VDD/2….(7)
其中，R为电阻12的阻抗，如此，输出电压V0与输入信号A、B之间的线性关系便可被定义出来。只要消除相关的参数K、VDD/2、λ(如第7式所示)，便可轻易地得到输入信号A、B的电压乘积。当然，亦可直接得到节点D的电流I0(如第6式所示)。熟习本领域的技术人员可根据上述的乘法器电路，选择导出其它的信号。
最后，本发明提供线性特性较佳的乘法器电路。利用固定漏极与源极间的电压，以及将晶体管操作在饱和模式，便可消除当电流由漏极流向源极时，漏极与源极间的电压所产生的非线性现象。
本发明虽以优选实施例公开如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围的情况下，可进行更动与修改，因此本发明的保护范围以所提出的权利要求所限定的范围为准。

Claims (10)

1.一种线性乘法器电路，接收一第一输入信号以及一第二输入信号，并具有一输出端，用以产生一电流，该电流与该第一及第二输入信号的乘积呈比例关系，该线性乘法器电路，包括：
一第一晶体管，具有一漏极、一源极、以及一栅极；
一第二晶体管，具有一漏极、一源极、以及一栅极；
一第三晶体管，具有一漏极、一源极、以及一栅极；以及
一第四晶体管，具有一漏极、一源极、以及一栅极；
其中，该第一、第二、第三、以及第四晶体管具有大致相等的阈值电压，并且固定该第一、第二、第三、以及第四晶体管的漏极与源极间的电压，以与栅极与源极间的电压，使该第一、第二、第三、以及第四晶体管均工作于一饱和模式；该第一与第二晶体管的源极连接该第三与第四晶体管的漏极；该第一晶体管的栅极与源极间的电压等于该第一输入信号、该第二输入信号、一另外引入的输入信号、与该第一晶体管的阈值电压的总和；该第二晶体管的栅极与源极间的电压等于该另外引入的输入信号、与该第二晶体管的阈值电压的总和；该第三晶体管的栅极与源极间的电压等于该第一输入信号、该另外引入的输入信号、与该第三晶体管的阈值电压的总和；该第四晶体管的栅极与源极间的电压等于该第二输入信号、该另外引入的输入信号、与该第四晶体管的阈值电压的总和。
2.如权利要求1所述的线性乘法器电路，还包括，一运算放大器，具有一第一、第二输入端以及一输出端，该第二输入端连接该线性乘法器电路的输出端，该运算放大器的第一输入端接收一第一电压电平用以固定该第一、第二晶体管的源极电压、以及第三、第四晶体管的漏极电压。
3.如权利要求2所述的线性乘法器电路，其中，该第一电压电平约为该第二电压电平的一半。
4.一种线性乘法器电路，用以接收一第一输入信号以及一第二输入信号，以及在该线性乘法器电路的一输出端产生一电流，该电流与该第一及第二输入信号的乘积呈比例关系，该线性乘法器电路，包括：
一运算放大器，具有一第一、第二输入端以及一输出端，该第一输入端用以接收一第一电压电平；
一第一晶体管，其漏极接收收一第二电压电平，其源极连接该运算放大器的第二输入端，其栅极接收该第一输入信号、第二输入信号、一另外引入的输入信号与一第一补偿电压的总和；
一第二晶体管，其漏极接收该第二电压电平，其源极连接该运算放大器的第二输入端，其栅极接收该另外引入的输入信号与该第一补偿电压的总和；
一第三晶体管，其漏极连接该运算放大器的第二输入端，其源极连接一参考电压电平，其栅极接收该第一输入信号、该另外引入的输入信号与一第二补偿电压的总和；
一第四晶体管，其漏极连接该运算放大器的第二输入端，其漏极接收该参考电压电平，其栅极接收该第二输入信号、该另外引入的输入信号与该第二补偿电压的总和。
5.如权利要求4所述的线性乘法器电路，其中，该第一电压电平约为该第二电压电平的一半。
6.如权利要求4所述的线性乘法器电路，其中，该第一、第二、第三与第四晶体管具有相同的一阈值电压，该第一补偿电压约为该第一电压电平与该阈值电压的总和，该第二补偿电压约为该阈值电压。
7.一种方法，用以在一乘法器电路中，产生一第一及第二输入信号的一乘积，包括下列步骤：
利用该第一及第二输入信号以及一另外引入的输入信号，产生一第一电流；
利用该另外引入的输入信号，产生一第二电流；
利用该第一输入信号以及该另外引入的输入信号，产生一第三电流；
利用该第二输入信号以及该另外引入的输入信号，产生一第四电流；以及
利用该第一、第二、第三以及第四电流，产生一与该乘积呈比例关系的电流。
8.如权利要求7所述的方法，其中产生与该乘积呈比例关系的电流的步骤，包括下列步骤：
定义一第一电流和，该第一电流和为该第一电流与该第二电流的总和；
定义一第二电流和，该第二电流和为该第三电流与该第四电流的总和；
定义一电流差，该电流差为该第一电流和与该第二电流和的差，其中，该电流差与该乘积呈比例关系。
9.如权利要求7所述的方法，其中该乘法器电路，包括：
一第一晶体管，具有一漏极、一源极、以及一栅极；
一第二晶体管，具有一漏极、一源极、以及一栅极；
一第三晶体管，具有一漏极、一源极、以及一栅极；以及
一第四晶体管，具有一漏极、一源极、以及一栅极；
其中，该第一、第二、第三、以及第四晶体管具有大致相等的阈值电压，并且固定该第一、第二、第三、以及第四晶体管的漏极与源极间的电压，以与栅极与源极间的电压；该第一与第二晶体管的源极连接该第三与第四晶体管的漏极；该第一晶体管的栅极与源极间的电压等于该第一输入信号、该第二输入信号、一另外引入的输入信号、与该第一晶体管的阈值电压的总和；该第二晶体管的栅极与源极间的电压等于该另外引入的输入信号、与该第二晶体管的阈值电压的总和；该第三晶体管的栅极与源极间的电压等于该第一输入信号、该另外引入的输入信号、与该第三晶体管的阈值电压的总和；该第四晶体管的栅极与源极间的电压等于该第二输入信号、该另外引入的输入信号、与该第四晶体管的阈值电压的总和。
10.如权利要求7所述的方法，其中该乘法器电路，还包括：一运算放大器，具有一第一、第二输入端、以及一输出端，该第二输入端连接该输出端，该第一输入端接收一第一电压电平，用以固定该第一、第二晶体管的源极电压、以及第三、第四晶体管的漏极电压。
CNB2005100041159A 2004-06-30 2005-01-06 线性乘法器电路 Expired - Lifetime CN1303561C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/879,278 US7009442B2 (en) 2004-06-30 2004-06-30 Linear multiplier circuit
US10/879,278 2004-06-30

Publications (2)

Publication Number Publication Date
CN1641678A true CN1641678A (zh) 2005-07-20
CN1303561C CN1303561C (zh) 2007-03-07

Family

ID=34887862

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100041159A Expired - Lifetime CN1303561C (zh) 2004-06-30 2005-01-06 线性乘法器电路

Country Status (3)

Country Link
US (1) US7009442B2 (zh)
CN (1) CN1303561C (zh)
TW (1) TWI249284B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110308891A (zh) * 2019-08-21 2019-10-08 上海南芯半导体科技有限公司 一种低成本应用的除法器电路及其实现方法
CN117157711A (zh) * 2021-05-24 2023-12-01 微芯片技术股份有限公司 用于使用预测的经保留与读取干扰补偿的阈值电压偏移补偿值来执行对闪存存储器的读取的方法和装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8548544B2 (en) 2006-06-19 2013-10-01 Dose Safety System, method and article for controlling the dispensing of insulin
TWI406177B (zh) * 2010-01-11 2013-08-21 Richtek Technology Corp 混合式寬範圍乘法器及其方法
TWI420803B (zh) * 2010-01-25 2013-12-21 Chern Lin Chen Ｃｍｏｓ線性類比乘法／除法器電路

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4387439A (en) * 1979-06-19 1983-06-07 Lin Hung C Semiconductor analog multiplier
DE3850096D1 (de) * 1988-03-19 1994-07-14 Itt Ind Gmbh Deutsche CMOS-Parallel-Serien-Multiplizierschaltung sowie deren Multiplizier- und Addierstufen.
US5831468A (en) * 1994-11-30 1998-11-03 Nec Corporation Multiplier core circuit using quadritail cell for low-voltage operation on a semiconductor integrated circuit device
US5602504A (en) * 1995-09-15 1997-02-11 National Science Council Four-quadrant three-input multiplier
GB2312064A (en) * 1996-04-12 1997-10-15 Nec Corp Analog multiplier
JP2956609B2 (ja) * 1996-08-30 1999-10-04 日本電気株式会社 バイポーラ・マルチプライヤ
US7102411B2 (en) * 2003-03-06 2006-09-05 Broadcom Corporation High linearity passive mixer and associated LO buffer

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110308891A (zh) * 2019-08-21 2019-10-08 上海南芯半导体科技有限公司 一种低成本应用的除法器电路及其实现方法
CN117157711A (zh) * 2021-05-24 2023-12-01 微芯片技术股份有限公司 用于使用预测的经保留与读取干扰补偿的阈值电压偏移补偿值来执行对闪存存储器的读取的方法和装置

Also Published As

Publication number Publication date
US7009442B2 (en) 2006-03-07
TWI249284B (en) 2006-02-11
TW200601687A (en) 2006-01-01
CN1303561C (zh) 2007-03-07
US20060001471A1 (en) 2006-01-05

Similar Documents

Publication Publication Date Title
Ramirez-Angulo et al. A new family of very low-voltage analog circuits based on quasi-floating-gate transistors
Peluso et al. A 1.5-V-100-/spl mu/W/spl Delta//spl Sigma/modulator with 12-b dynamic range using the switched-opamp technique
CN1132083C (zh) 电压至电流转换器和电压信号至电流信号的转换方法
WO1996012349A1 (en) Differential comparator circuit
JP2013123083A (ja) オートゼロアンプ及び該アンプを使用した帰還増幅回路
US20210271281A1 (en) Voltage-current converter, corresponding device and method
JP2005167512A (ja) Ｄ級増幅器
Rodríguez-Villegas et al. A 1-V micropower log-domain integrator based on FGMOS transistors operating in weak inversion
Lopez-Martin et al. 1.5 V CMOS companding filter
US7777655B2 (en) Wideband switched current source
CN1303561C (zh) 线性乘法器电路
CN109104194A (zh) 一种数字模拟转换器及数字功放子系统
CN1674437A (zh) 比较器电路
TW201021405A (en) Power amplifier and modulator therein
US8618882B2 (en) Variable gain amplifier
CN102884723B (zh) 具有电流反射器的电流电压转换器、放大器的输入级及相应放大器
CN109891751B (zh) 电流源噪声抵消
RU2331971C1 (ru) Дифференциальный усилитель с расширенным диапазоном активной работы
JP2016021668A (ja) 演算増幅回路
JP2014057135A (ja) 半導体装置
CN106301068A (zh) 一种数字驱动电源
CN1647095A (zh) 运算放大器积分器
CN101453196A (zh) 放大器电路
Yenkar et al. Double current controlled differential voltage dual output current conveyor and its applications
CN101286731B (zh) 高速差动至单端信号转换电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term

Granted publication date: 20070307

CX01 Expiry of patent term