[go: up one dir, main page]

TWI248329B - Methods for performing substrate imprinting using thermoset resin varnishes and products formed therefrom - Google Patents

Methods for performing substrate imprinting using thermoset resin varnishes and products formed therefrom Download PDF

Info

Publication number
TWI248329B
TWI248329B TW092135596A TW92135596A TWI248329B TW I248329 B TWI248329 B TW I248329B TW 092135596 A TW092135596 A TW 092135596A TW 92135596 A TW92135596 A TW 92135596A TW I248329 B TWI248329 B TW I248329B
Authority
TW
Taiwan
Prior art keywords
thermosetting resin
substrate
layer
resin layer
stage
Prior art date
Application number
TW092135596A
Other languages
English (en)
Other versions
TW200414838A (en
Inventor
Boyd Coomer
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of TW200414838A publication Critical patent/TW200414838A/zh
Application granted granted Critical
Publication of TWI248329B publication Critical patent/TWI248329B/zh

Links

Classifications

    • H10W70/05
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0044Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/005Punching of holes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/107Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0364Conductor shape
    • H05K2201/0376Flush conductors, i.e. flush with the surface of the printed circuit
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09009Substrate related
    • H05K2201/09036Recesses or grooves in insulating substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/096Vertically aligned vias, holes or stacked vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01Tools for processing; Objects used during processing
    • H05K2203/0104Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/0108Male die used for patterning, punching or transferring
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1189Pressing leads, bumps or a die through an insulating layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/04Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching
    • H05K3/045Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching by making a conductive layer having a relief pattern, followed by abrading of the raised portions
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4602Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H10W72/90
    • H10W72/9415
    • H10W90/724
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Description

1248329 ⑴ 玖、發明說明 【發明所屬之技術領域】 本發明一般而言係有關壓印之方法及其所形成之產物 ,而更明確地係有關使用熱固樹脂之基底壓印及其所形成 之產物。 【先前技術】 積體電路通常係藉由使用多種技術(包含表面安裝技 術(SMT ))以將其物理地及電氣地耦合至一由有機或陶 瓷材料所製之基底而被組裝爲電子封裝。一或更多此等 1C封裝可接著被物理地及電氣地耦合至一次基底(諸如 印刷電路板(PCB )或主機板)以形成一“電子總成”。 一電子總成中之各基底可包含數層。各層可包含金屬 互連線之一圖案(於下文中稱爲“痕跡”)於一或兩表面上 。各層亦可包含通孔以耦合層之相反表面上或其他層上的 痕跡或其他導電結構。 1C基底通常包含安裝於基底之一或更多表面上的一 或更多電子組件。電子組件係透過其包含基底痕跡及通孔 之導電路徑的階層而被功能性地連接至一電子系統之其他 元件。基底痕跡及通孔通常攜載其被傳疏於系統的組件( 諸如1C )之間的信號。某些1C具有相當大量的輸入輸出 (I/O )終端(亦稱爲“陸”或“墊”)、以及大量的電力及 接地終端。 於一基底中之導體特徵(諸如痕跡及通孔)的形成通 -4 > (2) 1248329 常需要一連串複雜、耗時、且昂貴的操作,其造成極大之 誤差機率。例如,形成痕跡於一基底層之單一表面上通常 需要表面備製、金屬化、遮罩、蝕刻、淸潔、及撿驗。形 成通孔通常需要使用雷射或機械鑽子以鑽孔。各製程階段 需要謹慎的操作及對齊以保持大量痕跡、通孔及其他特徵 之幾何完整性。爲了容許對齊容限,則特徵尺寸及關係通 常需被保持爲相當大,因而阻礙特徵密度之顯著減少。例 如,爲了提供鑽通孔之足夠容限,則通常會提供通孔墊, 而這些東西會損耗可觀的“不動產,,。 一典型多層基底之製造通常需要執行大量的製程操作 。於多層基底之一已知範例中,一核心層具有多數通孔( 於此亦稱爲“電鍍穿孔”或“PTHs”)及痕跡。痕跡可被形成 於核心層之一或兩表面上。形成一或更多累積層,其各具 有痕跡於一或更多表面上,且通常具有PTHs。累積層之 特徵可被形成而這些層係分離自核心層,且累積層可接著 被加至核心層。另一方面,累積層之某些特徵可被形成於 此等層已被加至核心層之後。 【發明內容】 爲了上述原因、及如後述將由那些熟悉此項技術者於 閱讀並瞭解本說明書後能變得淸楚明白的其他原因,本技 術中有一重大的需求,即其減小製造基底之複雜度、時間 、及成本的電子電路封裝之方法。 (3) 1248329 【實施方式】 於本發明之實施例的下列詳細描述中,係參考其形成 本發明之一部分的後附圖形,且其係藉由可實現發明標的 之特定較佳實施例所示。這些實施例被描述以足夠的細節 而致使那些熟悉此項技術者得以實施,而應瞭解其他的實 施例可被利用且可進行機械的、化學的、結構的、電氣的 、及程序的改變而不背離本發明標的之精神及範圍。,下 列詳細敘述並非爲限制之目的,且本發明之實施例的範圍 僅由後附申請專利範圍所界定。 下列詳細敘述開始自一定義區段、接著係壓印之簡短 槪述 '實施例之敘述及一簡短的結論。 定義 此處所使用之術語“熱塑性聚合物”或“熱軟化性塑膠 或“熱塑性塑膠”指的是任何可於加熱時被重複地軟化且於 冷卻時被硬化的塑膠,不同於以下所定義之熱固塑膠。熱 塑性塑膠不會於加熱時經歷交連且因而不會被再軟化。其 範例包含聚(乙烷)、聚苯乙烯、及聚氯乙烯(PVC )。 此處所使用之術語“熱固樹脂”或“熱固塑膠”或“樹脂” 指的是可於製造期間被形成爲某一形狀之塑膠,但是其於 進一步加熱時變爲恆久地堅硬。此係由於其發生於加熱時 之大量交連,其無法藉由再加熱而被反轉。其範例包含酚 甲醛樹脂、環氧樹脂、聚酯、聚氨酯、矽樹脂及其組合。 最常被使用於本發明之熱固樹脂包含環氧樹脂(“epoxies” -6 - (5) 1248329 %硬化),如由DSC所測得。“C階”樹脂係足夠堅硬以使 額外的化學及機械處理能發生於其表面上。“ C階”樹脂亦 已知爲“ r e s i t e ”。 此處所使用之術語“差異掃瞄熱量技術(D S C ) ”指的 是一種熱分析方法,其可顯示聚合作用之程度,諸如以一 熱固樹脂,而因此顯示硬化之百分比。假如所加之熱係由 測試樣本所使用以驅動一聚合作用反應,則樣本未被完全 硬化。假如所加之熱僅升高系統之溫度,則樣本被假設爲 完全硬化。 此處所使用之術語“壓印”指的是藉由迫使一工具壓著 及/或進入材料以形成特徵於一材料中。壓印包含打印、 壓紋、蓋印、擠壓、及類似製程。壓印裝置之任何適當型 式均可被用以執行壓印。壓印裝置可含有各種形狀及尺寸 之壓模。通常,較短的壓模被用以形成溝槽而較長的壓模 被用以形成通孔。 設爲完全硬化。 此處所使用之術語“導體特徵”指的是關連與一基底之 任何型式的導電元件,包含通孔(例如隱蔽通孔、穿越通 孔’等等)及溝槽,諸如痕跡及平面(例如,表面痕跡、 內部痕跡、導電平面,等等)、安裝終端(例如,墊、陸 ,等等)、等等。 此處所使用之術語“通孔,,指的是用以提供一基底中之 不同深度間的導電路徑之任何型式的導電元件。例如,“ 通孔”可連接一基底之相反表面上的導電元件以及一基底 - 8- (6) 1248329 內之不同內部層上的導電元件。通孔亦被稱爲“電鍍穿孔^ 或 “PTHs”。 此處所使用之術語“溝槽”指的是用以提供一基底中 之相對恆定深度上的導電路徑之任何型式的導電元件。‘ 溝槽,,包含痕跡、接地平面、及終端與陸。例如,一痕跡 可連接一基底之一表面上的導電元件。一接地平面可提供 一基底中之相對恆定深度上的導電路徑。終端可提供一基 底之一表面上的導電路徑。 此處所使用之術語“電子總成”指的是其耦合在一起之 兩或更多電子組件。 此處所使用之術語“電子系統”指的是包含一“電子總 成”之任何產品。電子系統之範例包含電腦(例如,桌上 型、膝上型、手持型、伺服器,等等)、無線通訊裝置( 例如,行動電話、無線電話、呼叫器,等等)、電腦相關 周邊裝置(例如,印表機 '掃描器、監視器,等等)、娛 樂裝置(例如,電視、收音機、音響、卡帶及光碟播放器 、W 帶錄景< 機、MP3 ( Motion Picture Experts Group, Audio Layer 3)播放器,等等)、等等)。 此處所使用之術語“基底,,指的是實體物件,其係藉由 各種製程操作而被轉變爲所欲之微電子架構的基本工件。 “基底”亦可被稱爲“印刷電路,,或“印刷佈線板,,。“基底,,可 包a導電材料(諸如銅或鋁)、絕緣材料(諸如陶瓷或塑 膠)’等寺、或其組合。基底可包含成層的結構,諸如選 用以供電及/或熱導通(諸如銅)之材料薄片,其係覆蓋 冬 (7) 1248329 以一選用以供電絕緣、穩定性、及壓紋特性之塑膠 底可作用爲一介電質,亦即,一插入於兩導體間之 質。 壓印槪述 單層壓印(壓印於一核心之相反側上)、以及 印均爲可能的。單層被使用於不需要顯著I/O路由 電源供應之應用,諸如快閃記憶體裝置,等等。兩 印可用於,例如,正反器應用。多層常被使用於數 技術中所已知的應用。 可用於壓印之材料包含熱塑性聚合物及熱固樹 而,使用熱塑性聚合物,則整個封裝需被再加熱至 爲3 0 0 °C之溫度以加入額外層,亦即,疊層。於這 下’可能變形或破壞先前壓印之特徵。各後續層應 性材料’其具有較低的熔點以致其當加入新的層時 層个會被溶化及破壞。較低熔點的熱塑性塑膠可爲 材料或者可爲不同條件下所處理之熱塑性材料以具 的熔點。需注意保持各層之間的厚度差異至最小。 反之’熱固樹脂通常無須超過約2 5 0 °C之溫度 化。再者,一旦固定後,熱固樹脂不會再熔化。因 須使用其具有不同熔點之不同型式的熱固樹脂,當 熱固樹脂時。 此外’用於壓印之高熔點熱塑性塑膠通常需使 化fe電號以移除壓印通孔之底部上的過量聚合物。 層。基 絕緣介 多層壓 或大量 側的壓 種如本 脂。然 通常約 些溫度 爲熱塑 ,先前 不同的 有較低 以利硬 此,無 疊層與 用四氟 通常, (8) 1248329 此等電漿需要高度真空室以利引入一結合與少量氧氣之先 質氣體,諸如四氟甲烷。高頻無線電波被使用以致使氣體 離子化’因而形成電漿,並損害室中之表面。所得的化學 反應會從任何置於室中之有機材料移除表面原子。 反之,熱固樹脂無須使用電漿以移除過量的材料。而 是’基底被浸入腐蝕化學物之槽,諸如鹼性鉀高錳酸鹽溶 液、濃縮硫酸,等等,達1 Q - 1 5分鐘以蝕刻掉表面原子。 此外,當使用熱塑性塑膠時,沈積一具有足夠黏著性 之晶種層,亦即,催化劑(以利後續之金屬化),需使用 一濺射製程。濺射係發生於一壓力室中以利置入其需要晶 種層之表面(亦即,靶)。一鉻銅佈線被蒸發,其造成一 薄的金屬層沈積於靶上。 反之,熱固樹脂無須濺射以產生一足夠的晶種層。而 是,基底被化學地粗糙化,其係使用一種適當的化學物, 諸如鹼性鉀高錳酸鹽溶液。表面被接著浸入一溶液,例如 ,膠狀氯化鈀,其能夠吸收至暴露表面上以形成一晶種層 以供後續電鍍製程。 相較與習知製程,壓印具有數項優點,包含一般欲產 生理想特徵所需的雷射鑽孔及光微影製程。(雷射鑽孔通 常係用以去除通孔,而光微影製程係用以界定其中已發生 電鍍之區域且其將接受進一步電鍍)。再者,壓印無須“ 靶”。因此,無須通孔墊以達成“設置”一鑽通孔之目的, 雖然仍可使用通孔墊以利其他目的。 使用熱固樹脂於壓印製程提供了如上所述之額外優點 -11 - (9)1248329 。此外,藉由供應熱固樹脂 如此處之實施例中所述), 如,使用 A階樹脂來加入 即,一種熱塑性塑膠或部分 脂,則不僅消除了有關是否 徵之邊緣等等不確定性以外 問題之任何不利的效果。明 加額外壓力於各層上(對於 ( 500psi)而對於其應用爲 3 · 4 a t m ( 5 0 p s i )),於增加 材料已流至邊緣、以及確認 塗敷之表面。A階樹脂之使 的需求。A階樹脂之使用亦 何問題。明確地,以其使用 料之習知疊層,則使用如」 爲一 A階”或“亮光漆”樹脂( 則達成了許多額外的好處。例 一層以取代疊置一乾薄膜,亦 硬化的(例如,B階)熱固樹 有氣泡陷入、材料是否流至特 ’其亦消除了其嘗試克服這些 確也’習知材料之使用需要施 熱塑性塑膠材料高達約3 4 a t m B階樹脂之熱固樹脂高達約 的溫度下以確保氣泡被移除、 其所得的薄膜充分地固定至所 用消除了疊層期間之施加壓力 消除了有關薄膜厚度控制之任 任一熱塑性或部分硬化熱固材 1所述之增加溫度(亦即,約 1 0 0至3 5 0 °C增加)亦有其困難。雖然欲獲得良好的黏著 性及造成薄膜流入所塗敷之不均勻表面均需要較高的溫度 ,但其亦使得難以充分地控制薄膜厚度。再者,這些升高 溫度之使用可能對於先前安裝之組件具有不利的影響。A 階樹脂之使用無須升高的溫度以達成恆定的薄膜厚度,因 爲液體基本上會“自行平坦化”於所塗敷之表面上,因而產 生一平順且均勻的層 實施例之敘述 -12 - (10) 1248329 圖1顯示一電子總成5之橫斷面圖示,該電子總成5 包含一藉由壓印製程所形成之基底2 0,該壓印製程係開 始以一 “A階”熱固樹脂之供應,依據本發明之一實施例。 圖1中所示之電子總成5包含至少一積體電路(IC ) 10或具有多數導電安裝墊12之其他型式的主動或被動電 子組件。1C 1 0 (或其他型式的電子組件)可爲任何型式 ,包含微處理器、微控制器、圖形處理器、數位信號處理 器(D S P )、或任何其他型式的處理器或處理電路。可被 包含於電子總成5中之其他型式的電子組件爲訂製電路、 特定功能積體電路(ASIC ),等等,諸如用於無線裝置 之一或更多電路(諸如通訊電路),例如,行動電話、呼 叫器、電腦、雙向無線電、及類似電子系統。電子總成5 可形成如此處所界定之一電子系統的部分。 1C 10係實體且電氣耦合至基底20。於一示範實施例 中,IC墊1 2被耦合至上累積區段2 1之表面上的相應陸 i 4,其係透過諸如焊球或凸塊(未顯示)之適當安裝機構 〇 電子總成5可包含一額外基底,諸如一印刷電路板( PCB)24(或插入器),於基底20底下。基底2〇可被實 體地及電氣地耦合至PCB 24於示範實施例中,基底塾j 8 透過諸如悍料(未顯示)之一適當安裝機構而被耦合至 P C B 2 4之上表面4 0上的相應陸4 8。P C B 2 4可選擇性地 具有陸(未顯不)於其下表面上,以供安裝至一額外基底 或封裝系統中之其他封裝結構。 - 13 - (11) l248329 於圖1所示之範例中,基底2 0包含一核心層2 2、一 1更夕層之·一'上累積區段21、及·一或更多層之一下累積 區lx 2 3。熟悉此項技術者將瞭解其許多替代實施例亦爲 可能的,包含(但不限定於)一僅包含一核心層之基底; 包含一具有兩或更多上及/或下累積層之核心的基底; 一包含一僅具有上累積層之核心的基底;一包含一僅具有 下累積層之核心的基底,等等。 基底2 0之各種組成層可由此處所討論之任何適當材 料或材料的組合來形成。一般而言,累積層2 1及2 3爲熱 固樹脂,其被供應爲A階樹脂、被容許在壓印前充分地 硬化、被壓印及接著被完全地硬化,在執行習知技術中所 已知及此處所討論的後續步驟以前。 於圖1所示之範例中的核心層2 2包含以通孔2 6 - 2 8 之开> 式的導體特徵。核心層2 2亦包含以一或更多內溝槽 (例如,痕跡7 1及72 )之形式的導體特徵。核心層22 中之某些或所有導體特徵可透過一壓印製程及/或藉由習 知機構(例如,機械鑽孔)而被形成。 核心層2 2可被形成以各種方式。例如,核心層2 2可 被形成爲材料之單一層。另一方面,核心層2 2可包含材 料之多重層。於圖1所示之範例中,核心層2 2包含多重 層’而內部痕跡7 1及72係藉由習知機構而被形成於個別 層之間的邊界附近。組成核心層22之多重層之間的邊界 未顯示於圖1中。內部痕跡7 1及7 2可被形成以任何適當 的方式’包含一種類似於或相同於其用以個別地形成上及 -14 - (12) 1248329 下累積區段2 1及2 3中之溝槽的方式。 於圖1所示之範例中,上累積區段2 1包含三個累積 層2-4。根據特定應用而可使用任何數目的累積層。上累 積區段2 1進一步包含導體特徵以一或更多通孔2 5及2 6 之形式、一或更多溝槽(例如,痕跡3 1及陸1 4 )於層2 之上表面中、及一或更多溝槽33於層4之下表面中。上 累積區段21可進一步包含內部溝槽32,其可被形成於層 2-4之內部上及/或下表面中,諸如於層2之下表面中、層 3之上或下表面、及/或於層4之上表面中。 於圖1所示之範例中,下累積區段23包含兩累積層 6-7。根據特定應用而可使用任何數目的累積層。下累積 區段23進一步包含導體特徵以一或更多通孔26及39之 形式、一或更多溝槽36於層6之上表面中、及一或更多 溝槽(例如,痕跡3 8及墊1 8 )於層7之下表面中。 圖2 9顯示有關壓印一多層基底之階段的橫斷面圖示 ,其係使用一供應爲 A階熱固樹脂,亦即,亮光漆樹脂 (於下文中稱爲“A階樹脂”),之熱固樹脂於本發明之實 施例中。應理解此處所述之各步驟可選擇性地或必要地包 含一或更多次步驟。再者,並非所有步驟均被描繪於圖 2 - 9而可能有未顯示的額外步驟(諸如加入額外的上及/或 下層)可被執行於製程中之適當點。 圖2顯示於製造一壓印基底時之第一步驟的橫斷面圖 示,其中已提供一具有通孔2 0 2之核心層2 0 0,依據本發 明之一實施例。核心層 200可爲一種習知的有機 Fire -15- (13) 1248329
Grade 4 ( FR4 )材料,如本技術中所已知且常 被使用以製造印刷佈線板或半導體封裝。於另一實施例中 ’核心層2 0 0係使用一種低熱擴張係數(c TE )之金屬合 金’諸如合金4 2 (通常係含有約4 2 %的鎳及5 8 %的鐵, 如本技術中所已知)或合金50 (通常係含有約50%的鎳 及5 0 %的鐵,如本技術中所已知)。應注意其核心層2 0 2 本身可包括多重層且可包含置於如圖1所討論的此等層之 間的內部痕跡。此等內部痕跡可被形成以本技術中所已知 的任何適當方式。 核心層2 0 0中之通孔(或ρ τ H s ) 2 0 2可被機械地鑽 孔’如本技術中所已知。於此實施例中,通孔202爲塡充 以一適當聚合物(諸如高度塡充的環氧化物)之固體圓柱 ° (一種高度塡充之環氧化物樹脂係一混合有大於一適當 惰性材料(例如,二氧化矽)之3 0 %體積的環氧化物樹 脂’以當作塡充物來減少其通常於熱固樹脂完全硬化時會 經歷之體積縮小的量)。通孔2 〇 2之壁係使用本技術中已 知之習知電鍍技術而被電鍍以一適當的金屬化組件(由交 叉線所代表),諸如銅。通孔2 0 2進一步各具有一上及下 金屬化表面204及206,如圖2中所示。各表面204及 2 〇6係透過習知的電鍍技術而被形成,使用任何適當的材 料(諸如銅)。 圖3顯示一後續步驟之橫斷面示圖,其中核心層2 0 0 之上及下表面已被塗敷以適當厚度的Α階樹脂,來個別 產生上及下A階樹脂層3 0 3及3 0 5,依據本發明之一實施 -16- (15) 1248329 樹脂中之壓印工具可永久地接合至部分硬化樹脂。於此等 位準下,壓印特徵可能甚至消失或熔掉,在壓印工具移除 後。高達介於約4 0與8 0 %之間的額外硬化確保一良好界 定的壓印且避免壓印特徵喪失界定,於後續加熱期間(至 到達1 〇 0 %硬化)。然而,超過8 0 %之硬化無法或獲得進 一步的利益且可能實際上造成壓印變得更困難,因爲材料 會變得太硬而使壓印工具無法被壓入表面。 通常,在核心2 0 2被塗敷以A階樹脂達理想厚度( 如此處所述)之後,則任何已存在之溶劑係藉由本技術中 已知的習知方法而被移除,諸如以輻射或對流熱。此可花 費任何從約1至20分鐘於約100至200 °C之間的溫度, 根據所使用之特定溶劑、溶劑所被移除之塗敷厚度,等等 。在溶劑被移除後,A階樹脂層(3 03及3 0 5 )中之樹脂 被進行至至少40%但不超過80%硬化,透過任何適當的 加熱製程,諸如烘焙於一適當設計的對流爐中。此可花費 任何從約10至40分鐘於約100至25 0 °C之間的溫度,雖 然實際的時間及溫度係取決於所使用之特定材料、所欲之 硬化程度,等等。因此,爲了從A階熱固樹脂進行至層 403及4 0 5之部分硬化樹脂,其通常花費任何總共約i i 至6 0分鐘於約1 〇 〇至2 5 0 °C之間的溫度,同樣地,取決 於數種條件。 於一實施例中,部分硬化樹脂層403及4 05係從一環 氧樹脂所製,以其各層已被首先“乾燥”移除了溶劑,其 花費約1至2 0分鐘於約5 〇至丨5 之溫度,同樣地,以 -18- (17) 1248329 2 Ο 2,如本技術中所已知。因爲各種溝槽及通孔被问時地 形成於基底表面之相反側上,所以9用以協助對齊或登錄 一特定通孔與一特定溝槽之通孔墊的需求被去除。藉由去 除通孔塾之需求,則通孔2 0 2可谷納更局密度之導體特徵 ,諸如通孔、痕跡、安裝終端,等等。於另一實施例中, 導體特徵被依序地一次壓印於一表面上。於又另一實施例 中,僅有一表面被壓印。 壓印工具或壓模可選擇性地具有不同幾何形狀以選擇 性地產生具有不同幾何形狀(亦即,不同深度、寬度、長 度、厚度,等等)之導體特徵。壓模亦可提供至少兩種不 同幾何形狀之組合,諸如寬區域於其基部(以形成溝槽) 及較窄區域與其相連(以形成通孔)。較短的壓模可提供 其不會延伸超過頂部層之壓印,當壓印元件被壓在頂部層 之上時。較長的壓模可提供一延伸通過頂部層之壓印。可 製造任何組合數目之導體特徵。例如,通孔被被形成於溝 槽外部或內部,如所需。通孔可進入溝槽內或者可置於沿 著溝槽之側邊。 接著可使用如本技術中已知的電漿或高錳酸鹽化學物 等習知機構以將過量的樹脂自壓印通孔5 0 6之底部移除。 圖6顯示一後續步驟之橫斷面圖示,其中圖5之上及 下部分硬化樹脂層403及40 5已個別地被硬化以製造上及 下完全硬化樹脂層6 0 3及6 0 5,依據本發明之一實施例。 通常,其花費約3 0至6 0分鐘於約丨5 〇至2 5 〇艺之間的溫 度下以利部分硬化的樹脂層(4 0 3及4 0 5 )完全硬化(1 0 0 -20 - (18) 1248329 % ),雖然實際的時間及溫度係取決於所使用之特定材料 、層之厚度,等等。 於一實施例中,完全硬化的樹脂層係由環氧樹脂所製 之C階樹脂層6 0 3及6 0 5,以其各層已被硬化於約1 5 0 °C 之溫度約3 0至6 0分鐘。於另一實施例中,C階樹脂層 6 03及6 0 5係由聚醯亞胺所製,以其各層已被硬化於約 2 0 0至2 5 0 °C之溫度約3 0至6 0分鐘。同樣地,實際的時 間及溫度可能根據數種條件而顯著地改變且各個層無需被 硬化於相同的條件下。然而,重要的是其樹脂層在後續電 鍍操作之前被完全硬化。 圖7顯示一後續壓印步驟之橫斷面圖示,其中習知的 電鍍及平坦化製程已被執行於C階層6 03及6 0 5之暴露表 面上,依據本發明之一實施例。明確地,在圖6之壓印步 驟之後’暴露表面被敏感化(亦即,塗敷一晶種層)且使 用習知的無電銅電鍍製程而被銅電鍍。表面(包含壓印溝 槽5 0 7及通孔5 0 9 )亦已被平板電鍍以塡充壓印特徵(優 先地)及暴露表面(次要地)。如圖7所示,溝槽5 〇 7及 通孔5 0 9此刻含有導電材料615,其係由交叉線所表示。 過重的電鍍已被移除以展現同電鍍、壓印的特徵(如圖7 所不)。過量的電鍍通常係透過本技術中所已知之硏磨而 被移除。基本上過量或過份電鍍材料被硏磨至暴露表面之 位準。於其他實施例中,蝕刻及/或化學機械拋光(CMp )可被使用以移除過量材料。此刻,暴露表面(現在係覆 盖有電鑛材料)被處理(諸如以銅氧化化學作用)提升後 -21 - (19) 1248329 續聚合物敷層之黏合。基本上,該處理係氧化銅表面,以 使其變得更爲多孔且機械上粗糙的。 圖8顯示一後續壓印步驟之橫斷面圖示,其中額外的 上及下層8 0 3及8 0 5已被加至圖7之核心層以製造一多層 壓印封裝,依據本發明之—實施例。額外層8 0 3及8 0 5已 藉由上述及圖3-7所示之製程而被形成。其各具有多數溝 槽8 07 (陸)及81 1 (痕跡)以及含有導電材料615之通 孔8 0 9 ’同樣係由交叉線所表示。較長的溝槽(亦即,痕 跡8 11) ’於某些情況下,係鄰接與較小的溝槽8 0 7 (陸 )0 圖9顯示一後續壓印步驟之橫斷面圖示,其中一上焊 料罩層920及一下焊料罩層922連同最終表面漆(未顯示 )已被塗敷至額外上及下層8 0 3及8 0 5之個別暴露表面, 依據本發明之一實施例。焊料罩層92 0及922已使用本技 術中已知的技術而被塗敷。暴露之金屬特徵上的最終漆亦 ti使用習知技術而被塗敷。於一實施例中,封裝係使用無 電鎳 '浸入金電鍍或電解鎳及金或者直接浸入金而被製造 〇 圖1 〇係顯示一本發明之一實施例以製造一壓印基底 之方法的方塊圖。製程1 〇〇〇之開始係以一 A階熱固樹脂 塗敷(1 002 ) —核心表面來形成一 A階熱固樹脂層。此 製程持續以部分地硬化(1 〇〇4 ) A階熱固樹脂層來製造一 部分硬化樹脂層,並壓印( 1006)—圖案(亦即,多數導 體特徵)入部分硬化的熱固樹脂來製造一壓印基底。於一 -22- (20) 1248329 實施例中,熱固樹脂層係約4 0至8 0 %硬化,在壓印步驟 之前。部分硬化的熱固樹脂層被完全硬化於額外的製程步 驟之前。於一實施例中,核心層之兩表面被同時地壓印。 於另一實施例中,整個製程被重複以其額外層於一或更多 原始壓印基底層之頂部上。 圖1 1係顯示一本發明之一實施例以製造一壓印基底 之方法的方塊圖。製程1 1 0 0之開始係提供(1 1 02 )—具 有上表面及一下表面之核心;以一 A階熱固樹脂塗敷( 1104)上表面及下表面以製造上及下A階熱固樹脂層; 部分地硬化(1 1 06 )上及下A階樹脂層以製造上及下部 分硬化的熱固樹脂層;及壓印(1108) —圖案入上及下部 分部分硬化熱固樹脂層以製造一壓印基底。 圖1 2係顯示一本發明之一實施例以製造一多層壓印 基底之方法的方塊圖。製程1 2 0 0之開始係以些許A階熱 固樹脂塗敷( 1202) —核心表面來製造一第一 a階熱固 樹脂層;部分地硬化(1 2 0 4 )第一 A階樹脂層以製造〜 第一部分硬化熱固樹脂層;壓印(1 2 0 6 )第一組導體特徵 入第一部分硬化熱固樹脂層以形成一第一壓印基底層;完 全硬化(1 2 0 8 )第一壓印基底層;加入(1 2 1 0 )額外量的 A階熱固樹脂以製造一第二A階熱固樹脂層;部分地硬化 (1 2 1 2 )第二 A階熱固樹脂層以製造一第二部分硬化樹 脂層;及壓印(1 2 1 4 )第二組導體特徵入第二部分硬化熱 固樹脂層以形成一第二壓印基底層。 -23 - (21) 1248329 結論 本發明之實施例提供電子基底,其可被製造以相對較 少的複雜度、時間、及成本,且具有相對較大的密度,相 較於已知的電子基底。A階之熱固樹脂的供應(依據本發 明之實施例)提供一種新穎的方式以使用一種經濟而簡單 的方式來製造基底(包含多層基底),而具有此處所述之 所有優點。 一種包含一或更多利用本案發明標的之電子總成的電 子系統可被製造以多種架構,其具有相對於已知結構及製 造方法爲減低的成本及增進的可靠度,且此等系統因而更 有商業上吸引力。 如此處所示,本案之發明標的可被實施於數個不同實 施例,包括電子封裝基底、電子方法、及各種製造基底之 方法。熟悉此項技術之人士應淸楚可知其他實施例。元件 、材料、幾何形狀、尺寸、及其操作之順序均可被改變以 順應特定的方法需求。 圖1至9僅爲代表性且並未按實際尺寸繪製。其某些 部分可能被誇張化,而其他部分可能被縮小。圖係用 以說明其可由那些熟悉此項技術者所瞭解且適當地執行之 發明標的的各種實施。 雖然特定實施例已被顯示及描述於此,但那些熟悉、此 項技術人士應理解其任何被計算以達成相同目的之配置均 可取代所不之特定實施例。此申請案應涵蓋本案發明標的 之任何調適及改變。因此,淸楚可知本發明之實施例僅由 -24 - (22) 1248329 申請專利範圍及其同等物所限制。 【圖式簡單說明】 圖1顯示一電子總成之橫斷面示圖,該電子總成包含 一藉由壓印而形成之基底,依據本發明之一實施例; 圖2顯示一種用以製造一壓印基底之方法中的第一步 驟之橫斷面圖示,該方法包含提供一核心層,依據本發明 之一實施例; 圖3顯示一後續步驟之橫斷面圖示,該步驟包含以一 A階熱固樹脂塗敷圖2之核心層,依據本發明之一實施例 圖4顯示一後續步驟之橫斷面圖示,該步驟包含部分 地硬化圖3之A階樹脂以製造一部分硬化樹脂; 圖5顯不一後繪步驟之橫斷面圖不,該步驟包含壓印 圖4之部分硬化熱固樹脂,依據本發明之一實施例; 圖6顯示一後續步驟之橫斷面圖示,該步驟包含硬化 圖5之部分樹脂至C階以製造一壓印基底; 圖7顯示一後續步驟之橫斷面圖示,該步驟包含執行 傳統電鍍及平坦化製程於圖6之壓印基底上,依據本發曰月 之一實施例; 圖8顯不一後續步驟之橫斷面圖不,該步驟包含將額 外層加至圖7之壓印及電鍍層以產生一多層壓印封裝,依 據本發明之一實施例; 圖9顯示一後續步驟之橫斷面圖示,該步驟包含塗敷 -25- (23) 1248329 b料罩及最終表面漆至_ 8之多層壓印封裝,依據本發明 之一實施例; 圖1 0係顯示一種製造壓印基底之方法的方塊圖,依 據本發明之一實施例; 圖1 1係顯示一種製造壓印基底之方法的方塊圖,依 據本發明之一實施例;及 圖1 2係顯示一種製造多層壓印基底之方法的方塊圖 ,依據本發明之一實施例。 主要元件對照表 ^ 4 :累積層 5 :電子總成 6 - 7 :累積層 1 〇 :積體電路 12 :導電安裝墊 1 4 :陸 U :基底墊 2〇 :基底 21 :上累積區段 2 2 :核心層 23 :下累積區段 24 :印刷電路板 25-28 :通孔 3 :痕跡 -26- (24) (24)1248329 3 2 :內部溝槽 3 3 :溝槽 3 6 :溝槽 3 8 :痕跡 3 9 :通孔 4 0 :上表面 48 :陸 7 1,7 2 :痕跡 2 0 0 :核心層 2 0 2 :通孔 2 0 4 ·上金屬化表面 2 〇 6 :下金屬化表面 3 0 3 :上A階樹脂層 3 0 5 :下A階樹脂層 4 0 3 :上部分硬化樹脂層 4 0 5 =下部分硬化樹脂層 5 0 6 :壓印通孔 5 〇 7 :溝槽 5 0 9 :通孔 6 0 3 :上完全硬化樹脂層 6 0 5 :下完全硬化樹脂層 6 1 5 :導電材料 803 :上層 8 0 5 :下層 -27 (25) (25)1248329 8 0 7 :陸 8 0 9 :通孔 8 1 1 :痕跡 9 2 0 :上焊料罩層 92 2 :下焊料罩層
-28-

Claims (1)

  1. 拾、申請專利範圍 附件4A ·· 第9 2 1 3 5 5 9 6號專利申請案 中文申請專利範圍替換本 民國94年3月30日修正 1 · 一種執行基底壓印的方法,包含: 以一 A階熱固樹脂塗敷一核心表面來製造一 A階熱 固樹脂層,其中該A階熱固樹脂係一化合與溶劑之材料 ’該材料係選自包括環氧樹脂、聚醯亞胺環氧化物、雙馬 來醯亞胺環氧化物及其組合的族群; 部分地硬化A階熱固樹脂層以製造一部分硬化的熱 固樹脂層; 將多數導體特徵壓印入部分硬化熱固樹脂層以製造一 壓印基底; 完全地硬化該壓印基底以製造一具有暴露表面的完全 硬化樹脂層;及 化學地粗糙化該暴露表面以製造一化學粗糙化的暴露 表面。 2. 如申請專利範圍第1項之執行基底壓印的方法, 其中於部分地硬化時,A階熱固樹脂被部分地硬化至介於 4 〇與8 0 %之間。 3. 如申請專利範圍第2項之執行基底壓印的方法, 其中於部分地硬化時,A階熱固樹脂被加熱至約100至 2 5 0 °C約1 1至6 0分鐘。 [㈤,….一 -_· w嘗’w ' --…·」 4.如申請專利範圍第I項之執行基底壓印的方法, 其中雙馬來醯亞胺環氧化物係雙馬來醯亞胺triazine ( ΒΤ )0 5 .如申請專利範圍第I項之執行基底壓印的方法, 其中溶劑係選自二丁酮、Ν,Ν-二甲基甲醯胺、環己酮、石 腦油、二甲苯、甲氧基丙炔醛及任何其組合。
    6.如申請專利範圍第I項之執行基底壓印的方法, 其中多數導體特徵包含多數溝槽及通孔。 7 .如申請專利範圍第7項之執行基底壓印的方法, 進一步包含從多數溝槽及通孔移除過量樹脂。 8 .如申請專利範圍第2項之執行基底壓印的方法, 進一步包含: 塗敷一晶種層至暴露表面;及 電鍍暴露的表面以製造一電鍍的表面。
    9. 如申請專利範圍第8項之執行基底壓印的方法, 其中晶種層係使用一吸收溶液而被塗敷。 10. 如申請專利範圍第8項之執行基底壓印的方法, 其中於完全地硬化時,部分硬化的樹脂層被加熱至約1 00 至25 0°C約30至90分鐘。 11. 如申請專利範圍第8項之執行基底壓印的方法, 進一步包含塗敷一焊料罩至電鍍表面。 12. 如申請專利範圍第8項之執行基底壓印的方法, 進一步包含: 以一氧化劑處理電鍍表面; -2- 1248329 ο ρ (3) 以一 Α階熱固樹脂塗敷電鍍表面來製造一額外的A 階熱固樹脂層; 部分地一硬化額外的 A階熱固樹脂層以製造一額外 部分硬化的熱固樹脂層;及 將一圖案壓印入額外部分硬化熱固樹脂層以製造一多 層壓印基底。
    13. 如申請專利範圍第2項之執行基底壓印的方法, 其中核心層具有一頂部表面及一底部表面,進一步其中頂 部表面被塗敷以A階熱固樹脂來形成一上A階熱固樹脂 層,而底部表面被塗敷以A階熱固樹脂來形成一下A階 熱固樹脂層。 14. 如申請專利範圍第1 3項之執行基底壓印的方法 ,其中上及下 A階熱固樹脂層被部分地硬化以形成上及 下部分硬化的熱固樹脂層,進一步其中上及下部分硬化熱 固樹脂層被同時地壓印。
    15. —種執行基底壓印的方法,包含: 提供一具有上表面及下表面之核心; 以一 A階熱固樹脂塗敷上及下表面來製造一上及下A 階熱固樹脂層,其中該A階熱固樹脂係一化合與溶劑之 材料,該材料係選自包括環氧樹脂、聚醯亞胺環氧化物、 雙馬來醯亞胺環氧化物及其組合的族群; 部分地硬化上及下 A階熱固樹脂層以製造上及下部 分硬化的熱固樹脂層; 將一圖案壓印入上及下部分硬化熱固樹脂層以製造一 •3- 1248329 . ler:f^ m)-u 1 ., ..*-·. ·-'* v W.V; T;. ·- f. ·.-'. * * y*i 1 ·» ….....Ί’-._'·-. ’. 壓印基底; 完全地硬化該壓印基底以製造一具有暴露表面的完全 硬化樹脂層;及 化學地粗糙化該暴露表面以製造一化學粗糙化的暴露 表面。 1 6 .如申請專利範圍第i 5項之執行基底壓印的方法 ,其中壓印一圖案包含同時地壓印多數通孔及溝槽。
    1 7,如申請專利範圍第1 5項之執行基底壓印的方法 ’其中A階熱固樹脂係一環氧樹脂。 18· —種執行基底壓印的方法,包含·· 以些許A階熱固樹脂塗敷一核心表面來製造一第一 A 階熱固樹脂層;
    部分地硬化第一 A階熱固樹脂層以製造一第一部分 硬化的熱固樹脂層,其中該A階熱固樹脂係一化合與溶 劑之材料,該材料係選自包括環氧樹脂、聚醯亞胺環氧化 物、雙馬來醯亞胺環氧化物及其組合的族群; 將第一組導體特徵壓印入第一部分硬化熱固樹脂層以 形成一第一壓印基底層; 完全地硬化第一壓印基底層; 化學地粗糙化該暴露表面以製造一化學粗糙化的暴露 表面; 加入額外的A階熱固樹脂以製造一第二a階熱固樹 脂層,其中壓力未被施加至第一壓印基底層或第二A階 熱固樹脂層; -4- (5) 1248329 βτ ^ ν〇 部分地硬化第二Α階熱固樹脂以製造一第二部分硬 化的樹脂層;及 將第二組導體特徵壓印入第二部分硬化熱固樹脂層以 形成一第二壓印基底層。 19. 如申請專利範圍第1 8項之執行基底壓印的方法 ,其中第一壓印基底層係以習知的電鍍技術而被金屬化, 在加入額外的A階熱固樹脂以前。 20. 如申請專利範圍第1 8項之執行基底壓印的方法 ,進一步包含同時地將導體特徵壓印入一相對基底層,相 對基底層係置於一相反核心表面上,相對基底層係形成自 一已部分硬化之A階熱固樹脂層。 21. —種電子封裝基底,包含: 一用以安裝電子組件之層;及 該層中之多數導體特徵,其中多數導體特徵係藉由以 熱固樹脂壓印而被形成,熱固樹脂係被供應爲一 A階熱 固樹脂且被部分地硬化於壓印之前,用以形成一壓印基底 ,該壓印基底完全地硬化以製造一具有暴露表面的完全硬 化樹脂層,該暴露表面被化學地粗糙化以製造一化學粗糙 化的暴露表面。 2 2 .如申請專利範圍第2 1項之電子封裝基底,其中 該A階熱固樹脂係選自包括環氧樹脂、聚醯亞胺環氧化 物、雙馬來醯亞胺環氧化物及其組合的族群。 23.如申請專利範圍第21項之電子封裝基底,其中 部分硬化的樹脂被硬化於至少40但不大於80%。 —1248329 … 1_______________……^" 24. 如申請專利範圍第21項之電子封裝基底,其中 該化學粗糙化的暴露表面被金屬化。 25. 如申請專利範圍第2 1項之電子封裝基底,進一 步包含一用以安裝電子組件之第二層,該第二層係置於第 一層之頂部上。 2 6. —種電子封裝,包含:
    一具有多數藉由壓印而形成之導體特徵的基底,該基 底係形成自一在壓印前被部分地硬化之A階樹脂,用以 形成一壓印基底,該壓印基底完全地硬化以製造一具有暴 露表面的完全硬化樹脂層,該暴露表面被化學地粗糙化以 製造一化學粗糙化的暴露表面;及 一耦合至基底之電子組件。 2 7.如申請專利範圍第26項之電子封裝,其中電子 組件包含一未封裝的積體電路。
    2 8.如申請專利範圍第26項之電子封裝,其中電子 組件包含一封裝的積體電路。 29.如申請專利範圍第1項之執行基底壓印的方法, 其中該化學地粗糙化步驟包含以一鹼性鉀高錳酸鹽溶液處 理該暴露表面。 3 0.如申請專利範圍第8項之執行基底壓印的方法, 其中該晶種層係藉由將該化學粗糙化的暴露表面浸入一吸 收溶液中而形成。 3 1 .如申請專利範圍第30項之執行基底壓印的方法 ,其中該吸收溶液係爲一膠狀氯化鈀。 -6- 1 (7) 32. 一種執行基底壓印的方法,包含: 以A階熱固樹脂塗敷一核心表面來製造一第一 A階 熱固樹脂層; 部分地硬化第一 A階熱固樹脂層以製造一部分硬化 的熱固樹脂層; 將多數導體特徵壓印入部分硬化熱固樹脂層以形$ + 壓印基底層;
    完全地硬化壓印基底層以製造一具有暴露表面的完& 硬化樹脂層; 塗敷一晶種層至暴露表面; 電鍍暴露的表面以製造一電鑛的表面; 以一氧化劑處理電鍍表面; 以一 A階熱固樹脂塗敷電鎪表面來製造一額外的A 階熱固樹脂層;
    部分地硬化該額外的A階熱固樹脂層以製造一額外 部分硬化的熱固樹脂層;及 將一圖案壓印入額外部分硬化熱固樹脂層以製造一多 層壓印基底。 3 3 .如申請專利範圍第3 2項之執行基底壓印的方法 ,進一步包含在塗敷該晶種層之前,化學地粗糙化該暴露 表面。 3 4.如申請專利範圍第3 3項之執行基底壓印的方法 ,其中該化學地粗糙化步驟包含以一鹼性鉀高錳酸鹽溶液 處理該暴露表面。
TW092135596A 2002-12-31 2003-12-16 Methods for performing substrate imprinting using thermoset resin varnishes and products formed therefrom TWI248329B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/335,187 US20040126547A1 (en) 2002-12-31 2002-12-31 Methods for performing substrate imprinting using thermoset resin varnishes and products formed therefrom

Publications (2)

Publication Number Publication Date
TW200414838A TW200414838A (en) 2004-08-01
TWI248329B true TWI248329B (en) 2006-01-21

Family

ID=32655280

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092135596A TWI248329B (en) 2002-12-31 2003-12-16 Methods for performing substrate imprinting using thermoset resin varnishes and products formed therefrom

Country Status (6)

Country Link
US (1) US20040126547A1 (zh)
EP (1) EP1579500A1 (zh)
CN (1) CN1732565B (zh)
AU (1) AU2003297019A1 (zh)
TW (1) TWI248329B (zh)
WO (1) WO2004061955A1 (zh)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8574663B2 (en) * 2002-03-22 2013-11-05 Borealis Technical Limited Surface pairs
GB0425260D0 (en) * 2004-11-17 2004-12-15 Tavkhelidze Avto Electrode pairs
US6939120B1 (en) * 2002-09-12 2005-09-06 Komag, Inc. Disk alignment apparatus and method for patterned media production
US20040132301A1 (en) * 2002-09-12 2004-07-08 Harper Bruce M. Indirect fluid pressure imprinting
US20050116387A1 (en) * 2003-12-01 2005-06-02 Davison Peter A. Component packaging apparatus, systems, and methods
US9929080B2 (en) * 2004-11-15 2018-03-27 Intel Corporation Forming a stress compensation layer and structures formed thereby
US7354698B2 (en) * 2005-01-07 2008-04-08 Asml Netherlands B.V. Imprint lithography
KR100688869B1 (ko) * 2005-07-22 2007-03-02 삼성전기주식회사 임프린트법을 이용한 인쇄회로기판 제조방법
KR100810491B1 (ko) * 2007-03-02 2008-03-07 삼성전기주식회사 전자소자 패키지 및 그 제조방법
US7875809B2 (en) * 2007-06-21 2011-01-25 Kinsus Interconnect Technology Corp. Method of fabricating board having high density core layer and structure thereof
US7638882B2 (en) * 2007-12-21 2009-12-29 Intel Corporation Flip-chip package and method of forming thereof
US7943862B2 (en) * 2008-08-20 2011-05-17 Electro Scientific Industries, Inc. Method and apparatus for optically transparent via filling
US8133763B2 (en) * 2009-05-22 2012-03-13 Texas Instruments Incorporated Method for semiconductor leadframes in low volume and rapid turnaround
US8461036B2 (en) * 2009-12-22 2013-06-11 Intel Corporation Multiple surface finishes for microelectronic package substrates
US8205971B2 (en) * 2010-01-19 2012-06-26 Xerox Corporation Electrically grounded inkjet ejector and method for making an electrically grounded inkjet ejector
US9138977B2 (en) * 2010-03-15 2015-09-22 Agency For Science, Technology And Research Process for forming a laminated structure
US9545043B1 (en) * 2010-09-28 2017-01-10 Rockwell Collins, Inc. Shielding encapsulation for electrical circuitry
WO2012165530A1 (ja) * 2011-06-03 2012-12-06 株式会社村田製作所 多層基板の製造方法および多層基板
TWI417012B (zh) * 2011-09-28 2013-11-21 Unimicron Technology Corp 線路結構的製作方法
US9072187B2 (en) * 2012-08-31 2015-06-30 Intel Corporation Off-plane conductive line interconnects in microelectronic devices
KR20140134479A (ko) * 2013-05-14 2014-11-24 삼성전기주식회사 인쇄회로기판
GB201503089D0 (en) * 2015-02-24 2015-04-08 Flight Refueling Ltd Hybrid electronic circuit
TW201719824A (zh) * 2015-11-20 2017-06-01 恆勁科技股份有限公司 封裝基板
KR102462505B1 (ko) 2016-04-22 2022-11-02 삼성전자주식회사 인쇄회로기판 및 반도체 패키지
CN106384745B (zh) * 2016-11-16 2019-01-08 京东方科技集团股份有限公司 显示基板的制备方法
TWI713842B (zh) * 2018-05-10 2020-12-21 恆勁科技股份有限公司 覆晶封裝基板之製法及其結構
JP7119583B2 (ja) * 2018-05-29 2022-08-17 Tdk株式会社 プリント配線板およびその製造方法
CN111465180A (zh) * 2020-06-09 2020-07-28 京东方科技集团股份有限公司 一种柔性电路板用补强板、柔性电路板组件及显示装置

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2912748A (en) * 1956-05-28 1959-11-17 Erie Resistor Corp Method of making printed circuit panels
US2986804A (en) * 1957-02-06 1961-06-06 Rogers Corp Method of making a printed circuit
US3438127A (en) * 1965-10-21 1969-04-15 Friden Inc Manufacture of circuit modules using etched molds
US3628243A (en) * 1969-11-14 1971-12-21 Bell Telephone Labor Inc Fabrication of printed circuit
US4049903A (en) * 1974-10-23 1977-09-20 Amp Incorporated Circuit film strip and manufacturing method
US4356627A (en) * 1980-02-04 1982-11-02 Amp Incorporated Method of making circuit path conductors in plural planes
US4584767A (en) * 1984-07-16 1986-04-29 Gregory Vernon C In-mold process for fabrication of molded plastic printed circuit boards
US4651417A (en) * 1984-10-23 1987-03-24 New West Technology Corporation Method for forming printed circuit board
US4704791A (en) * 1986-03-05 1987-11-10 International Business Machines Corporation Process for providing a landless through-hole connection
US4912844A (en) * 1988-08-10 1990-04-03 Dimensional Circuits Corporation Methods of producing printed circuit boards
US5043184A (en) * 1989-02-06 1991-08-27 Somar Corporation Method of forming electrically conducting layer
US5091339A (en) * 1990-07-23 1992-02-25 Microelectronics And Computer Technology Corporation Trenching techniques for forming vias and channels in multilayer electrical interconnects
US5048178A (en) * 1990-10-23 1991-09-17 International Business Machines Corp. Alignment--registration tool for fabricating multi-layer electronic packages
US5528001A (en) * 1992-02-14 1996-06-18 Research Organization For Circuit Knowledge Circuit of electrically conductive paths on a dielectric with a grid of isolated conductive features that are electrically insulated from the paths
US5928767A (en) * 1995-06-07 1999-07-27 Dexter Corporation Conductive film composite
US6127196A (en) * 1995-09-29 2000-10-03 Intel Corporation Method for testing a tape carrier package
US6482742B1 (en) * 2000-07-18 2002-11-19 Stephen Y. Chou Fluid pressure imprint lithography
TW341022B (en) * 1995-11-29 1998-09-21 Nippon Electric Co Interconnection structures and method of making same
US6156870A (en) * 1997-07-31 2000-12-05 Hitachi Chemical Company, Ltd. Resin composition which can be cured by application of heat or irradiation of light, film, laminate and production of multilayer wiring board
US6005198A (en) * 1997-10-07 1999-12-21 Dimensional Circuits Corporation Wiring board constructions and methods of making same
US6140234A (en) * 1998-01-20 2000-10-31 International Business Machines Corporation Method to selectively fill recesses with conductive metal
MY139405A (en) * 1998-09-28 2009-09-30 Ibiden Co Ltd Printed circuit board and method for its production
US6254972B1 (en) * 1999-06-29 2001-07-03 International Business Machines Corporation Semiconductor device having a thermoset-containing dielectric material and methods for fabricating the same
US6410418B1 (en) * 1999-08-18 2002-06-25 Advanced Micro Devices, Inc. Recess metallization via selective insulator formation on nucleation/seed layer
US6080656A (en) * 1999-09-01 2000-06-27 Taiwan Semiconductor Manufacturing Company Method for forming a self-aligned copper structure with improved planarity
US6511912B1 (en) * 2000-08-22 2003-01-28 Micron Technology, Inc. Method of forming a non-conformal layer over and exposing a trench
JP4129971B2 (ja) * 2000-12-01 2008-08-06 新光電気工業株式会社 配線基板の製造方法
US6422528B1 (en) * 2001-01-17 2002-07-23 Sandia National Laboratories Sacrificial plastic mold with electroplatable base
US6815709B2 (en) * 2001-05-23 2004-11-09 International Business Machines Corporation Structure having flush circuitry features and method of making
US6930256B1 (en) * 2002-05-01 2005-08-16 Amkor Technology, Inc. Integrated circuit substrate having laser-embedded conductive patterns and method therefor
US7371975B2 (en) * 2002-12-18 2008-05-13 Intel Corporation Electronic packages and components thereof formed by substrate-imprinting
US7637008B2 (en) * 2002-12-18 2009-12-29 Intel Corporation Methods for manufacturing imprinted substrates
US6974775B2 (en) * 2002-12-31 2005-12-13 Intel Corporation Method and apparatus for making an imprinted conductive circuit using semi-additive plating

Also Published As

Publication number Publication date
WO2004061955A1 (en) 2004-07-22
CN1732565A (zh) 2006-02-08
US20040126547A1 (en) 2004-07-01
EP1579500A1 (en) 2005-09-28
TW200414838A (en) 2004-08-01
CN1732565B (zh) 2010-05-05
AU2003297019A1 (en) 2004-07-29

Similar Documents

Publication Publication Date Title
TWI248329B (en) Methods for performing substrate imprinting using thermoset resin varnishes and products formed therefrom
CN1984533B (zh) 具有嵌入式电子元件的印刷电路板及其制造方法
US20090229875A1 (en) Printed circuit board having fine pattern and manufacturing method thereof
KR20070037671A (ko) 프린트 배선판, 다층 프린트 배선판 및 그 제조방법
CN210928127U (zh) 部件承载件
US20090283302A1 (en) Printed circuit board and manufacturing method thereof
KR100841987B1 (ko) 다층 인쇄회로기판 제조방법
US8409982B2 (en) Method of forming solid blind vias through the dielectric coating on high density interconnect (HDI) substrate materials
KR20170039102A (ko) 프린트 배선판 및 그 제조 방법
CN104115569B (zh) 印刷电路板及其制造方法
US7637008B2 (en) Methods for manufacturing imprinted substrates
JP2004152934A (ja) 回路基板およびその製造方法
TWI471073B (zh) 線路基板及其製作方法
US8828247B2 (en) Method of manufacturing printed circuit board having vias and fine circuit and printed circuit board manufactured using the same
JP2001217511A (ja) 熱伝導基板とその製造方法
US7728234B2 (en) Coreless thin substrate with embedded circuits in dielectric layers and method for manufacturing the same
JPH11317578A (ja) 配線基板の製造方法
KR20020022477A (ko) 물리적 기상 증착법을 이용한 빌드업 다층 인쇄회로판제조방법
KR100752017B1 (ko) 인쇄회로기판의 제조방법
JP2001196746A (ja) プリント配線板およびプリント配線板の製造方法
KR100757907B1 (ko) 인쇄회로기판 및 그 제조방법
JP3059961B2 (ja) 配線基板の製造方法
JP2003338668A (ja) 回路基板及び多層回路基板並びにそれらの製造方法
KR20100048114A (ko) 범프기판을 갖는 인쇄회로기판 및 그 제조방법
CN119517745A (zh) 一种大马士革结构及其制作方法和应用

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees