CN1732565B - 用热固树脂清漆执行衬底印记的方法及其形成的产品 - Google Patents
用热固树脂清漆执行衬底印记的方法及其形成的产品 Download PDFInfo
- Publication number
- CN1732565B CN1732565B CN2003801077000A CN200380107700A CN1732565B CN 1732565 B CN1732565 B CN 1732565B CN 2003801077000 A CN2003801077000 A CN 2003801077000A CN 200380107700 A CN200380107700 A CN 200380107700A CN 1732565 B CN1732565 B CN 1732565B
- Authority
- CN
- China
- Prior art keywords
- layer
- resin
- substrate
- rank
- produce
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H10W70/05—
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
- H05K3/005—Punching of holes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/107—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0364—Conductor shape
- H05K2201/0376—Flush conductors, i.e. flush with the surface of the printed circuit
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09009—Substrate related
- H05K2201/09036—Recesses or grooves in insulating substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/096—Vertically aligned vias, holes or stacked vias
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/01—Tools for processing; Objects used during processing
- H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
- H05K2203/0108—Male die used for patterning, punching or transferring
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
- H05K2203/1189—Pressing leads, bumps or a die through an insulating layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/04—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching
- H05K3/045—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching by making a conductive layer having a relief pattern, followed by abrading of the raised portions
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
-
- H10W72/90—
-
- H10W72/9415—
-
- H10W90/724—
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
- Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
- Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
Abstract
提供一种方法,所述方法包括用甲阶热固树脂涂覆核心表面,以产生甲阶热固树脂层,部分地固化所述甲阶树脂层,以产生部分固化热固树脂层;并将多个导体部件印记进所述部分固化热固树脂层,以产生印记衬底。还提供一种电子封装,所述封装包括含有多个由印记形成的导体部件的衬底,所述衬底是由已部分固化的甲阶树脂形成;并还提供耦合到所述衬底的电子元件。用甲阶热固树脂涂覆,作为所述印记处理的一部分,能减少所述层的厚度,提供与先前层完全的,亲密的接触,并消除对先前层的损伤。
Description
相关申请
本申请涉及下列的申请,这些申请赋予与本申请相同的受让人:
美国申请专利号10/323,165,标题为“印记衬底和制造方法”,申请日期为2002年12月18日;及
美国申请专利号10/335,196,标题为“印记层的半添加剂电镀和合成产品的方法”,申请日期为2002年12月31日。
发明领域
本发明一般地涉及印记的方法及由此形成的产品,更具体地涉及用热固树脂印记衬底和由此形成的产品。
发明背景
通过使用各种技术,包括表面装置技术(SMT),物理和电气地将集成电路(IC)耦合到由有机或陶瓷材料制成的衬底上,典型地将它们装配成电子封装。然后,一个或多个集成电路封装物理和电气地耦合到第二衬底,例如印刷电路板(PCB)或母板,形成“电子组件”。
电子组件内的每块衬底可包括许多层。每层可包括一个表面或两个表面上的金属互连线图案(这里称作为“轨迹线(trace)”)。每层还可包含通孔,用于连接该层相对表面上或其他层上的轨迹线或其他导电构件。
IC衬底典型地包括安装在衬底一个或多个表面上的一个或多个电子元件。Z这一个或多个电子元件经过分层次的导电通路功能性地连接到电子系统的其他部件,所述导电通路包括衬底轨迹线和通孔。衬底轨迹线和通孔通常携带在该系统电子元件(例如IC)之间传送的信号。某些IC含有相当大量的输入/输出(I/O)端(也称作为“接合区”或“焊盘”),以及大量的电源和接地端子。
在衬底上形成导电部件,例如轨迹线和通孔典型地需要一系列复杂的,费时的及昂贵的工序,并还有大量的出错机会。例如,在衬底层单表面上形成轨迹线典型地需要表面准备,金属化处理,掩膜,蚀刻,清洗,及检查。形成通孔典型地需要用激光或机械钻床钻孔。每个处理阶段需要仔细地处理和对准,以维持无数轨迹,通孔和其他部件的完整性。为了顾及对准公差,部件尺寸及相互关系常常保持相对较大,这样阻碍部件密度的明显减少。例如,为了给钻孔提供足够的公差,通常提供通孔焊盘,而这些消耗了重要的“不动产”。
制造标准的多层衬底需要执行大量的处理工序。在多层衬底的一个已知例子中,核心层含有大量的通孔(这里也称作为“电镀通孔”或“PTH”)和轨迹线。轨迹线可形成在核心层的单一表面或双表面上。形成一层或多层内建层,每层含有单表面或双表面上的轨迹线,并通常含有PTH。可在内建层与核心层分开之时形成这些层的部件,,并随后将内建层顺序地添加到核心层上。或者,某些内建层部件可在这样的层被添加到核心层后形成。
为了上述的原因,并且为了本领域的普通技术人员在阅读并理解本说明后将明白的下列陈述的其他原因,显然技术上需要能使制造衬底的复杂性,时间和费用减少到最少的电子封装的方法.
发明内容
针对以上本领域的需求,本发明提供以下技术方案:
根据本发明,提供一种执行衬底印记的方法,包括:用甲阶热固树脂涂覆核心表面,以产生甲阶热固树脂层,其中所述甲阶热固树脂选自环氧树脂、聚酰亚胺环氧树脂、双马来酰亚胺环氧树脂及它们的组合,并且所述材料与溶剂混合;部分地固化所述甲阶树热固脂层,以产生部分固化热固树脂层;将多个导体部件印记至所述部分固化热固树脂层,以产生印记衬底;完全固化所述印记衬底,以产生含有暴露表面的区别固化树脂层;及进行化学处理使所述暴露表面变粗糙,以产生化学粗糙暴露表面。
根据本发明,还提供一种执行衬底印记的方法,包括:提供具有上部表面和下部表面的核心;用甲阶热固树脂涂覆所述上部表面和下部表面,以产生上部和下部甲阶热固树脂层,其中所述甲阶热固树脂选自环氧树脂、聚酰亚胺环氧树脂、双马来酰亚胺环氧树脂、及它们的组合物,并且所述材料与溶剂混合;部分地固化所述上部和下部甲阶热固树脂层,以产生上部和下部部分固化的热固树脂层;将一图案印记进所述上部和下部部分固化热固树脂层,以产生印记衬底;完全固化所述印记衬底,以产生各自含有暴露表面的上部和下部完全固化树脂层;以及进行化学处理,使各所述暴露表面变粗糙。
根据本发明,还提供一种执行衬底印记的方法,包括;用甲阶热固树脂涂覆核心表面,以产生第一甲阶热固树脂层;部分地固化所述第一甲阶热固树脂层,以产生第一部分固化热固树脂层,其中所述甲阶热固树脂选自环氧树脂、聚酰亚胺环氧树脂、双马来酰亚胺环氧树脂、及它们的组合,并且所述材料与溶剂混合;将第一组导体部件印记至所述第一部分固化热固树脂层,以形成第一印记衬底层;完全固化所述第一印记衬底层,以产生具有暴露表面的上部和下部完全固化树脂层;进行化学处理使各所述暴露表面变粗糙,以产生化学粗糙暴露表面;对所述化学粗糙暴露表面添加附加量的所述甲阶热固树脂,以产生第二甲阶热固树脂层,其中压力不施加到所述第一印记衬底层,也不施加到所述第二甲阶热固树脂层;部分地固化所述第二甲阶热固树脂层,以产生第二部分固化树脂层;以及将第二组导体部件印记至所述第二部分固化热固树脂层,以形成第二印记衬底层。
根据本发明,还提供一种电子封装衬底,包括:安装电子元件的层;以及所述层内的多个导体部件,其中,所述多个导体部件是通过印记热固树脂形成的,所述热固树脂作为甲阶树脂施涂并于印记之前先部分地固化以产生印记衬底,所述印记衬底被完全固化以产生含有暴露表面的完全固化树脂层,所述暴露表面通过化学处理变粗糙而产生化学粗糙暴露表面。
根据本发明,还提供一种电子封装,包括:衬底,其具有由印记形成的多个导体部件,所述衬底由在印记之前部分地固化的甲阶树脂形成,以产生印记衬底,所述印记衬底被完全固化以产生含有暴露表面的完全固化树脂层,所述暴露表面通过化学处理变粗糙而产生化学粗糙暴露表面;以及电子元件,其耦合到所述衬底。
采用以上技术方案,提供能用相对简单、省时、及较少成本制造的电子衬底,并与已知电子衬底相比,具有相对较高的密度。
附图简述
图1描述依据本发明实施例的结合有通过印记形成的一种衬底的电子部件的横截面图;
图2描述依据本发明实施例的在制造印记衬底方法中第一步骤的横截面图,所述第一步骤包括提供核心层;
图3描述依据本发明实施例的某一随后步骤的横截面图,所述随后步骤包括用甲阶热固树脂涂覆图2的核心层;
图4描述某一随后步骤的横截面图,该随后步骤包括部分固化图3的甲阶树脂,以产生部分固化树脂;
图5描述依据本发明实施例的某一随后步骤的横截面图,该随后步骤包括印记图4的该部分固化热固树脂;
图6描述某一随后步骤的横截面图,该随后步骤包括将图5的部分树脂固化到丙阶,以产生印记衬底;
图7描述依据本发明实施例的某一随后步骤的横截面图,该随后步骤包括在图6的印记衬底上进行传统电镀和平面化处理;
图8描述依据本发明实施例的某一随后步骤的横截面图,该随后步骤包括将辅助层添加到图7的印记和电镀层上,以产生多层印刷封装;
图9描述依据本发明实施例的某一随后步骤的横截面图,该随后步骤包括将固态掩膜和最终表面涂饰施加到图8的多层印刷封装;
图10是框图,描述依据本发明实施例的生产印记衬底的一种方法;
图11是框图,描述依据本发明实施例的生产印记衬底的一种方法;及
图12是框图,描述依据本发明实施例的生产多层印记衬底的一种方法。
实施例详述
在下列的本发明实施例的详述中,参考构成说明书一部分的附图,在借助于说明性特定较佳实施例所示的附图中,可实现该主题。足够详细地描述这些实施例,以允许本领域的普通技术人员能实现这些实施例,并应当理解:其他实施例也可利用,并可以做机械,化学,结构,电气及程序的改变,并不背离本发明的精神和范畴。因此,下面的详细描述不是采用限制性感觉,而本发明实施例的范畴仅由附加权利要求来定义。
接着的详细描述是由定义章节开始,接着印记的简述,实施例描述及简要结论。
定义
术语“热塑性聚合物”或“热软性塑料”或“热塑性塑料”在本发明中是指任何一种能够反复地受热变软、受冷变硬的塑料,与下面定义的热固塑料形成对照。热塑性塑料在受热时不会发生交联反应合,并因可重新软化。例子包括聚乙烯,聚苯乙烯和聚氯乙烯(PVC)。
术语“热固树脂”或“热固性塑料”或“树脂”在本发明中是指在制造期间能形成某一形状的任何塑料,但在再加热时,该形状凝固成永久刚性。这是由于在受热时发生的大量交联作用,交联作用不能靠重新加热进行逆转。例子包括:酚醛树脂,环氧树脂,聚酯,聚氨酯,硅树脂、及它们的组合。最常用在本发明中的热固树脂包括环氧树脂(“环氧树脂类”),聚酰亚胺树脂(“聚酰亚胺类”),双马来酰亚胺树脂(例如,双马来酰亚胺三嗪树脂(BT))、和它们的组合。
术语“甲阶”在本发明中是指在某些热固树脂反应中的初始阶段(即,百分之零固化),其中树脂依旧是可溶解的(在诸如酒精和丙酮之类的各种溶剂中)并且可熔解的.“甲阶”的特征是最初的粘性下降,这在本领域是已知的.处于“甲阶”的材料通常是已经溶解在溶剂中的液体.“甲阶”热固树脂常称作“清漆树脂”或“可熔酚醛树脂(resol)”.
术语“乙阶”在本发明中是指在某些热固树脂反应中的第二阶段,特征是在加热时的树脂软化,以及当存在特定液体时的膨胀,但没有完全熔解或溶解。“乙阶”的另一特征是粘性的递增。未固化的热固性粘合剂的树脂部分通常处在这一阶段。将“乙阶”材料被看作为一种相对软的,延展性固体,如本领域所知。处于“乙阶”的材料被看作为固化率大于百分之零,但不大于10%(以下面描述的差示扫描量热法(DSC)测量)。典型地,“乙阶”材料是由先前施涂到某一表面的清漆树脂产生的,且树脂处在由于加热使所有溶剂都已经蒸发这一点上。是加热使得某些自由聚合物在短时间内开始固化,虽然给定足够时间,任何热固树脂都将开始固化。“乙阶”热固树脂还被称作“半熔酚醛树脂(resitol)”。
术语“丙阶”在本发明中是指在某些热固树脂反应中的第三即最后阶段,其特征是树脂的相对不溶解及不熔解状态。处于这阶段的某些热固树脂完全固化,100%固化,如由DSC测量的。“丙阶”树脂具有足够的刚性,允许在它表面上发生附加的化学和机械处理。“丙阶”树脂也称作为“不熔酚醛树脂”。
这里所用的术语“差示扫描量热法(DSC)”是指能显示聚合(例如对于热固树脂)水平及因此固化百分比的热分析方法。如果不能发生其它聚合作用,则测试的样本是100%聚合或固化的。更具体地,在DSC过程中,热能被加给该系统。如果所加热能被测试样本利用,推动了聚合反应,那么该样本未完全固化。如果所加热能仅提高该系统的温度,那么该样本假定为完全固化。
这里所用的术语“印记”意指通过迫使工具靠着和/或进入材料中,在该材料上形成部件。印记包括冲压(stamping),压花(embossing),盖印(impressing),挤压(extruding),及类似处理。任何合适类型的印记装置可被用于制造一种印记。印记装置可含有各种形状和尺寸的冲模。通常,短冲模用于形成沟渠,而长冲模用于形成通孔。
这里所用的术语“导体部件”意指与衬底相关的任何类型的导电元件,包括通孔(例如隐蔽通孔,贯通孔等),及沟渠,例如轨迹线和平面(plane)(例如表面轨迹线,内部轨迹线,导电平面,等),安装端子(例如,焊盘,接合区(land),等),及类似元件。
这作所用的术语“通孔”意指能在衬底不同深度之间提供导电通路的任何类型的导电元件。例如,“通孔”能连接衬底的相对表面上的导电元件,以及在衬底内不同内层的导电元件。通孔也称作为“镀通孔”或“PTH”。
这里所用的术语“沟渠”意指在衬底内相对恒定深度提供导电通路的任何类型导电元件。“沟渠”包括轨迹线,接地平面,和接线端子及接合区(land)。例如,轨迹线可连接在衬底一个表面上的导电元件。接地平面能在衬底内的某一相对恒定深度提供导电通路。接线端子可在衬底一个表面上提供导电通路。
这里所用的术语“电子组件”是指耦合在一起的两个或多个电子元件。
这里所用的术语“电子系统”是指含有“电子组件”的任何产品.电子系统的例子包括计算机(例如台式电脑,膝上型电脑,手提电脑,服务器等)、无线通信装置(例如蜂窝电话,无线电话,寻呼机等)、计算机相关的外围装置(例如打印机,扫描仪,监视器等)、娱乐装置(例如电视机,收音机,立体声,磁带和光盘播放机,录像机,MP3(电影专家组,音频层3)播放器,等)、及类似装置.
如这里所用的术语“衬底”是指作为通过各种工艺操作转换成所希望的微电子配置的基本工件的物体。衬底也可称作为“印刷电路”或“印刷线路板”。“衬底”可包括导电材料(例如铜或铝),绝缘材料(例如陶瓷或塑料),及类似材料,或它们的组合。衬底能包括层状结构,例如选择用于电和/或热传导性的一层薄片材料(例如铜),覆盖有选择用于电绝缘,稳定性,及压花特征的塑料层。衬底能用作为电介质,即,夹在两导体之间的绝缘介质。
印记概观
有可能为单层印记,印记在核心的相对侧面上,以及多层印记。单层用在不需要重大的I/O布线或大量电源,例如快闪存储器装置及类似装置的应用中。双侧印记例如用在倒装晶片应用中。多层通常用在本领域所熟知的许多应用中。
印记使用的材料包括热塑性聚合物和热固树脂。然而,对于热塑聚合物,整个封装必须再加热到约300℃的温度,以添加其它的层,即层压。在这些温度,有可能变形或损坏先前印记的部件。每一个后续层应当是具有较低熔点的热塑材料,以便当添加新层时,先前层不被熔化和损坏。较低熔点的热塑性塑料可以是不同材料,或可是在不同条件下处理的具有较低熔点的相同热塑性材料。还必须小心地将层之间的厚度变化保持在最小值。
相反,热固树脂在固化时通常不需要高于约250℃的温度。此外,一旦凝固,热固树脂不会再熔化。因此,当用热固树脂层压时,不需要使用具有不同熔点的不同类型的热固树脂。
另外,用于印记的高熔点热塑性塑料通常需要使用四碘化碳等离子体除去印记的通孔底部多余的聚合物。典型地,这样的等离子体需要高真空腔,将与少量氧混合的前体气体例如四氟化碳(tetrafluoromethane)引进该真空腔。高频无线电波用于使该气体电离,这样形成等离子体,并撞击真空腔体表面。所产生的化学反应位于该真空腔内的任意有机材料上除去表面原子。
相反,热固树脂不需要使用等离子体来除去多余材料。相反,将衬底浸入腐蚀化学品的槽罐内10-15分钟,以蚀刻掉表面原子,其中的腐蚀化学品包括碱性高锰酸钾溶液、浓硫磺酸、及类似化学品。
进一步地,当使用热塑性塑料时,沉积具有足够粘合性的籽层(seed layer),即催化剂,(用于随后的镀金属处理)需要使用溅射法。溅射在压力腔内发生,将需要籽层的表面,即目标表面置于腔中。使铬铜合金线蒸发,在目标体上沉积出薄金属层。
相反,热固树脂不需要通过溅射来新加入一层适当的籽层。相反,使用一种适当的化学品,例如碱性高锰酸钾溶液,进行化学处理使衬底变粗糙。然后该表面再沉浸入一种能吸附到暴露表面的溶液,例如胶体氯化钯,以形成籽层,用于随后的电镀处理。
当与传统处理相比时,印记具有几个优点,包括消除了建立所希望的部件一般所需的激光钻孔和照相平板印刷处理。(激光钻孔通常用于烧蚀通孔,而照相平板印刷处理用于界定已经发生电镀并将再经受电镀的区域)。此外,用印记不需“目标”。因此,虽然通孔焊盘还可用于其他目的,但为了“定位”一个钻出的通孔,却是不需要通孔焊盘的。
用热固树脂进行印记处理提供附加的优点,如上所述.另外,通过将热固树脂用作为“甲阶”或“清漆”树脂,如这里实施例中描述的,能实现许多附加益处.例如,与层压一个干薄膜(即热塑固性塑料或部分固化的,例如乙阶热固树脂)相比,使用甲阶树脂添加一层薄层,不仅消除了有关是否陷含气泡、材料是否流到部件的边缘等等的不确定性,而且能消除试图克服这些问题时产生的有害影响.特别地,使用传统材料需要在增加温度的情况下在每层上施加附加压力(对于热固性材料达到34atm(500psi),而对于作为乙阶树脂使用的热固树脂达到约3.4atm(50psi)),以保证除去气泡、材料已经流到边缘、以及保证合成薄膜充分地粘贴在待涂覆的表面上.这样的压力会损伤已经处于所述表面上的部件.使用甲阶树脂消除了在层压期间使用压力的需要.使用甲阶树脂还消除了有关薄膜厚度控制的任何问题.特别地,对于使用热塑性塑料或部分固化的热固材料的传统层压,使用如上面所述的提高温度,即在约100到350℃范围内的温升,也会造成困难.虽然需要较高的温度来获得良好的粘性并能够使薄膜流到待涂的不平坦表面上,但却也造成难以适当地控制薄膜的厚度.此外,使用这些提高的温度有害地影响到先前安装的元件.使用甲阶树脂不需要提高温度来实现一致的薄膜厚度,因为液体能在待涂覆的表面上“自行变平”,这样就建立了光滑和均匀薄层
实施例描述
图1描述了结合有衬底20的电子组件5的横截面图,衬底20是由从应用“甲阶”热固树脂开始的印记处理形成的。
图1所示的电子组件5包括至少一块集成电路(IC)10或其他类型的有源或无源电子元件,所述电子元件具有多个导电安装焊盘12。电子元件可以是封装的或未封装的形式,以适合于衬底20的类型。IC 10(或其他类型的电子元件)可以为任何类型,包括微处理器、微控制器、图形处理器、数字信号处理器(DSP)、或任何其他类型的处理器或处理电路。可包含在电子组件5内的其他类型的电子元件是定制电路、专用集成电路(ASIC)或类似电路,例如一个或多个用于无线设备之中的电路(例如通信电路),无线设备包括蜂窝电话、寻呼机、计算机、双向无线电、及类似电子系统。电子组件5可构成如这里定义的部分电子系统。
IC 10物理地和电气地连接到衬底20。在示范性实施例中,通过适当焊接机制例如焊球或突起(bump)(未示出),将IC焊盘12连接到上部内建区21上表面的相应接合区14。
电子组件5可以包括在衬底20下面的辅助衬底,例如印刷电路板(PCB)24(或插入层)。衬底20可以物理地和电气地连接到PCB 24。在示范性实施例中,通过某一适当的焊接机制例如焊料(未示出),将衬底焊盘18连接到PCB 24上表面40的相应焊接区48。PCB 24任选地在它的下表面具有接合区(未示出),用于安装到辅助衬底或封装层内的其他封装结构。
在图1所示例子中,衬底20包括核心层22,一层或多层的上部内建区21,及一层或多层的下部内建区(build-up section)23。本领域技术人员将明白:可能有许多替代的实施例,包括但不限于仅包括核心层的衬底;包括核心层与两层或多层上部和/或下部内建层的衬底;包括核心层并仅带上部内建层的衬底;包括核心层并仅带下部内建层的衬底;等等。
组成衬底20的各种层能够用任何合适材料或材料组合形成,如这里描述的.通常,内建层21和23是作为甲阶树脂施涂的热固树脂,任其在印记之前充分地固化、实施印记、并随后在执行后续的步骤之前完全固化,这些后续步骤是本领域已知的并在这里讨论的.
图1所示例子中,核心层22包括通孔26-28形式的导体部件。核心层22还包括一条或多条内部沟渠形式的导体部件(例如,轨迹线71和72)。核心层22内的部分或所有导体部件能经过印记处理和/或由传统方式形成,例如机械钻孔。
核心层22可以按各种方式形成。例如,核心层22可形成为材料单层。替代地,核心层22可包括多个材料层。在图1所示的例子中,核心层22包括多个层,而内部轨迹线71和72是由传统方式在临近各个层之间的边界区域形成。图1中未示出构成核心层22的所述多个层之间的边界。内部轨迹线71和72可按任何合适方式形成,包括类似于或等同于用于分别在上部和下部内建区21和23内形成沟渠的方式。
在图1所示的例子中,上部内建区21包括三层内建层2-4。依据具体应用,可以使用任何数量的内建层。上部内建区21进一步包括下列形式的导体部件:一个或多个通孔25和26,层2上表面的一条或多条沟渠(例如轨迹线31和接合区(land)14),及层4下表面的一条或多条沟渠33。上部内建区21可进一步包括内部沟渠32,内部沟渠32可形成在层2-4的内部上和/或下表面内,例如在层2的下表面,层3的上或下表面内,和/或在层4的上表面内。
在图1所示的例子中,下部内建区23包括两层内建层6-7。依据具体应用,可以使用任何数量的内建层。下部内建区23进一步包括下列形式的导体部件:一个或多个通孔26和39,层6上表面内的一条或多条沟渠36,和层7下表面内的一条或多条沟渠(例如沟渠38和焊盘18)。
图2-9描述在本发明实施例中的包括在用热固树脂印记多层衬底的各阶段的横截面图,所述热固树脂作为甲阶热固树脂施涂,即,清漆树脂(下文中“甲阶树脂”)。应当明白,这里描述的每一步骤能任选地或必然地包括一个或多个子步骤。此外,在图2-9中没有示出描述的所有步骤,并且是能够在工艺的适当时刻执行未示出的附加步骤,例如添加辅助上层和/或下层。
图2描述依据本发明实施例的生产印记衬底的第一步骤的横截面图,在该印记衬底中已经提供了具有通孔202的核心层200。核心层200可以是传统的有机抗热级4(FR4)(Fire Retardant Grade 4)材料,这种材料是本领域已知的并一般用于制造印刷线路板或半导体封装。在另一个实施例中,一种低热膨胀系数(CTE)的金属合金,例如合金42(典型地含有约42%镍和58%铁,如本领域所知),或合金50(典型地含有约50%镍和50铁,如本领域所知)用于核心层200。应当注意:该核心层200本身可包括多个层并能包括置于如图1讨论的这些层之间的内部轨迹线。这样的内部轨迹线能按本领域已知的任何方式形成。
该核心层200中的通孔(或PTH)202可以是机械钻孔而成,如本领域已熟知的.在这个实施例中,通孔202是用合适的聚合物填充的圆柱体,所述聚合物包括高度填充环氧树脂.(高度填充环氧树脂是与体积多于30%的一种合适惰性材料如二氧化硅作为填充物相混合的环氧树脂,以减少热固树脂完全固化时一般会发生的体积收缩量).用本领域已知的传统电镀技术,用一种合适的金属元件如铜电镀通孔壁(由横斜影线(cross-hatching)表示).每个通孔202进一步分别含有上和下金属化表面204和206,如图2所示.每个表面204和206用任何合适材料例如铜经过传统的电镀技术形成.
图3描述了依据本发明实施例的一个后续步骤的横截面图,在该步骤中,核心层200的上表面和下表面已经涂覆有合适厚度的甲阶树脂,分别产生上和下甲阶树脂层303和305。在另一个实施例中,用甲阶树脂仅涂覆核心层200的一个表面。虽然图3所示的通孔202未填充有甲阶树脂,因为它们是实心的,核心层220上其他暴露的中空通孔以及沟渠(未示出)必然由甲阶树脂填充。用于形成甲阶树脂层303和305的甲阶树脂可包括,但不限于,环氧树脂(“环氧类”)、聚酰亚胺树脂(“聚酰亚胺类”)、双马来酰亚胺树脂(例如,双马来酰亚胺三嗪(BT))和它们的组合。在一个实施例中,热固树脂含有诸如氧化铝或二氧化硅之类的微粒。已知这样的微粒能改善固化衬底的CTE特性。
甲阶树脂通常是溶解在一种合适溶剂内的,如上面所述。例子包括,但不限于,2-丁酮、N,N-二甲基甲酰胺、环己酮、石脑油、二甲苯、甲氧基炔丙醇及它们的任意组合。甲阶树脂层303和305可为任何合适的厚度。在大多数实施例中,甲阶树脂层303和305每层的厚度在约30到50微米之间。然后,甲阶树脂层303和305在准备印记处理中部分地固化,如图4所示。
图4描述了依据本发明实施例的一个后续步骤的横截面图,在该后续步骤中,图3的上和下甲阶树脂层303和305已经分别部分地固化,产生上和下部分固化树脂层403和405。应当允许甲阶树脂层303和305固化到大大超过乙阶的程度。在一个实施例中,部分固化树脂层403和405固化至40%到80%,由DSC测定。在固化低于40%水平时,用于在树脂内形成印记的印记工具会永久性地结合到该部分固化树脂上。在这种水平时,在取走该印记工具后,印记部件甚至会消失或融化掉。达到约40%到80%之间的附加固化还能保证限定良好的印记,并在随后的加热期间(达到100%的固化)能防止该印记部件失去限定。然而,超过80%的固化不再能获得附加益处,实际上会使该印记处理变得更困难,因该材料变得太硬,难以使印记工具压入表面内。
典型地,在用甲阶树脂涂覆核心层202达到希望厚度后,如在此所述,通过本领域已知的传统方法,例如用幅射热或对流热,除去任何存在的溶剂。在约100到200℃之间的温度下,这可能要化1分钟到20分钟不等,取决于所用的具体溶剂、要除去该溶剂的涂层厚度等因素。在除去溶剂后,通过合适的加热处理,例如在适当设计的对流加热炉内的烘焙,甲阶树脂层(303和305)内的树脂提升到至少40%的固化,但不会超过80%的固化。虽然实际时间和温度取决于所用的具体材料、希望固化的程度等等,但在约100到250℃之间的温度下,这可能要化约10到40分钟不等。因此,为了从甲阶热固树脂提高到部分固化的树脂层403和405,在约100到250℃之间的温度下,这通常要化总共约11到60分钟,还是取决于许多个条件。
在一个实施例中,部分固化树脂层403和405由环氧树脂构成,每一个薄层都已经首先“干燥”除去溶剂,是在约50到150℃的温度下,化约1到20分钟完成的,具体条件同样是取决于具体的溶剂/溶剂混合物、涂层厚度等.然后,在约100到150℃的温度下,使环氧树脂固化约10到40分钟,达到至少40%,但不超过80%的固化.在另一个实施例中,该部分固化树脂层403和405是由聚酰亚胺构成的,每一个薄层都首先已经干燥除去溶剂,是在约50到150℃的温度下,化约1到20分钟完成的,具体条件同样是取决于许多个状况,包括具体溶剂/溶剂混合物、涂层厚度等.然后,在约100到250℃的温度下,使聚酰亚胺固化约10到40分钟,达到至少40%,但不超过80%固化.
须注意,各种层并不必由相同的材料构成,也不需要在相同条件下固化。还须注意,大多数热固树脂的固化在温度和时间之间成线性关系,固化时间与固化温度通常成反比。(例如,如果一种材料在200℃完全固化需1小时,同一材料在相同温度下在30分钟后产生50%的固化)。任何合适的能量源,例如利用对流(例如,用加热盘管)、红外线能、及类似能的热能,能提供固化处理所需的热能。
图5描述了依据本发明实施例的一个后续步骤的横截面图,在该后续步骤中,分别具有上和下部分固化树脂层403和405的核心层200已经被印记形成了如图所示的多个沟渠507和通孔509。能用本领域已知的任何合适的印记工具执行该印记处理。在大多数实施例中,层403和405的印记基本上同时实施,印记装置完全对齐,以便使在层403和405内的产生的导体部件(沟渠,通孔等)适当地对准(register with...)核心层202,如本领域已熟知。因为在衬底表面的相对侧面上同时形成各种沟渠和通孔,消除了对有助于对准或将特定通孔对齐于某一特定沟渠的通孔焊盘的需要。通过消除对通孔焊盘的需要,核心层202能容纳更高密度的导体部件,例如通孔、轨迹线、安装端子、及类似部件。在另一个实施例中,顺序地一次在一个表面上印记导体部件。在另一个实施例中,仅印记一个表面。
印记工具或冲模能任选地具有不同的几何形状,以任选地产生具有不同几何形状的导体部件,即,不同深度、宽度、长度、厚度等。冲模也能提供至少两种不同几何形状的组合,例如底部的宽区域(以形成沟渠)及与它毗邻的窄区域(形成通孔)。当印记元件压顶层时,较短的冲模可提供不会延伸超过顶层的印记。较长的冲模可提供不会延伸穿过顶层的印记。能够产生任何数量的导体部件的组合,例如,如希望,通孔可形成在沟渠外侧或在沟渠内。通孔可居中在沟渠内或定位在沟渠的侧边。
然后,用传统装置,例如本领域已知的等离子体或高锰酸盐化学品的传统方法从印记通孔506底部除去多余树脂。
图6描述了依据本发明实施例的一个后续步骤的横截面图,在该后续步骤中,已经完全固化了图5所示上和下部分固化的树脂层403和405,分别产生上和下完全固化树脂层603和605。典型地,在约150到250℃之间的温度下,该部分固化树脂层(403和405)要化约30到60分钟才能达到完全固化(100%),虽然实际时间和温度取决于所用具体材料、层的厚度等。
在一个实施例中,完全固化树脂层是丙阶树脂层603和605,由环氧树脂形成,每一层都在约150℃温度下已经固化约30到60分钟。在另一个实施例中,丙阶树脂层603和605由聚酰亚胺形成,每一层都在约200到250℃的温度下已经固化约30到60分钟。同样,实际时间和温度取决于许多条件而有相当大地变化,并且各种层不必在相同条件下固化。然而,重要的是,在随后的电镀操作之前,要完全固化这些树脂层。
图7描述了依据本发明的一个后续印记步骤的横截面图,在该后续印记步骤中,在丙阶层603和605的暴露表面上已进行了传统的电镀和平面化处理.特别地,在图6的印记步骤之后,使该暴露表面敏化(即,施加一个籽层)并用传统无极铜电镀法对暴露表面镀铜.已经使包括印记了沟渠507和通孔509在内的表面嵌镶板式地电镀,以优先地填充印记部件,其次填充暴露表面.如图7所示,沟渠507和通孔509现在含有由横斜影线表示的导电材料615.已经除去多余的电镀,以展显图7中所示的镀铜的印记部件.通常使用本领域已知的研磨工艺除去多余电镀.基本上将多余或过电镀的材料研磨到暴露表面的水平面.在其它实施例中,蚀刻和/或化学机械抛光(CMP)能用于除去多余材料.在这点上,例如用铜氧化化学反应对该暴露表面(现在覆盖有电镀材料)进行处理,以提高随后的聚合物涂层(未示出)的粘合性.基本上,该处理氧化了铜表面,使它变得更多孔且机械上看更粗糙.
图8描述了依据本发明实施例的一个后续印记步骤的横截面图,在该后续印记步骤中,辅助上和下层803和805已经添加到图7的核心层,产生多层印记封装。辅助层803和805通过如上面描述及图3-7所示的工艺形成。每层具有多条沟渠807(接合区)和811(轨迹线)以及通孔809,这些都含有导电材料615,还是用横斜影线表示。在某些情况下,较长的沟渠,即811邻近于较短的沟渠807(接合区)。
图9描述了依据本发明实施例的一个后续步骤的横截面图,在该后续步骤中,上焊接掩膜层920和下焊接掩膜层922与最后一层表面涂饰(未示出)一起已经施涂在该辅助上层和下层803和805的各自暴露表面上。焊接掩膜920和922是用本领域已知的技术施涂的。该暴露金属部件上的最终涂饰也是用传统技术施涂的。在一个实施例中,封装是用无电镀镍、沉浸金电镀或电解镍及金或直接沉浸金来生产。
图10是依据本发明实施例生产印记衬底的一种方法的框图。工艺1000从1002开始,在1002,用甲阶热固树脂涂覆核心层表面,以形成甲阶热固树脂层。在1004,工艺继续,部分地固化该甲阶热固树脂层,产生部分固化树脂层,而在1006,将一幅图案(即,多个导体部件)印记进该部分固化热固树脂层,产生印记衬底。在一个实施例中,该热固树脂层在印记步骤之前固化至约40%到80%。在其它处理步骤之前,完全固化该部分固化热固树脂层。在一个实施例中,核心层的两个表面同时进行印记处理。在另一个实施例中,整个工艺在这一层或多层原始印记衬底层上面的附助层上重复。
图11是依据本发明实施例的生产印记衬底的一种方法的框图。工艺1100从1102开始,在1102,提供具有上表面和下表面的核心层;在1104,用甲阶热固树脂涂覆该上表面和下表面,产生上和下甲阶热固树脂层;在1106,部分固化该上和下甲阶树脂层,产生上和下部分固化热固树脂层;及在1108,将一图案印记进该上和下部分固化热固树脂层,产生印记衬底。
图12是依据本发明实施例的生产多层印记衬底的一种方法的框图。工艺1200从1202开始;在1202,用一定量的甲阶热固树脂涂覆核心层表面,产生第一甲阶热固树脂层;在1204,部分地固化第一甲阶树脂层,产生第一部分固化热固树脂层;在1206,将第一组导体部件印记进该第一部分固化热固树脂层,形成第一印记衬底层;在1208,完全固化第一印记衬底层;在1210,添加另外的相当量甲阶热固树脂,产生第二甲阶热固树脂层;在1212,部分地固化第二甲阶热固树脂层,产生第二部分固化树脂层;及在1214,将第二组导体部件印记进该第二部分固化热固树脂层,以形成第二印记衬底层。
结论
本发明的实施例提供能用相对简单,省时,及较少成本制造的电子衬底,并与已知电子衬底相比,具有相对较高的密度。依据本发明实施例,施涂甲阶热固树脂提供了一种按成本有效的简单方式生产衬底,包括多层衬底的新颖方法,并具有这里所述的所有优点。
相对于已知结构和制造方法,结合有利用本发明主题的一个或多个电子组件的电子系统可使结构生产得减少成本并增强可靠性,因此这样的系统具有更强的商业吸引力.
如这里显示的,本发明能以许多不同的实施例实现,包括电子封装衬底、电子封装、和制造衬底的各种方法。本领域的普通技术人员很容易明白其他实施例。元件,材料,几何结构,尺寸,及操作顺序都可改变,以适应特定封装需要。
图1到9仅是代表性的,并且不是按比例画出的。某些比例可能是夸大了,而其他比例可能缩少了。图1-9旨在描述该主题的各种实现,能由那些本领域技术人员理解及适当地实现。
虽然这里已经举例说明和描述了特定实施例,本领域技术人员将理解:打算实现相同目的的任何排列可替代所示的特定实施例。本申请旨在覆盖本发明的任何改变或变化。因此,显然,本发明的实施例只受所附权利要求及其等效技术方案的限制。
Claims (31)
1.一种执行衬底印记的方法,其特征在于,包括:
用甲阶热固树脂涂覆核心表面,以产生甲阶热固树脂层,其中所述甲阶热固树脂选自环氧树脂、聚酰亚胺环氧树脂、双马来酰亚胺环氧树脂及它们的组合,并且所述材料与溶剂混合;
部分地固化所述甲阶树热固脂层,以产生部分固化热固树脂层;
将多个导体部件印记至所述部分固化热固树脂层,以产生印记衬底;
完全固化所述印记衬底,以产生含有暴露表面的区别固化树脂层;及
进行化学处理使所述暴露表面变粗糙,以产生化学粗糙暴露表面。
2.按照权利要求1所述的方法,其特征在于,在所述部分固化中,所述甲阶热固树脂部分地固化到40和80%之间。
3.按照权利要求2所述的方法,其特征在于,在所述部分固化中,所述甲阶热固树脂加热到约100到250℃达约11到60分钟。
4.按照权利要求1所述的方法,其特征在于,所述双马来酰亚胺环氧树脂是双马来酰亚胺三嗪树脂。
5.按照权利要求1所述的方法,其特征在于,所述溶剂选自2-丁酮、N,N-二甲基甲酰胺、环己酮、石脑油、二甲苯、甲氧基炔丙醇或它们的任意组合。
6.按照权利要求1所述的方法,其特征在于,所述多个导体部件包括多个沟渠和通孔。
7.按照权利要求6所述的方法,其特征在于,进一步包括从所述多个沟渠和通孔中除去多余树脂。
8.按照权利要求2所述的方法,其特征在于,进一步包括:
给所述化学粗糙暴露表面施加籽层;及
电镀所述化学粗糙暴露表面,以产生电镀表面。
9.按照权利要求8所述的方法,其特征在于,所述籽层是用吸附溶液施加的。
10.按照权利要求8所述的方法,其特征在于,在完全固化中,所述部分固化树脂层加热到约100到250℃达约30到90分钟。
11.按照权利要求8所述的方法,其特征在于,进一步包括将焊接掩膜施加到所述电镀表面。
12.按照权利要求8所述的方法,其特征在于,进一步包括:
用氧化剂处理所述电镀表面;
用甲阶热固树脂涂覆所述电镀表面,以产生辅助甲阶热固树脂层;
部分地固化所述辅助甲阶热固树脂层,以产生辅助部分固化热固树脂层;及
将一图案印记至所述辅助部分固化热固树脂层,以产生多层印记衬底。
13.按照权利要求2所述的方法,其特征在于,所述核心层具有顶表面和底表面,此外,其中用甲阶热固树脂涂覆所述顶表面,以形成上部甲阶热固树脂层,并用甲阶热固树脂涂覆所述底表面,形成下部甲阶热固树脂层。
14.按照权利要求13所述的方法,其特征在于,所述上部和下部甲阶热固树脂层被部分地固化,以形成上部和下部部分固化热固树脂层,此外,其中所述上部和下部部分固化热固树脂层是同时印记的。
15.一种执行衬底印记的方法,其特征在于,包括:
提供具有上部表面和下部表面的核心;
用甲阶热固树脂涂覆所述上部表面和下部表面,以产生上部和下部甲阶热固树脂层,其中所述甲阶热固树脂选自环氧树脂、聚酰亚胺环氧树脂、双马来酰亚胺环氧树脂、及它们的组合物,并且所述材料与溶剂混合;
部分地固化所述上部和下部甲阶热固树脂层,以产生上部和下部部分固化的热固树脂层;及
将一图案印记进所述上部和下部部分固化热固树脂层,以产生印记衬底;
完全固化所述印记衬底,以产生各自含有暴露表面的上部和下部完全固化树脂层;以及
进行化学处理,使各所述暴露表面变粗糙。
16.按照权利要求15所述的方法,其特征在于,所述印记图案包括同时印记多个通孔和沟渠。
17.按照权利要求15所述的方法,其特征在于,所述甲阶热固树脂是环氧树脂。
18.一种执行衬底印记的方法,其特征在于,包括;
用甲阶热固树脂涂覆核心表面,以产生第一甲阶热固树脂层;
部分地固化所述第一甲阶热固树脂层,以产生第一部分固化热固树脂层,其中所述甲阶热固树脂选自环氧树脂、聚酰亚胺环氧树脂、双马来酰亚胺环氧树脂、及它们的组合,并且所述材料与溶剂混合;
将第一组导体部件印记至所述第一部分固化热固树脂层,以形成第一印记衬底层;
完全固化所述第一印记衬底层,以产生具有暴露表面的上部和下部完全固化树脂层;
进行化学处理使各所述暴露表面变粗糙,以产生化学粗糙暴露表面;
对所述化学粗糙暴露表面添加附加量的所述甲阶热固树脂,以产生第二甲阶热固树脂层,其中压力不施加到所述第一印记衬底层,也不施加到所述第二甲阶热固树脂层;
部分地固化所述第二甲阶热固树脂层,以产生第二部分固化树脂层;以及
将第二组导体部件印记至所述第二部分固化热固树脂层,以形成第二印记衬底层。
19.按照权利要求18所述的方法,其特征在于,在添加所述附加量的甲阶热固树脂之前,用传统电镀技术对所述第一印记衬底层进行金属化处理。
20.按照权利要求18所述的方法,其特征在于,进一步包括同时将导体部件印记至相对衬底层,所述相对衬底层位于相对的核心表面上,所述相对衬底层是由已部分固化的甲阶树脂层构成的。
21.一种电子封装衬底,其特征在于,包括:
安装电子元件的层;以及
所述层内的多个导体部件,其中,所述多个导体部件是通过印记热固树脂形成的,所述热固树脂作为甲阶树脂施涂并于印记之前先部分地固化以产生印记衬底,所述印记衬底被完全固化以产生含有暴露表面的完全固化树脂层,所述暴露表面通过化学处理变粗糙而产生化学粗糙暴露表面。
22.按照权利要求21所述的电子封装衬底,其特征在于,所述甲阶树脂选自环氧树脂、聚酰亚胺环氧树脂、双马来酰亚胺环氧树脂或它们的组合。
23.按照权利要求21所述的电子封装衬底,其特征在于,所述部分固化树脂至少固化到40%,但不超过80%.
24.按照权利要求21所述的电子封装衬底,其特征在于,所述化学粗糙暴露表面经金属化处理。
25.按照权利要求21所述的电子封装衬底,其特征在于,进一步包括安装电子元件的第二层,所述第二层位于所述层的上面。
26.一种电子封装,其特征在于,包括:
衬底,其具有由印记形成的多个导体部件,所述衬底由在印记之前部分地固化的甲阶树脂形成,以产生印记衬底,所述印记衬底被完全固化以产生含有暴露表面的完全固化树脂层,所述暴露表面通过化学处理变粗糙而产生化学粗糙暴露表面;以及
电子元件,其耦合到所述衬底。
27.按照权利要求26所述的电子封装,其特征在于,所述电子元件包括未封装的集成电路。
28.按照权利要求26所述的电子封装,其特征在于,所述电子元件包括封装集成电路。
29.按照权利要求1所述的方法,其特征在于,进行化学处理使所述暴露表面变粗糙的步骤包括用碱处理高锰酸钾溶液处理所述暴露表面。
30.按照权利要求8所述的方法,其特征在于,通过将化学粗糙暴露表面沉浸入吸附溶液中而形成所述籽层。
31.按照权利要求30所述的方法,其特征在于,所述吸附溶液为胶粒氯化物。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/335,187 US20040126547A1 (en) | 2002-12-31 | 2002-12-31 | Methods for performing substrate imprinting using thermoset resin varnishes and products formed therefrom |
| US10/335,187 | 2002-12-31 | ||
| PCT/US2003/039693 WO2004061955A1 (en) | 2002-12-31 | 2003-12-11 | Methods for performing substrate imprinting using thermoset resin varnishes and products formed therefrom |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1732565A CN1732565A (zh) | 2006-02-08 |
| CN1732565B true CN1732565B (zh) | 2010-05-05 |
Family
ID=32655280
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2003801077000A Expired - Fee Related CN1732565B (zh) | 2002-12-31 | 2003-12-11 | 用热固树脂清漆执行衬底印记的方法及其形成的产品 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US20040126547A1 (zh) |
| EP (1) | EP1579500A1 (zh) |
| CN (1) | CN1732565B (zh) |
| AU (1) | AU2003297019A1 (zh) |
| TW (1) | TWI248329B (zh) |
| WO (1) | WO2004061955A1 (zh) |
Families Citing this family (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8574663B2 (en) * | 2002-03-22 | 2013-11-05 | Borealis Technical Limited | Surface pairs |
| GB0425260D0 (en) * | 2004-11-17 | 2004-12-15 | Tavkhelidze Avto | Electrode pairs |
| US6939120B1 (en) * | 2002-09-12 | 2005-09-06 | Komag, Inc. | Disk alignment apparatus and method for patterned media production |
| US20040132301A1 (en) * | 2002-09-12 | 2004-07-08 | Harper Bruce M. | Indirect fluid pressure imprinting |
| US20050116387A1 (en) * | 2003-12-01 | 2005-06-02 | Davison Peter A. | Component packaging apparatus, systems, and methods |
| US9929080B2 (en) * | 2004-11-15 | 2018-03-27 | Intel Corporation | Forming a stress compensation layer and structures formed thereby |
| US7354698B2 (en) * | 2005-01-07 | 2008-04-08 | Asml Netherlands B.V. | Imprint lithography |
| KR100688869B1 (ko) * | 2005-07-22 | 2007-03-02 | 삼성전기주식회사 | 임프린트법을 이용한 인쇄회로기판 제조방법 |
| KR100810491B1 (ko) * | 2007-03-02 | 2008-03-07 | 삼성전기주식회사 | 전자소자 패키지 및 그 제조방법 |
| US7875809B2 (en) * | 2007-06-21 | 2011-01-25 | Kinsus Interconnect Technology Corp. | Method of fabricating board having high density core layer and structure thereof |
| US7638882B2 (en) * | 2007-12-21 | 2009-12-29 | Intel Corporation | Flip-chip package and method of forming thereof |
| US7943862B2 (en) * | 2008-08-20 | 2011-05-17 | Electro Scientific Industries, Inc. | Method and apparatus for optically transparent via filling |
| US8133763B2 (en) * | 2009-05-22 | 2012-03-13 | Texas Instruments Incorporated | Method for semiconductor leadframes in low volume and rapid turnaround |
| US8461036B2 (en) * | 2009-12-22 | 2013-06-11 | Intel Corporation | Multiple surface finishes for microelectronic package substrates |
| US8205971B2 (en) * | 2010-01-19 | 2012-06-26 | Xerox Corporation | Electrically grounded inkjet ejector and method for making an electrically grounded inkjet ejector |
| US9138977B2 (en) * | 2010-03-15 | 2015-09-22 | Agency For Science, Technology And Research | Process for forming a laminated structure |
| US9545043B1 (en) * | 2010-09-28 | 2017-01-10 | Rockwell Collins, Inc. | Shielding encapsulation for electrical circuitry |
| WO2012165530A1 (ja) * | 2011-06-03 | 2012-12-06 | 株式会社村田製作所 | 多層基板の製造方法および多層基板 |
| TWI417012B (zh) * | 2011-09-28 | 2013-11-21 | Unimicron Technology Corp | 線路結構的製作方法 |
| US9072187B2 (en) * | 2012-08-31 | 2015-06-30 | Intel Corporation | Off-plane conductive line interconnects in microelectronic devices |
| KR20140134479A (ko) * | 2013-05-14 | 2014-11-24 | 삼성전기주식회사 | 인쇄회로기판 |
| GB201503089D0 (en) * | 2015-02-24 | 2015-04-08 | Flight Refueling Ltd | Hybrid electronic circuit |
| TW201719824A (zh) * | 2015-11-20 | 2017-06-01 | 恆勁科技股份有限公司 | 封裝基板 |
| KR102462505B1 (ko) | 2016-04-22 | 2022-11-02 | 삼성전자주식회사 | 인쇄회로기판 및 반도체 패키지 |
| CN106384745B (zh) * | 2016-11-16 | 2019-01-08 | 京东方科技集团股份有限公司 | 显示基板的制备方法 |
| TWI713842B (zh) * | 2018-05-10 | 2020-12-21 | 恆勁科技股份有限公司 | 覆晶封裝基板之製法及其結構 |
| JP7119583B2 (ja) * | 2018-05-29 | 2022-08-17 | Tdk株式会社 | プリント配線板およびその製造方法 |
| CN111465180A (zh) * | 2020-06-09 | 2020-07-28 | 京东方科技集团股份有限公司 | 一种柔性电路板用补强板、柔性电路板组件及显示装置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5091339A (en) * | 1990-07-23 | 1992-02-25 | Microelectronics And Computer Technology Corporation | Trenching techniques for forming vias and channels in multilayer electrical interconnects |
| US5830563A (en) * | 1995-11-29 | 1998-11-03 | Nec Corporation | Interconnection structures and method of making same |
| US6156870A (en) * | 1997-07-31 | 2000-12-05 | Hitachi Chemical Company, Ltd. | Resin composition which can be cured by application of heat or irradiation of light, film, laminate and production of multilayer wiring board |
| CN1279251A (zh) * | 1999-06-29 | 2001-01-10 | 国际商业机器公司 | 具有含热固材料的介质材料的半导体器件及其制造方法 |
Family Cites Families (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US2912748A (en) * | 1956-05-28 | 1959-11-17 | Erie Resistor Corp | Method of making printed circuit panels |
| US2986804A (en) * | 1957-02-06 | 1961-06-06 | Rogers Corp | Method of making a printed circuit |
| US3438127A (en) * | 1965-10-21 | 1969-04-15 | Friden Inc | Manufacture of circuit modules using etched molds |
| US3628243A (en) * | 1969-11-14 | 1971-12-21 | Bell Telephone Labor Inc | Fabrication of printed circuit |
| US4049903A (en) * | 1974-10-23 | 1977-09-20 | Amp Incorporated | Circuit film strip and manufacturing method |
| US4356627A (en) * | 1980-02-04 | 1982-11-02 | Amp Incorporated | Method of making circuit path conductors in plural planes |
| US4584767A (en) * | 1984-07-16 | 1986-04-29 | Gregory Vernon C | In-mold process for fabrication of molded plastic printed circuit boards |
| US4651417A (en) * | 1984-10-23 | 1987-03-24 | New West Technology Corporation | Method for forming printed circuit board |
| US4704791A (en) * | 1986-03-05 | 1987-11-10 | International Business Machines Corporation | Process for providing a landless through-hole connection |
| US4912844A (en) * | 1988-08-10 | 1990-04-03 | Dimensional Circuits Corporation | Methods of producing printed circuit boards |
| US5043184A (en) * | 1989-02-06 | 1991-08-27 | Somar Corporation | Method of forming electrically conducting layer |
| US5048178A (en) * | 1990-10-23 | 1991-09-17 | International Business Machines Corp. | Alignment--registration tool for fabricating multi-layer electronic packages |
| US5528001A (en) * | 1992-02-14 | 1996-06-18 | Research Organization For Circuit Knowledge | Circuit of electrically conductive paths on a dielectric with a grid of isolated conductive features that are electrically insulated from the paths |
| US5928767A (en) * | 1995-06-07 | 1999-07-27 | Dexter Corporation | Conductive film composite |
| US6127196A (en) * | 1995-09-29 | 2000-10-03 | Intel Corporation | Method for testing a tape carrier package |
| US6482742B1 (en) * | 2000-07-18 | 2002-11-19 | Stephen Y. Chou | Fluid pressure imprint lithography |
| US6005198A (en) * | 1997-10-07 | 1999-12-21 | Dimensional Circuits Corporation | Wiring board constructions and methods of making same |
| US6140234A (en) * | 1998-01-20 | 2000-10-31 | International Business Machines Corporation | Method to selectively fill recesses with conductive metal |
| MY139405A (en) * | 1998-09-28 | 2009-09-30 | Ibiden Co Ltd | Printed circuit board and method for its production |
| US6410418B1 (en) * | 1999-08-18 | 2002-06-25 | Advanced Micro Devices, Inc. | Recess metallization via selective insulator formation on nucleation/seed layer |
| US6080656A (en) * | 1999-09-01 | 2000-06-27 | Taiwan Semiconductor Manufacturing Company | Method for forming a self-aligned copper structure with improved planarity |
| US6511912B1 (en) * | 2000-08-22 | 2003-01-28 | Micron Technology, Inc. | Method of forming a non-conformal layer over and exposing a trench |
| JP4129971B2 (ja) * | 2000-12-01 | 2008-08-06 | 新光電気工業株式会社 | 配線基板の製造方法 |
| US6422528B1 (en) * | 2001-01-17 | 2002-07-23 | Sandia National Laboratories | Sacrificial plastic mold with electroplatable base |
| US6815709B2 (en) * | 2001-05-23 | 2004-11-09 | International Business Machines Corporation | Structure having flush circuitry features and method of making |
| US6930256B1 (en) * | 2002-05-01 | 2005-08-16 | Amkor Technology, Inc. | Integrated circuit substrate having laser-embedded conductive patterns and method therefor |
| US7371975B2 (en) * | 2002-12-18 | 2008-05-13 | Intel Corporation | Electronic packages and components thereof formed by substrate-imprinting |
| US7637008B2 (en) * | 2002-12-18 | 2009-12-29 | Intel Corporation | Methods for manufacturing imprinted substrates |
| US6974775B2 (en) * | 2002-12-31 | 2005-12-13 | Intel Corporation | Method and apparatus for making an imprinted conductive circuit using semi-additive plating |
-
2002
- 2002-12-31 US US10/335,187 patent/US20040126547A1/en not_active Abandoned
-
2003
- 2003-12-11 AU AU2003297019A patent/AU2003297019A1/en not_active Abandoned
- 2003-12-11 CN CN2003801077000A patent/CN1732565B/zh not_active Expired - Fee Related
- 2003-12-11 EP EP03814755A patent/EP1579500A1/en not_active Withdrawn
- 2003-12-11 WO PCT/US2003/039693 patent/WO2004061955A1/en not_active Ceased
- 2003-12-16 TW TW092135596A patent/TWI248329B/zh not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5091339A (en) * | 1990-07-23 | 1992-02-25 | Microelectronics And Computer Technology Corporation | Trenching techniques for forming vias and channels in multilayer electrical interconnects |
| US5830563A (en) * | 1995-11-29 | 1998-11-03 | Nec Corporation | Interconnection structures and method of making same |
| US6156870A (en) * | 1997-07-31 | 2000-12-05 | Hitachi Chemical Company, Ltd. | Resin composition which can be cured by application of heat or irradiation of light, film, laminate and production of multilayer wiring board |
| CN1279251A (zh) * | 1999-06-29 | 2001-01-10 | 国际商业机器公司 | 具有含热固材料的介质材料的半导体器件及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2004061955A1 (en) | 2004-07-22 |
| CN1732565A (zh) | 2006-02-08 |
| US20040126547A1 (en) | 2004-07-01 |
| EP1579500A1 (en) | 2005-09-28 |
| TWI248329B (en) | 2006-01-21 |
| TW200414838A (en) | 2004-08-01 |
| AU2003297019A1 (en) | 2004-07-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1732565B (zh) | 用热固树脂清漆执行衬底印记的方法及其形成的产品 | |
| JP4187352B2 (ja) | ビルドアップ多層プリント配線板及びビルドアップ多層プリント配線板の製造方法 | |
| US8464423B2 (en) | Method of manufacturing a printed circuit board having metal bumps | |
| JP3619421B2 (ja) | 多層配線基板の製造方法 | |
| JP2004247668A (ja) | 積層用中間配線部材、配線板及びそれらの製造方法 | |
| US20120175162A1 (en) | Printed circuit board | |
| JP4080827B2 (ja) | 接合方法および導電性回路構造 | |
| Takagi et al. | Development of sequential build-up multilayer printed wiring boards in Japan | |
| TWI471073B (zh) | 線路基板及其製作方法 | |
| KR100861616B1 (ko) | 인쇄회로기판 및 그 제조방법 | |
| JP4411720B2 (ja) | 熱伝導基板とその製造方法 | |
| CN102577642A (zh) | 印刷电路板及其制造方法 | |
| JP2002190672A (ja) | ビルドアップコア基板、ビルドアップ配線基板、及びその製造方法 | |
| JP2002222897A (ja) | 半導体用パッケージ | |
| JPH11317578A (ja) | 配線基板の製造方法 | |
| KR100940169B1 (ko) | 경화 수지층을 형성하는 인쇄회로기판의 제조방법 | |
| CN116133251A (zh) | 部件承载件及其制造方法 | |
| JP3236812B2 (ja) | 多層配線基板 | |
| CN118202797A (zh) | 在设计层中印压出表面轮廓部并且用金属基部结构和电镀结构填充凹口 | |
| JP3107535B2 (ja) | 配線基板、回路部品実装体、および配線基板の製造方法 | |
| CN113725150A (zh) | 一种通孔填充制作方法 | |
| JP2002223071A (ja) | ビルドアップコア基板、ビルドアップ配線基板、及びその製造方法 | |
| KR20070079794A (ko) | 인쇄회로기판의 제조방법 | |
| EP4489533A1 (en) | Component carrier and method of manufacturing the component carrier | |
| KR20110131040A (ko) | 매립형 인쇄회로기판 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20100505 Termination date: 20151211 |
|
| EXPY | Termination of patent right or utility model |