TWI242741B - Method for accessing frame data and data accessing device thereof - Google Patents

Description

1242741 五、發明說明（1) 發明所屬之技術領^ 本發明是有關於一種資料存取的方法與裝置，且特別 是有關於一種圖框資料存取方法及其資料存取裝置。 先前技術 在動態補償視訊壓縮演算法（例如MPEG-1、MPEG-2、 MPEG-4等）中’需於圖框（frame)中依照移動向量（m〇ti〇rl vector)而去擷取參考方塊（reference bl〇ck)。基本方塊 (basic block)之尺寸通常為8*8或者16*16個像素 (pixel) ’由於移動向量於水平與垂直的擷取單位可能分 別比像素以及水平線多出半個像素大小，因此參考方塊之 擷取通常為9*9或者17*17個像素。圖1是顯示一般在搜尋 窗（search window) 1〇〇中擷取9*9參考方塊（例如圖中之 虛線框110)之範例。其中Pi」表示第i行第^個像素資料（8位 兀）。因為移動向量可能發生在搜尋窗中任何位置，因此 參考方塊110通常並不同於搜尋窗中之基本方塊範圍 (block boundary)(圖中粗線框120)。 假叹有6 4位元記憶體匯流排於每一時脈週期擷取基本 η圍12〇中一整行，亦即每次可以存取基本方塊範圍 120中8:固像素資料。參考方塊11〇中每一行涵蓋了二個基 塊她圍120，因此擷取9*9參考方塊u〇將需要9*2 = 18 由圖1中我們可以清楚看出所擷取的資料中 二疋不需要的。例如於第一行中共擷取了 料而·已，:，但是卻只需要使用P2,3、L、…、P21丨像素資 '已。擷取其他各行時亦有相同情形。因此，造成浪

1242741 五、發明說明（2) 記憶體匯流排頻寬之缺點。 發明内宏 本發明的目的4 S 士上日 節省記憶體存取Ϊί:，供一種圖框資料存取方法，以 本發明的Ϊ 增進整體系統效能。 諸目^ 目的是提供一種資料存取裝置，除前述 頻j因=了非必要之資料存取而可以操作於較 ^ ^ 功率消耗亦因此降低。 $ β ^提出一種圖框資料存取方法，以獲取具有X位 方二Ό圖框資料，其中Χ為正整數。此圖框資料存取 BANK·矣+楚、 首先提供Υ個記憶庫ΒΑΝΚί，其中 \ ^ \個記憶庫，Y為大於1並且小於等於X之整數， 八II 、吹4:^等於〇並且小於Y之整數。將具有χ/γ位元之部 存放於ΒΑ叫中，其"U表示第L行第Α個部 Y”， : ^與^皆為大於等於〇之整數，卜（L + A) m〇d ’二為換數運算。然後接收並依據Y個字元位址WAk判斷 ^欲=取之^分圖框資料分別位於哪個記憶庫中，其中WA 不k個欲讀取部分圖框資料之位址，k為大於等於〇並 且小於Υ之整數。依據前述之判斷結果自記憶庫BANKi獲得 具有Χ/Υ位元之各部分圖框資料。各記憶庫BANKi所輸出之 部分圖框資料之組合即為欲讀取圖框資料。 2明另提出一種資料存取裝置，用以依據位址訊號 輸出具有X位元之一預儲存資料，其中乂為正整數。此資料 存取裝置包括記憶體控制器、γ個記憶庫以及多工組合電 路。記憶體控制器用以接收位址訊號並輸出γ個記憶庫位

1242741 五、發明說明（3) 址以及記憶庫判斷訊號，其中 、 整數。γ個記憶庫皆耦接至、為大於1並且小於等於X之 別接收對應之記憶庫位址其中,思體—控制器’任—記憶庫分 具有X/Y位元之部分預儲存、之一’並且分別輪出對應之 憶體控制器以及各記憶庫，、用、、。多工組合電路耦接至記 接收之具有X/Y位元之各部八以依據記憶庫判斷訊號將所 輸出為X位元之預儲存資料:3存貧^多I切換並組合 依據位址訊號判斷所欲讀取之預存控^器接收並 預儲存資料分別位於哪些記 存貝科所包3之各部分 為記憶庫判斷訊號。 思 並將其判斷結果輸出 广放ΐ ί =因將資料（例如為圖框資料、搜尋窗資料）分開 存放於不同之記恃、座中，Α 7士 —， 四只竹y刀開 ^ +4 Φ ^ ^ ^ ,ν ,7 而使母ζ人讀取資料時其所欲讀取 貝料中之各部分均可同日卑於士 ^ #丨7 a J J U呀從相對應之記憶庫中獲得，因此 之資料存取、節省記憶體存取頻寬進而增進 楣鱼、1此故而可以使記憶體之存取操作於較低之時 脈頻率’因此降低功率消耗。 為讓本發明之上述和其他目的、特徵和優點能更明顯 易懂，下文特舉較佳實施例，並配合所附圖式，作詳細說 明如下。 實施方式 圖2是依照本發明較佳實施例所繪示的一種圖框資料 存取方法之流程圖。請參照圖2，本實施例譬如用於視訊 處理（video process)，尤其用於視訊處理中圖框參考方 塊（reference block of frame)之取得，以獲取具有X位

1242741

圖框資料。其中，X為正整數。該圖框資料 BANK 。'1匕下列各步-驟。步驟S2 1 〇，提供Y個記憶庫 等於、β: ’BANKi表示第H固記憶庫，γ為大於1並且小於 萼於X之正數，i為大於等於〇並且小於¥之整數。 S220，將圖框資料Wla存放於記憶庫βανκ〗中，並中^表示 =于第A個部分圖框資料（χ/γ位元），L射皆為大^於〇 正 ，J —(L + A) mod Y(其中mod為模數運算）。步驟 S230，接收並依據γ個字元位址W4判斷所欲讀取之部分圖 框資料分別在哪個記憶庫中。其中表示第}^個欲讀取 部分圖框資料之位址，k為大於等於〇並且小之整數。 步驟S240，依據步驟S23〇之判斷結果自各記憶庫^㈣獲得 欲讀取圖框資料。 1 上述步驟S240可參照下列各步驟實施之。步驟S241 , 依據步驟S230之判斷結果產生γ個記憶庫位址，其中 表示第i個記憶庫之存取位址。步驟S242，依據記憶庫位1 址BAi存取記憶庫BANKi。步驟S243 ,自各記憶庫BANKi獲得 對應之部分圖框資料。步驟S244，依據字元位址判斷各 記憶庫BANL所輸出部分圖框資料（χ/γ位元）之排列順序並 依此組合輸出為欲讀取圖框資料（X位元）。

綜上所述，在此假設系統記憶體匯流排（mem〇ry bus) 計有6 4位元’並且使用2個記憶庫以儲存圖框資料。換句 活說’即假a又X專於6 4 ’而Y為2。因此，每個記憶庫各自 輸出3 2位元之部分圖框資料。圖3是依照本發明較佳實施 例所繪示的一種搜尋窗（search wi ndow)中使用2個記憶庫

1242741 五、發明說明（5) BANKG與BANK!的資料結構之範例。社 尋窗300之大小為64*48個像辛，、圖3，在此假設搜 字元，其包含4個像素資：本列：，、·譬如為32位元 P2, 1、？2, 2、P2, 3等像素資料。因此

貝才叶例如，％，〇即包含有如圖1中P 2, 參考方塊（reference bloc]〇 u「^在中所欲擷取之 方塊31〇中。 ⑻110即被包含於圖3中之虛線 ㈣本使用二個記憶庫，然而卻不應以此限制本 βανΓΛ中流排具有X位元’則可使用⑽記憶庫 元）：而” Γα :整數(通常為2的幂次方，例如64位 :ί 並且小於等於Χ之整數(例如為2、4、8 於Υ之整I 1表示第1個記憶庫’丨為大於等於0並且小 同之ΪΓ座V相鄰之部分圖框資係存放於不 則W 例如’若^存放於第0個記憶細NK〇中， ^，tk 4BANKl " ° ^ ^

如，若w"户1;斗i,j與％+1，〗亦須存放於不同之記憶庫中。例 中。Itr 記憶庫8通°中，則W3，。存放於記憶庫BAW i資將具有χ/γ位元（例如為32位元）之部分圖 之ΪΪ，Α目 記憶庫BAMj中，其中皆為大於等於〇 、、卜（L + A) mod Y。前式中mod為模數運算。 圖1之於I習#知技術中，若欲透過64位元記憶體匯流排擷取如 施例，\ ’需要9*2=18個時脈週期。若依本實 /、而掏取圖3之虛線方塊3 1 0即可。例如，於第J時 13203twf.ptd 第10頁 1242741 五、發明說明（6) " -------- =週期令擷取Wu (從BANK〇取得）與(從βΑΝΚι取得）· 時脈週期中擷取町2 (從BANKq取得）與^。（從βΑΝΚι取' 传），於第3時脈週期中擷取WS1 (從BANKg取得）與^ BANK取得），以此類推。每一時脈週期中均可同時各= 憶庫BANKi中獲取欲取得之部分圖框資料。最後，於第w日士 脈週期中擷取W1G，G (從BANKQ取得）與wi(M (從bANKi取得）；才 於第14時脈週期中擷取〜2 (從BANKq取得）。因此，本每 施例只須14個時脈週期即可完成參考方塊丨1()之擷取工只 =。所以，本實施例明顯改善了習知技術中浪費記憶體匯 沭排頻寬之缺點，進而加速參考方塊之讀取效率。 ^在此另舉一實施例以說明本發明。本實施例與前述實 施例相似，其不同之處在於使用4個記憶庫以輸出64位元 之部分圖框資料。換句話說，即假設乂等於64，而γ為4。 ^此，每個記憶庫各自輸出16位元之部分圖框資料。圖4 是依照本發明另一較佳實施例所繪示的一種搜尋窗 (search window)中使用4個記憶庫BANK0至3八皿3的資料結 構之範例。請參照圖4，在此亦假設搜尋窗4〇〇之大小為 6 4*48個像素資料。為與圖3之32位元部分圖框資料％ j作區 別，圖4中以札，〗表示第i行第j個部分圖框資料（16位元）。 於本實施例中，譬如包含2個像素資料。例如，h2，q即包 含有如圖1中匕，Q、匕，1等像素資料。本實施例只須1 2個時脈 週期即:完成9*9參考方塊之擷取工作。本實施例之詳細 操作與前述實施例相似，凡熟習此藝者可由前述實施例中 類推獲知，故不在此贅述。

1242741 五、發明說明（7) 綜合前述，茲以存取搜尋窗資料為例將本發明之資料 存取方法及資料結構與習知技術作一比較，比較結果如圖 5所示。圖5是本發明與習知技術之資料讀取效能比較表。 由圖5可知，越多記憶庫（越小資料寬度）將有越佳讀取效 能0

在此依照本發明再舉一實施例，如圖6所示。圖6是依 照本發明較佳實施例所繪示之一種資料存取裝置方塊圖。 此資料存取裝置用以依據位址訊號addr輸出具有X位元之 預儲存資料（例如是圖框資料或搜尋窗資料）rdata。記憶 體控制器61 0接收位址訊號addr、讀取要求req — r、寫入要 求req —w以及寫入資料data — w，並且輸出Y個記憶庫位址 b〇 — addr至bY-1—addr、記憶庫致能訊號CSO至CSY-1、讀寫 控制訊號r/w、寫入資料bO一data一w至bY-1 一data — w以及記 隐庫判斷说號BS。其中’ X與Y之定義與前述實施例相同。

記憶庫BANL SBANKw耦接至記憶體控制器。於本 實施例中，例如將搜尋窗資料依照前述實施例之資料結構 分開存放於記憶庫BANK。至ΒΑΝΚη中。每個記憶庫BANKq至 bank^分別接收對應之記憶庫位址、記憶庫致能訊號^S()至 CSY-1、讀寫控制訊號r/w以及寫入資料b〇一data — w至 bY-1—data —w，以儲存搜尋窗資料，或者各自輸—出對應之 部分預儲存資料b0 —data — r至bY-1 —data — r (X/Y位元）。 其中，記憶體控制器610係接收並依據位址訊號^計 =斷所欲讀取之預儲存資料rdata所包含之各部分預儲存 貝料分別位於記憶庫中之何者，並將其判斷結果輸出為記

1242741 五、發明說明（8) 憶庫判斷訊號BS。多工組合電路62 0耦接至記憶體_ 610以及記憶庫BANK。至ΒΑΝΚη，用以依據記憶庫判& = BS將所接收具有χ/γ位元之部分預儲存資料加以多工^ = 並組合輸出為X位元之預儲存資料rdata (本實施例中链、 是圖框資料或搜尋窗資料）。 & ° 為能更清楚說明本發明，以下假設經由系統記情體匯 流排所讀取之預儲存資料rdata計有64位元，並且使用2個 記憶庫以儲存搜尋窗資料。換句話說，即於本實施例中假 設X等於64，而Y為2。因此，每個記憶庫各自輸出“位元又 之=分搜尋窗資料，如圖7A所示。圖7A是依照本發明較佳 實施例所繪示之一種使用二個記憶庫之資料存取裝置方塊 圖。 4參照圖7A，其中例如將搜尋窗資料依照前述實施例 中圖3之資料結構分開存放於記憶庫BANKG以及BANK!中。位 址產生器AG產生讀取要求req —r、讀取位址訊號addr —r〇以 及addr — rl以便操取對應之第一字元（w〇r(j 〇)與第二字 =二經由寫入要求req — w、寫入位址訊號addr — w以及寫入 資=d^ta — w而使外部電路更新記憶庫BANKq以及Μ·〗中之 搜尋_資料。於本實施例中，讀取位址訊號addr_r〇、 add^—rl以及寫入位址訊號addr — w例如皆為〗〇位元，而第 尸子元第一子元與寫入資料data 一w例如皆為32位元（若 每一像素資料為8位元，則其包含有4個像素資料）。 記憶體控制器710用以仲裁讀取要求與寫入要求，並 且分別產生記憶庫BANKq與ΒΑΝΚι所需之讀寫控制訊號r/w、 i^· 13203twf.ptd 第13頁 1242741

五、發明說明（9)

ά己fe、庫致成5虎C S 0與C S1以及記憶庫位址b 〇 — a d d r與 b 1 一addr。記憶體控制器71 0亦產生記憶庫判斷訊號“以指 出第一字元係位於各記憶庫中之何者。例如，當BS = 〇即表 示第一字元係位於記憶庫BANKQ中，若BS=1則表示第一字元 位於記憶庫BANK〗中。由圖3所示之資料結構可以明顯看 出，第一字元與苐二字元之擷取必定是來自不同之記憶 庫。也就是說，當第一字元係位於記憶庫BANK。，則第二字 元位於記憶庫BANK!;反之，若當第一字元係位於記憶庫 BANK!，則第二字元位於記憶庫BANKQ。每一記憶庫之輸出 bO一data—r與bl—data — r(皆為32位元）將經由多工組合電路 7 2 0 (依照記憶庫判斷訊號b s )加以切換組合為欲讀取之搜 哥窗資料rdata( 64位元）。此搜尋窗資料rdata例如可以提 供視訊處理中之動態補償電路ME所使用。

在此，上述之記憶體控制器71 0譬如可以參照圖7 B實 施之。圖7 B是依照本發明較佳實施例所繪示圖7 a中之一種 記憶體控制器710方塊圖。讀取位址訊號addr_rO、 ad dr — r 1以及寫入位址訊號add r—w經過多工器711與712(依 照讀取要求req一r及寫入要求req — w )切換以產生第一字元 位址w0 —addr與第二字元位址wl一addr。於本實施例中，例 如將第一字元位址w〇 — addr耦接至判斷電路71 3以產生記憶 庫判斷訊號bs。第一字元位址w0一addr與第二字元位址 wl—addr經由切換電路714依照記憶庫判斷訊號bs分別切換 輸出為記憶庫ΒΑΝΚ0與BANK1所需之記憶庫位址b0_addr與 bl—addr。例如，當bs = 0時，表示第一字元位於記憶庫

13203twf.ptd 第14頁 1242741 五、發明說明（ίο) -- BANKG中，因此將第一字元位址W0一addr耦接輸出為記情庫 位址b0_addr，而將第二字元位址wl一addr轉接輸出為^己^ 庫位址bl—addr。反之，若bs = l則表示第一字元位於記情“ 庫BANI中，因此將第一字元位址w0一addr搞接輪出為—己忙 庫位址bl—addr，而將第二字元位址wl-addr||接輸出為士己 憶庫位址bO_addr。 切換電路714例如由多工器714a與714b所組成。其 中，多工器71 4a依據判斷訊號bs選擇第一字元位址八 w0 —addr以及第二字元位址wl一addr二者之一以輸出為記憶 庫位址b0 一addr。而多工器714b與多工器714a類似，其不 同在於若多工^|714a將第一字元位址w〇一addr輸出為記憒 庫位址1)0 — 8(1(11'時，則多工器7141)將第二字元位址“—&(1(^ 輸出為記憶庫位址bl—addr ’以此類推。判斷訊號bs再經 由延遲電路71 5緩衝後輸出為判斷訊號bs。因為記憶庫執 行讀取指令時往往需要數個時脈週期（依照所採用之記憶 體形態之不同，其所需之時脈週期亦有所不同）才能輸出 所需資料’因此利用延遲電路71 5以配合於記憶庫之輸出 時序。 於本實施例中’判斷電路71 3例如可以參照圖7 c實施 之。圖7C是依照本發明較佳實施例所繪示圖7B中之一種判 斷電路713之電路圖。請同時參照圖3以及圖7C，由圖3可 以看出，字元位址w0一addr中之第〇位元（以w〇-addr[〇]表 不）與第4位元（以w0 —addr[4]表示）若同時為〇(或丨），則該 第一字元位址w0一addr所對應之參考窗資料（圖框資料）係

13203twf.ptd 第15頁 1242741 五、發明說明（11) 存放於記憶庫BANK。。反之，若w〇 —addr[4]不 同時’則該第一字元位址wO一ad dr所對應之參考窗資料（圖 框資料）係存放於記憶庫BANK!。因此，判斷電路6 1 3即可以 簡單之互斥或閘X0R完成之。 於本實施例中，多工組合電路72〇例如可以參照圖7D 貫施之。圖7D是依照本發明較佳實施例所繪示圖7A中之一 種多工組合電路7 2 0之方塊圖。請參照圖7 D，其中

r data [ 63: 32 ]表示搜尋窗資料r data中第32至63位元資 料，同理，rdata[31 : 0]表示搜尋窗資料rdata中第〇至31 位元資料。所以，獲得64位元之搜尋窗資料rdata以提供 下一級電路（例如動態補償電路）做進一步處理。於圖7 a中 之記憶庫BANK0與BANK所輸出資料b〇 —data_r與 bl—data一r (皆為32位元）將連接至多工器721與722。多工 器7 2 1依照記憶庫判斷訊號BS (由記憶體控制器7丨〇所產 生）選擇資料b0 一data一r與bl 一data —r二者中為第一字元者 輸出為搜尋窗資料rdata[63:32]。反之，多工器722依照 記憶庫判斷訊號BS選擇資料b0一data — r與bl—data — r二者中 為第二字元者輸出為搜尋窗資料rdata [31 : 0]。例如，當 BS = 0時，則多工器721選擇將資料b0 — data一r輸出為搜尋窗

資料rdata[ 63:32 ]，並且多工器72 2選擇將資料bl—data_r 輸出為搜尋窗資料rdata [31 : 0];反之，若BS = 1，則多工 器721選擇將資料bl_data一r輸出為搜尋窗資料 rdata[ 63:32 ]，並且多工器722選擇將資料b0 一 data_r輸出 為搜尋窗資料rdata[31:0]。

1242741 五、發明說明（12) 雖然本發明已以較佳實施例揭露如上，然其並非用以 限定本發明，任何熟習此技藝者，在不脫離本發明之精神 和範圍内，當可作些許之更動與潤飾，因此本發明之保護 範圍當視後附之申請專利範圍所界定者為準。 ❿

13203twf.ptd 第17頁 1242741 圖式簡單說明 圖1是顯示一般在搜尋窗（search window)中擷取9*9 參考方塊（圖中之虛線框）之範例。 圖2是依照本發明較佳實施例所繪示的一種圖框資料 存取方法之流程圖。 圖3是依照本發明較佳實施例所繪示的一種搜尋窗中 使用二個記憶庫的資料結構之範例。 圖4是依照本發明另一較佳實施例所緣示的一種搜尋 窗（search window)中使用4個記憶庫BANKq SBANK3的資料 結構之範例。 圖5是本發明與習知技術之資料讀取效能比較表。 圖6是依照本發明較佳實施例所繪示之一種資料存取 裝置方塊圖。 圖7 A是依照本發明較佳實施例所繪示之一種使用二個 吕己憶庫之資料存取裝置方塊圖。 圖7 B是依照本發明較佳實施例所繪示圖7 A中之一種—己 憶體控制器方塊圖。 ° 圖7C是依照本發明較佳實施例所繪示圖7B中之一種 斷電路之電路圖。 圖7 D是依照本發明較佳實施例所繪示圖7 A中之—種多 工組合電路之方塊圖。 夕 【圖式標不說明】 100 :習知搜尋窗（search window)資料之結構 11 0 : 9*9參考方塊 1 2 0 :擷取基本方塊範圍

1242741 圖式簡單說明 300 310 610 620 711 713 715 4 0 0 :依照本發明較佳實施例之搜尋窗資料結構 欲讀取參考方塊之所在範圍 7 1 0 :記憶體控制器 720 :多工組合電路 712 、 714a 、 714b 、 721 、 722 :多工器 判斷電路 延遲電路 S2 10〜S244 :依照本發明較佳實施例所述的一種圖框 資料存取方法之各步驟

13203twf.ptd 第19頁

Claims (1)

1242741 六、申請專利範圍 1 · 一種圖框資料存取方法，以獲取具有X位元之一欲 讀取圖框資料，其中X為正整數，該圖框資料存取方法包 括下列步驟： a·提供Y個記憶庫BANKi，其中BANKi表示第i個記憶 庫’Y為大於1並且小於等於X之整數，i為大於等於〇並且 小於Y之整數； b·將圖框資料WL A存放於BANK】中，其中WL,A表示具有 X/Y位元之第L行第A個部分圖框資料，L與A皆為大於等於〇 之整數，卜（L + A) mod Y，m〇d為模數運算； c ·接收並依據γ個字元位址ψ Ak判斷所欲讀取之部分圖 框資料分別位於該些記憶庫中之何者，其中表示第k個 欲讀取部分圖框資料之位址，k為大於等於〇並且小於γ之 整數；以及 d·依據步驟c之判斷結果自記憶庫BANKi獲得具有X/Y位 元之該些部分圖框資料，該些記憶庫BANKi所輸出之該些部 分圖框資料之組合即為該欲讀取圖框資料。 2 ·如申請專利範圍第1項所述之圖框資料存取方法， 其中步驟d包括： 依據步驟c之判斷結果產生γ個記憶庫位址，其中 BAi表示第i個記憶庫之存取位址； 依據記憶庫位址BAi存取記憶庫BANKi ; 自§己憶庫BANKi獲得對應之該部分圖框資料；以及 依據字元位址WAk判斷各記憶庫BANK所輸出具有χ/γ位 元之該些部分圖框資料之排列順序並依此組合輸出為具有

第20頁 1242741 六、申請專利範圍 X位元之該欲讀取圖框資料。 3 ·如申請專利範圍第彳 其係用於-視訊處理(=〇員所返之圖框資料存取方法， 、Vldeo process)。 4 ·如申請專利範圚笛q 5 JL # π 11 A圍第3項所述之圖框資料存取方法， 其係用於ά亥視成處理φ 一闽 of frame)之取得。 圖框彡考方塊（feference b 1 ock 5· —種資料存取裝番 γ . ^ ^ f k凌置用以依據一位址訊號輸出具有 X位兀之一預儲存資料，盆由 • 、 八中X為正整數，該資料存取裝置 包括· 'S己憶體控制器，用拉Ur 憶庫位址以及-記情庫該位址訊號並輸出γ個記 等於X之整數；隐庫判斷訊被’其中Υ為大於1並且小於 Υ個記憶庫，耦接至該記憶 庫分別接收對應之該此記情座π g # ^涊一圯隐 —口己隱庫位址其中之一並且分別輸出 對應j有X/Y位元之一部分預儲存資料；以及 ,障康，：2二:！路’耦接至該記憶體控制器以及該些記 ^ ^ 康“記憶庫判斷訊號將所接收之具有X/Y位 =存資料多工切換並組合輸出為具有X位 讀取並依據該位址訊號判斷所欲 於该此記/t +、4斤l 3之該些部分預儲存資料分別位 於 °己隐庫中之何者，並將其判斷έ士旲於屮A兮々降法 判斷訊號。 竹丹y斷、^果輸出為該記憶庫 6·如申請專利範圍第5項所述之資料存取裝置，其中Y 1242741

六、申請專利範圍 等於2。 7·如申請專利範圍第6項所述 該位址訊號包含—筮 ^ ^ 〈貝枓存取裝置，其中 ^ 弟一子兀位址以及一笛-今一 記憶體控制器包括： 弟一子兀位址，該 一判斷電路，用以接收該第— 第一字元位址所對庵夕”部八猫^予凡位址並據以判斷該 作庫盆中t 對應之δ亥部分預儲存資料係存在於該此圮 G犀兵中之一，以依 =γ 4二。己 以及 御出5亥圮憶庫判斷訊號； 刀換電路，用以依照該記憶 電路輸入盥給目 早力斯Α號決定該切換 一 W出間之一耦接狀態，該 之該第一丰分A t Λ祸接狀態係將所接收 ~ , 止一該第二字元位址分別耦接輸出為一第 口匕1S庫位址盥一筮一 q 币 —^ 7Γ +L Λ 第一 5己丨思庫位址，以及將所接收之該第 于疋位址与r贷—A— x t 庫位址盥嗲^二第一子兀位址^刀別耦接輸出為該第二記憶 位址盥；；一 I憶庫位址二者之一，其中該第-記憶庫 一。^ ^乐一汜憶庫位址分別為該些記憶庫位址其中之 該判斷電I =專利範圍第7項所述之資料存取裝置，其中 位址之邻^匕括一互斥或閘，該互斥或閘接收該第一字元 斷訊节分位元資料並進行互斤或運算後輸出該記憶庫判

該多工^申晴專利範圍第6項所述之資料存取裝置，其中 儲^ ^ ^合電路係依據該記憶庫判斷訊號決定該些部分預 ^貝^料之排列順序並合併輸出為該預儲存資料。 •如申請專利範圍第5項所述之資料存取裝置，其係

1242741 六、申請專利範圍 用於一視訊處理（video process ) 〇 1 1.如申請專利範圍第1 0項所述之資料存取裝置，其 係用於存取一圖框（frame)資料。 1 2.如申請專利範圍第1 1項所述之資料存取裝置，其 係用於該圖框資料中之一參考方塊（reference block)之 取得。

11 13203twf.ptd 第23頁