TWI241658B

TWI241658B - Method of fabricating under bump metallurgy structure and semiconductor wafer with solder bumps

Info

Publication number: TWI241658B
Application number: TW092129231A
Authority: TW
Inventors: Chao-Dung Suo; Kuei-Hsiao Kuo; Yu-Hung Huang
Original assignee: Siliconware Precision Industries Co Ltd
Priority date: 2003-10-22
Filing date: 2003-10-22
Publication date: 2005-10-11
Also published as: TW200515514A

Description

1241658

17504矽品.ptd 第8頁 1241658 五、發明說明（2) 一層外露出各銲墊100’之絕緣保護層1 1’（ Passivation L a y e r);於該鋁質（或銅質）銲墊1 〇〇 ’上形成一黏著層 2 ’（例如鋁層或銅層）以保護該鋁質（或銅質）銲墊 1 0 0 ’；於該黏著層2 ’上形成一濕潤銲層9，供錫鉛銲料（未圖示）著固；以及於該濕潤銲層9 ’上形成複數個錫船材質之銲錫凸塊5 ’。然而，當錫鉛銲料7 ’形成銲錫凸塊5 ’時，必須進行高溫迴銲作業（Reflow Process)，迴輝造成的高溫將導致銅層與鋅錫之間交互擴散（I n t e r d i f f u s i ο η)而生成例如 Cu6Sn5之錫銅界面金屬共化物I( Intermetallic Compound， IMC)以形成結合力。惟如第2圖所示，形成界面金屬共化物I將導致銅層9 ’銳減，若銅層消耗完畢而接觸至I呂質黏著層時，由於錫|呂不會產生界面金屬共化物結合，將導致凸塊無法堅固地銲接到電性連接墊，導致電阻增加而損及銲錫凸塊5 ’之銲結信賴性及腐蝕抗性 (Corrosion Resistance) 〇為避免銲錫與銅層因為迴銲時界面金屬共化物生成過快，致使銅層消耗殆盡而導致銲錫直接接觸該黏著金屬層，故於黏著金屬層及錫層間增設一消耗速率較慢之阻障層（B a r r i e r L a y e r)作為屏障，以避免銅層消耗殆盡。其中，該阻障層之材質可選自鎳（Nickel)、始（Cobalt )、叙（Vanadium)、鈦(Titanium)、鐵(Iron)、錄飢合金、錫鎳合金、鎳鉻合金、銅錫合金或鐵鎳合金等金屬沉積層等。

]7504石夕品.ptd 第9頁 1241658 五、發明說明（3) 如第3圖所示，以錄鈒（N i / V)合金層為例所形成之銲錫凸塊底部金屬化（UBM)結構層4’，係包括一形成於鋁質銲墊1 0 0 ’上之黏著金屬層2 ’（如鋁層）、一著附於該黏著金屬層2’上之阻障層（如鎳飢合金層）3’，以及一著附於該鎳飢合金層3 ’上之濕潤銲層9 ’（ S ο 1 d e r W e 11 a b 1 e Layer)(例如銅層）。由於鎳層與錫層間之交互擴散速率僅為銅錫交互擴散速率的五分之一，因此，即使錫錯銲料中的錫在迴銲過程 (R e f 1 〇 w)中穿過銅層，但仍能受到阻障層阻擋，而將界面金屬共化物形成厚度控制在得以接受的範圍。但是，錫與鎳層（Ni)或鎳釩層（Ni V)間之交互擴散速率雖然不及錫銅層，然基於目前濺鍍製程 (Sputtering)之限制，單一錄叙層之厚度僅能製作至0· 5至0. 8微米，在此厚度下，錫與錄層（或鎳飢層）間仍會發生交互擴散而生成例如N i 3 S η之錫錄界面金屬共化物，使得銲錫持續穿越銅層及鎳層轉換成界面金屬共化物 (I M C)而消耗掉更多的銅。隨著覆晶型半導體封裝結構日趨複雜，迴銲的次數亦愈來愈多，而且國際間基於環保考量，對於無鉛凸塊 (Lead-free Bumps)的導入不遺餘力，而無金口1凸塊為降低錯量，相對地會增加錫的比重而導致錫銅或錫鎳層間形成I MC的情形更為加劇。當UBM結構層中的銅、鎳完全轉換成界面金屬共化物以後，銲料中的錫會直接與鋁質黏著金屬層接觸。然而，錫與鋁並不會產生界面金屬共化物

17504石夕品· ptd 第10頁 1241658

第11頁 1241658 五、發明說明（5) 錫凸塊與銲墊間的銲結信賴性之銲錫凸塊底部金屬結構層製造方法及利用該製法形成具有多數銲錫凸塊之半導體晶圓結構。本發明之再一目的在於提供一種提昇半導體晶圓製程中銲錫凸塊（So 1 der Bumps)之製程信賴性，並解決UBM 結構層中因單一阻障層過厚產生較大應力（Stress)而導致晶圓發生翹曲（War page)或裂損（Crack)之銲錫凸塊底部金屬結構層製造方法及利用該製法形成具有多數銲錫凸塊之半導體晶圓結構。為達成上揭及其他目的，本發明係提供一種為因應複雜的覆晶型半導體封裝結構及無鉛凸塊（Lead-free Bumps)趨勢所開發出來，俾應用在半導體晶圓製程 (Wafer Process)上之銲錫凸塊底部金屬（Under Bump Meta 1 1 urgy，UBM)結構層之製造方法。此UBM結構層之製造方法係包含以下步驟：預備一晶圓，其一表面上形成有多數電性連接塾及一覆蓋該晶圓表面而僅曝露出至少一部份電性連接塾之絕緣保護層；於該電性連接墊及絕緣保護層上沉積一黏著金屬層 (A d h e s i ο n L a y e r)，以供後續金屬層附著；

於該黏著金屬層上交相疊接複數層阻障層（B a r r i e r Layer)及濕潤銲層（Solder Wettable Layer)，其中，該阻障層與濕潤銲層間係間隔疊置，以與該黏著金屬層共同組成銲錫凸塊底部金屬（Under Bump Metallurgy, UBM

]7504 矽品.ptd 第12頁 1241658 五、發明說明（6) )結構層；以及於U B Μ結構層上形成複數個覆晶凸塊。相對於上述製程，本發明製有多數覆晶凸塊之半導體晶圓結構係包括：一晶圓，其表面上形成有多數電性連接墊及一覆蓋該晶圓表面而僅曝露出至少一部份電性連接墊之絕緣保護層；一黏著金屬層’係沉積於該電性連接墊及絕緣保護層上，以供後續金屬層附著；複數層阻障層及濕潤銲層，係交相堆疊於該黏著金屬層上’其中’該濕潤銲層與該阻障層係間隔疊置，以與該黏著金屬層共同形成銲錫凸塊底部金屬（UBM)結構層；以及複數個形成於該UBΜ 結構層上之覆晶凸塊。本發明之U Β Μ製造方法係利用阻障層（B a r r i e r L a y e r )及濕潤銲層（Solder Wet table Layer)交互堆疊取代傳統單一阻障層/潤濕層，以藉由重複鍵層技術降低各阻障層厚度，俾減小迴銲時所產生的熱應力，避免晶圓翹曲或裂損，而使銲錫凸塊具有較佳的製程良率及銲結信賴性 (Bond i ng Re 1 i ab i 1 i ty)。再一方面，本發明之UBM結構層其阻障層與濕潤銲層間隔疊置，可使相鄰阻障層間夾設一濕潤性銲層（例如銅層）作為應力緩衝層而分散阻障層所產生之應力，並透過多層阻障層提供UBM結構層足夠的阻障效能，減緩銲錫與銅層或鎳層間之界面金屬共化物（Intermetallic C〇mρ〇und， I MC)之形成速率，使濕潤銲層與阻障層不致因形成I MC消耗殆盡而令銲錫接觸到黏著金屬層，藉此提

1241658 五、發明說明（7) 高銲錫凸塊與電性連接墊間之製程良率及銲結信賴性。【實施方式】：以下係藉由特定的具體實施例說明本發明之實施方式，熟習此技藝之人士可由本說明書所揭示之内容輕易地暸解本發明之其他優點與功效。本發明亦可藉由其他不同的具體實施例加以施行或應用，本說明書中的各項細節亦可基於不同觀點與應用，在不悖離本發明之精神下進行各種修飾與變更。以下之實施例係進一步詳細說明本發明之觀點，但並非以任何觀點限制本發明之範疇。第4圖係顯示具有本發明銲錫凸塊底部金屬結構層之半導體晶圓之剖面示意圖。此半導體晶圓結構係包括：一晶圓1，其電路表面1 0 a上形成有多數電性連接墊1 0 0及覆蓋該電路表面1 0 a並曝露出各電性連接墊1 0 0之絕緣保護層 11( Passivation Layer); —黏著金屬層2，係沉積於該銲墊1 0 0及絕緣保護層1 1上，俾保護電性連接墊1 0 0並提供後續金屬層附著；複數層阻障層3 0及濕潤銲層3 1，係交相堆疊於該黏著金屬層2上，其中，該阻障層3 0與該濕潤銲層3 1係間隔疊置，以與該黏著金屬層2共同形成銲錫凸塊底部金屬（UBM)結構層4 ;以及，形成於該UBM結構層4上之複數個銲錫凸塊5。該半導體晶圓1係為一例如矽（S i 1 i con)晶圓、砷化鎵（AsGa)晶圓等，其具有一電路表面1 0 a及一相對之非電路表面1 0 b，於該電路表面1 0 a上形成有多數例如鋁質銲

]7504石夕品.ptd 第14頁 1241658 五、發明說明（8) 墊或銅質銲墊之電性連接墊1 〇〇，該電路表面1 〇 3上並覆蓋有一令各電性連接墊1 〇〇至少一部份外露之絕緣保護層 1 1。惟該絕緣保護層1 1之材質除選自聚亞醯胺 (Polyimide)、二氧化矽及氮矽化物（Silic〇n Nitride )外，其他類似或可達到阻絕晶圓表面電路與空氣水塵隔絕之材料或聚合物等，皆適用於本發明之實施例中。而形成於該電性連接墊1 〇〇上之銲墊金屬層2 ,其可為一例如銅層、鉻層或鋁層，其中，該銲墊金屬層2之材料係選擇性地與該電性連接墊1 0 0相同材質者為佳。以本實施例為例，形成於該晶圓1上之電性連接墊1 〇 0係為鋁質銲墊，因此，選擇一鋁層作為本實施例之銲墊金屬層2較佳。以本實施例之UBM結構為例，如第4圖放大圖所示，該阻障層3 0及濕潤銲層3 1 ( S ο 1 d e r W e 11 a b 1 e L a y e r)係交互堆疊接置，令任兩相鄰阻障層3 1間夾設一濕潤銲層3 0以供緩衝（Buff er)，藉以減少UBM結構層之應力（Stress )° 其中，該阻障層3 0與該濕潤銲層3 1皆係採用濺鍍 (Sputtering)、蒸鍍（Evaporation)，諸如電弧蒸氣沉積（Arc Vapor Deposition)、離子束濺鑛（Ion Beam Sputtering)、雷射熔散沉積（Laser Ablation De po s i t i οn)或其他物理氣相沉積（P VD)及化學氣相沉積（CVD)等方法製成；其中，一般濕潤銲層31材料係選自銅（Copper)或鉻（Chromium)等，而該阻障層30則選

17504石夕品.ptd 第15頁 1241658 五、發明說明（9) 〜自，.（Nlckel)、钻（Cobalt) 、M ( Vanadlum)、欽 ^^hnlun〇、鐵（ΐΓ〇Ι〇、鎳釩合金、錫鎳合金、鎳鉻口至鋼錫合金及鐵鎳合金等金屬之任一種製作。 #罗f下即藉由第5Α圖至第5Η圖詳細說明本發明形成有多復日日^塊之半導體晶圓結構之整體製作流程示意圖。㊉=第5Α圖所示，預備—半導體晶圓丨，該晶圓1具有一 ^义面1 〇級一相對之非電路表面1 Ob，於該電路表面形成有多數電路圖案（未圖示）及電性連接塾1⑽，、、’ °亥包路表面1 0 a上佈覆一可供各電性連接墊1 〇〇外露之絕緣保護層 U( Passivation Layer)。接著’如第5 B圖所示，以無電解電鍍（Electroless 2 1 a 11 ng)、濺鍍或蒸鑛方式在該電性連接墊1 〇〇及絕緣保羞層1胃1上沉積一黏著金屬層2，以供後續複數層阻障層及濕潤^層父互堆疊，並與該黏著金屬層共同形成一銲錫凸塊底部金屬（Under Bump Metallurgy，UBM)結構層。 ^ 之後，如第5 C圖所示，以例如濺鍍、蒸鍍或電解電鍍等方式在該黏著金屬層2上形成一阻障層3 〇，例如鎳 (Nickel)、銘（Cobalt)、飢（Vanadium)、鈦 (Titanium)、鐵（Iron)、鎳釩合金、錫鎳合金、鎳鉻合至銅錫合金及鐵鎳合金荨金屬之任一者；惟本實施例係以鎳層作為該阻障層3 0之材料，並以濺鍍方式形成厚度約介於0 · 5至0 · 8微米之鍍層。然後’如第5 D圖所示’以同於該阻障層3 〇之濺鍍方法在该阻障層3 0上另外形成一濕潤銲層3 1，俾用一層阻障層

1241658 五、發明說明（10) 3 〇上：!：置一層濕潤銲層3 1，一層濕潤銲層31上再疊置一層阻障層30之交相疊置型態形成如第5E圖所示之結^。本士，例，以黏著金屬層2上各間隔疊置二層阻障層3〇及二層 =/門I于層3 1之多層結構，簡單繪示本發明之UBM結層4示意圖。而後，如第5F圖及第5G圖所示，藉一乾膜（Dry FUm )^液態光阻等光阻層6( ph〇toresist Laye〇覆蓋住最上層之濕潤銲層3 1，以使相對應於該電性連接墊丨〇〇上之濕潤鋅層3 1外露出該光阻層開口 β 〇 ;復運用例如網版印刷 (Pri/t Screening)或電解電鍍等方式在該光阻層開口 60上施加一凸塊形成銲料7 ;其中，該凸塊形成銲料7可為 SnW/Pb：H或Sn9 5/Pb5之錫鉛銲料，或基於環保考量改以銀三錫、銅及其合金取代鉛來形成無鉛（Lead—f ree)銲料等’惟該凸塊形成銲料7之種類非僅限於以上所述，任何適合用於電性連接半導體晶片至晶片承載件上之銲料材質’均包含於本發明之可實施範圍内。再而，如第5 Η圖所示，移除該阻層並以蝕刻方式去除電性連接墊1 0 0以外之U Β Μ結構層4，以重新曝露出該絕緣保護層1 1而完成如第4圖所示之具有多數鮮錫凸塊5之半導體晶圓結構。本發明之UB Μ製造方法利用阻障層與濕潤銲層交互堆疊方式來取代傳統單，阻障層/潤濕層，以藉由重複鍍層技術降低各阻障層厚度，來減少應力產生，避免晶圓翹曲或裂損，而使銲錫凸塊具有較佳的製程良率及銲結信賴性

]7504石夕品.ptd 第17頁 1241658 五、發明說明（11) (Bonding Reliability)。再而，本發明之UBM結構層其阻障層與濕潤銲層間隔疊置，可使相鄰阻障層間夾設一濕潤性銲層（例如銅層）作為應力緩衝層而分散阻障層所產生之應力，並透過多層阻障層提供UBM結構層足夠的阻障效能，減緩銲錫與銅層或錄層間之界面金屬共化物（Intermetallic Compound， I MC)之形成速率，使阻障層與濕潤銲層不致因形成I MC消耗殆盡而令銲錫接觸到黏著金屬層，藉此提高銲錫凸塊與電性連接墊間之製程良率及銲結信賴性。上述實施例僅為例示性說明本發明之原理及其功效，而非用於限制本發明。任何熟習此技藝之人士均可在不違背本發明之精神及範疇下，對上述實施例進行修飾與變化。因此，本發明之權利保護範圍，應如後述之申請專利範圍所列。

17504石夕品.ptd 第18頁 1241658 圖式簡單說明【圖式簡單說明】·· 第1 A圖至第1 D圖係顯示習知具銲錫凸塊底部金屬 (UBM)結構層之半導體晶圓之製作流程示意圖；第2圖係顯示具有阻障層之UBM結構層之半導體晶圓結構之剖面示意圖；第3圖係顯示以習知方法於晶圓表面形成之銲錫凸塊之剖面示意圖；第4圖係顯示具多數銲錫凸塊之半導體晶圓結構之剖面示意圖及其UBM結構之局部放大示意圖；以及第5 A圖至第5 Η圖係顯示本發明具多數銲錫凸塊之半導體晶圓結構之整體製作流程示意圖。 1，1’ 晶圓 1 0 a，1 0 a ’ 電路表面 10b 非電路表面 100 電性連接墊 100’ 鋁質銲墊 11 絕緣保護層 2 銲墊金屬層 2，鋁層 3，鎳釩合金層 30 阻障層 31，9’ 濕潤銲層 ( 銅層） 4, 4’ UBM結構層 5, 5’ 銲錫凸塊 6 光阻層 60 光阻層開 Ό 7, 7’ 凸塊形成銲料 I 界面金屬共化物

17504咬品.ptd 第19頁

Claims

1241658 六、申請專利範圍 1. 一種銲錫凸塊底部金屬（Under Bump Metallurgy， UBM)結構層之製造方法，係包含以下步驟：預備一晶圓，其表面上形成有多數電性連接墊及一覆蓋該晶圓表面並使各電性連接墊外露之絕緣保護層；於該電性連接墊及絕緣保護層上沉積一黏著金屬層，俾供後續金屬層附著；於該黏著金屬層上交相疊接複數層阻障層 (Barrier Layer)及濕潤銲層（Solder Wettable Layer)，其中，該阻障層與該濕潤銲層之間係間隔疊置，以與該黏著金屬層共同形成一凸塊底部金屬化 (Under Bump Metallurgy，UBM)結構層。 2. 如申請專利範圍第1項之UBM結構層之製造方法，其中，該晶圓係為一矽晶圓。 3. 如申請專利範圍第1項之UBM結構層之製造方法，其中，該晶圓係為一砷化鎵晶圓。 4. 如申請專利範圍第1項之UBM結構層之製造方法，其中，該電性連接墊係為一鋁質銲墊。 - 5. 如申請專利範圍第1項之UBM結構層之製造方法，其中，該電性連接墊係為一銅質銲墊。 6. 如申請專利範圍第1項之UBM結構層之製造方法，其中，該絕緣保護層之材質係選自聚亞醯胺（Ρ ο 1 y i m i d e )、二氧化矽及氮矽化物等中之一者。 7. 如申請專利範圍第1項之UBM結構層之製造方法，其

]7504石夕品.pt:d 第20頁 1241658 六、申請專利範圍中，該黏著金屬層係一銘層。 8. 如申請專利範圍第1項之UBM結構層之製造方法，其中，該黏著金屬層係一鉻層。 9. 如申請專利範圍第1項之UBM結構層之製造方法，其中，該濕潤銲層係為一銅層。 1 0 .如申請專利範圍第1項之UBM結構層之製造方法，其中，該阻障層之材料係選自鎳（Nickel)、鈷（Cobalt) 、鈒(Vanadium)、鈦(Titanium)、鐵(Iron)、鎳釩合金、錫鎳合金、鎳鉻合金、銅錫合金及鐵鎳合金等金屬所組組群之一者。 1 1.如申請專利範圍第1項之UBM結構層之製造方法，其中，該濕潤銲層及阻障層係以錢鑛方式（S p u 11 e r i n g )形成。 1 2 .如申請專利範圍第1項之UBM結構層之製造方法，其中，該阻障層係以無電解電鑛方式（Electroless P 1 a t i ng)形成。 1 3 .如申請專利範圍第1項之UBM結構層之製造方法，其中，該阻障層係以電鑛方式（E 1 e c t r ο p 1 a t i n g)形成。 1 4 .如申請專利範圍第1項之UBM結構層之製造方法，其中，該銲錫凸塊係為一錫鉛凸塊。 1 5 .如申請專利範圍第1項之UBM結構層之製造方法，其中，該銲錫凸塊係為一無斜凸塊（L e a d - f r e e B u in p s

17504石夕品.ptd 第21頁 1241658 六、申請專利範圍 1 6. —種形成有多數銲錫凸塊之半導體晶圓結構，係包括：一晶圓，其表面上形成有多數電性連接墊及一覆蓋該晶圓表面而曝露出各電性連接墊至少一部份之絕緣保護層；一黏著金屬層，係沉積於該電性連接墊及絕緣保護層上，以供後續金屬層附著；複數層阻障層（B a r r i e r L a y e r)及濕潤銲層 (Solder Wettable Layer)，係疊接於該黏著金屬層上，其中，該阻障層與該濕潤銲層間係間隔疊置，以與該黏著金屬層共同形成一凸塊底部金屬化（Under Bumps Metallurgy，UB Μ)結構層；以及複數個形成於該UBM結構層上之銲錫凸塊。 1 7 .如申請專利範圍第1 6項之半導體晶圓結構，其中，該晶圓係為^一碎晶圓。 1 8 .如申請專利範圍第1 6項之半導體晶圓結構，其中，該晶圓係為一砷化鎵晶圓。 1 9 .如申請專利範圍第1 6項之半導體晶圓結構，其中，該電性連接墊係為一鋁質銲墊。 2 0 .如申請專利範圍第1 6項之半導體晶圓結構，其中，該電性連接墊係為一銅質銲墊。 2 1.如申請專利範圍第1 6項之半導體晶圓結構，其中，該絕緣保護層之材質係選自聚亞醯胺（Ρο 1 y i m i de)、二氧化矽及氮矽化物等中之一者。

]7504石夕品.ptd 第22頁 1241658 六、申請專利範圍 2 2 .如申請專利範圍第1 6項之半導體晶圓結構，其中，該黏著金屬層係一铭層。 2 3 .如申請專利範圍第1 6項之半導體晶圓結構，其中，該黏著金屬層係一鉻層。 2 4 .如申請專利範圍第1 6項之半導體晶圓結構，其中，該濕潤鮮層係為一銅層。 2 5 .如申請專利範圍第1 6項之半導體晶圓結構，其中，該阻障層之材料係選自鎳（Nickel)、鈷（Cobalt)、飢（Vanadium)、鈦（Titanium)、鐵（Iron)、鎳訊合金、錫錄合金、錄絡合金、銅錫合金及鐵鎳合金等金屬所組組群之一者。 2 6 .如申請專利範圍第1 6項之半導體晶圓結構，其中，該濕潤銲層及阻障層係以濺鑛方式（S pu 11 e r i n g)形成。 2 7 .如申請專利範圍第1 6項之半導體晶圓結構，其中，該阻障層係以無電解電鍵方式（Electroless Plating) 形成。 2 8 .如申請專利範圍第1 6項之半導體晶圓結構，其中，該阻障層係以電鍍方式（Electroplating)形成。 2 9 .如申請專利範圍第1 6項之半導體晶圓結構，其中，該銲錫凸塊係為一錫鉛凸塊。 3 0 .如申請專利範圍第1 6項之半導體晶圓結構，其中，該鋅錫凸塊係為一無雜凸塊（Lead-free Bumps)。

]7504 矽品.ptd 第23頁