TW202601642A - 具有可程式結構的半導體元件及其製造方法 - Google Patents

Abstract

本申請案揭露一種半導體元件及此半導體元件的製造方法。此半導體元件包括：一基板；一周邊雜質區，位於該基板中；一頂部電極層，位於該周邊雜質區中且從該基板向上突出；以及一中間絕緣層，位於該周邊雜質區內且部分地圍繞該頂部電極層，以分隔該周邊雜質區與該頂部電極層。該周邊雜質區、該中間絕緣層及該頂部電極層一起構成一可程式結構。

Description

具有可程式結構的半導體元件及其製造方法

本申請案主張美國第18/755,963號專利申請案之優先權（即優先權日為「2024年6月27日」），其內容以全文引用之方式併入本文中。

本揭露是有關於一種半導體元件及其製造方法，更具體而言，是有關於一種具有可程式結構的半導體元件及其製造方法。

半導體元件使用於多種電子應用中，例如個人電腦、手機、數位相機及其他電子設備。半導體元件的尺寸持續不斷地縮小，以滿足運算能力日益增加的需求。然而，在尺寸縮小的過程中，也產生許多問題，而且這些問題還在持續增加中。因此，在提高品質、良率、效能及可靠度以及降低複雜性方面仍存在挑戰。

先前技術段落的討論僅提供背景資訊。在先前技術段落的討論中的陳述並非承認此段落中所公開的內容構成本揭露的習知技術，並且在先前技術段落的討論中的任何部分均不得用作承認本申請的任何部分，包括在先前技術段落的討論中的部分，構成本揭露的習知技術。

本揭露的一個面向提供一種半導體元件，包括：一基板；一周邊雜質區，位於該基板中；一頂部電極層，位於該周邊雜質區中且從該基板向上突出；以及一中間絕緣層，位於該周邊雜質區內且部分地圍繞該頂部電極層，以分隔該周邊雜質區與該頂部電極層。該周邊雜質區、該中間絕緣層及該頂部電極層一起構成一可程式結構。

本揭露的另一個面向提供一種半導體元件，包括：一基板；一周邊雜質區，位於該基板中；一中間絕緣層，包括位於該周邊雜質區內的一底部尖端部分、以及位於該底部尖端部分上且位於該基板上方的一頂部部分；一頂部電極層，位於該中間絕緣層的該頂部部分上。該周邊雜質區、該中間絕緣層及該頂部電極層一起構成一可程式結構。

本揭露的另一個面向提供一種製造半導體裝置的方法，包括：提供一基板，並且在該基板中形成一周邊雜質；在該基板上形成一第一層間介電層；形成一凹槽貫穿該第一層間介電層並且延伸到該周邊雜質區；形成一中間絕緣層在該第一層間介電層上並且部分地填充該凹槽，以形成一第一開口，其中該第一開口包括一底部部分及位於該底部部分上的一頂部部分；在該第一層間介電層上形成一第二層間介電層，填滿該第一開口的該頂部部分，並且將該第一開口的該底部部分轉變成一臨時氣隙；部分地移除該第二層間介電層，以形成一第二開口，其中該第二開口包括貫穿該第二層間介電層的一頂部部分、源自於該第一開口的該頂部部分的一中間部分、以及源自於該臨時氣隙的一底部部分；以及形成一頂部電極層填滿該第二開口。該周邊雜質區、該中間絕緣層及該頂部電極層一起構成一可程式結構。

由於本揭露的半導體元件的設計，由周邊雜質區、中間絕緣層及頂部電極層所構成的可程式結構可以提供改變半導體元件的狀態的選項，並且半導體元件的電性特性可以相應地改變。藉由調整半導體元件的電性特性，可以改善半導體元件的品質。

上文已相當廣泛地概述本揭露之技術特徵及優點，俾使下文之本揭露詳細描述得以獲得較佳瞭解。構成本揭露之申請專利範圍標的之其它技術特徵及優點將描述於下文。本揭露所屬技術領域中具有通常知識者應瞭解，可相當容易地利用下文揭示之概念與特定實施例可作為修改或設計其它結構或製程而實現與本揭露相同之目的。本揭露所屬技術領域中具有通常知識者亦應瞭解，這類等效建構無法脫離後附之申請專利範圍所界定之本揭露的精神和範圍。

本揭露提供了許多用於實現所提供的主題的不同特徵的不同的實施例或範例。下文所描述的組件及配置的具體範例以簡化本揭露。當然，這些僅僅是例示且並非旨在進行限制。例如，在下文的描述中，在第二特徵之上或上方形成第一特徵可以包括其中第一特徵與第二特徵以直接接觸之方式而被形成的實施例，也可以包括其中在第一特徵與第二特徵之間形成有附加特徵而使得第一特徵與第二特徵可能並非直接接觸的實施例。此外，本揭露可以在各個範例中重複使用元件符號及/或字母。如此的重複是為了簡單與清楚的目的，且其本身並非限定所討論的各個實施例及/或配置之間的關係。

再者，為了易於描述，可以在本文中使用空間相關用語，例如，「下方」、「之下」、「下部」、「上方」、「上部」或其他相似用語等，而描述圖式所繪示的一個元件或特徵與另一個元件或特徵的相對關係。除了圖中描繪的方位之外，空間相關術語旨在涵蓋元件在使用或操作中的不同方位。此元件可以以其他方式定向（旋轉90度或以其他定向），並且本文中所使用的空間相對描述符可以同樣地被相應解釋。

應理解的是，當部件或層被稱為「連接到」或「耦合到」另一部件或層時，其可以直接連接到或耦合到另一部件或層，或者也可能存在中間部件或中間層。

應理解的是，雖然本文可以使用術語第一、第二等而描述各種元件，但是這些元件不應受到這些術語的限制。除非另有說明，否則這些術語僅用於區分一個部件與另一個部件。因此，例如，以下討論的第一部件、第一構件或第一部分可以被稱為第二部件、第二構件或第二部分，而不會逸脫本揭露的教示。

除非上下文另有指示，否則本文所使用的諸如「相同」、「相等」、「平面」或「共平面」之類的術語在指涉取向、佈局、位置、形狀、尺寸、數量或其他度量衡時不一定意味著完全相同的取向、佈局、位置、形狀、尺寸、數量或其他度量衡，而是旨在涵蓋在可能發生的(例如，由於製造過程而發生的)可接受的變化範圍內幾乎相同的取向、佈局、位置、形狀、尺寸、數量或其他度量衡。本文可以使用術語「實質上」以反映該含義。例如，被描述為「實質上相同」、「實質上相等」或「實質上共平面」的物品可以是完全相同、相等或共平面的，或者可以是在可能發生的(例如，由於製造過程而發生的)可接受的變化範圍內幾乎相同、相等或共平面的。

在本揭露中，半導體元件通常是指能夠利用半導體特性而運作的元件，且電光(electro-optic)元件、發光顯示器元件、半導體電路及電子元件都包含在半導體元件的類別中。

需要說明的是，在本揭露的描述中，上方（或上）對應於Z方向的箭頭方向，下方（或下）對應於Z方向的箭頭的相反方向。

需要說明的是，在本揭露的描述中，術語「以形成」、「被形成」及「形成」可以表示並包括創建、建造、圖案化、佈植或沉積一元件、一摻質或一材料的任何方法，形成方法的範例可以包括但不限於原子層沉積、化學氣相沉積、物理氣相沉積、濺鍍、共濺鍍、旋轉塗佈、擴散、沉積、生長、佈植、微影、乾式蝕刻及濕式蝕刻。

需要說明的是，在本揭露的描述中，本文所提及的功能或步驟可以以與圖式所顯示的順序不同的順序發生。例如，連續顯示的兩個圖實際上可以是實質上同時進行或有時可以是以相反的順序進行，這取決於所涉及的功能或步驟。

圖1是流程圖，例示本揭露一實施例的半導體元件1A的製造方法10。圖2至圖20是剖視圖，例示根據本揭露一實施例的半導體元件1A的製造流程。

參見圖1至圖10，在步驟S11中，可以提供包含陣列區AR及周邊區PR的基板101，並且可以在基板101的陣列區AR中形成複數個字元線結構200。

參見圖2，基板101可以是主體半導體基板。主體半導體基板可以由以下材料所形成：例如，元素半導體，例如，矽或鍺；化合物半導體，例如，矽鍺、碳化矽、砷化鎵、磷化鎵、磷化銦、砷化銦、銻化銦、或其他III-V族化合物半導體或II-VI族化合物半導體。在一些實施例中，基板101可以具有晶體取向＜100＞、＜110＞或＜111＞。在一些實施例中，基板101可以具有晶體取向＜100＞或＜110＞。在一些實施例中，基板101的底部部分可以是非結晶的，並且只有基板101的頂部部分是單晶的。基板101的頂部部分可以具有晶體取向＜100＞、＜110＞或＜111＞。

參見圖2，可以在基板101中形成隔離層107。可以進行一系列沉積製程，以在基板101上沉積襯墊氧化物層（未繪示）及襯墊氮化物層（未繪示）。可以進行微影製程及後續的蝕刻製程，例如，異向性乾式蝕刻製程，以形成貫穿襯墊氧化物層、襯墊氮化物層並且延伸到基板101的溝槽。可以將絕緣材料沉積到溝槽中，並且隨後可以進行平坦化製程，例如，化學機械研磨，直到暴露基板101的頂表面101TS，以移除多餘的填充材料，而為後續的製程步驟提供實質上平坦的表面，同時形成隔離層107。絕緣材料可以是，例如，氧化矽或其他合適的絕緣材料。

參見圖2，可以進行佈植製程，以在陣列區AR中形成複數個陣列雜質區109。在佈植製程期間可以遮蔽周邊區PR。在一些實施例中，陣列雜質區109可以包括n型摻質或p型摻質。

參見圖3，可以在基板101上形成第一硬罩幕層511。在一些實施例中，第一硬罩幕層511可以由對基板101具有蝕刻選擇性的材料所形成。在一些實施例中，第一硬罩幕層511可以由對基板101及隔離層107具有蝕刻選擇性的材料所形成。在一些實施例中，第一硬罩幕層511可以由，例如，氮化矽、氮化硼、氮化硼矽（silicon boron nitride）、氮化硼磷（phosphorus boron nitride）或氮化矽碳硼（boron carbon silicon nitride）所形成。在一些實施例中，可以藉由，例如，原子層沉積、化學氣相沉積或其他合適的沉積製程而形成第一硬罩幕層511。

在一些實施例中，可以藉由成膜製程及處理製程而形成第一硬罩幕層511。詳細而言，在成膜製程中，可以將第一前驅物，其可以是硼系前驅物（boron-based precursor），導入到基板101之上，以形成硼系層（boron-based layer）。隨後，在處理製程中，可以導入第二前驅物，其可以是氮系前驅物（nitrogen-based precursor），以與硼系層反應，並將硼系層轉變為第一硬罩幕層511。

在一些實施例中，第一前驅物可以是，例如，二硼烷（diborane）、環硼氮烷（borazine）、或環硼氮烷的烷基取代的衍生物。在一些實施例中，可以以介於約5sccm（標準立方公分每分鐘）與約50slm（標準公升每分鐘）之間或介於約10sccm與約1slm之間的流速而導入第一前驅物。在一些實施例中，可以藉由稀釋氣體，例如，氮氣、氫氣、氬氣或上述組合，而導入第一前驅物。可以以介於約5sccm與約50slm之間或介於約1slm與約10slm之間的流速而導入稀釋氣體。

在一些實施例中，可以在沒有電漿輔助的情況下進行成膜製程。在這種情況中，成膜製程的基板溫度可以介於約100℃與約1000℃之間。例如，成膜製程的基板溫度可以介於約300℃與約500℃之間。成膜製程的製程壓力可以介於約10mTorr與約760Torr之間。例如，成膜製程的製程壓力可以介於約2Torr與約10Torr之間。

在一些實施例中，可以在電漿存在的情況下進行成膜製程。在這種情況中，成膜製程的基板溫度可以介於約100℃與約1000℃之間。例如，成膜製程的基板溫度可以介於約300℃與約500℃之間。成膜製程的製程壓力可以介於約10mTor與約760Torr之間。例如，成膜製程的製程壓力可以介於約2Torr與約10Torr之間。可以藉由介於2W與5000W之間的射頻（RF）功率而產生電漿。例如，RF功率可以介於30W與1000W之間。

在一些實施例中，第二前驅物可以是，例如，氨或肼（hydrazine）。在一些實施例中，可以以介於約5sccm與約50slm之間或介於約10sccm與約1slm之間的流速而導入第二前驅物。

在一些實施例中，在處理製程中可以將氧系前驅物（oxygen-based precursor）與第二前驅物一起導入。氧系前驅物可以是，例如，氧氣、一氧化氮、一氧化二氮、二氧化碳或水。

在一些實施例中，在處理製程中可以將矽系前驅物（silicon-based precursor）與第二前驅物一起導入。矽系前驅物可以是，例如，矽烷、三矽烷基胺、三甲基矽烷或矽氮烷（例如，六甲基環三矽氮烷）。

在一些實施例中，在處理製程中可以將磷系前驅物（phosphorus-based precursor）與第二前驅物一起導入。磷系前驅物可以是，例如，膦（phosphine）。

在一些實施例中，在處理製程中可以將氧系前驅物、矽系前驅物或磷系前驅物與第二前驅物一起導入。

在一些實施例中，可以在電漿製程、UV固化製程、熱退火製程或上述之組合的輔助下而進行處理製程。

當處理製程是在電漿製程的輔助下進行時，可以藉由RF功率而產生電漿製程的電漿。在一些實施例中，在介於約100kHz與高達約1MHz之間的單一低頻下，RF功率可以介於約2W與約5000W之間。在一些實施例中，在大於約13.6MHz的單一高頻下，RF功率可以介於約30W與約1000W之間。在這種情況中，處理製程的基板溫度可以介於約20℃與約1000℃之間。處理製程的製程壓力可以介於約10mTorr與約760Torr之間。

當處理製程是在UV固化製程的輔助下進行時，在這種情況中，處理製程的基板溫度可以介於約20℃與約1000℃之間。處理製程的製程壓力可以介於約10mTorr與約760Torr之間。UV固化可以由任何UV光源所提供，例如，汞微波電弧燈、脈衝式氙閃光燈或高效UV發光二極體陣列。UV光源可具有介於約170nm與約400nm之間的波長。UV光源可以提供介於約0.5eV與約10eV之間、或介於約1eV與約6eV之間的光子能量。UV固化製程的輔助可以從第一硬罩幕層511移除氫。由於氫可能會擴散到半導體元件1A的其他區域中並且可能會降低半導體元件1A的可靠度，因此，藉由UV固化製程的輔助而移除氫，可以提高半導體元件1A的可靠度。此外，UV固化製程可以增加第一硬罩幕層511的密度。

當處理製程是在熱退火製程的輔助下進行時，在這種情況中，處理製程的基板溫度可以介於約20℃與約1000℃之間。處理製程的製程壓力可以介於約10mTorr與約760Torr之間。

參見圖3，可以在第一硬罩幕層511上形成第一罩幕層721。在一些實施例中，第一罩幕層721可以是光阻層並且可以包含複數個字元線結構200的圖案。

參見圖4，可以進行蝕刻製程，以移除一部分的第一硬罩幕層511。在一些實施例中，在蝕刻製程期間，第一硬罩幕層511相對於基板101的蝕刻速率比可以介於約100:1與約2:1之間、介於約15:1與約2:1之間、或介於約10:1與約2:1之間。在一些實施例中，在蝕刻製程期間，第一硬罩幕層511相對於隔離層107的蝕刻速率比可以介於約100:1與約2:1之間、介於約15:1與約2:1之間、或介於約10:1與約2:1之間。第一罩幕層721的圖案可以被轉移到第一硬罩幕層511，並且可以被稱為第一圖案513。部分的隔離層107及部分的基板101可以通過第一圖案513而暴露。在蝕刻製程之後，可以藉由灰化或其他合適的製程而移除第一罩幕層721。

參見圖5，可以使用第一硬罩幕層511作為罩幕而進行溝槽蝕刻製程，以移除部分的隔離層107及部分的基板101，並且同時形成複數個字元線溝槽103-1、字元線溝槽103-3。在一些實施例中，形成在基板101中的複數個字元線溝槽103-1可以比形成在隔離層107中的複數個字元線溝槽103-3淺。在一些實施例中，在溝槽蝕刻製程期間，隔離層107相對於第一硬罩幕層511的蝕刻速率比可以介於約100:1與約5:1之間、介於約15:1與約5:1之間、或介於約10:1與約5:1之間。在一些實施例中，在溝槽蝕刻製程期間，基板101相對於第一硬罩幕層511的蝕刻速率比可以介於約80:1與約5:1之間、介於約10:1與約5:1之間、或介於約8:1與約5:1之間。

參見圖6，可以在第一硬罩幕層511上且在複數個字元線溝槽103-1、字元線溝槽103-3中順應性地形成一層第一絕緣材料711。此層第一絕緣材料711可以在複數個字元線溝槽103-1、字元線溝槽103-3中具有U形剖面輪廓。在一些實施例中，此層第一絕緣材料711可以具有介於約1nm與約7nm範圍內的厚度，包括約1nm、約2nm、約3nm、約4nm、約5nm、約6nm或約7nm。

在一些實施例中，可以藉由熱氧化製程而形成此層第一絕緣材料711。例如，可以藉由將複數個字元線溝槽103-1、字元線溝槽103-3的表面氧化，而形成此層第一絕緣材料711。在一些實施例中，可以藉由沉積製程，例如，化學氣相沉積或原子層沉積，而形成此層第一絕緣材料711。第一絕緣材料711可以包括高介電常數（high-k）材料、氧化物、氮化物、氮氧化物或上述之組合。在一些實施例中，在沉積內襯多晶矽層（為了清楚起見而未繪示）之後，可以藉由對內襯多晶矽層進行自由基氧化而形成此層第一絕緣材料711。在一些實施例中，在形成內襯氮化矽層（為了清楚起見而未繪示）之後，可以藉由對內襯氮化矽層進行自由基氧化而形成此層第一絕緣材料711。

在一些實施例中，高介電常數介電材料可以包括含鉿材料。含鉿材料可以是，例如，氧化鉿、氧化鉿矽、氮氧化鉿矽或其組合。在一些實施例中，高介電常數介電材料可以是，例如，氧化鑭、氧化鋁鑭、氧化鋯、氧化矽鋯、氮氧化矽鋯、氧化鋁或上述之組合。

參見圖7，可以在複數個字元線溝槽103-1、字元線溝槽103-3中分別且對應地形成複數個字元線底部導電層203。例如，可以形成導電材料（未繪示）以填滿複數個字元線溝槽103-1、字元線溝槽103-3。隨後可以進行回蝕刻製程，以部分地移除形成在複數個字元線溝槽103-1、字元線溝槽103-3中的導電材料，並且同時形成複數個字元線底部導電層203。在一些實施例中，導電材料可以是功函數材料，例如，鈦、氮化鈦、矽、矽鍺或上述之組合。應該注意的是，用語「功函數」是指材料（例如，金屬）相對於真空水平的整體化學勢（bulk chemical potential）。

例如，在本實施例中，導電材料是氮化鈦並且可以藉由化學氣相沉積而形成。在一些實施例中，導電材料的沉積可以包括：來源氣體導入步驟、第一吹掃步驟、反應物流動步驟及第二吹掃步驟。來源氣體導入步驟、第一吹掃步驟、反應物流動步驟及第二吹掃步驟可以被稱為一個循環。可以進行複數個循環，以填滿複數個字元線溝槽103-1、字元線溝槽103-3。

詳細而言，可以將圖6所示的中間半導體元件裝載到反應腔體中。在來源氣體導入步驟中，可以將包含前驅物及反應物的來源氣體導入到包含中間半導體元件的反應腔體中。前驅物及反應物可以擴散穿過邊界層並且到達中間半導體元件的表面。前驅物及反應物可以吸附在上述表面上並且隨後在上述表面上遷移。被吸附的前驅物及被吸附的反應物可以在上述表面上反應並且形成固體副產物。固體副產物可以在上述表面上形成核。核可以生長成島並且島可以在上述表面上合併成連續的薄膜。在第一吹掃步驟中，可以將例如，氬氣的吹掃氣體注入到反應腔體中，以吹掃出氣態副產物、未反應的前驅物及未反應的反應物。

在反應物流動步驟中，可以將反應物單獨導入到反應腔體中，以將連續的薄膜轉變成氮化鈦層。在第二吹掃步驟中，可以將吹掃氣體（例如，氬氣）注入到反應腔體中，以吹掃出氣態副產物及未反應的反應物。

在一些實施例中，可以在電漿的輔助下進行使用化學氣相沉積的此導電材料的沉積。電漿的來源可以是，例如，氬氣、氫氣或其組合。

例如，前驅物可以是四氯化鈦。反應物可以是氨。由於四氯化鈦與氨之間的反應不完全，四氯化鈦與氨可能會在上述表面上反應並且形成包含高氯化物污染的氮化鈦層。反應物流動步驟中的氨可以降低氮化鈦膜的氯化物含量。

在一些實施例中，在回蝕刻製程期間，字元線底部導電層203相對於第一絕緣材料711的蝕刻速率比可以介於約100:1與約5:1之間、介於約15:1與約5:1之間、或介於約10:1與約5:1之間。

參見圖8，可以在複數個字元線溝槽103-1、字元線溝槽103-3中形成複數個字元線頂部導電層205。在一些實施例中，複數個字元線頂部導電層205可以由以下材料所形成：例如，多晶矽、多晶鍺、多晶矽鍺、經過摻雜的多晶矽、經過摻雜的多晶鍺、經過摻雜的多晶矽鍺或上述之組合。在一些實施例中，可以對複數個字元線頂部導電層205摻雜p型摻質或n型摻質。在一些實施例中，可以將導電材料，例如，多晶矽、多晶鍺或多晶矽鍺沉積到複數個字元線溝槽103-1、字元線溝槽103-3中。隨後可以進行回蝕刻製程，以移除部分的導電層，而形成複數個字元線頂部導電層205。在一些實施例中，摻質可以整合在導電材料的沉積製程中。在一些實施例中，在回蝕刻製程之後，可以使用佈植製程而摻雜摻質。

用語「p型摻質」是指當添加到主體半導體材料時會產生價電子缺陷的雜質。在含矽半導體材料中，p型摻質的實例包括但不限於：硼、鋁、鎵或銦。用語「n型摻質」是指當添加到主體半導體材料時會對主體半導體材料貢獻自由電子的雜質。在含矽材料中，n型摻質的實例包括但不限於：銻、砷或磷。

參見圖9，可以在第一硬罩幕層511上形成字元線覆蓋層207，以完全填滿複數個字元線溝槽103-1、字元線溝槽103-3。在一些實施例中，字元線覆蓋層207可以由以下材料所形成：例如，氮化矽、氮氧化矽、氧化氮化矽（silicon nitride oxide）或其他合適的介電材料。在一些實施例中，可以藉由，例如，化學氣相沉積、電漿增強化學氣相沉積或其他合適的沉積製程而形成字元線覆蓋層207。可以進行平坦化製程，例如化學機械研磨，以移除多餘的材料並為後續的製程步驟提供實質上平坦的表面。

應注意的是，在本揭露中，氮氧化矽是指含有矽、氮及氧的物質，且其中氧的比例大於氮的比例。氧化氮化矽是指含有矽、氧及氮的物質，且其中氮的比例大於氧的比例。

參見圖1及圖11至圖13，在步驟S13中，可以在周邊區PR上形成周邊閘極結構300，並且可以在周邊區PR中形成周邊雜質區405及複數個閘極雜質區409。

參見圖10，可以在基板101的陣列區AR之上形成罩幕層（為了清楚起見而未繪示），以覆蓋形成在基板101的陣列區AR之上的字元線覆蓋層207。可以進行蝕刻製程，以移除形成在基板101的周邊區PR之上的字元線覆蓋層207、此層第一絕緣材料711及第一硬罩幕層511。剩餘的第一絕緣材料711可以被稱為字元線介電層201。字元線介電層201、複數個字元線底部導電層203、複數個字元線頂部導電層205及字元線覆蓋層207一起構成複數個字元線結構200。

參見圖11，可以在基板101的周邊區PR的頂表面101TS上順應性地形成一層閘極絕緣材料713。在一些實施例中，此層閘極絕緣材料713可以包括，例如，氧化物、氮化物、氮氧化物、矽酸鹽（例如，金屬矽酸鹽）、鋁酸鹽、鈦酸鹽、高介電常數介電材料或上述之組合。在一些實施例中，可以藉由合適的沉積製程，例如，原子層沉積、化學氣相沉積、電漿增強化學氣相沉積、蒸鍍、化學溶液沉積或其他合適的沉積製程而形成此層閘極絕緣材料713。在一些實施例中，可以藉由將基板101的頂表面101TS氧化而形成此層閘極絕緣材料713。在一些實施例中，此層閘極絕緣材料713的厚度，可以根據沉積製程以及所使用的材料的成分及數量而變化。例如，此層閘極絕緣材料713的厚度可以介於約10Å與約50Å之間。在一些實施例中，此層閘極絕緣材料713可以包括多層結構。例如，此層閘極絕緣材料713可以是氧化物-氮化物-氧化物（oxide-nitride-oxide, ONO）結構。又例如，此層閘極絕緣材料713可以包括由氧化矽所形成的底層以及由高介電常數介電材料所形成的頂層。

高介電常數介電材料（具有大於7.0的介電常數）的例子包括但不限於：金屬氧化物，例如，氧化鉿、氧化矽鉿、氮氧化矽鉿、氧化鑭、氧化鋁鑭、氧化鋯、氧化矽鋯、氮氧化矽鋯、氧化鉭、氧化鈦、氧化鈦鍶鋇、氧化鈦鋇、氧化鈦鍶、氧化釔、氧化鋁、氧化鉭鈧鉛及鈮酸鋅鉛。高介電常數介電材料還可以包括摻質，例如，鑭及鋁。

在一些實施例中，可以在基板101與此層閘極絕緣材料713之間選擇性地形成界面層（未繪示）。界面層可以藉由以下材料所形成，例如：氧化矽、氮化矽、氮氧化矽、其他半導體氧化物或上述之組合。可以使用任何合適的製程，包括：熱成長、原子層沉積、化學氣相沉積、高密度電漿化學氣相沉積、旋轉塗佈沉積或其他合適的沉積製程，而將界面層形成為任何合適的厚度。例如，界面層的厚度可以介於約7Å與12Å之間或介於約8Å與約10Å之間。界面層可以促進此層閘極絕緣材料713的形成。

參見圖11，可以在此層閘極絕緣材料713上形成一層閘極底部導電材料715。在一些實施例中，此層閘極底部導電材料715可以由以下材料所形成：例如，多晶矽、多晶鍺、多晶矽鍺、經過摻雜的多晶矽、經過摻雜的多晶鍺、經過摻雜的多晶矽鍺或其他合適的導電材料。在一些實施例中，可以對此層閘極底部導電材料715摻雜p型摻質或n型摻質。

參見圖11，可以在此層閘極底部導電材料715上形成一層閘極頂部導電材料717。在一些實施例中，閘極頂部導電材料717可以是，例如，鎢、鈷、鋯、鉭、鈦、鋁、釕、銅、金屬碳化物（例如，碳化鉭、碳化鈦、碳化鎂鉭）、金屬氮化物（例如，氮化鈦）、過渡金屬鋁化物或上述之組合。

參見圖11，可以在基板101之上形成一層頂部覆蓋材料719，以覆蓋字元線覆蓋層207及此層閘極頂部導電材料717。在一些實施例中，頂部覆蓋材料719可以是，例如，氮化矽、氧化矽或其他合適的介電材料。在一些實施例中，可以藉由，例如，化學氣相沉積或其他合適的沉積製程而形成此層頂部覆蓋材料719。可以在此層頂部覆蓋材料719上形成第二罩幕層723。在一些實施例中，第二罩幕層723可以是光阻層並且具有周邊閘極結構300的圖案。第二罩幕層723可以覆蓋陣列區AR。

參見圖12，可以使用第二罩幕層723作為罩幕而進行蝕刻製程，以移除未被第二罩幕層723覆蓋的頂部覆蓋材料719、閘極頂部導電材料717、閘極底部導電材料715及閘極絕緣材料713的部分。在一些實施例中，蝕刻製程可以是多階段的乾式蝕刻製程。每一個階段的蝕刻化學物質可以不同，以提供不同的蝕刻選擇性。

位於周邊區PR之上的剩餘的頂部覆蓋材料719、剩餘的閘極頂部導電材料717、剩餘的閘極底部導電材料715及剩餘的閘極絕緣材料713可以分別且對應地被稱為頂部覆蓋層307、閘極頂部導電層305、閘極底部導電層303及閘極介電層301。閘極介電層301、閘極底部導電層303、閘極頂部導電層305及頂部覆蓋層307一起構成周邊閘極結構300。在形成周邊閘極結構300之後，可以移除第二罩幕層723。位於字元線覆蓋層207上的剩餘的頂部覆蓋材料719可以被稱為頂部覆蓋層209。

參見圖13，可以使用周邊閘極結構300作為罩幕而進行佈植製程，以形成周邊雜質區405及複數個閘極雜質區409。複數個閘極雜質區409可以形成在周邊區PR中並且相鄰於周邊閘極結構300。周邊雜質區405可以形成在遠離周邊閘極結構300的周邊區PR中，並且可以被隔離層107橫向地圍繞。周邊雜質區405及複數個閘極雜質區409可以包括n型摻質或p型摻質。

參見圖1及圖14至圖16，在步驟S15中，可以在周邊區PR上形成第一層間介電層121，可以形成凹槽121R以暴露周邊雜質區405，並且可以在基板101之上及凹槽121R內順應性地形成中間絕緣層401，從而形成包括底部部分131及頂部部分133的第一開口130。

參見圖14，可以在基板101之上形成第一層間介電層121並且覆蓋周邊閘極結構300及頂部覆蓋層209。可以對頂部覆蓋層209的頂表面209TS進行平坦化製程，例如，化學機械研磨，以移除多餘的材料，且為後續的製程步驟提供實質上平坦的表面。第一層間介電層121的頂表面121TS、周邊閘極結構300的頂表面300TS與頂部覆蓋層209的頂表面209TS可以實質上共平面。

在一些實施例中，第一層間介電層121可以由以下材料所形成：例如，氧化矽或其他合適的介電材料。在一些實施例中，可以藉由，例如，化學氣相沉積或其他合適的沉積製程而形成第一層間介電層121。

參見圖14，可以在第一層間介電層121及頂部覆蓋層209上形成第三罩幕層725。在一些實施例中，第三罩幕層725可以是光阻層。第三罩幕層725可以包括凹槽121R的圖案，其中凹槽121R部分地暴露出第一層間介電層121的頂表面121TS。

參見圖15，可以使用第三罩幕層725作為罩幕而進行蝕刻製程，以移除一部分的第一層間介電層121及周邊雜質區405。在蝕刻製程之後，可以形成凹槽121R。凹槽121R的底部可以低於基板101的頂表面101TS。可以在形成凹槽121R之後，移除第三罩幕層725。

參見圖16，中間絕緣層401可以順應性地形成在第一層間介電層121上、頂部覆蓋層209上並且部分地形成在凹槽121R中。中間絕緣層401可以延伸到凹槽121R中以內襯於凹槽121R的表面121S（亦即，側壁及底表面），從而形成包括底部部分131及頂部部分133的第一開口130。頂部部分133可以位於第一層間介電層121的頂表面121TS上方。底部部分131的寬度W1可以大於頂部部分133的寬度W2。在一些實施例中，中間絕緣層401可以具有位於第一開口130的頂部部分133處的頸部部分。

在一些實施例中，中間絕緣層401可以由以下材料所形成：例如，氧化物、氮化物、氮氧化物、矽酸鹽（例如，金屬矽酸鹽）、鋁酸鹽、鈦酸鹽、高介電常數介電材料或上述之組合。在一些實施例中，可以藉由合適的沉積製程，例如，化學氣相沉積、電漿增強化學氣相沉積或其他合適的沉積製程而形成中間絕緣層401。

高介電常數介電材料（具有大於7.0的介電常數）的例子包括但不限於：金屬氧化物，例如，氧化鉿、氧化矽鉿、氮氧化矽鉿、氧化鑭、氧化鋁鑭、氧化鋯、氧化矽鋯、氮氧化矽鋯、氧化鉭、氧化鈦、氧化鈦鍶鋇、氧化鈦鋇、氧化鈦鍶、氧化釔、氧化鋁、氧化鉭鈧鉛及鈮酸鋅鉛。高介電常數介電材料還可以包括摻質，例如，鑭及鋁。

參見圖1及圖17，在步驟S17中，可以在中間絕緣層401上形成第二層間介電層123並且部分地填充第一開口130的頂部部分133，從而產生臨時氣隙AG。

參見圖17，第二層間介電層123可以由以下材料所形成：例如，氧化矽或其他合適的介電材料。在一些實施例中，可以藉由，例如，化學氣相沉積或其他合適的沉積製程而形成第二層間介電層123。可以進行平坦化製程，例如，化學機械研磨，以移除多餘的材料，且為後續的製程步驟提供實質上平坦的表面。

參見圖1及圖18至圖20，在步驟S19中，可以部分地移除第二層間介電層123，以暴露臨時氣隙AG並形成第二開口140，並且可以在第二開口140中形成頂部電極層403。

參見圖18，可以在第二層間介電層123上形成第四罩幕層727。在一些實施例中，第四罩幕層727可以是光阻層並且可以包含第二開口140的圖案。

參見圖19，可以使用第四罩幕層727作為罩幕而進行蝕刻製程，以移除部分的第二層間介電層123及中間絕緣層401，從而暴露出臨時氣隙AG並形成第二開口140。第二開口140可以包括底部部分141、中間部分143及頂部部分145。第二開口140的底部部分141可以源自於臨時氣隙AG。第二開口140的中間部分143可以源自於第一開口130的頂部部分133。第二開口140的頂部部分145可以穿過第二層間介電層123並與第二開口140的中間部分143及底部部分141連接。在形成第二開口140之後，可以移除第四罩幕層727。

參見圖20，可以形成導電材料（未繪示）以填滿第二開口140。可以進行平坦化製程，例如，化學機械研磨直到暴露第二層間介電層123的頂表面123TS，以移除多餘的材料，且為後續的製程步驟提供實質上平坦的表面，並且同時形成頂部電極層403。在一些實施例中，導電材料可以包括，例如，鎢、鈷、鋯、鉭、鈦、鋁、釕、銅、金屬碳化物（例如，碳化鉭、碳化鈦、碳化鎂鉭）、金屬氮化物（例如，氮化鈦）、過渡金屬鋁化物或上述之組合。在一些實施例中，可以藉由，例如，物理氣相沉積、化學氣相沉積、濺鍍、電鍍、化學鍍或其他合適的沉積製程而形成導電材料。

在一些實施例中，頂部電極層403可以包括底部部分403-1、中間部分403-3及頂部部分403-5。底部部分403-1可以形成在第二開口140的底部部分141處並且可以被中間絕緣層401圍繞。中間部分403-3可以形成在第二開口140的中間部分143處且形成在底部部分403-1上，並且被中間絕緣層401橫向地圍繞。頂部部分403-5可以形成在第二開口140的頂部部分145處且形成在中間部分403-3上，並且被第二層間介電層123及中間絕緣層401橫向地圍繞。在一些實施例中，頂部部分403-5的底表面403-5BS可以低於中間絕緣層401的頂表面401TS。在一些實施例中，頂部電極層403的底部部分403-1可以在剖視圖中具有瓶形（bottle-shaped）的剖面輪廓。

參見圖20，周邊雜質區405、中間絕緣層401及頂部電極層403一起構成可程式結構400，例如，反熔絲（anti-fuse）。反熔絲在原始未程式化（unprogrammed）的狀態下不導電，但在程式化（programmed）後變為導電。例如，反熔絲可以由夾在兩個導體之間的薄介電層而構成。在一些實施例中，周邊雜質區405可以作為可程式結構400的下部導體。頂部電極層403可以作為可程式結構400的上部導體。中間絕緣層401可以作為夾在下部導體與上部導體之間的介電層。

當將可程式結構400進行程式化時，可以將程式化電壓施加到頂部電極層403且周邊雜質區405可以接地，中間絕緣層401被夾在頂部電極層403與周邊雜質區405之間，而會在程式化電壓下受到應力。如此一來，中間絕緣層401將破裂而形成連接頂部電極層403與周邊雜質區405的連續路徑。換句話說，中間絕緣層401可以被切斷（blown out）並且可程式結構400被程式化。

參見圖20，在一些實施例中，底部部分403-1的寬度W1可以大於中間部分403-3的寬度W2。在一些實施例中，頂部部分403-5的寬度W3可以大於中間部分403-3的寬度W2。在一些實施例中，頂部部分403-5的寬度W3可以大於底部部分403-1的寬度W1。頂部電極層403的較窄的中間部分403-3也可以與頂部電極層403的底部部分403-1及頂部部分403-5一起構成另一個可程式結構，例如，電子熔絲（e-fuse）。藉由整合可程式結構，可以提高半導體元件1A的整合度。

圖21是流程圖，例示根據本揭露另一實施例的用於製造半導體元件1B的方法30。圖22至圖26是剖視圖，例示根據本揭露另一實施例的半導體元件1B的製造流程。

參見圖21及圖22，在步驟S31中，可以提供包含陣列區AR及周邊區PR的基板101，可以在基板101的陣列區AR中形成複數個字元線結構200，可以在周邊區PR上形成周邊閘極結構300，可以在周邊區PR中形成周邊雜質區405及複數個閘極雜質區409，可以在周邊區PR上形成第一層間介電層121，以及可以形成凹槽121R以暴露出周邊雜質區405。

參見圖22，可以利用與圖2至圖14所示的製程相似的製程而製造中間半導體元件，在此不再贅述。可以使用第三罩幕層725作為罩幕而進行蝕刻製程，以移除第一層間介電層121的一部分。在蝕刻製程之後，可以形成凹槽121R。凹槽121R的底部可以與基板101的頂表面101TS實質上共平面。在形成凹槽121R之後，可以移除第三罩幕層725。

參見圖21、圖23及圖24，在步驟S33中，可以在凹槽121R的側壁121SW上形成複數個間隔物407，並且可以形成延伸到周邊雜質區405的凹谷（valley）105。

參見圖23，可以在凹槽121R的側壁121SW上形成複數個間隔物407。在一些實施例中，複數個間隔物407可以由以下材料所形成：例如，半導體氧化物、半導體氮化物、半導體氮氧化物、半導體碳化物或其他合適的介電材料。在一些實施例中，可以藉由利用隨後的異向性蝕刻製程順應性地沉積間隔物材料層（未繪示），而形成複數個間隔物407。

參見圖24，在一些實施例中，可以在凹槽121R中使用鹼性水系蝕刻劑而進行凹谷蝕刻製程，以移除周邊雜質區405的部分。鹼性水系蝕刻劑可對晶體取向＜100＞面具有蝕刻選擇性。鹼性水系蝕刻劑可以包括氫氧化鉀、氫氧化鈉、氫氧化鋰、氫氧化銫、氫氧化銣、氫氧化銨或氫氧化四甲基銨。在凹谷蝕刻製程之後，可以形成從凹槽121R且朝向周邊雜質區405延伸的凹谷105。在一些實施例中，凹谷105的側壁105S可以具有晶體取向＜111＞。

參見圖21、圖25及圖26，在步驟S35中，可以在凹槽121R及凹谷105中形成中間絕緣層401，並且可以在中間絕緣層401上形成頂部電極層403。

參見圖25，可以形成中間絕緣層401而填充凹槽121R及凹谷105。在一些實施例中，中間絕緣層401可以由以下材料所形成：例如，氧化物、氮化物、氮氧化物、矽酸鹽（例如，金屬矽酸鹽）、鋁酸鹽、鈦酸鹽、高介電常數介電材料或上述之組合。在一些實施例中，可以藉由合適的沉積製，例如，化學氣相沉積、電漿增強化學氣相沉積或其他合適的沉積製程程而形成中間絕緣層401。可以進行平坦化製程，例如，化學機械研磨直到暴露第一層間介電層121的頂表面121TS，以移除多餘的材料，且為後續的製程步驟提供實質上平坦的表面。在一些實施例中，複數個間隔物407的頂表面407TS、中間絕緣層401的頂表面401TS及第一層間介電層121的頂表面121TS可以實質上共平面。

在一些實施例中，中間絕緣層401可以包括底部尖端部分401-1及頂部部分401-3。底部尖端部分401-1可以形成在凹谷105處並且被周邊雜質區405圍繞。頂部部分401-3可以形成在凹槽121R處且形成在底部尖端部分401-1上，並且被複數個間隔物407橫向地圍繞。

在一些實施例中，中間絕緣層401的底部尖端部分401-1在剖視圖中可以具有三角形的剖面輪廓。底部尖端部分401-1的兩個側壁401-1S可以是錐形的並且可以在中間絕緣層401的最低點401BP處接合。底部尖端部分401-1的寬度（亦即，側壁401-1S之間的水平距離）可以沿著Z方朝向基板101而逐漸減少。底部尖端部分401-1的側壁401-1S之間的角度α可以於大約60度與約80度之間、或介於約50度與約70度之間。

或者，在一些其他實施例中，中間絕緣層401可以順應性地內襯於複數個間隔物407及凹谷105（未繪示）。

參見圖26，可以在中間絕緣層401及複數個間隔物407上形成頂部電極層403。在一些實施例中，頂部電極層403可以由以下材料所形成：例如，鎢、鈷、鋯、鉭、鈦、鋁、釕、銅、金屬碳化物（例如，碳化鉭、碳化鈦、碳化鎂鉭）、金屬氮化物（例如，氮化鈦）、過渡金屬鋁化物或上述之組合。在一些實施例中，中間絕緣層401的頂部部分401-3的寬度W4可以小於頂部電極層403的寬度W5。

周邊雜質區405、中間絕緣層401及頂部電極層403可以一起構成可程式結構400，例如，反熔絲。

本揭露的一個面向提供一種半導體元件，包括：一基板；一周邊雜質區，位於該基板中；一頂部電極層，位於該周邊雜質區中且從該基板向上突出；以及一中間絕緣層，位於該周邊雜質區內且部分地圍繞該頂部電極層，以分隔該周邊雜質區與該頂部電極層。該周邊雜質區、該中間絕緣層及該頂部電極層一起構成一可程式結構。

本揭露的另一個面向提供一種半導體元件，包括：一基板；一周邊雜質區，位於該基板中；一中間絕緣層，包括位於該周邊雜質區內的一底部尖端部分、以及位於該底部尖端部分上且位於該基板上方的一頂部部分；一頂部電極層，位於該中間絕緣層的該頂部部分上。該周邊雜質區、該中間絕緣層及該頂部電極層一起構成一可程式結構。

本揭露的另一個面向提供一種製造半導體裝置的方法，包括：提供一基板，並且在該基板中形成一周邊雜質；在該基板上形成一第一層間介電層；形成一凹槽貫穿該第一層間介電層並且延伸到該周邊雜質區；形成一中間絕緣層在該第一層間介電層上並且部分地填充該凹槽，以形成一第一開口，其中該第一開口包括一底部部分及位於該底部部分上的一頂部部分；在該第一層間介電層上形成一第二層間介電層，填滿該第一開口的該頂部部分，並且將該第一開口的該底部部分轉變成一臨時氣隙；部分地移除該第二層間介電層，以形成一第二開口，其中該第二開口包括貫穿該第二層間介電層的一頂部部分、源自於該第一開口的該頂部部分的一中間部分、以及源自於該臨時氣隙的一底部部分；以及形成一頂部電極層填滿該第二開口。該周邊雜質區、該中間絕緣層及該頂部電極層一起構成一可程式結構。

由於本揭露的半導體元件的設計，由周邊雜質區405、中間絕緣層401及頂部電極層403所構成的可程式結構400可以提供改變半導體元件1A的狀態的選項，並且半導體元件1A的電性特性可以相應地改變。藉由調整半導體元件1A的電性特性，可以改善半導體元件的品質。

雖然已詳述本揭露及其優點，然而應理解可進行各種變化、取代與替代而不脫離申請專利範圍所定義之本揭露的精神與範圍。例如，可用不同的方法實施上述的許多製程，並且以其他製程或其組合替代上述的許多製程。

再者，本申請案的範圍並不受限於說明書中所述之製程、機械、製造、物質組成物、手段、方法與步驟之特定實施例。該技藝之技術人士可自本揭露的揭示內容理解可根據本揭露而使用與本文所述之對應實施例具有相同功能或是達到實質上相同結果之現存或是未來發展之製程、機械、製造、物質組成物、手段、方法、或步驟。據此，此等製程、機械、製造、物質組成物、手段、方法、或步驟係包含於本申請案之申請專利範圍內。

1A:半導體元件 1B:半導體元件 10:方法 30:方法 101:基板 101TS:頂表面 103-1:字元線溝槽 103-3:字元線溝槽 105:凹谷 105S:側壁 107:隔離層 109:陣列雜質區 121:第一層間介電層 121R:凹槽 121S:表面 121SW:側壁 121TS:頂表面 123:第二層間介電層 123TS:頂表面 130:第一開口 131:底部部分 133:頂部部分 140:第二開口 141:底部部分 143:中間部分 145:頂部部分 200:字元線結構 201:字元線介電層 203:字元線底部導電層 205:字元線頂部導電層 207:字元線覆蓋層 209:頂部覆蓋層 209TS:頂表面 300:周邊閘極結構 300TS:頂表面 301:閘極介電層 303:閘極底部導電層 305:閘極頂部導電層 307:頂部覆蓋層 400:可程式結構 401:中間絕緣層 401-1:底部尖端部分 401-1S:側壁 401-3:頂部部分 401TS:頂表面 401BP:最低點 403:頂部電極層 403-1:底部部分 403-3:中間部分 403-5:頂部部分 403-5BS:底表面 405:周邊雜質區 407:間隔物 407TS:頂表面 409:閘極雜質區 511:第一硬罩幕層 513:第一圖案 711:第一絕緣材料 713:閘極絕緣材料 715:閘極底部導電材料 717:閘極頂部導電材料 719:頂部覆蓋材料 721:第一罩幕層 723:第二罩幕層 725:第三罩幕層 727:第四罩幕層 AG:臨時氣隙 AR:陣列區 PR:周邊區 S11:步驟 S13:步驟 S15:步驟 S17:步驟 S19:步驟 S31:步驟 S33:步驟 S35:步驟 W1:寬度 W2:寬度 W3:寬度 W4:寬度 W5:寬度 α:角度

參閱實施方式與申請專利範圍合併考量圖式時，可得以更全面了解本申請案之揭示內容，其中在所有圖式中，相同的元件符號代表相似的元件，並且： 圖1是流程圖，例示本揭露一實施例的半導體元件的製造方法； 圖2至圖20是剖視圖，例示根據本揭露一實施例的半導體元件的製造流程； 圖21是流程圖，例示本揭露一實施例的半導體元件的製造方法；以及 圖22至圖26是剖視圖，例示根據本揭露另一實施例的半導體元件的製造流程。

1A:半導體元件

101:基板

103-1:字元線溝槽

103-3:字元線溝槽

107:隔離層

109:陣列雜質區

121:第一層間介電層

123:第二層間介電層

123TS:頂表面

200:字元線結構

201:字元線介電層

203:字元線底部導電層

205:字元線頂部導電層

207:字元線覆蓋層

209:頂部覆蓋層

300:周邊閘極結構

400:可程式結構

401:中間絕緣層

401TS:頂表面

403:頂部電極層

403-1:底部部分

403-3:中間部分

403-5:頂部部分

403-5BS:底表面

405:周邊雜質區

409:閘極雜質區

511:第一硬罩幕層

AR:陣列區

PR:周邊區

W1:寬度

W2:寬度

W3:寬度

Claims (15)

1. 一種半導體元件，包括： 一基板； 一周邊雜質區，位於該基板之中； 一頂部電極層，位於該周邊雜質區中且從該基板向上突出；以及 一中間絕緣層，位於該周邊雜質區內且部分地圍繞該頂部電極層，以分隔該周邊雜質區與該頂部電極層，其中該周邊雜質區、該中間絕緣層及該頂部電極層一起構成一可程式結構。
2. 如請求項1所述之半導體元件，其中該頂部電極層包括： 一底部部分，位於該周邊雜質區中並從該基板突出； 一中間部分，位於該底部部分之上；以及 一頂部部分，位於該中間部分之上。
3. 如請求項2所述之半導體元件，其中該頂部電極層的該中間部分及該底部部分被該中間絕緣層所圍繞。
4. 如請求項3所述之半導體元件，其中該頂部電極層的該中間部分的一寬度小於該頂部電極層的該底部部分的一寬度。
5. 如請求項3所述之半導體元件，其中該頂部電極層的該中間部分的一寬度小於該頂部電極層的該頂部部分的一寬度。
6. 如請求項3所述之半導體元件，其中該頂部電極層的該底部部分的一寬度與該頂部電極層的該頂部部分的一寬度實質上相同。
7. 如請求項3所述之半導體元件，其中該頂部電極層的該頂部部分的一寬度大於該頂部電極層的該底部部分的一寬度。
8. 如請求項4所述之半導體元件，其中該周邊雜質區包括n型摻質或p型摻質。
9. 如請求項4所述之半導體元件，還包括： 一周邊閘極結構，位於該基板上並且遠離該可程式結構。
10. 如請求項9所述之半導體元件，其中該周邊閘極結構包括： 一閘極介電層，位於該基板上； 一閘極底部導電層，位於該閘極介電層上； 一閘極頂部導電層，位於該閘極底部導電層上；以及 一頂部覆蓋層，位於該閘極頂部導電層上。
11. 如請求項10所述之半導體元件，其中該頂部電極層與該閘極頂部導電層包括相同的材料。
12. 如請求項11所述之半導體元件，其中該中間絕緣層包括氧化物、氮化物、氮氧化物、矽酸鹽、鋁酸鹽、鈦酸鹽、高介電常數介電材料或上述之組合。
13. 如請求項12所述之半導體元件，其中該基板的晶體取向為＜110＞、＜100＞或＜111＞。
14. 如請求項11所述之半導體元件，其中該頂部電極層包括鎢、鈷、鋯、鉭、鈦、鋁、釕、銅、金屬碳化物、金屬氮化物、過渡金屬鋁化物或上述之組合。
15. 如請求項4所述之半導體元件，其中該頂部電極層的該底部部分在一剖視圖中具有一瓶形輪廓。