TW202507094A - 矽晶圓及其製造方法 - Google Patents
矽晶圓及其製造方法 Download PDFInfo
- Publication number
- TW202507094A TW202507094A TW113124641A TW113124641A TW202507094A TW 202507094 A TW202507094 A TW 202507094A TW 113124641 A TW113124641 A TW 113124641A TW 113124641 A TW113124641 A TW 113124641A TW 202507094 A TW202507094 A TW 202507094A
- Authority
- TW
- Taiwan
- Prior art keywords
- silicon wafer
- resistivity
- wafer
- silicon
- oxygen
- Prior art date
Links
Images
Classifications
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/02—Elements
- C30B29/06—Silicon
-
- H10P95/90—
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
本發明係提供經裝置熱處理後的電阻率變動小、且機械強度高的矽晶圓及其製造方法。
本發明的矽晶圓係具有1000Ω.cm以上的電阻率,晶格間氧濃度高於8.5×10
17cm
-3且在17×10
17cm
-3以下,依780℃×3小時與1000℃×1小時施行氧析出評價熱處理前後的氧濃度減少量,在晶圓面內有3處以上為0.5×10
17cm
-3以下。
Description
本發明係關於矽晶圓及其製造方法。
近年隨近距離無線通訊技術的普及,對高頻裝置的需求正增加中。藉由將高頻裝置使用為功率放大用元件,便可達低消耗功率化,對能源問題具貢獻度。
高頻裝置的材料大多使用諸如GaAs等化合物半導體。特別因為GaN具有較高的電子移動度、與較寬的能帶間隙等優異物性,因而藉由高電壓高頻期待使用為裝置用材料。但,因為GaN基板屬非常高價位,通常使用使GaN在例如:藍寶石、GaAs、SiC等基板上進行異質磊晶成長者。然而,若將該等基板與矽晶圓進行比較,仍屬高價位。在矽晶圓上使GaN進行異質磊晶成長的技術尚有數個課題,遂針對使在矽晶圓與GaN之間成長緩衝層等技術的開發演進。
此種GaN異質磊晶用矽晶圓,為抑制因矽晶圓的寄生電容造成的GaN內部電子移動速度降低,而使用高電阻的矽晶圓。然而,若利用CZ法製造單晶矽,因為使用石英坩堝,在單晶矽中會過飽和含有從石英坩堝中溶出的氧,該氧在裝置的電路形成製程之熱處理過程中,會形成氧施體(熱施體),因而在裝置製造商端會有晶圓電阻率出現變動的問題。
矽晶圓中存在的氧施體會影響及電阻率。若為調整電阻率而添加摻質的普通低電阻晶圓時,氧施體對晶圓電阻率所造成影響屬輕微,在實際操作上不會構成問題。但是,當摻質濃度較低的高電阻晶圓時,若使用n型則隨氧施體增加會造成電阻率銳減。若使用p型則隨氧施體增加,雖開始會造成電阻率激增,但若氧施體更進一步持續增加,則會從p型轉換為n型,造成電阻率銳減。
為抑制隨氧施體增加造成電阻率出現明顯變動情形,例如專利文獻1有記載具有100Ω.cm以上的電阻率、該晶圓中的晶格間氧濃度在8×10
17atoms/cm
3(ASTM F121-1979)以下、且晶圓內部的氧析出物(BMD:Bulk Micro Defect)密度在5×10
7個/cm
3以下的高電阻矽晶圓。該高電阻矽晶圓藉由將晶圓中的氧濃度限制在8×10
17atoms/cm
3(ASTM F121-1979)以下,便可抑制因裝置製造商所實施的電路形成用熱處理而產生氧施體,俾能抑制隨氧施體增加造成的電阻率變動情形。又,藉由晶圓內部的氧析出物密度在5×10
7個/cm
3以下,便可減少因晶圓表面的氧所造成缺陷。
再者,專利文獻2所記載的IGBT用單晶矽晶圓之製造方法,依可拉晶無原生缺陷單晶矽的速度,利用CZ法培育晶格間氧濃度0.5×10
17atoms/cm
3以上且8.5×10
17atoms/cm
3以下的單晶矽,再對由該單晶矽所獲得矽晶圓,於處理溫度100~1200℃範圍、未含氮的環境下實施1分鐘以上的RTA處理,使氧析出核與OSF核消失,即使經IGBT用裝置製程熱處理後亦可抑制氧析出。
專利文獻3有記載:對電阻率100Ωcm、氧濃度14×10
17atoms/cm
3(ASTM F-121,1979)以上、且利用射哥蝕刻(secco etching)檢測的原生缺陷密度在1×10
3cm
-3以下之初期矽晶圓,於非氧化性氣體環境中實施500~900℃×5小時以上的氧析出核形成熱處理,更實施950~1050℃×10小時以上的氧析出物成長熱處理,藉此將晶圓中的殘存氧濃度控制在12×10
17atoms/cm
3以下。
[先行技術文獻]
[專利文獻]
[專利文獻1] 日本專利特開2005-145744號公報
[專利文獻2] 國際公開2009/025385號公報
[專利文獻3] 日本專利特開2007-235153號公報
[發明所欲解決之課題]
然而,專利文獻1所記載的習知高電阻矽晶圓,因為晶圓中的氧濃度為8×10
17atoms/cm
3以下的較低值,因而晶圓的機械強度較低,會有在熱處理時會在晶舟接觸地方發生滑動,抑或因在晶圓上所成膜的材料膜之膜應力影響,導致在電路形成用熱處理中的晶圓翹曲量變大等問題。
再者,專利文獻2所記載的IGBT用矽晶圓,在藉由對低氧晶圓施行RTA處理而抑制IGBT用裝置熱處理時出現氧析出之目的下,將晶圓中的氧濃度降低至8.5×10
17atoms/cm
3以下,因而會與專利文獻1同樣地出現晶圓機械強度降低的問題。
專利文獻3所記載的習知技術,藉由氧析出核形成熱處理與氧析出物成長熱處理而促進氧析出,便可降低晶圓中的殘存氧濃度,藉此可抑制產生氧施體。但是,若在晶圓中高密度形成氧析出物,則會有因殘存氧濃度降低導致晶圓機械強度降低,而在裝置製程中發生多起滑動情形的可能性。又,需要達15小時以上的長時間熱處理,會有晶圓製造成本提高的問題。
緣是,本發明目的在於提供:經裝置熱處理後的電阻率變動小、且機械強度高的矽晶圓及其製造方法。
[解決課題之技術手段]
本發明係根據若熱處理前後的氧濃度越減少,則施體形成量越增加之新技術發現而完成,本發明矽晶圓的特徵在於:具有1000Ω.cm以上的電阻率,晶格間氧濃度高於8.5×10
17cm
-3(ASTM F121-1979、相關氧濃度,以下亦同)且在17×10
17cm
-3以下,依780℃×3小時與1000℃×1小時施行氧析出評價熱處理前後的氧濃度減少量,在晶圓面內有3處以上為0.5×10
17cm
-3以下。
根據本發明,因為由裝置製造商端施行裝置熱處理時的氧濃度減少量少,因而可減少施體形成量,能抑制因施體形成量增加造成的電阻率變化。又,因為晶格間氧濃度高於8.5×10
17cm
-3,因而可防止因氧濃度降低導致晶圓機械強度降低情形。
本發明的上述電阻率較佳係3000Ωcm以上、更佳係5000Ωcm以上。依此藉由提高晶圓的電阻率,便可依高品質製作高可靠度的高頻裝置。
本發明的矽晶圓係上述氧析出評價熱處理前後的氧濃度減少量,於晶圓面內有10處以上較佳在0.5×10
17cm
-3以下。藉此可提高高頻裝置的製造良率。
再者,本發明的矽晶圓之製造方法,係包括有:利用CZ法培育具有1000Ω.cm以上的電阻率、晶格間氧濃度高於8.5×10
17cm
-3且在17×10
17cm
-3以下的單晶矽錠之步驟;將上述單晶矽錠切片而製作初期矽晶圓的步驟;以及對上述初期矽晶圓施行RTA處理的步驟。
根據本發明,可製造即使經裝置熱處理,但晶格間氧濃度降低仍少的高電阻矽晶圓。
本發明中,上述施行RTA處理的步驟較佳係將上述初期矽晶圓,在1100℃~1250℃氬氣環境下加熱5秒~30秒。藉此,可製造即使經裝置熱處理但晶格間氧濃度降低仍少的高電阻矽晶圓。
再者,本發明的矽晶圓之製造方法係包括有:利用CZ法培育具有1000Ω.cm以上的電阻率、晶格間氧濃度高於8.5×10
17cm
-3且在17×10
17cm
-3以下的單晶矽錠之步驟;以及將上述單晶矽錠切片而製作初期矽晶圓的步驟;其中,上述利用CZ法製造單晶矽錠的步驟係依在結晶成長方向的正交截面內,Pi區(富間隙型無缺陷結晶區,Interstitial rich Pure silicon region)較寬於Pv區(富空位型無缺陷結晶區,Vacancy rich Pure silicon region)的方式,調整結晶培育條件。
根據本發明,可製造即使經裝置熱處理但晶格間氧濃度降低仍少的高電阻矽晶圓。
本發明中,上述結晶培育條件較佳係包含有拉晶速度。藉此,可製造即使經裝置熱處理但晶格間氧濃度降低仍少的高電阻矽晶圓。
[發明效果]
根據本發明,可提供經裝置熱處理後的電阻率變動小、且機械強度高的矽晶圓及其製造方法。
以下,參照所附圖式,針對本發明較佳實施形態進行詳細說明。
圖1所示係本發明實施形態的矽晶圓構成略立體示意圖。
如圖1所示,矽晶圓1係由單晶矽構成的略圓形基板,具有:表面1a、背面1b、及外周面1c。矽晶圓1的尺寸(直徑R)並無特別的限定,較佳係200mm以上、更佳係300mm以上。理由係晶圓尺寸越大,則經裝置熱處理後的電阻率面內變動問題越大。矽晶圓1的厚度T並無特別的限定,例如200mm晶圓的厚度為725μm,300mm晶圓的厚度為775μm。為標示單晶矽的晶體方位,最好在矽晶圓1的外周部(外周面1c)如圖示形成缺口1d,或者亦可形成定向平面。
矽晶圓1的面方位最好為(111)面。具(111)面方位的矽晶圓頗適用為使用GaN等化合物半導體的高頻裝置之基板材料。
本實施形態的矽晶圓1係具有1000Ω.cm以上電阻率的高電阻矽晶圓。矽晶圓1的電阻率較佳係3000Ω.cm以上、更佳係5000Ω.cm以上。如上述,理由係高電阻矽晶圓頗適用為高頻裝置的基板材料。為調整電阻率,便在矽晶圓1中添加硼等p型摻質、或磷等n型摻質。
本實施形態的矽晶圓1,特徵在於:儘管晶格間氧濃度較高,但施行裝置熱處理或模擬其的既定氧析出評價熱處理時,氧濃度減少量較少。具體而言,經施行780℃×3小時及1000℃×1小時的氧析出評價熱處理前後,矽晶圓氧濃度減少量在0.5×10
17cm
-3以下。藉由氧濃度減少量較少,便可減少施體形成量。故,能抑制因施體形成量增加,導致高電阻矽晶圓的電阻率變化。
在CZ法中,單晶矽係由填充於石英坩堝內的多晶矽原料熔解而獲得之熔液進行培育,因而由石英坩堝供應的氧通常含有10×10
17atoms/cm
3左右。該氧會使晶圓產生結晶缺陷,成為裝置特性不良的原因,另一方面,具有在半導體裝置製造過程中提高晶圓強度俾抑止出現變形,或者使晶圓內部形成會捕捉導致半導體裝置動作不良原因之重金屬,具去疵作用的氧析出物等複雜作用。
通常在矽中的氧原子屬於電中性,並不會影響電阻。然而,已知利用CZ法進行的單晶矽培育係使用石英坩堝,因而單晶矽會含有過飽和的氧,若依450℃前後的低溫施行熱處理,便會有數個氧原子集中形成氧團簇,成為釋放電子的施體。本實施形態中,藉由抑制此種因施體增加導致的晶圓電阻率變化,便可提高高電阻矽晶圓的可靠度。
其次,針對矽晶圓1的製造方法進行詳細說明。
圖2所示係本發明第1實施形態的矽晶圓之製造方法流程圖。
如圖2所示,本實施形態的矽晶圓之製造中,利用CZ法培育具有1000Ω.cm以上之電阻率、及高於8.5×10
17cm
-3且在17×10
17cm
-3以下之氧濃度的單晶矽錠(步驟S11)。
其次,對單晶矽錠施行加工而製作初期矽晶圓(步驟S12)。通常初期矽晶圓係對單晶矽錠依序施行外周研削、切片、研磨、蝕刻、雙面研磨、單面研磨、洗淨等步驟而製作。
其次,對初期矽晶圓施行RTA處理(步驟S13)。RTA(Rapid Thermal Anneal,快速熱退火)係使用紅外線燈,每次對一片晶圓施行加熱的短時間熱處理,採用單片式熱處理裝置實施。RTA較佳係在氬氣環境中實施,加熱溫度較佳係1100℃~1250℃,加熱時間較佳係5秒~30秒。藉由該RTA處理,便可使晶圓中的氧析出核與OSF核消失,俾能抑制經裝置熱處理或模擬其的氧析出評價熱處理後之氧濃度減少量。
藉由上述便完成本實施形態的矽晶圓1。
本實施形態的矽晶圓之製造方法,在對利用CZ法所培育的單晶矽施行加工而製作高電阻矽晶圓後,再對該矽晶圓施行RTA處理,因而可預先使晶圓中的氧析出核與OSF核消失,便可抑制裝置熱處理後的氧析出。所以,裝置熱處理後的氧濃度減少較少、施體形成量不太會增加。故,可防止高電阻矽晶圓的電阻率變化。所以,可減少電阻率的面內變動。又,因為晶圓中的晶格間氧濃度較高,因而可提高矽晶圓的機械強度,俾能防止發生滑動、以及翹曲增加。
圖3所示係本發明第2實施形態的矽晶圓之製造方法流程圖。
如圖3所示,本實施形態的高電阻矽晶圓製造時,利用CZ法培育具有1000Ω.cm以上之電阻率、及高於8.5×10
17cm
-3且在17×10
17cm
-3以下之晶格間氧濃度的單晶矽錠(步驟S21)。此時,依結晶成長方向的正交截面內,Pi區(富間隙型無缺陷區域)較寬於Pv區(富空位型無缺陷區域)的方式,調整拉晶速度等結晶培育條件。
已知利用CZ法培育的單晶矽中所含結晶缺陷的種類與分布,係依存於單晶矽成長速度(拉晶速度)V、與在從熔點至1300℃溫度域內拉晶軸方向的結晶內溫度斜率G之比V/G。
圖4所示係拉晶速度與結晶缺陷分布的關係示意圖。
如圖4所示,當V/G偏大的情形會出現空孔過剩,產生屬於空孔凝聚體的空隙缺陷。空隙缺陷係一般通稱COP(Crystal Originated Particle,晶體原生顆粒)的結晶缺陷。另一方面,當V/G偏小的情形會出現晶格間矽原子過剩,產生屬於晶格間矽凝聚體的差排簇(dislocation cluster)。所以,為製造未含COP與差排簇的單晶,必需嚴格控制V/G。
即使從控制V/G施行拉晶的單晶矽所切取未含COP與差排簇的矽晶圓,但整體表面亦未必均質,含有複數個熱處理時行為不同的區域。例如在產生COP的區域與產生差排簇的區域之間,隨V/G變大的順序存在有OSF區、Pv區、Pi區等三個區域。
所謂「OSF區域」係指在原生(as-grow)狀態下含有OSF核,在1000~1200℃高溫下施行1~10小時的熱氧化處理時,會產生OSF(Oxidation induced Stacking Fault:氧化誘發堆疊缺陷)的區域。所謂「Pv區」係指在原生狀態下含有氧析出核,若依低溫與高溫二階段施行熱處理時容易產生氧析出物的區域。所謂「Pi區」係指在原生狀態幾乎未含氧析出核,即使施行熱處理仍不易產生氧析出物的區域。
單晶矽為能稱為「無缺陷結晶」,必需拉晶軸方向正交的單晶矽截面內整面均屬於無缺陷區域。此處所謂「無缺陷區域」係指未含COP與差排簇等原生缺陷(grown-in defect),且經評價熱處理後不會產生OSF環的區域,稱為「Pv區」或「Pi區」。
為能控制拉晶速度V依高良率培育由Pv區或Pi區構成的無缺陷結晶,PvPi邊限最好盡可能的擴寬。此處所謂「PvPi邊限」,就廣義而言係指可將單晶矽3中任意區域設為Pv區或Pi區的拉晶速度V容許幅度,就狹義而言係指拉晶軸方向正交的單晶矽截面內之PvPi邊限最小值(PvPi面內邊限)。通常,因為結晶內溫度斜率G呈一定,因而PvPi邊限係指從圖4中的Pv-OSF邊界至Pi-差排簇邊界的V/G寬廣度。
通常在單晶矽的拉晶控制時,在PvPi邊限範圍內調整拉晶速度,多數情況係Pv區較寬於Pi區。但是,本實施形態中,依Pi區較寬於Pv區的方式(較佳係依整面均成為Pi區的方式)調整拉晶速度V,因而可抑制裝置熱處理後出現氧析出。此種拉晶速度V較佳係PvPi邊限中央值(PvPi中間邊限)的0.94~0.98倍。
其次,對單晶矽錠施行加工而製作矽晶圓(步驟S22)。依如上述,矽晶圓係藉由對單晶矽錠依序施行外周研削、切片、研磨、蝕刻、雙面研磨、單面研磨、洗淨等步驟而製作。依如上述便完成本實施形態的矽晶圓1。
本實施形態的矽晶圓之製造方法,並未如第1實施形態對初期矽晶圓施行RTA處理,但因為在培育過程極力降低成為氧施體產生要因的單晶矽中空孔,因而未施行RTA處理仍可抑制裝置熱處理後出現氧析出。所以,裝置熱處理後的氧濃度減少較少,施體形成量不太會增加。故,可防止高電阻矽晶圓的電阻率變化。所以,可減小電阻率的面內變動。又,因為晶圓中的晶格間氧濃度較高,因而可提高矽晶圓的機械強度,能防止產生滑動與翹曲增加。
如上所說明,本實施形態的矽晶圓具有達1000Ω.cm以上的電阻率、晶格間氧濃度高於8.5×10
17cm
-3且在17×10
17cm
-3以下、經780℃×3小時與1000℃×1小時氧析出評價熱處理前後的氧濃度減少量在0.5×10
17cm
-3以下,故可在裝置製造商端便可抑制晶圓的電阻率變動。
以上針對本發明較佳實施形態進行說明,惟本發明並不僅侷限於上述實施形態,在不脫逸本發明主旨的範圍內均可進行各種變更,當然該等亦均涵蓋於本發明範圍內。
[實施例]
利用CZ法培育經添加摻質為硼(p型)或磷(n型)的直徑約300mm單晶矽錠。對單晶矽錠施行加工而製作具有(111)面方位的矽晶圓。矽晶圓的氧濃度經利用FT-IR(Nanometrics公司製、QS-1200HP)測定的結果,氧濃度為13×10
17atoms/cm
3(ASTM F121-1979)。FT-IR測定係根據SEMI MF1188-1107實施。
矽晶圓的電阻率如表1所示,設為100Ω.cm、1000Ω.cm、3000Ω.cm、5000Ω.cm、10000Ω.cm等5種水準。矽晶圓的電阻率取決於摻質添加量、及單晶矽錠的切片位置,依能獲得該等電阻率的方式進行單晶矽錠培育,再從該錠的所需部位切取矽晶圓。
[表1]
| 樣品 | 摻質 | 電阻率 | 製造條件 |
| 實施例1 | 硼 | 100Ωcm | 拉晶速度抑制 |
| 實施例2 | 硼 | 1000Ωcm | 拉晶速度抑制 |
| 實施例3 | 硼 | 5000Ωcm | 拉晶速度抑制 |
| 實施例4 | 硼 | 10000Ωcm | 拉晶速度抑制 |
| 實施例5 | 磷 | 3000Ωcm | 拉晶速度抑制 |
| 實施例6 | 硼 | 100Ωcm | RTA處理實施 |
| 實施例7 | 硼 | 1000Ωcm | RTA處理實施 |
| 實施例8 | 硼 | 5000Ωcm | RTA處理實施 |
| 實施例9 | 硼 | 10000Ωcm | RTA處理實施 |
| 實施例10 | 磷 | 3000Ωcm | RTA處理實施 |
| 比較例1 | 硼 | 100Ωcm | ― |
| 比較例2 | 硼 | 1000Ωcm | ― |
| 比較例3 | 硼 | 5000Ωcm | ― |
| 比較例4 | 硼 | 10000Ωcm | ― |
| 比較例5 | 磷 | 3000Ωcm | ― |
比較例1~5係依沒有任何降低氧析出策略的5種水準矽晶圓。實施例1~5因為有降低氧析出,因而從屬於結晶培育時的拉晶速度被抑制為比較例1~5之0.96倍,不同於比較例1~5的單晶矽錠所切取的5種水準矽晶圓。實施例6~10係對從與比較例1~5同一單晶矽錠所切取的矽晶圓,於1100℃氬環境下施行30秒鐘RTA處理,目的在於降低氧析出的矽晶圓。
其次,為調查實施例1~10及比較例1~5的矽晶圓氧濃度減少量與氧施體形成量之關係,施行780℃×3小時及1000℃×1小時的氧析出評價熱處理,刻意使氧析出。然後,施行400℃×20分鐘的氧施體形成熱處理。利用FT-IR從晶圓中心起朝半徑方向依10mm間隔測定15處的氧濃度,藉由計算與熱處理前氧濃度的差分,而計算出各測定位置處的氧濃度減少量ΔOi。
再者,依照根據JIS H 0602:1995所規定四點探針法的電阻率測定方法,從晶圓中心起朝半徑方向依10mm間隔測定15處的電阻率。然後,根據該比電阻測定結果、與表1所示氧析出評價熱處理前的比電阻,從Irvin曲線求取施體形成量。
圖5所示係實施例1~10及比較例1~5的矽晶圓,在氧析出評價熱處理前的氧濃度分布測定結果圖。
如圖5所示,實施例1~10及比較例1~5的矽晶圓均係氧濃度在面內呈均勻狀態,初期氧濃度約13×10
17cm
-3。
圖6所示係氧析出評價熱處理前後的氧濃度減少量測定結果圖。
如圖6所示,比較例1~5的晶圓在晶圓中心部與外周部呈現氧濃度減少量增加,但實施例1~5及實施例6~10的晶圓,相較於比較例1~5之下,氧濃度減少量受抑制。特別係經實施RTA處理過的實施例6~10之晶圓,氧濃度減少量非常少且呈面內均勻。即,實施例6~10的晶圓在氧析出評價熱處理後的殘存氧濃度約13×10
17cm
3。
圖7與圖8係氧析出評價熱處理後的電阻率測定結果圖,圖7所示係依各製造條件別整理,又,圖8所示係依各電阻率水準別整理。
如圖7與圖8所示,氧析出評價熱處理前電阻率(初期電阻率)100Ω.cm屬於p型矽晶圓的實施例1、實施例6、比較例1,經氧析出評價熱處理後的電阻率約100Ω.cm,氧析出評價熱處理前後的電阻率沒有變化,電阻率亦沒有出現面內變動。
初期電阻率1000Ω.cm的實施例2、實施例7、比較例2的p型晶圓,經氧析出評價熱處理後的電阻率為1000~2000Ω.cm,比較例2在晶圓中心部與外周部有出現電阻率增加,但實施例2、實施例7並沒有此種電阻率增加情形,電阻率呈現面內均勻。即,實施例2、實施例7可確認到電阻率抑制效果。
初期電阻率5000Ω.cm的實施例3、實施例8、比較例3的p型晶圓,經氧析出評價熱處理後的電阻率約在5000Ω.cm左右,但比較例3的電阻率面內變動非常大,呈現電阻值最小值約800Ω.cm、最大值約10000Ω.cm。相對於此,實施例3、實施例8的電阻率面內變動較小,收束於2000~6000Ω.cm範圍內。
初期電阻率10000Ω.cm的實施例4、實施例9、比較例4的p型晶圓,經氧析出評價熱處理後的電阻率約在2000Ω.cm左右,不僅比較例4,就連實施例4、實施例9亦均有出現電阻率大變化。此現象可認為因熱處理後的氧施體增加,導致矽的導電型從p型反轉為n型,電阻率劇減至2000Ω.cm左右的緣故所致。
初期電阻率3000Ω.cm的實施例5、實施例10、比較例5的n型晶圓,經氧析出評價熱處理後的電阻率約900Ω.cm左右,比較例5在晶圓中心部與外周部有出現電阻率降低,但實施例5、實施例10則沒有此種電阻率降低情形,電阻率呈現面內均勻。即,屬於n型矽晶圓的實施例2、實施例7亦可確認到抑制電阻率的效果。
圖9所示係由電阻率測定結果計算出施體形成量,並將晶圓面內的各測定位置處的氧濃度減少量與施體形成量進行描點的結果圖。
如圖9所示,比較例1~5係若氧濃度減少量超過0.5×10
17cm
-3,則受氧析出的影響導致施體形成量增加。氧濃度減少量在0.5×10
17cm
-3以下時,施體形成量推定係因施行400℃×20分鐘的氧施體形成熱處理而形成的氧施體。
實施例1~5藉由抑制拉晶速度目的在於降低氧析出的效果,氧濃度減少量在0.5×10
17cm
-3以下,可確認到在晶圓面內的任何測定位置均能獲得抑制因氧析出造成施體形成量增加的效果。
實施例6~10藉由利用RTA處理目的在於降低氧析出的效果,氧濃度減少量在0.5×10
17cm
-3以下,可確認到晶圓面內的任何測定位置均能獲得抑制因氧析出造成施體形成量增加的效果。
1:矽晶圓
1a:矽晶圓表面
1b:矽晶圓背面
1c:矽晶圓外周面
1d:缺口
圖1係本發明實施形態的矽晶圓構成之略立體示意圖;
圖2係本發明第1實施形態的矽晶圓之製造方法流程圖;
圖3係本發明第2實施形態的矽晶圓之製造方法流程圖;
圖4係拉晶速度與結晶缺陷分布的關係示意圖;
圖5係實施例1~10與比較例1~5的矽晶圓,在氧析出評價熱處理前的氧濃度分布測定結果圖;
圖6係氧析出評價熱處理前後的氧濃度減少量測定結果圖;
圖7係氧析出評價熱處理後的電阻率測定結果,依各製造條件別標示的圖。
圖8係氧析出評價熱處理後的電阻率測定結果,依各電阻率水準別標示的圖;以及
圖9係氧濃度減少量與施體形成量的關係圖。
1:矽晶圓
1a:矽晶圓表面
1b:矽晶圓背面
1c:矽晶圓外周面
1d:缺口
Claims (8)
- 一種矽晶圓,係具有1000Ω.cm以上的電阻率,晶格間氧濃度高於8.5×10 17cm -3且在17×10 17cm -3以下,依780℃×3小時與1000℃×1小時施行氧析出評價熱處理前後的氧濃度減少量,在晶圓面內有3處以上為0.5×10 17cm -3以下。
- 如請求項1之矽晶圓,其中,上述電阻率係3000Ωcm以上。
- 如請求項1之矽晶圓,其中,上述電阻率係5000Ωcm以上。
- 如請求項1之矽晶圓,其中,上述氧析出評價熱處理前後的氧濃度減少量,於晶圓面內有10處以上在0.5×10 17cm -3以下。
- 一種矽晶圓之製造方法,係請求項1至4中任一項之矽晶圓的製造方法,包括有: 利用CZ法培育具有1000Ω.cm以上的電阻率、晶格間氧濃度高於8.5×10 17cm -3且在17×10 17cm -3以下的單晶矽錠之步驟; 將上述單晶矽錠切片而製作初期矽晶圓的步驟;以及 對上述初期矽晶圓施行RTA處理的步驟。
- 如請求項5之矽晶圓之製造方法,其中,上述施行RTA處理的步驟係將上述初期矽晶圓,在1100℃~1250℃氬氣環境下加熱5秒~30秒。
- 一種矽晶圓之製造方法,係請求項1至4中任一項之矽晶圓的製造方法,包括有: 利用CZ法培育具有1000Ω.cm以上的電阻率、晶格間氧濃度高於8.5×10 17cm -3且在17×10 17cm -3以下的單晶矽錠之步驟;以及 將上述單晶矽錠切片而製作矽晶圓的步驟; 其中,上述培育單晶矽錠的步驟係依在結晶成長方向的正交截面內,Pi區(富間隙型無缺陷結晶區,Interstitial rich Pure silicon region),較寬於Pv區(富空位型無缺陷結晶區,Vacancy rich Pure silicon region)的方式,調整結晶培育條件。
- 如請求項7之矽晶圓之製造方法,其中,上述結晶培育條件係包含有拉晶速度。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2023130290 | 2023-08-09 | ||
| JP2023-130290 | 2023-08-09 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW202507094A true TW202507094A (zh) | 2025-02-16 |
Family
ID=94534032
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW113124641A TW202507094A (zh) | 2023-08-09 | 2024-07-02 | 矽晶圓及其製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| TW (1) | TW202507094A (zh) |
| WO (1) | WO2025033083A1 (zh) |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100701341B1 (ko) * | 1999-03-16 | 2007-03-29 | 신에쯔 한도타이 가부시키가이샤 | 실리콘 웨이퍼의 제조방법 및 실리콘 웨이퍼 |
| JP4605876B2 (ja) * | 2000-09-20 | 2011-01-05 | 信越半導体株式会社 | シリコンウエーハおよびシリコンエピタキシャルウエーハの製造方法 |
| DE05806093T1 (de) * | 2005-07-27 | 2008-08-21 | Sumco Corp. | Siliziumwafer und prozess zu seiner herstellung |
| WO2009025342A1 (ja) * | 2007-08-21 | 2009-02-26 | Sumco Corporation | Igbt用のシリコン単結晶ウェーハ及びigbt用のシリコン単結晶ウェーハの製造方法 |
| JP2011054656A (ja) * | 2009-08-31 | 2011-03-17 | Sumco Corp | 高抵抗シリコンウェーハおよびその製造方法 |
-
2024
- 2024-07-02 TW TW113124641A patent/TW202507094A/zh unknown
- 2024-07-10 WO PCT/JP2024/024897 patent/WO2025033083A1/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| WO2025033083A1 (ja) | 2025-02-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100622622B1 (ko) | 에피텍셜 실리콘 단결정 웨이퍼의 제조 방법 및 에피텍셜 실리콘단결정 웨이퍼 | |
| JP3626364B2 (ja) | エピタキシャルシリコン単結晶ウエーハの製造方法及びエピタキシャルシリコン単結晶ウエーハ | |
| JP4970724B2 (ja) | 高抵抗シリコンウエーハの製造方法 | |
| JP4605876B2 (ja) | シリコンウエーハおよびシリコンエピタキシャルウエーハの製造方法 | |
| JP6945805B2 (ja) | エピタキシャルウェーハの製造方法 | |
| WO2002025716A1 (fr) | Tranche de silicium et son procede de fabrication | |
| JP2016152370A (ja) | シリコンウェーハの製造方法 | |
| KR20060040733A (ko) | 웨이퍼의 제조방법 | |
| JPH10229093A (ja) | シリコンエピタキシャルウェーハの製造方法 | |
| WO2001016408A1 (fr) | Plaquette de silicium epitaxiale | |
| JP4244411B2 (ja) | シリコンエピタキシャルウェーハの製造方法 | |
| TW202113978A (zh) | 摻雜碳之矽單晶晶圓及其製造方法 | |
| WO2002049091A1 (en) | Anneal wafer manufacturing method and anneal wafer | |
| JP5103745B2 (ja) | 高周波ダイオードおよびその製造方法 | |
| TWI741950B (zh) | 矽晶圓的製造方法 | |
| JPH11204534A (ja) | シリコンエピタキシャルウェーハの製造方法 | |
| JP2011054656A (ja) | 高抵抗シリコンウェーハおよびその製造方法 | |
| JPH10223641A (ja) | 半導体シリコンエピタキシャルウェーハ及び半導体デバイスの製造方法 | |
| JP2011009614A (ja) | エピタキシャルシリコンウェーハとその製造方法 | |
| TW202507094A (zh) | 矽晶圓及其製造方法 | |
| JP3760889B2 (ja) | エピタキシャルウェーハの製造方法 | |
| JP2003218120A (ja) | シリコンエピタキシャルウェーハ及びその製造方法 | |
| JP2000072595A (ja) | ボロンドープシリコン単結晶ウエーハ及びエピタキシャルシリコンウエーハ及びこれらの製造方法 | |
| KR102808350B1 (ko) | 탄소도프 실리콘 단결정 웨이퍼 및 그의 제조방법 | |
| JP2000077418A (ja) | リンドープシリコン単結晶ウエーハ及びエピタキシャルシリコンウエーハ及びこれらの製造方法 |