[go: up one dir, main page]

TWI741950B - 矽晶圓的製造方法 - Google Patents

矽晶圓的製造方法 Download PDF

Info

Publication number
TWI741950B
TWI741950B TW110105617A TW110105617A TWI741950B TW I741950 B TWI741950 B TW I741950B TW 110105617 A TW110105617 A TW 110105617A TW 110105617 A TW110105617 A TW 110105617A TW I741950 B TWI741950 B TW I741950B
Authority
TW
Taiwan
Prior art keywords
less
silicon
minutes
substrate
temperature
Prior art date
Application number
TW110105617A
Other languages
English (en)
Other versions
TW202136595A (zh
Inventor
仙田剛士
成松真吾
Original Assignee
日商環球晶圓日本股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商環球晶圓日本股份有限公司 filed Critical 日商環球晶圓日本股份有限公司
Application granted granted Critical
Publication of TW202136595A publication Critical patent/TW202136595A/zh
Publication of TWI741950B publication Critical patent/TWI741950B/zh

Links

Images

Classifications

    • H10P14/2905—
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/20—Controlling or regulating
    • C30B15/203—Controlling or regulating the relationship of pull rate (v) to axial thermal gradient (G)
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/16—Controlling or regulating
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/186—Epitaxial-layer growth characterised by the substrate being specially pre-treated by, e.g. chemical or physical means
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02—Heat treatment
    • H10P14/24—
    • H10P14/2926—
    • H10P14/3411—
    • H10P14/36—
    • H10P90/12—
    • H10P95/90—
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/02—Single-crystal growth by pulling from a melt, e.g. Czochralski method adding crystallising materials or reactants forming it in situ to the melt
    • C30B15/04—Single-crystal growth by pulling from a melt, e.g. Czochralski method adding crystallising materials or reactants forming it in situ to the melt adding doping materials, e.g. for n-p-junction

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Thermal Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本發明之課題為提供一種矽晶圓的製造方法，係能夠抑制磷聚集缺陷(Si-P缺陷)且抑制磊晶膜中的堆疊缺陷。從單晶矽鑄錠所製造的基板係被調整為摻雜物為磷(P)且電阻率在1.05 mΩcm以下，固溶體氧濃度為0.9×10 18atoms/cm 3以下；矽晶圓的製造方法係具備：將基板予以鏡面加工的工序；熱處理工序，係在鏡面加工後，以700℃以上至850℃以下的溫度將基板保持30分鐘以上至120分鐘以下，之後在升溫後以1100℃以上至1250℃以下的溫度將基板保持30分鐘以上至120分鐘以下，將之後的降溫時之700℃以下至450℃以上的晶圓的經歷時間設為不滿10分鐘，且將這一連串的爐內氛圍設為由氫以及氬所構成的混合氣體；以及磊晶膜成膜工序，係在熱處理工序之後，將單晶矽磊晶膜以1.3 μm以上至10.0 μm以下的厚度成膜。

Description

矽晶圓的製造方法
本發明係關於一種矽晶圓的製造方法，特別關於一種在以下的基板上將單晶矽磊晶膜(silicon single crystal epitaxial film)予以成膜之矽晶圓的製造方法：摻雜物(dopant)為磷(P)，電阻率被調整在1.05 mΩcm以下，固溶體(solid solution)氧濃度被調整在0.9×10 18atoms/cm 3以下的基板。
功率MOS(metal oxide semiconductor；金屬氧化物半導體)用磊晶晶圓的基板電阻率在最先進的晶圓中為1 mΩcm以下。為了使該基板電阻率降低，必須使摻雜物濃度增加。因此，n型摻雜物種係從砷、銻往揮發性相對低的磷(P)移轉，濃度成為約1×10 20atoms/cc左右。
如此，若增加摻雜物濃度來使磊晶膜成長，則如專利文獻1至專利文獻3所記載般，積層缺陷(堆疊缺陷(stacking fault)，以下也稱SF)會於磊晶膜產生。特別是，在電阻率1.1 mΩcm以下的基板中，SF容易產生。 在專利文獻1至專利文獻3中報告：成為該SF原因的結晶缺陷係被推測為磷與氧(O)之團簇(cluster)缺陷，又報告有在結晶成長、還有結晶成長之後的熱處理、磊晶成長下的抑制技術。
具體來說，於高濃度地摻雜磷的矽晶圓係形成有磷與氧的團簇(微小析出物)。之後，若以將存在於矽晶圓表面的自然氧化膜予以去除為目的在氫氣體氛圍(hydrogen gas atmosphere)下施予熱處理(以下稱「氫焙(hydrogen bake)處理」)，則因為氫氣體所致的蝕刻作用與矽晶圓之最表層與團簇之間的蝕刻速度不同，團簇會選擇性地被蝕刻且成為微小坑(micro pit)。 根據報告，若對形成有該微小坑的矽晶圓進行磊晶成長，則推測微小坑會成為起源而在磊晶膜內成為SF地產生。
然後，於專利文獻1係表示有具有以下工序之磊晶矽晶圓的製造方法，表示了能夠抑制磊晶膜之SF的情形：背面氧化膜形成工序，係在從藉由CZ(Czochralski；柴可拉斯基)法製造的單晶鑄錠(single crystal ingot)所切出的矽晶圓之背面形成氧化膜；背面氧化膜去除工序，係將存在於前述矽晶圓之外周部的前述氧化膜去除；氬退火(argon annealing)工序，係針對前述背面氧化膜去除工序後的前述矽晶圓，在氬氣體氛圍下以1200℃以上至1220℃以下的溫度進行熱處理；氫焙工序，係針對前述氬退火工序後的前述矽晶圓，在氫氣體氛圍下以1050℃以上至1200℃以下的溫度進行30秒以上至300秒以下的熱處理；以及磊晶膜成長工序，係在前述氫焙工序後的前述矽晶圓之表面使磊晶膜成長。
又，在專利文獻2中也與專利文獻1同樣地表示有磊晶矽晶圓的製造方法，表示了能夠抑制磊晶膜之SF的情形。 進一步地，於專利文獻3係表示有進行以下工序之單晶的製造方法，表示了能夠得到因SF而起的LPD(Light Point Defect(亮點缺陷))之產生被抑制的磊晶矽晶圓之情形：直體部形成工序，係以單晶的電阻率成為0.9mΩ･cm以下的方式，使種晶(seed crystal)與於矽熔液添加赤磷而成的摻雜物添加熔液接觸後進行提拉，藉此形成長度為550 mm以下的直體部；尾部形成工序，係在前述直體部的下端形成長度為100 mm以上至140 mm以下的尾部；以及切離工序，係在前述直體部之上端的溫度為590℃以上之狀態下，將前述單晶從前述摻雜物添加熔液切離。 [先前技術文獻] [專利文獻]
[專利文獻1]日本特許第5845143號公報。 [專利文獻2]日本特許第6477210號公報。 [專利文獻3]日本特許第5892232號公報。
[發明所欲解決之課題]
然而，就算使用專利文獻1至專利文獻3所示之磊晶矽晶圓的製造方法、單晶的製造方法，也無法得到能滿足要求之充分的SF減低功效。 就算將固溶體氧濃度充分減低，將磷與氧之團簇(微小析出物)減低，該SF的抑制也是困難的。
為了解決上述課題，本發明人們專心致志研究了磊晶膜中的SF之抑制。結果，本發明人們找到了磊晶膜中的SF的原因是從P以及Si所形成的磷聚集缺陷(Si-P缺陷)。 又，磷聚集缺陷(Si-P缺陷)係在內部具有內在的剩餘矽面(SF)(參考文獻4以及參考文獻5)，判明了其係成為在磊晶膜之成膜前的基板表面上的結晶應變(crystal strain)，在之後的磊晶膜之成膜中成為於磊晶膜(磊晶層)傳播之SF的情形。 如參考文獻4以及參考文獻5所示，該Si-P缺陷係指含有矽與數atomic%的磷之板狀缺陷。磷係存在於晶格間而不是原子位置，也包含有剩餘矽(外部SF)。根據缺陷周圍之電阻率所推定的磷濃度為0.2 atomic%左右，磷係局部地聚集且具有結晶應變。
上述參考文獻4、5係如下所述。 [參考文獻4]第29屆國際半導體缺陷研討會(29th International Conference on Defects in Semiconductors)，赤磷高摻雜之柴可拉斯基矽晶中的原生Si-P析出物之原子結構(Atomic structures of grown-in Si-P precipitates in red-phosphorus heavily doped CZ-Si crystals)　(TuP-16)。 [參考文獻5]第78屆　應用物理學會秋季學術演講會　赤磷高摻雜之柴可拉斯基矽晶中的Si-P析出物之構造解析　(7p-PB6-6)。
然後，本發明人們係做出「SF的成長(尺寸)係取決於單晶矽之提拉時的低溫經歷時間(low temperature experience time)」的知識見解。亦即，做出了「要抑制因磷聚集缺陷(Si-P缺陷)而起的SF，以專利文獻1至專利文獻3所記載之技術來說是困難的，必須將結晶成長、熱處理、磊晶膜之成長等全部的製程予以合適化」的知識見解，以至於完成本發明。
本發明之目的為提供一種矽晶圓的製造方法，係能夠抑制磷聚集缺陷(Si-P缺陷)且抑制磊晶膜中的SF。 [用以解決課題之手段]
為了達成上述目的所完成的本發明之矽晶圓的製造方法係對基板表面設置單晶矽磊晶膜，前述基板係從藉由柴可拉斯基法育成的單晶矽鑄錠所製造，摻雜物為磷(P)，電阻率被調整在1.05 mΩcm以下，固溶體氧濃度被調整在0.9×10 18atoms/cm 3以下，且在單晶成長中將提拉速度設為0.5 mm/min以上至1.0 mm/min以下，進一步地將磁場施加設為2000高斯(Gauss)以上至4000高斯以下，在提拉爐內設置水冷體來將已成長之結晶強制地冷卻，藉此包含磷在結晶中聚集所形成的缺陷之實體為Si-P缺陷的缺陷；前述矽晶圓的製造方法係具備：鏡面加工工序，係將前述基板予以鏡面加工；熱處理工序，係在前述鏡面加工工序後以700℃以上至不滿850℃的固定溫度將前述基板保持30分鐘以上至120分鐘以下，之後在升溫後以1100℃以上至1250℃以下的固定溫度將前述基板保持30分鐘以上至120分鐘以下，將之後的降溫時之至700℃以下至450℃以上的晶圓的經歷時間設為不滿10分鐘，且將這一連串的爐內氛圍設為由氫以及氬所構成的混合氣體；以及磊晶膜成膜工序，係在前述熱處理工序之後，將單晶矽磊晶膜以1.3 μm以上至10.0 μm以下的厚度成膜。
如此，本發明之矽晶圓的製造方法係能夠在結晶成長、熱處理之製程中將磷聚集缺陷(Si-P缺陷)予以抑制，故能夠抑制磊晶膜中的SF。
具體來說，本發明之基板是摻雜物為磷(P)，由此所致的電阻率被調整在1.05 mΩcm以下，固溶體氧濃度被調整在0.9×10 18atoms/cm 3以下的基板。 然後，在該基板的製造中將提拉速度設為0.5 mm/min以上至1.0 mm/min以下，進一步地將磁場施加設為2000高斯以上至4000高斯以下，在提拉爐內設置水冷體來將已成長之結晶強制地冷卻，藉此製造磷聚集缺陷(Si-P缺陷)的尺寸以及密度之增加被抑制了的基板。在結晶成長中，600℃以上至700℃以下的通過時間是促進Si-P缺陷成長之溫度區域，故該製造條件是用以縮短該通過時間的條件。
然後，以700℃以上至850℃以下的固定溫度將如此地製造的前述基板保持30分鐘以上至120分鐘以下。若以700℃以上進行熱處理，則雜質、水分、氧會從形成於晶圓背面的矽氧化膜分離。另一方面，矽基板表面係以850℃以上之溫度進行反應。因此，若以850℃以上之溫度進行熱處理，則晶圓表面粗糙度會因已從矽氧化膜分離的雜質等而惡化。
在本發明中係以700℃以上至850℃以下的溫度範圍進行固定時間保持，藉此抑制由雜質等從矽氧化膜之分離所致的晶圓表面粗糙度的惡化。由於晶圓表面粗糙度增加係在850℃以上產生，故以700℃以上至850℃以下的溫度將矽氧化膜充分高密度化，且將該脫離氣體從處理爐內排出，藉此能夠回避該問題。又，也促進Si-P缺陷內的磷之分解以及擴散，也存在Si-P缺陷之收縮以及密度減少的功效。 又，在前述溫度範圍下的基板之保持時間為30分鐘以上至120分鐘以下。 另外，在該保持時間不滿30分鐘之情形下，矽氧化膜的高密度化係不充分而不佳，又在保持時間超過120分鐘之情形下，生產性降低而不佳。
進一步地，在本發明中，以700℃以上至850℃以下的固定溫度將前述基板保持30分鐘以上至120分鐘以下後進行升溫，且以1100℃以上至1250℃以下的固定溫度將前述基板保持30分鐘以上至120分鐘以下。 如此，之所以以1100℃以上至1250℃以下的固定溫度進行30分鐘以上至120分鐘以下的保持是為了修正Si-P缺陷之應變(strain)，藉由修正Si-P缺陷之應變，在磊晶膜成膜時的SF之產生得以抑制。
又，之後將前述基板降溫，將700℃以下至450℃以上之晶圓的經歷時間設為不滿10分鐘。如此，藉由縮短700℃以下至450℃以上之溫度範圍的通過時間，能夠抑制磷聚集缺陷(Si-P缺陷)。
又，將上述一連串的基板之熱處理中的爐內氛圍設為由氫以及氬所構成的混合氣體。 如此，由於使用由氫以及氬所構成的混合氣體來進行矽晶圓的熱處理，故促進Si-P缺陷之消滅而較佳。
進一步地，在前述熱處理工序之後，將單晶矽磊晶膜以1.3 μm以上至10.0 μm以下的厚度成膜。該磊晶膜之膜厚為一般的膜厚，單晶矽磊晶膜不滿1.3 μm則無法維持器件製程(device process)中的電性耐受電壓(withstand voltage)，又在超過10.0 μm之情形下磊晶晶圓的成本增加，故不佳。
如以上般，在本發明中藉由在結晶成長、熱處理之製程中抑制磷聚集缺陷(Si-P缺陷)，最終能夠抑制磊晶膜中的SF。
在此，較期望為Si-P缺陷的最大邊長為不滿100 nm，且Si-P缺陷的密度為不滿1×10 12/cm 3。 在Si-P缺陷的最大邊長為100 nm以上之情形下，Si-P缺陷係在磊晶膜成膜工序之後作為SF(LPD(亮點缺陷))而明顯化。而且在Si-P缺陷之密度為1×10 12/cm 3以上之情形下，SF(LPD)殘留很多，對器件製程中的電性特性造成影響，故不佳。
又，較期望為將熱處理工序中的爐內氛圍在700℃以上至不滿850℃時設為氫分壓80%至50%的氬稀釋氣體，在之後的850℃以上時設為氫分壓0.01%至20%的氬稀釋氣體。 之所以在700℃以上至不滿850℃時設為氫分壓80%至50%的氬稀釋氣體，是為了用氫促進矽氧化膜的高密度化且抑制由氫所致的物理性的矽氧化膜蝕刻；又之所以在之後的850℃以上時設為氫分壓0.01%至20%的氬稀釋氣體，是為了促進Si-P缺陷消滅且同樣地抑制由氫所致的物理性的矽氧化膜蝕刻。
又，較期望為包含：表面清淨化處理工序，係對磊晶膜成膜工序前的基板進行表面清淨化處理；且在前述表面清淨化處理工序中，以H 2(氫)、HCl(氯化氫)以及Si-H-Cl系的混合氣體將表面矽用50 nm以上至150 nm以下的蝕刻予以去除。 如此，藉由進行基板的表面清淨化處理，能夠更減低磊晶膜成膜工序後的SF。此時，用HCl(氯化氫)氣體的缺陷去除是有效的，由H 2(氫)以及HCl(氯化氫)的混合氣體所致的缺陷去除為較佳。 因為是H 2(氫)、HCl(氯化氫)以及Si-H-Cl系的混合氣體所進行，故亦可為最初將H 2以及HCl混合氣體中的HCl分壓設為某固定值，之後將此減少，藉此也進行氫焙下的表面形狀再構成，之後一邊減少HCl分壓且一邊導入Si-H-Cl系氣體。 只是，缺陷殘留深度為大致100 nm以下，若考慮其生產性等，則將表面矽弄成50 nm以上至150 nm以下的蝕刻為適當。
又，較期望為將矽成膜溫度設為1100℃以上至1150℃以下，且將矽成膜速度設為3.5 μm/分鐘以上至6.0 μm/分鐘以下之成膜速度來成膜。
又，較期望為包含：氧化膜去除工序，係針對熱處理前的鏡面晶圓，以酸溶液或酸氛圍將鏡面晶圓的表面氧化膜去除。 矽基板表面的清淨化自不待言，由於在Si-P的缺陷消滅中也必須將表面自然氧化膜去除，故較期望為包含氧化膜去除工序。
又，較期望為鏡面加工前的前述基板之切片(slice)角度為相對於主表面方位0.1°以上至0.4°以下的範圍。 前述基板之切片角度係對磊晶膜之成膜時的SF之成長與消滅造成影響。藉由將切片角度設為相對於前述主表面方位0.1°以上至0.4°以下的範圍，能夠在磊晶膜之成膜中更加消滅SF。 [發明功效]
根據本發明，能夠抑制磷聚集缺陷(Si-P缺陷)且抑制磊晶膜中的SF。
基於圖1、圖2、圖9來說明本發明之矽晶圓的製造方法之實施形態。另外，以下所示的實施形態係表示一例，本發明並非由該實施形態所限制。 如圖1所示，藉由柴可拉斯基法使單晶矽成長，製作單晶矽鑄錠(步驟S1)。在該單晶矽成長中，摻雜物為磷(P)，將提拉速度設為0.5 mm/min以上至1.0 mm/min以下，進一步地施加2000高斯以上至4000高斯以下的磁場，來進行單晶矽的提拉。
之所以將提拉速度設為0.5 mm/min以上至1.0 mm/min以下是基於以下的理由。 為了抑制在低電阻區域的結晶進行分格成長(cellular growth)之組成上的過冷卻現象，必須將G(熔液溫度梯度)／V(提拉速度)放大。 亦即，藉由將V(提拉速度)變小，能夠抑制組成上的過冷卻現象，不過在使提拉速度減少之情形下，700℃以下(600℃至700℃以下的溫度範圍)的通過時間會變長，無法抑制磷聚集缺陷(Si-P缺陷)。 因此，「在提拉爐內設置水冷體來將結晶強制地冷卻，且將提拉速度設為0.5 mm/min以上至1.0 mm/min以下，進一步地以2000高斯以上至4000高斯以下進行磁場施加」，藉此放大溫度梯度G，抑制組成上的過冷卻現象，並且抑制磷聚集缺陷(Si-P缺陷)。
具體來說，在提拉速度不滿0.5 mm/min之情形下，無法抑制磷聚集缺陷(Si-P缺陷)，在提拉速度超過1.0 mm/min之情形下，無法抑制組成上的過冷卻現象，故不佳。
然後，在提拉爐內設置水冷體，強制地冷卻而形成已成長的單晶矽。例如，如圖9所示，藉由將圓筒狀的水冷體3設置於提拉裝置1的提拉爐2之上部與遮蔽板4之間，將提拉中的矽單晶5強制地冷卻，藉此能夠縮短700℃以下至600℃以上的停留時間。另外，圖中符號6是石英玻璃坩堝，符號7是加熱器，符號8是磁場施加部，符號9是將矽單晶5提拉的纜索(wire)。 如此，藉由水冷體將已成長的單晶矽強制地冷卻，冷卻至不滿600℃之溫度。亦即，如圖4所示，藉由將700℃以下至600℃以上的晶圓之經歷時間變短，能夠抑制磷聚集缺陷(Si-P缺陷)。
然後，以切片角度成為相對於主表面方位0.1°以上至0.4°以下的範圍之方式將單晶矽鑄錠切片，製作基板(步驟S2)。 前述基板之切片角度係對磊晶膜之成膜時的SF之成長與消滅造成影響。主表面方位為矽(100)，切片角度為相對於前述主表面方位0.1°以上至0.4°以下之範圍。 亦即，藉由切片角度係設為相對於前述主表面方位0.1°以上至0.4°以下之範圍，在SF的缺陷消滅中形成有：矽階寬(Si step width)，係成為矽原子在磊晶膜之成膜中移動的路徑(path)。藉由形成該矽階寬，矽原子能夠移動，矽原子應變得以去除，能夠使SF消滅。
然後，被如此地製作的基板係電阻率為1.05 mΩcm以下，固溶體氧濃度為0.9×10 18atoms/cm 3以下，且包含以下缺陷：磷在結晶中聚集所形成的缺陷之實體為Si-P缺陷(步驟S3)。 電阻率為1.05 mΩcm以下且固溶體氧濃度為0.9×10 18atoms/cm 3以下的基板是社會上所追求的基板。而且，就算藉由上述基板的製作方法(步驟S1、S2)，Si-P缺陷雖被抑制但也殘留，包含Si-P缺陷。 另外，前述電阻率、前述固溶體氧濃度係能夠藉由調整摻雜物濃度、提拉速度、磁場強度而得到。
被如此地製作的基板之Si-P缺陷較期望為最大邊長為不滿100 nm，且Si-P缺陷的密度為不滿1×10 12/cm 3。 在Si-P缺陷的最大邊長為100 nm以上之情形下，在磊晶膜成膜工序之後Si-P缺陷會作為SF(LPD)而明顯化。又在Si-P缺陷的密度為1×10 12/cm 3以上之情形下，SF(LPD)也會殘留。 因此，較佳為Si-P缺陷之最大邊長為不滿100 nm，又較期望為Si-P缺陷之密度為不滿1×10 12/cm 3，較佳為進行如此地調整的結晶成長。
接下來，在基板的背面形成矽氧化膜(步驟S4)。 在功率MOSFET(metal oxide semiconductor field effect transistor；金屬氧化物半導體場效電晶體)中，一般來說於晶圓背面形成矽氧化膜。該矽氧化膜係藉由例如不滿500℃之低溫CVD(Chemical Vapor Deposition；化學氣相沉積法)所形成。 該背面氧化膜係用以抑制在磊晶膜之成膜時的自動摻雜(auto-dope)。一般來說，在減壓下以及400℃至500℃的範圍下，以300 nm至800 nm的厚度成膜。
接下來，對前述基板之正面(front surface)施予鏡面加工(步驟S5)。 一般來說，此鏡面研磨係進行由研磨布等所為的機械式功效，然後進行用漿料(slurry)等的化學式功效。另外，該鏡面研磨並不會直接減少Si-P缺陷。然而，藉由用鏡面研磨更減低表面粗糙度，能夠在之後的熱處理中將Si-P缺陷變成容易消滅的狀態。
接下來，如圖2所示，針對前述正面被鏡面加工過的基板，用酸溶液或酸氛圍將該基板的表面氧化膜去除(步驟S6)。 矽基板表面的清淨化自不待言，由於在Si-P的缺陷消滅中也必須將表面自然氧化膜去除，故較期望為包含氧化膜去除工序。若要舉出用藥液進行表面自然氧化膜去除之情形下的一例，較佳為使用藥液HF，用純水稀釋過的HF濃度為0.1%至5%，處理時間為30秒至120秒。
接下來，如圖2所示，進行了以700℃以上至不滿850℃的固定溫度將前述基板保持30分鐘以上至120分鐘以下的熱處理(步驟S7)。 前述的矽氧化膜係在約700℃以上會緻密化。那時，從矽氧化膜脫離的雜質、水分、氧會存在。另一方面，矽基板表面係在850℃以上進行反應，若在該850℃以上有前述脫離，則晶圓表面粗糙度會增加。另外，在700℃以上至不滿850℃之溫度下，Si-P缺陷內的磷之分解以及擴散會被促進，不過由於溫度帶低的緣故，Si-P缺陷之增大、密度增加係不發生。 因此，將前述脫離反應設為前述溫度範圍，亦即設為700℃以上至不滿850℃的固定溫度，藉此能夠將雜質、水分、氧從矽氧化膜向外方擴散，並且能夠抑制晶圓表面粗糙度增大。
又，在前述溫度範圍下的基板之保持時間為30分鐘以上至120分鐘以下。 另外，在該保持時間不滿30分鐘之情形下，無法促進外方擴散，較不佳；又，在保持時間超過120分鐘之情形下，生產性降低，較不佳。
又，將該熱處理之爐內氛圍用由氫以及氬所構成的混合氣體進行。之所以設為氫分壓80%至50%的氬稀釋氣體，是為了用氫促進矽氧化膜的高密度化，且為了抑制由氫所致的物理性的矽氧化膜蝕刻。
接下來，在升溫後，以1100℃以上至1250℃以下的固定溫度將基板保持30分鐘以上至120分鐘以下(步驟S8)。另外，與步驟S7同樣地，該熱處理的爐內氛圍也是由氫以及氬所構成的混合氣體。 如此，藉由以1100℃以上至1250℃以下的固定溫度進行30分鐘以上至120分鐘以下的保持，能夠修正Si-P缺陷之應變。結果，磊晶膜的SF缺陷得以抑制。 另外，在不滿1100℃下，又在不滿30分鐘下，無法修正Si-P缺陷之應變，在超過1250℃的溫度下，又在超過120分鐘之時間下，基板會變形，故不佳。
進一步地，之後，以將不滿700℃至450℃以上的晶圓之經歷時間設為不滿10分鐘的方式進行降溫(步驟S9)。 另外，與步驟S6同樣地，該熱處理的爐內氛圍也是由氫以及氬所構成的混合氣體。 如此，藉由將不滿700℃至450℃以上的通過時間變短，能夠抑制磷聚集缺陷(Si-P缺陷)。
又較期望為：將上述熱處理工序中的爐內氛圍(由氫以及氬所構成的混合氣體)在700℃以上至不滿850℃之情形下設為氫分壓80%至50%的氬稀釋氣體，在不滿700℃以及850℃以上之情形下設為氫分壓0.01%至20%的氬稀釋氣體。 之所以在700℃以上至不滿850℃時設為氫分壓80%至50%的氬稀釋氣體，是為了用氫促進矽氧化膜的高密度化且抑制由氫所致的物理性的矽氧化膜蝕刻，又之所以在之後的850℃以上時設為氫分壓0.01%至20%的氬稀釋氣體，是為了用氫促進矽氧化膜的高密度化且抑制由氫所致的物理性的矽氧化膜蝕刻。
又，針對磊晶膜成膜工序前的基板進行表面清淨化處理(步驟S10)。 在該表面清淨化處理工序中，以H 2(氫)以及HCl(氯化氫)以及Si-H-Cl系的混合氣體將表面矽用50 nm以上至150 nm以下的蝕刻予以去除。 藉由進行此種處理，將Si-P缺陷之應變物理性地去除，且進行基板的表面清淨化處理，藉此能夠更減低磊晶膜成膜工序後的SF。此時，用HCl(氯化氫)氣體的缺陷去除是有效的，由H 2(氫)以及HCl(氯化氫)的混合氣體所致的缺陷去除為較佳。 只是，缺陷殘留深度為大致100 nm以下，若考慮其生產性等，則將表面矽弄成50 nm以上至150 nm以下的蝕刻為適當。
因為是H 2(氫)、HCl(氯化氫)以及Si-H-Cl系的混合氣體所進行，故亦可為最初將H 2以及HCl混合氣體中的HCl分壓設為某固定值，之後將此減少，藉此也進行氫焙下的表面形狀再構成，之後一邊減少HCl分壓且一邊導入Si-H-Cl系氣體。
接下來，將單晶矽磊晶膜以1.3 μm以上至10.0 μm以下的厚度成膜。將矽成膜溫度設為1100℃以上至1150℃以下，且將矽成膜速度設為3.5 μm/分鐘以上至6.0 μm/分鐘以下之成膜速度來成膜(步驟S11)。
研究的結果，判明了存在著對SF減低適當的單晶矽磊晶膜之成長速度以及溫度之組合。 如圖3所示，判明了藉由將矽成膜溫度設為1100℃以上至1150℃以下，且將矽成膜速度設為3.5 μm/分鐘以上至6.0 μm/分鐘以下，能夠抑制LPD。 另外，之所以要將磊晶膜以1.3 μm以上至10.0 μm以下的厚度成膜，是因為單晶矽磊晶膜不滿1.3 μm則無法維持器件製程中的電性耐受電壓，又在超過10.0 μm之情形下磊晶晶圓的成本增加而不佳的緣故。
關於矽成膜，矽原子在表面的原子階(atomic step)上移動，藉此進行矽成膜。在該過程中，以該矽原子移動將因Si-P缺陷而起的矽原子之排列的紊亂予以修正，藉此能夠抑制SF。 因此，為了兼顧矽成膜與該修正，將矽成膜溫度設為1100℃以上至1150℃以下，且將矽成膜速度設為3.5 μm/分鐘以上至6.0 μm/分鐘以下之條件是必要的。 [實施例]
以下，基於實施例以及比較例來進一步地具體地說明本發明，不過本發明並非由這些實施例等所限制。
(實驗1) 藉由單晶矽的提拉速度之變化、磁場強度之變化、有無水冷體之強制冷卻，驗證了於基板產生的Si-P缺陷尺寸與密度。 以摻雜物為磷(P)、電阻率被調整為1.05 mΩcm以下且固溶體氧濃度成為0.9×10 18atoms/cm 3以下的方式，提拉了單晶矽。 在該單晶成長中，提拉速度變成0.3 mm/min至1.4 mm/min。又將磁場施加設為3000高斯。又，在提拉爐內設置了水冷體之情形下與不設置之情形下，調查Si-P缺陷的最大邊長，並且調查了Si-P缺陷密度。
將該結果示於圖4。另外，Si-P缺陷尺寸係藉由穿透式電子顯微鏡測定，又密度係設為穿透式電子顯微鏡下的缺陷觀察，從該觀察區域算出Si-P缺陷密度。結果，不管是在設置了水冷體之情形下還是不設置之情形下，Si-P缺陷的最大邊長都不滿100 nm。
又，在不設置水冷體之情形下，藉由使提拉速度增大，密度係傾向於減少，在約0.7 mm/min以上係成為1×10 12/cm 3以下。只是，再上去的減少率係非常小。 另一方面，在設置了水冷體之情形下，藉由將提拉速度設為0.5 mm/min以上，密度係成為1×10 12/cm 3以下。就算把提拉速度設為比1 mm/min更大，密度雖隨著該速度之增大而傾向於減少，但功效是小的，又變成生產性降低，故1 mm/min以下的提拉速度為較佳。
(實驗2) 對基板之表面的矽去除量與由Si-P缺陷所致的SF(LPD)進行了驗證。驗證手法係設為由科磊(KLA-Tencor)公司製的SurfScan SP1所量測的LPD數。 該實驗2是為了確認以下的SF(LPD)抑制功效之實驗：在圖2之步驟S10中所進行的，在磊晶膜成膜前用HCl使矽表層去除量變化之情形下的SF(LPD)抑制功效。
首先，在以下的基板之背面形成矽氧化膜：電阻率為1.05 mΩcm以下，固溶體氧濃度為0.9×10 18atoms/cm 3以下，Si-P缺陷係最大邊長不滿100 nm且密度不滿1×10 12/cm 3。該矽氧化膜係在從400℃到450℃的範圍下以500 nm之厚度成膜。
接下來，對前述基板的正面施予了鏡面加工。鏡面加工的去除量係設為15 μm。針對該正面已被鏡面加工的基板，在縱型擴散爐進行了800℃下120分鐘、1200℃下60分鐘之處理。 另外，將此時的熱處理之爐內氛圍設為由氫以及氬所構成的混合氣體(氫分壓60%的氬稀釋氣體)。又，將不滿700℃至450℃以上的晶圓之經歷時間設為8分鐘。
然後，針對該基板，將單晶矽磊晶膜以膜厚4.0 μm、成膜速度4.0 μm/分鐘以及1150℃予以成膜。使該成膜前之用HCl的矽表層去除量變化到最大500 nm為止。此時的HCl分壓係設為0.5%。 然後，測定了該基板之上的LPD(65 nm)之個數。將其結果示於圖5。在該圖5中，縱軸的ea係表示個數。另外，LPD(65 nm)係意味著：將存在於主表面且具有標準粒子相當尺寸65 nm以上之散射強度(scattering intensity)的LPD予以測定。
根據圖5可知，相對於LPD(65 nm)的個數在不進行基板表面的矽去除之情形下為1萬個，判明了LPD(65 nm)的個數在將基板之表面的矽去除量設為50 nm至150 nm之情形下為100個至200個。
(實驗3) 該實驗3係藉由圖2的步驟S7所示的以700℃以上至不滿850℃的固定溫度將基板保持30分鐘以上至120分鐘以下來將晶圓表面粗糙度增加予以減低，藉此也抑制產生的晶圓表面坑(LPD)，然後關於Si-P缺陷消滅促進，進行驗證實驗。
在以下的基板之背面形成矽氧化膜：電阻率為1.05 mΩcm以下，固溶體氧濃度為0.9×10 18atoms/cm 3以下，Si-P缺陷係最大邊長不滿100 nm且密度不滿1×10 12/cm 3。該矽氧化膜係在從400℃到450℃的範圍下以500 nm之厚度成膜。 接下來，對前述基板的正面施予了鏡面加工。鏡面加工的去除量係設為15 μm。針對該正面已被鏡面加工的基板，在縱型擴散爐進行了1200℃以及60分鐘之處理。另外，將此時的熱處理之爐內氛圍設為由氫以及氬所構成的混合氣體(氫分壓1%的氬稀釋氣體)。
在前述1200℃以及60分鐘之熱處理的升溫時進行了以下的熱處理：以650℃、700℃、800℃、850℃、900℃之溫度將基板保持15分鐘、30分鐘、120分鐘、180分鐘。另外，將此時的熱處理之爐內氛圍設為由氫以及氬所構成的混合氣體(氫分壓60%的氬稀釋氣體)。
又，將降溫時的不滿700℃至450℃以上的晶圓之經歷時間設為8分鐘。 然後，針對該基板，將單晶矽磊晶膜以膜厚4.0 μm、成膜速度4.0 μm/分鐘以及1150℃予以成膜。 將該成膜前之用HCl的矽表層去除量設為100 nm。此時的HCl分壓係設為0.5%。
驗證手法係設為由科磊公司製的SurfScan SP1所量測的LPD數。將其結果示於圖6。如圖6所示，可知LPD數係於30分鐘成為大致固定值。若考慮生產性，則確認了保持時間較佳為30分鐘至120分鐘。 又，以650℃或900℃進行了保持之情形下的LPD數之惡化係被認為是：因為以該溫度進行了保持，所以雜質、水分、氧會從晶圓背面的矽氧化膜脫離而使晶圓表面粗糙度增加，又由此所致的坑會產生，在磊晶後也作為LPD而殘留的緣故。因此，基板的熱處理溫度較佳為700℃至850℃之溫度。
(實驗4) 該實驗4係對認定藉由圖2的步驟S8所示的以1100℃以上至1250℃以下的固定溫度將基板保持30分鐘以上至120分鐘以下能夠修正Si-P缺陷之應變的情形，進行了驗證實驗。
首先，在以下的基板之背面形成矽氧化膜：電阻率為1.05 mΩcm以下，固溶體氧濃度為0.9×10 18atoms/cm 3以下，Si-P缺陷係最大邊長不滿100 nm且密度不滿1×10 12/cm 3。該矽氧化膜係在從400℃到450℃的範圍下以500 nm之厚度成膜。 接下來，對前述基板的正面施予了鏡面加工。鏡面加工的去除量係設為15 μm。
然後，針對該正面已被鏡面加工的基板，在縱型擴散爐進行了1050℃、1100℃、1200℃、1250℃、1270℃下的處理15分鐘、30分鐘、120分鐘、180分鐘。另外，在該1050℃、1100℃、1200℃、1250℃、1270℃下的處理前之升溫時，進行了將基板保持800℃以及120分鐘的熱處理。 將此時的熱處理之爐內氛圍設為由氫以及氬所構成的混合氣體(氫分壓1%的氬稀釋氣體)。又，將降溫時的不滿700℃至450℃以上的晶圓之經歷時間設為8分鐘。 然後，針對該基板，在單晶矽磊晶膜之成膜前用HCl將矽表層去除了100 nm。此時的HCl分壓係設為0.5%。此時的溫度係設為1180℃。 之後，將單晶矽磊晶膜以膜厚4.0 μm、成膜速度4.0 μm/分鐘以及1150℃予以成膜。
驗證手法係設為由科磊公司製的SurfScan SP1所量測的LPD數。將其結果示於圖7。 如圖7所示，可知LPD數係於30分鐘成為大致固定值。若考慮生產性，則確認了保持時間較佳為30分鐘至120分鐘。又，如圖7所示，雖溫度增加LPD減少，不過有著滑移(slip)、生產性的問題，較佳為1100℃至1250℃。
(實驗5) 該實驗5係對認定藉由圖2的步驟S9所示的將450℃以上至不滿700℃的通過時間設為短至10分鐘能夠抑制磷的再聚集缺陷(Si-P缺陷)之情形，進行了驗證實驗。
首先，在以下的基板之背面形成矽氧化膜：電阻率為1.05 mΩcm以下，固溶體氧濃度為0.9×10 18atoms/cm 3以下，Si-P缺陷係最大邊長不滿100 nm且密度不滿1×10 12/cm 3。該矽氧化膜係在從400℃到450℃的範圍下以500 nm之厚度成膜。 接下來，對前述基板的正面施予了鏡面加工。鏡面加工的去除量係設為15 μm。
接下來，針對該正面已被鏡面加工的基板，進行了以1200℃之溫度保持60分鐘的熱處理。另外，將熱處理之爐內氛圍設為由氫以及氬所構成的混合氣體(氫分壓1%的氬稀釋氣體)。 在以該1200℃的溫度保持60分鐘的熱處理前之升溫時，進行了將基板保持800℃以及120分鐘的熱處理。另外，將此時的熱處理之爐內氛圍設為由氫以及氬所構成的混合氣體(氫分壓60%的氬稀釋氣體)。
將上述熱處理結束後的出爐溫度設定為700℃，使接下來的出爐時速度變化。用熱成像術(thermography)將露出在一般大氣中的矽晶圓予以溫度測定，加總被保持700℃的時間，算出經歷時間。藉此，將不滿700℃至450℃以上的晶圓之經歷時間改變為3分鐘、5分鐘、8分鐘、10分鐘、12分鐘、15分鐘、20分鐘。
然後，針對該基板，在單晶矽磊晶膜之成膜前用HCl將矽表層去除了100 nm。此時的HCl分壓係設為0.5%。此時的溫度係設為1180℃。 之後，將單晶矽磊晶膜以膜厚4.0 μm以及1150℃予以成膜。將其結果示於圖8。
如圖8所示般，認定了：以將不滿700℃至450℃以上的晶圓之經歷時間設為不滿10分鐘之方式進行降溫，藉此LPD數成為100個以下，能夠抑制磷的再聚集缺陷(Si-P缺陷)。
(實驗6) 該實驗6係對藉由圖2的步驟S11所示的將矽成膜溫度設為1100℃以上至1150℃以下且將矽成膜速度設為3.5 μm/分鐘以上至6.0 μm/分鐘以下之成膜速度來成膜，將磊晶膜以1.3 μm以上至10.0 μm以下的厚度成膜，能夠抑制磷聚集缺陷(Si-P缺陷)之情形，進行了驗證實驗。
首先，在以下的基板之背面形成矽氧化膜：電阻率為1.05 mΩcm以下，固溶體氧濃度為0.9×10 18atoms/cm 3以下，Si-P缺陷係最大邊長不滿100 nm且密度不滿1×10 12/cm 3。該矽氧化膜係在從400℃到450℃的範圍下以500 nm之厚度成膜。 接下來，對前述基板的正面施予了鏡面加工。鏡面加工的去除量係設為15 μm。針對該正面已被鏡面加工的基板，在縱型擴散爐進行了1200℃以及60分鐘之處理。另外，將此時的熱處理之爐內氛圍設為由氫以及氬所構成的混合氣體(氫分壓1%的氬稀釋氣體)。
在該1200℃以及60分鐘之處理前的升溫時，進行了以800℃之溫度將基板保持120分鐘的熱處理。另外，將此時的熱處理之爐內氛圍設為由氫以及氬所構成的混合氣體(氫分壓60%的氬稀釋氣體)。 然後，針對該處理的降溫，將不滿700℃至450℃以上的晶圓之經歷時間設為8分鐘。
之後，針對該基板，在磊晶成長前將用HCl的矽表層去除量以100 nm進行。此時的HCl分壓係設為0.5%，溫度係設為1180℃。 然後，針對該基板，以成膜溫度1100℃、1125℃、1150℃使成膜速度變化，進行了矽成膜。矽成膜速度係變為2.4 μm/分鐘、3.8 μm/分鐘、4 μm/分鐘、5 μm/分鐘、6.4 μm/分鐘而成膜。矽磊晶成膜膜厚係設為4 μm。 然後，測定了由科磊公司製的SurfScan SP1所量測的LPD數。將其結果示於圖3。
如圖3所示，判明了藉由將矽成膜溫度設為1100℃以上至1150℃以下，且將矽成膜速度設為3.5 μm/分鐘以上至6.0 μm/分鐘以下，能夠抑制LPD。另外，以矽成膜溫度為1200℃來說，由於滑移等的問題會於基板明顯化，故較佳為將矽成膜溫度設為1100℃以上至1150℃以下。
1:提拉裝置 2:提拉爐 3:水冷體 4:遮蔽板 5:矽單晶 6:石英玻璃坩堝 7:加熱器 8:磁場施加部 9:纜索 S1~S11:步驟
[圖1]是表示本發明之矽晶圓的製造方法之實施形態的流程圖之圖。 [圖2]是繼圖1之後表示本發明之矽晶圓的製造方法之實施形態的流程圖之圖。 [圖3]是表示LPD的矽成膜溫度以及成長速度相依性之圖。 [圖4]是表示Si-P缺陷與提拉速度之關係的圖。 [圖5]是表示LPD的數量與矽去除量之關係的圖。 [圖6]是表示LPD的數量與650℃至900℃下的保持時間之關係的圖。 [圖7]是表示LPD的數量與1050℃至1270℃下的熱處理中的保持時間之關係的圖。 [圖8]是表示LPD的數量與700℃至450℃的經歷時間之關係的圖。 [圖9]是具備水冷體之提拉裝置的概略構成圖。
S1~S6:步驟

Claims (7)

  1. 一種矽晶圓的製造方法，係對基板表面設置單晶矽磊晶膜，前述基板係從藉由柴可拉斯基法育成的單晶矽鑄錠所製造，摻雜物為磷，電阻率被調整在1.05 mΩcm以下，固溶體氧濃度被調整在0.9×10 18atoms/cm 3以下，且在單晶成長中將提拉速度設為0.5  mm/min以上至1.0  mm/min以下，進一步地將磁場施加設為2000高斯以上至4000高斯以下，在提拉爐內設置水冷體來將已成長之結晶強制地冷卻，藉此包含磷在結晶中聚集所形成的缺陷之實體為矽-磷缺陷的缺陷； 前述矽晶圓的製造方法係具備： 鏡面加工工序，係將前述基板予以鏡面加工； 熱處理工序，係在前述鏡面加工工序後以700℃以上至不滿850℃的固定溫度將前述基板保持30分鐘以上至120分鐘以下，之後在升溫後以1100℃以上至1250℃以下的固定溫度將前述基板保持30分鐘以上至120分鐘以下，將之後的降溫時之700℃以下至450℃以上的晶圓的經歷時間設為不滿10分鐘，且將這一連串的爐內氛圍設為由氫以及氬所構成的混合氣體；以及 磊晶膜成膜工序，係在前述熱處理工序之後，將單晶矽磊晶膜以1.3 μm以上至10.0 μm以下的厚度成膜。
  2. 如請求項1所記載之矽晶圓的製造方法，其中矽-磷缺陷的最大邊長為不滿100 nm，且矽-磷缺陷的密度為不滿1×10 12/cm 3。
  3. 如請求項1所記載之矽晶圓的製造方法，其中將前述熱處理工序中的爐內氛圍在升溫時的700℃以上至不滿850℃時設為氫分壓80%至50%的氬稀釋氣體，在之後的850℃以上時設為氫分壓0.01%至20%的氬稀釋氣體。
  4. 如請求項1所記載之矽晶圓的製造方法，其中包含：表面清淨化處理工序，係對前述磊晶膜成膜工序前的基板進行表面清淨化處理； 在前述表面清淨化處理工序中，以氫、氯化氫以及矽-氫-氯系的混合氣體將表面矽用50 nm以上至150 nm以下的蝕刻予以去除。
  5. 如請求項1所記載之矽晶圓的製造方法，其中在前述磊晶膜成膜工序中將矽成膜溫度設為1100℃以上至1150℃以下，且將矽成膜速度設為3.5 μm/分鐘以上至6.0 μm/分鐘以下之成膜速度來成膜。
  6. 如請求項1所記載之矽晶圓的製造方法，其中包含：氧化膜去除工序，係針對熱處理前的鏡面晶圓，以酸溶液或酸氛圍將前述鏡面晶圓的表面氧化膜去除。
  7. 如請求項1所記載之矽晶圓的製造方法，其中鏡面加工前的前述基板之切片角度為相對於主表面方位0.1°以上至0.4°以下的範圍。
TW110105617A 2020-02-19 2021-02-19 矽晶圓的製造方法 TWI741950B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020-026332 2020-02-19
JP2020026332A JP7495238B2 (ja) 2020-02-19 2020-02-19 シリコンウェーハの製造方法

Publications (2)

Publication Number Publication Date
TW202136595A TW202136595A (zh) 2021-10-01
TWI741950B true TWI741950B (zh) 2021-10-01

Family

ID=77391265

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110105617A TWI741950B (zh) 2020-02-19 2021-02-19 矽晶圓的製造方法

Country Status (6)

Country Link
US (1) US12046469B2 (zh)
JP (1) JP7495238B2 (zh)
CN (1) CN115135817B (zh)
DE (1) DE112021001083B4 (zh)
TW (1) TWI741950B (zh)
WO (1) WO2021166895A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7519784B2 (ja) * 2020-02-19 2024-07-22 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハの製造方法
JP7658332B2 (ja) * 2021-11-04 2025-04-08 株式会社Sumco シリコンウェーハおよびエピタキシャルシリコンウェーハ

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1940150A (zh) * 2005-09-27 2007-04-04 东芝陶瓷株式会社 硅片的制造方法
CN102148155A (zh) * 2009-12-29 2011-08-10 硅电子股份公司 硅晶片及其制造方法
TW201705219A (zh) * 2015-04-30 2017-02-01 Ｓｕｍｃｏ股份有限公司 磊晶矽晶圓之製造方法
CN106715765A (zh) * 2014-12-24 2017-05-24 胜高股份有限公司 单晶的制造方法及硅晶片的制造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5845143B2 (ja) 1979-05-11 1983-10-07 株式会社フジクラ ケ−ブル接続部
JPH08264552A (ja) * 1995-03-24 1996-10-11 Toshiba Ceramics Co Ltd シリコンウエーハの製造方法
JP3787472B2 (ja) * 1999-11-12 2006-06-21 信越半導体株式会社 シリコンウエーハおよびその製造方法ならびにシリコンウエーハの評価方法
WO2003003441A1 (en) * 2001-06-28 2003-01-09 Shin-Etsu Handotai Co., Ltd. Production method for anneal wafer and anneal wafer
JP4633977B2 (ja) * 2001-08-30 2011-02-16 信越半導体株式会社 アニールウエーハの製造方法及びアニールウエーハ
JP4854917B2 (ja) * 2003-03-18 2012-01-18 信越半導体株式会社 Ｓｏｉウェーハ及びその製造方法
JP2011054821A (ja) * 2009-09-03 2011-03-17 Sumco Corp エピタキシャルウェーハの製造方法及びエピタキシャルウェーハ
JP2013048137A (ja) * 2011-08-29 2013-03-07 Covalent Silicon Co Ltd シリコンウェーハの製造方法
JP2013163597A (ja) * 2012-01-10 2013-08-22 Globalwafers Japan Co Ltd シリコンウェーハの製造方法
JP5845143B2 (ja) 2012-06-29 2016-01-20 株式会社Sumco エピタキシャルシリコンウェーハの製造方法、および、エピタキシャルシリコンウェーハ
JP6458551B2 (ja) * 2015-02-25 2019-01-30 株式会社Sumco シリコンウェーハの良否判定方法、該方法を用いたシリコンウェーハの製造方法およびシリコンウェーハ
JP6413952B2 (ja) * 2015-06-26 2018-10-31 株式会社Sumco シリコンウェーハの良否判定方法、該方法を用いたシリコンウェーハの製造方法およびシリコンウェーハ
JP6835006B2 (ja) 2018-02-16 2021-02-24 株式会社Sumco エピタキシャルシリコンウェーハにおける積層欠陥の発生予測方法及びエピタキシャルシリコンウェーハの製造方法
JP6945805B2 (ja) 2018-04-13 2021-10-06 信越半導体株式会社 エピタキシャルウェーハの製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1940150A (zh) * 2005-09-27 2007-04-04 东芝陶瓷株式会社 硅片的制造方法
CN102148155A (zh) * 2009-12-29 2011-08-10 硅电子股份公司 硅晶片及其制造方法
CN106715765A (zh) * 2014-12-24 2017-05-24 胜高股份有限公司 单晶的制造方法及硅晶片的制造方法
TW201705219A (zh) * 2015-04-30 2017-02-01 Ｓｕｍｃｏ股份有限公司 磊晶矽晶圓之製造方法

Also Published As

Publication number Publication date
DE112021001083B4 (de) 2025-12-04
WO2021166895A1 (ja) 2021-08-26
CN115135817A (zh) 2022-09-30
TW202136595A (zh) 2021-10-01
US20230055929A1 (en) 2023-02-23
JP7495238B2 (ja) 2024-06-04
JP2021130577A (ja) 2021-09-09
DE112021001083T5 (de) 2022-12-15
US12046469B2 (en) 2024-07-23
CN115135817B (zh) 2023-07-14

Similar Documents

Publication Publication Date Title
CN107533959B (zh) 外延硅晶片的制造方法
TWI753774B (zh) 矽晶圓的製造方法
CN105900219A (zh) 硅晶片及其制备方法
US7211141B2 (en) Method for producing a wafer
TWI741950B (zh) 矽晶圓的製造方法
US11761118B2 (en) Carbon-doped silicon single crystal wafer and method for manufacturing the same
CN110603350B (zh) 外延硅晶片的制造方法及外延硅晶片
JP2025157587A (ja) シリコンウェーハおよびエピタキシャルシリコンウェーハ
JP2025146998A (ja) シリコンウェーハおよびエピタキシャルシリコンウェーハ
WO2010131412A1 (ja) シリコンウェーハおよびその製造方法
CN115135818B (zh) 半导体硅晶片的制造方法
JP7757917B2 (ja) シリコンウェーハおよびエピタキシャルシリコンウェーハ
JP7207204B2 (ja) 炭素ドープシリコン単結晶ウェーハの製造方法
US12527054B2 (en) Silicon wafer and epitaxial silicon wafer
JP2005064256A (ja) エピタキシャルウエーハの製造方法
JP2024038818A (ja) シリコンウェーハおよびエピタキシャルシリコンウェーハ
CN116072515A (zh) 硅晶片和外延硅晶片