TW202230814A - 半導體裝置及其製造方法 - Google Patents

Abstract

半導體裝置包括像素電極和電晶體，該電晶體包括第一閘極電極，該第一閘極電極之上的第一絕緣層，該第一絕緣層之上的半導體層，該半導體層之上的第二絕緣層，及第二閘極電極。該像素電極和該第二閘極電極係設置在該第二絕緣層之上。該第一閘極電極具有與該半導體層重疊之區域，具有該第一絕緣層設置在其間。該第二閘極電極具有與該半導體層重疊之區域，具有該第二絕緣層設置在其間。第一區為該第二閘極電極與該半導體層重疊之區域的至少一部分。第二區為設置該像素電極之區域的至少一部分。該第二絕緣層在該第一區薄於在該第二區。

Description

半導體裝置及其製造方法

本發明係相關於半導體裝置、顯示裝置、發光裝置、及這些裝置的製造方法。尤其是，本發明係相關於各個包括電晶體之半導體裝置、顯示裝置、及發光裝置，及這些裝置的製造方法。本發明係相關於包括半導體裝置、顯示裝置、或發光裝置之電子裝置。

已知藉由控制臨界電壓可增加包括具有半導體層設置在其間之上方和下方的閘極電極之電晶體的開通狀態電流，及可減少電晶體的關閉狀態電流。具有此種結構之電晶體被稱作雙重閘極電晶體或雙閘極電晶體。在下面說明中，具有此種結構之電晶體亦被稱作具有背閘極電極的底閘極電晶體。

具有背閘極電極的底閘極電晶體可被用於例如顯示裝置中(見專利文件1之圖7)。

[參考文件]

專利文件1：日本已出版專利申請案號碼2010-109342。

在專利文件1所揭示之顯示裝置中，為了增加孔徑比或縮減像素電極的雜訊，平面化絕緣層係形成在電晶體之上，而像素電極係形成在平面化絕緣層之上。此處，電晶體的背閘極電極係形成在平面化絕緣層之下且接近電晶體的半導體層(形成通道之半導體層)之位置中。

在專利文件1所揭示之顯示裝置中，背閘極電極係使用不同於像素電極的層之層來形成。如此，專利文件1所揭示之顯示裝置具有比包括未具有背閘極電極的電晶體之顯示裝置增加製造步驟數目的問題。

當背閘極電極和像素電極係使用相同層來形成，以便抑制製造步驟數目的增加時，平面化絕緣層存在於電晶體的背閘極電極與半導體層之間。因為平面化絕緣層通常是厚的，所以具有背閘極電極無法妥善運作之問題。

本發明的一實施例之目的在於以較少步驟來製造包括具有背閘極電極之底閘極電晶體的半導體裝置。另一選擇是，本發明的一實施例之目的在於設置能夠以較少步驟製造之包括具有背閘極電極的底閘極電晶體之半導體裝置。另一選擇是，本發明的一實施例之目的在於設置可藉由背閘極電極施加強力電場到半導體層之半導體裝置。另一選 擇是，本發明的一實施例之目的在於設置臨界電壓被控制之半導體裝置。另一選擇是，本發明的一實施例之目的在於設置容易正常關閉之半導體裝置。另一選擇是，本發明的一實施例之目的在於設置包括開通狀態電流高之電晶體的半導體裝置。另一選擇是，本發明的一實施例之目的在於設置包括能夠抑制光入射在通道上等等之電晶體的半導體裝置。另一選擇是，本發明的一實施例之目的在於設置包括不容易劣化之電晶體的半導體裝置。另一選擇是，本發明的一實施例之目的在於設置設置在電晶體的通道之上的絕緣層之厚度係使用半色調遮罩或灰色調遮罩來改變的半導體裝置。另一選擇是，本發明的一實施例之目的在於在抑制步驟數目的增加同時設置更好的半導體裝置。另一選擇是，本發明的一實施例之目的在於設置藉由抑制步驟數目的增加來抑制成本的增加之半導體裝置。另一選擇是，本發明的一實施例之目的在於設置顯示裝置，其能夠藉由使用關閉狀態電流低之電晶體來準確顯示影像。另一選擇是，本發明的一實施例之目的在於設置具有高孔徑比之顯示裝置。另一選擇是，本發明的一實施例之目的在於設置像素電極的雜訊低之半導體裝置。另一選擇是，本發明的一實施例之目的在於設置半導體裝置，其中絕緣層在像素電極之下的部位厚於背閘極電極之下的部位。

需注意的是，這些目的的說明並不妨礙其他目的的存在。需注意的是，在本發明的一實施例中，無須達成所有目的。從說明書的說明、圖式、申請專利範圍等等可更加 明白或衍生其他目的。

本發明的一實施例為半導體裝置，其包括電晶體和像素電極。電晶體包括第一閘極電極，第一閘極電極之上的第一絕緣層，第一絕緣層之上的半導體層，半導體層之上的第二絕緣層，及第二絕緣層之上的第二閘極電極。第一閘極電極具有與半導體層重疊之區域，具有第一絕緣層設置在其間。第二閘極電極具有與半導體層重疊之區域，具有第二絕緣層設置在其間。像素電極係設置在第二絕緣層之上。第一區為第二閘極電極與半導體層的至少一部分至少局部重疊之區域的至少一部分。第二區為設置像素電極之區域的至少一部分。第二絕緣層在第一區薄於在第二區。

電晶體可另包括第一電極和第二電極。第一電極和第二電極的其中之一可以是源極電極，而第一電極和第二電極的其中另一個可以是汲極電極。像素電極可經由第二絕緣層中的開口電連接到電晶體。

第二絕緣層可包括濾色器和黑色矩陣的其中之一或二者。

本發明的一實施例為半導體裝置之製造方法。方法包括將第一閘極電極形成在絕緣表面之上的步驟；將第一絕緣層形成在第一閘極電極之上的步驟；將半導體層形成在第一絕緣層之上，以便半導體層與第一閘極電極的至少一部分至少局部重疊且具有第一絕緣層設置在其間之步驟；將包括第一區和第二區之第二絕緣層形成在半導體層之上 的步驟；以及將第二閘極電極和像素電極形成在第二絕緣層之上，以便第二閘極電極與半導體層的至少一部分至少局部重疊且具有第二絕緣層的第一區設置在其間，而像素電極的至少一部分係設置在第二絕緣層的第二區之至少一部分之上的步驟。第二絕緣層的第一區係薄於第二絕緣層的第二區。

本發明的一實施例為半導體裝置之製造方法。方法包括將第一閘極電極形成在絕緣表面之上的步驟；將第一絕緣層形成在第一閘極電極之上的步驟；將半導體層形成在第一絕緣層之上，以便半導體層與第一閘極電極的至少一部分至少局部重疊且具有第一絕緣層設置在其間之步驟；將包括第一區、第二區、和通孔之第二絕緣層形成在半導體層之上的步驟；以及將第二閘極電極和像素電極形成在第二絕緣層之上，以便第二閘極電極與半導體層的至少一部分至少局部重疊且具有第二絕緣層的第一區設置在其間，而像素電極與第二絕緣層的第二區之至少一部分至少局部重疊且經由通孔與下佈線或下電極相接觸的步驟。第二絕緣層的第一區係薄於第二絕緣層的第二區。

第二絕緣層係可使用半色調遮罩、灰色調遮罩、相移遮罩、或多色調遮罩來形成。

根據本發明的一實施例，能夠以較少步驟來製造包括具有背閘極電極之底閘極電晶體的半導體裝置。另一選擇是，能夠設置可以較少步驟製造之包括具有背閘極電極的底閘極電晶體之半導體裝置。另一選擇是，能夠設置可藉 由背閘極電極施加強力電場到半導體層之半導體裝置。另一選擇是，能夠設置臨界電壓被控制之半導體裝置。另一選擇是，能夠設置容易正常關閉之半導體裝置。另一選擇是，能夠設置包括開通狀態電流高之電晶體的半導體裝置。另一選擇是，能夠設置設置在電晶體的通道之上的絕緣層之厚度係使用半色調遮罩、灰色調遮罩、相移遮罩、或多色調遮罩來改變的半導體裝置。另一選擇是，能夠在抑制步驟數目的增加同時設置更好的半導體裝置。另一選擇是，能夠設置藉由抑制步驟數目的增加來抑制成本的增加之半導體裝置。另一選擇是，能夠設置顯示裝置，其能夠藉由使用關閉狀態電流低之電晶體來準確顯示影像。另一選擇是，能夠設置具有高孔徑比之顯示裝置。另一選擇是，能夠設置像素電極的雜訊低之顯示裝置。另一選擇是，能夠設置顯示裝置，其中使絕緣層在像素電極之下的部位厚於在背閘極電極之下的部位。

100:電晶體

101:電極

101a:電極

101b:電極

102:絕緣層

103:半導體層

103a:半導體層

104a:電極

104b:電極

104c:電極

105:絕緣層

105a:絕緣層

105b:絕緣層

105c:絕緣層

106:電極

106a:電極

107:絕緣層

108a:導電層

108b:導電層

109:部位

110:電極

121:區域

121c:區域

122:區域

123:通孔

124:開口

125:開口

126:開口

127:開口

128:開口

128a:開口

131a:端頭

131b:端頭

132a:端頭

132b:端頭

191:開口

192:開口

193:開口

194:開口

195:開口

196:開口

197:開口

198:開口

200:絕緣表面

281:部位

282:部位

283:部位

441:開口

442:開口

443:開口

444:開口

445:開口

446:開口

447:開口

448:開口

451:開口

452:開口

453:開口

454:開口

455:開口

456:開口

457:開口

458:開口

501a:開口

501b:開口

502a:開口

502b:開口

510:突出物

510a:層

510b:層

530:像素

531:電容器

532:電容器

550:電極

551:閘極訊號線

552:源極訊號線

553:電容器線

560:EL元件

561:電力供應線

562:電晶體

563:電晶體

564:電容器

591:絕緣膜

592:半色調遮罩

592a:區域

592b:區域

592c:區域

601a:絕緣膜

601b:絕緣膜

602:抗蝕劑

603:半色調遮罩

603a:區域

603b:區域

603b:區域

604:抗蝕遮罩

652:黑色矩陣

701:電晶體

702:電晶體

703:電晶體

704:電晶體

705:電晶體

706:電晶體

707:電晶體

708:電晶體

709:電晶體

710:電晶體

711:電晶體

712:電晶體

713:電晶體

714:電容器

715:電晶體

801:電晶體

802:電晶體

803:電晶體

804:電晶體

805:電晶體

806:電晶體

807:電晶體

808:電晶體

809:電晶體

810:電晶體

811:電晶體

812:電晶體

813:電晶體

814:電晶體

815:電晶體

816:電晶體

817:電晶體

901:外殼

902:顯示裝置

903:背光單元

904:外殼

905:驅動器IC

906:端子

5000:外殼

5001:顯示部

5002:第二顯示部

5003:揚聲器

5004:發光二極體燈

5005:操作鍵

5006:連接端子

5007:感測器

5008:麥克風

5009:開關

5010:紅外線埠

5011:記憶體媒體讀取部

5012:支架

5013:耳機

5014:天線

5015:快門按鈕

5016:影像接收部

5017:充電器

5018:支撐基座

5019:外部連接埠

5020:定位裝置

5021:閱讀器/寫入器

5022:外殼

5023:顯示部

5024:遙控器

5025:揚聲器

5026:顯示面板

5027:浴室單元

5028:顯示面板

5029:車子本體

5030:天花板

5031:顯示面板

5032:鉸鏈部

在附圖中：

圖1A至1E各個為半導體裝置的結構之橫剖面圖；

圖2A至2E各個為半導體裝置的結構之橫剖面圖；

圖3A至3E各個為半導體裝置的結構之橫剖面圖；

圖4A及4B各個為半導體裝置的結構之橫剖面圖；

圖5A及5B各個為半導體裝置的結構之橫剖面圖；

圖6A至6E各個為半導體裝置的結構之橫剖面圖；

圖7A至7E各個為半導體裝置的結構之橫剖面圖；

圖8A至8E各個為半導體裝置的結構之橫剖面圖；

圖9A至9E各個為半導體裝置的結構之橫剖面圖；

圖10A至10E各個為半導體裝置的結構之橫剖面圖；

圖11A至11E各個為半導體裝置的結構之橫剖面圖；

圖12A至12E各個為半導體裝置的結構之橫剖面圖；

圖13A至13E各個為半導體裝置的結構之橫剖面圖；

圖14A至14E各個為半導體裝置的結構之橫剖面圖；

圖15A至15E各個為半導體裝置的結構之橫剖面圖；

圖16A至16E各個為半導體裝置的結構之橫剖面圖；

圖17A至17E各個為半導體裝置的結構之橫剖面圖；

圖18A至18E各個為半導體裝置的結構之橫剖面圖；

圖19A至19D各個為半導體裝置的結構之橫剖面圖；

圖20A至20D各個為半導體裝置的結構之橫剖面 圖；

圖21A至21D各個為半導體裝置的結構之橫剖面圖；

圖22A至22E各個為半導體裝置的結構之橫剖面圖；

圖23A至23E各個為半導體裝置的結構之橫剖面圖；

圖24A至24E各個為半導體裝置的結構之橫剖面圖；

圖25A至25E各個為半導體裝置的結構之橫剖面圖；

圖26A至26E各個為半導體裝置的結構之橫剖面圖；

圖27A至27E各個為半導體裝置的結構之橫剖面圖；

圖28A至28E各個為半導體裝置的結構之橫剖面圖；

圖29A及29B各個為半導體裝置的結構之橫剖面圖；

圖30A及30B各個為半導體裝置的結構之橫剖面圖；

圖31A至31E各個為半導體裝置的結構之橫剖面圖；

圖32A至32E各個為半導體裝置的結構之橫剖面 圖；

圖33A至33E各個為半導體裝置的結構之橫剖面圖；

圖34A至34E各個為半導體裝置的結構之橫剖面圖；

圖35A至35E各個為半導體裝置的結構之橫剖面圖；

圖36A至36E各個為半導體裝置的結構之橫剖面圖；

圖37A至37E各個為半導體裝置的結構之橫剖面圖；

圖38A至38E各個為半導體裝置的結構之橫剖面圖；

圖39A至39E各個為半導體裝置的結構之橫剖面圖；

圖40A至40E各個為半導體裝置的結構之橫剖面圖；

圖41A至41E各個為半導體裝置的結構之橫剖面圖；

圖42A至42E各個為半導體裝置的結構之橫剖面圖；

圖43A至43E各個為半導體裝置的結構之橫剖面圖；

圖44A至44D各個為半導體裝置的結構之橫剖面 圖；

圖45A至45D各個為半導體裝置的結構之橫剖面圖；

圖46A至46D各個為半導體裝置的結構之橫剖面圖；

圖47A至47D各個為半導體裝置的結構之橫剖面圖；

圖48A至48E各個為半導體裝置的結構之橫剖面圖；

圖49A至49E各個為半導體裝置的結構之橫剖面圖；

圖50A至50E各個為半導體裝置的結構之橫剖面圖；

圖51A至51E各個為半導體裝置的結構之橫剖面圖；

圖52A及52B各個為半導體裝置的結構之橫剖面圖；

圖53為半導體裝置的結構之俯視圖；

圖54為半導體裝置的結構之俯視圖；

圖55A至55H各個為半導體裝置的結構之電路圖；

圖56A至56C各個為半導體裝置的結構之電路圖；

圖57A及57B各個為半導體裝置的結構之電路圖；

圖58A至58D各個為半導體裝置的結構之橫剖面圖；

圖59A至59E為半導體裝置的製造方法圖；

圖60A至60E為半導體裝置的製造方法圖；

圖61A至61D為半導體裝置的製造方法圖；

圖62A至62E為半導體裝置的製造方法圖；

圖63A至63E為半導體裝置的製造方法圖；

圖64A至64E為半導體裝置的製造方法圖；

圖65A至65D各個為半導體裝置的結構之橫剖面圖；

圖66A至66C各個為半導體裝置的結構之橫剖面圖；

圖67A至67H為電子裝置圖；

圖68A至68H為電子裝置圖；

圖69A至69E各個為氧化物半導體層的結構圖；

圖70A至70C為氧化物半導體層的結構圖；

圖71A至71C為氧化物半導體層的結構圖；以及

圖72為顯示模組圖。

下面將參考圖式詳細說明本發明的實施例。需注意的是，本發明並不侷限於下面說明。精於本技藝之人士應容易明白，在不違背本發明的精神和範疇之下，可以各種方式修改本發明的模式和細節。因此本發明應不被闡釋作侷限於實施例的下面說明。需注意的是，在下面所說明的結構中，在不同圖式中以相同參考號碼表示相同部位或具有 類似功能之部位，及省略其說明。

需注意的是，一實施例所說明之內容(或可以是內容的一部分)可應用至、組合、或取代實施例所說明的不同內容(或可以是不同內容的一部分)及/或一或更多個不同實施例所說明之內容(或可以是內容的一部分)。

需注意的是，一實施例所圖解之圖式(或可以是圖式的一部分)的結構可與圖式的另一部分之結構、實施例所圖解之不同圖式(或可以是不同圖式的一部分)的結構、及/或一或更多個不同實施例所圖解之圖式(或可以是圖式的一部分)的結構組合。

需注意的是，在某些事例中，為了清楚會放大圖式中之尺寸、厚度、或區域。如此，本發明的實施例之一態樣並不侷限於此種尺度。另一選擇是，圖式為理想例子的立體圖。如此，本發明的實施例之一態樣並不侷限於圖式所圖解的形狀等等。例如，可包括由於製造技術或尺寸偏差所導致之形狀的變化。

需注意的是，明確的措辭“X及Y被連接”意指X及Y被電連接，X及Y被功能性連接，及X及Y被直接連接。此處，X及Y的每一個都是物體(如、裝置、元件、電路、佈線、電極、端子、導電膜、或層)。因此，亦包括除了圖式及本文所示的那些之外的連接關係，而未侷限於預定的連接關係，例如，圖式及本文所示的連接關係。

例如，在X及Y被電連接之事例中，致能X及Y之間的電連接之一或更多個元件(如、開關、電晶體、電容 器、導體、電阻器、及/或二極體)係可連接在X及Y之間。

例如，在X及Y被功能性連接之事例中，致能X及Y之間的功能連接之一或更多個電路係可連接在X及Y之間。需注意的是，例如，在甚至當另一電路設置在X及Y之間時輸出自X的訊號仍傳送到Y之事例中，X及Y被功能性連接。

需注意的是，明確的措辭“X及Y被電連接”意指X及Y被電連接、X及Y被功能性連接、及X及Y被直接連接。也就是說，明確的措辭“X及Y被電連接”與明確的簡單措辭“X及Y被連接”相同。

需注意的是，甚至當在電路圖中獨立的組件彼此電連接時，仍具有一導電層具有複數個組件(如、佈線和電極)的功能之事例，諸如佈線的一部分充作電極之事例。此說明書中之措辭“電連接”亦意味一導電層具有複數個組件的功能。

(實施例1)

在此實施例中，參考圖式說明本發明中之半導體裝置等等的一態樣(如、顯示裝置或發光裝置)。

圖1A為本發明的一實施例中之半導體裝置的橫剖面圖。半導體裝置包括在絕緣表面(或絕緣基板)200之上的電晶體100和電極110。電晶體100包括電極101、電極101之上的絕緣層102、絕緣層102之上的半導體層 103、半導體層103之上的絕緣層105、及絕緣層105之上的電極106。電極101具有與半導體層103重疊之區域，具有絕緣層102設置在其間。電極106具有與半導體層103重疊之區域，具有絕緣層105設置在其間。電極110係設置在絕緣層105之上。區域121為電極106與半導體層103的至少一部分至少局部重疊之區域的至少一部分。區域122為設置電極110之區域的至少一部分。絕緣層105在區域121薄於在區域122。亦可說，絕緣層105包括區域121和厚於薄區域121之區域122，區域121為電極106與半導體層103的部分重疊之區域的至少一部分，及區域122與電極110至少局部重疊。

此處，電極101和電極106可分別充作電晶體100的第一閘極電極和第二閘極電極(背閘極電極)。電極110可充作像素電極。電極106與半導體層103重疊，具有絕緣層105的薄區域(區域121)設置在其間；如此，電極106可妥善充作背閘極電極。電極110及106係可藉由蝕刻一導電膜來形成。在那事例中，電極110及106具有相同材料及實際上相同厚度。另一選擇是，電極110及106係可藉由蝕刻不同的導電膜來形成。在蝕刻一導電膜之事例中，可縮減處理數目。

需注意的是，電晶體包括第一閘極電極和第二閘極電極(背閘極電極)二者較佳。然而，本發明的實施例之一態樣並不侷限於此。電晶體可具有第一閘極電極和第二閘極電極(背閘極電極)的其中之一但未具有另一電極。例 如，如圖66C所示，可利用電晶體未包括電極106之結構。甚至在此種事例中，仍可正確地操作電晶體。

在圖1A中，電晶體100另包括電極104a及104b。電極104a及104b的其中之一可以是源極電極，而另一電極可以是汲極電極。在圖1A中，電極104a及104b係設置在半導體層103之上(例如，電極104a及104b係設置成與半導體層103的上表面和側表面相接觸)。半導體層103的下表面未與電極104a及104b相接觸。

需注意的是，電晶體包括源極電極和汲極電極二者較佳。然而，本發明的實施例之一態樣並不侷限於此。電晶體可具有源極電極和汲極電極的其中之一但未具有另一電極，或者未具有電極的任一者。甚至在此種事例中，當電晶體經由半導體層103連接到不同的元件(如、不同的電晶體)時，通道係形成在半導體層103中之電晶體仍可正確操作。

需注意的是，電晶體為具有至少三端子之元件：閘極、汲極、和源極。電晶體具有通道區在汲極(汲極端子、汲極區、或汲極電極)與源極(源極端子、源極區、或源極電極)之間，及電流可流經汲極、通道區、和源極。此處，因為電晶體的源極和汲極係依據電晶體的結構、操作條件等等而改變，所以難以界定哪一個是源極或汲極。如此，在某些事例中，充作源極的區域或充作汲極的區域未被稱作源極或汲極。在那事例中，例如，源極或汲極的其中之一可被稱作第一端子、第一電極、或第一 區，而源極和汲極的其中另一個可被稱作第二端子、第二電極、或第二區。

電極110可經由設置在絕緣層105中之開口電連接到電晶體100。

需注意的是，明確的措辭“X上的Y”或者“X之上的Y”不一定意指Y在X上且與X直接接觸。措辭亦意指X及Y未彼此直接接觸，即、另一物體係設置在X及Y之間。此處，X及Y的每一個為物體(如、裝置、元件、電路、佈線、電極、端子、導電膜、或層)。

如此，例如，明確的措辭“層X上(或之上)的層Y”意指層Y在層X上且與層X直接接觸，而另一層(如、層Z)在層X上且與層X直接接觸及層Y在另一層上且與另一層直接接觸。需注意的是，另一層(如、層Z)可以是單層或複數個層(層的堆疊)。

同樣地，明確的措辭“X之上的Y”不一定意指Y在X上且與X直接接觸，及另一物體可設置在其間。如此，例如，措辭“層X之上的層Y”意指層Y在層X上且與層X直接接觸，而另一層(如、層Z)在層X上且與層X直接接觸及層Y在另一層上且與另一層直接接觸。需注意的是，另一層(如、層Z)可以是單層或複數個層(層的堆疊)。

需注意的是，同樣可用於措辭“X之下的Y”或者“X下方的Y”。

需注意的是，如圖9A所示，可使未與電極104a及 104b重疊之半導體層103的區域變薄。例如，當執行蝕刻以便形成電極104a及104b時，位在欲待成為電極104a及104b的層下方之半導體層103的表面之一部分可被蝕刻。以此方式使充作通道之半導體層103的區域之至少一部分變薄之電晶體(或者通道保護膜未設置在通道的上部與電極104a及104b之間的電晶體)亦可被稱作通道蝕刻電晶體。

本發明之半導體裝置的一態樣並不侷限於圖1A之結構。下面說明本發明之半導體裝置的不同結構例子。需注意的是，以相同參考號碼表示與圖1A的部位相同之部位，及省略其說明。

例如，如圖1B所示，絕緣層107係可設置在半導體層103與電極104a及104b之間。絕緣層107充作保護膜(通道保護膜)，用以防止半導體層103(尤其是，充作通道之半導體層103的區域)在執行蝕刻以便形成電極104a及104b時被蝕刻。具有通道保護膜之電晶體可被稱作通道保護電晶體。在那事例中，可使半導體層103變薄；如此，可改良(減少)電晶體100的次臨界擺動(S值)。

需注意的是，在電晶體為通道保護電晶體之事例中，如圖65D所示，絕緣層105係可從區域121移除。在那事例中，電極106和絕緣層107係彼此局部直接接觸。結果，充作背閘極電極之電極106可施加較強的電場到半導體層103。

另一選擇是，例如，如圖2A所示，電極104a及104b係可形成在半導體層103之下(例如，電極104a及104b的一些上表面和端表面係可形成與半導體層103的下表面相接觸)。結果，可防止半導體層103在用於電極104a及104b的蝕刻期間被破壞。另一選擇是，可使半導體層103變薄，以便可改良(減少)次臨界擺動(S值)。

另一選擇是，例如，如圖3A所示，半導體層103的端頭131a及131b可與電極104a及104b的端頭132a及132b實質上對準。半導體層103與電極104a及104b係可藉由使用一遮罩來蝕刻半導體膜和半導體膜之上的導電膜之堆疊來形成。具有有著用於曝光的不同光透射比之三或更多個區域之光遮罩(下面將此種光遮罩稱作半色調遮罩、灰色調遮罩、相移遮罩、或多色調遮罩)可被使用作為遮罩。藉由使用半色調遮罩，露出半導體層103之區域和移除半導體層103之區域係可藉由使用一遮罩來蝕刻而形成。如此，可進一步縮減形成電晶體100的處理數目，及可進一步縮減半導體裝置的成本。需注意的是，在半導體層103和電極104a及104b係使用半色調遮罩所形成之事例中，半導體層103總是存在於電極104a及104b之下。端頭132a及/或端頭132b可以是階梯狀端頭。

另一選擇是，如圖3B所示，充作通道保護膜之絕緣層107係可設置在如圖3A所示的結構中。以此方式，在除了圖3B之外的圖式中，可將通道保護膜額外設置在未 具有通道保護膜之各種電晶體中。

另一選擇是，例如，如圖9A所示，導電層108a及108b係可設置在半導體層103與電極104a及104b之間。導電層108a及108b係可使用例如添加給予導電性之雜質元素的半導體層來形成。另一選擇是，例如，導電層108a及108b係可使用導電金屬氧化物來形成。另一選擇是，例如，導電層108a及108b係可使用添加給予導電性之雜質元素的導電金屬氧化物來形成。需注意的是，在圖1A等等中，給予導電性之雜質元素可添加到半導體層103的一部分。給予導電性之雜質元素的例子包括磷、砷、硼、氫、及錫。

此處，在圖9A中，使未與電極104a及104b和導電層108a及108b重疊之半導體層103的區域變薄。這是因為當執行蝕刻以便形成電極104a及104b與導電層108a及108b時，位在欲待成為電極104a及104b的層及欲待成為導電層108a及108b的層之下的半導體層103之表面的一部分被蝕刻(圖9A中的電晶體為通道蝕刻電晶體)。需注意的是，通道保護膜係可設置在半導體層103與導電層108a及108b之間(圖9A之電晶體可以是通道保護電晶體)，以便能夠防止半導體層103被蝕刻。

需注意的是，雖然在上述結構中電極110及106係使用相同層來形成，但是此實施例並不侷限於此。電極110及106係可使用不同層來形成。

另一選擇是，絕緣層係可設置在電極104a及104b與 半導體層103之間或者在電極104a及104b與導電層108a及108b之間。另外，可將開口設置在絕緣層中，以便電極104a及104b可連接到半導體層103或者電極104a及104b可連接到導電層108a及108b。

需注意的是，可使用各種基板作為具有絕緣表面200之基板，而不侷限於某種類型。基板的例子包括半導體基板(如、單晶基板或矽基板)、SOI(絕緣體上矽晶片)基板、玻璃基板、石英基板、塑膠基板、金屬基板、不鏽鋼基板、包括不銹鋼片之基板、鎢基板、包括鎢片之基板、撓性基板、附著膜、包括纖維材料之紙張、及基材膜。

需注意的是，電晶體100係可形成在基板之上，而後轉移到不同的基板，以便電晶體100可配置在不同的基板之上。

如上述，可藉由圖1A、圖1B、圖2A、圖3A、圖3B、圖9A等等中之電晶體100的背閘極電極有效控制臨界電壓。如此，電晶體100可容易正常關閉。另一選擇是，可藉由背閘極電極有效增加開通狀態電流。另一選擇是，可藉由背閘極電極有效減少關閉狀態電流。另一選擇是，可藉由背閘極電極增加開/關比。如此，當顯示裝置具有上述結構時，顯示裝置可準確地顯示影像。另一選擇是，當顯示裝置或發光裝置具有上述結構及絕緣層105充作平面化膜時，可增加孔徑比。

此實施例為根據本發明的一實施例之基本結構例子的 其中之一。如此，此實施例可與藉由在此實施例的部分或所有上執行改變、添加、修改、移除、應用、上級概念化、或下級概念化所獲得之另一實施例自由組合。

(實施例2)

在此實施例中，參考圖式說明本發明之半導體裝置等等(如、顯示裝置或發光裝置)的一態樣。

在參考圖1A、圖1B、圖2A、圖3A、圖3B、圖9A等等之實施例1所說明的結構中，區域122或區域122的一部分之中絕緣層105可包括複數個層的堆疊。區域122或區域122的一部分之中絕緣層105包括m層的堆疊(m為2或更大的自然數)。區域121或區域121的一部分之中絕緣層105可包括m或更少層的堆疊或者單層。絕緣層105可包括有機絕緣層或有機絕緣層和無機絕緣層的堆疊。

例如，在圖1A、圖1B、圖2A、圖3A、圖3B、圖9A等等所示之結構中，區域122中之絕緣層105可包括層105a及105b的堆疊，及區域121中之絕緣層105可包括層105a的單層。層105b係形成在層105a之上。圖1C、圖1D、圖2B、圖3C、圖3D、及圖9B各個圖解此種結構。利用此種結構，當利用對蝕刻的靈敏性差異只蝕刻必要部位時(蝕刻選擇性)，可獲得層105a及105b的堆疊。因此，可容易控制各區中之絕緣層105的厚度。另一選擇是，區域可依據膜品質而適當具有不同功能(如、 平面化功能、雜質阻隔功能、及光阻隔功能)。另一選擇是，當使用光敏材料形成層的一部分時可縮減處理數目。

此處，層105a可以是無機絕緣層，及層105b可以是有機絕緣層。在那事例中，因為使用有機材料，所以層105b可以比層105a厚。當層105a為無機絕緣層(氮化矽膜較佳)時，例如，可防止層105b中之雜質進入電晶體100。另一選擇是，當層105b為有機絕緣層時，有機絕緣層可充作平面化層；如此，可縮減由於電晶體100等等所導致的不平坦。以此方式，可平面化形成電極110之表面。如此，例如，在使用電極110作為像素電極之事例中，可縮減顯示缺陷。另一選擇是，因為可增加層105b的厚度，所以可縮減像素電極的雜訊。另一選擇是，因為蝕刻選擇性可依據膜品質而改變，所以只選擇性蝕刻必要的部位，以便可獲得具有預定形狀之層105a及105b的堆疊。

另一選擇是，層105a及/或層105b(或其一部分，層105b較佳)可以是濾色器及/或黑色矩陣。當層105a及/或層105b為濾色器及/或黑色矩陣時，可增加用於設置有電晶體100的基板(具有絕緣表面200之基板)與另一基板(如、顯示裝置中之對置基板等等)的裝附邊沿。另一選擇是，當黑色矩陣設置在電晶體100附近的層105a及/或層105b中(或其一部分)時，光無法容易入射在電晶體100上。當光無法容易入射在電晶體100上時，可縮減電晶體100的關閉狀態電流或電晶體100的劣化。例如， 如圖65A所示，黑色矩陣652可設置在層105b的一部分中。需注意的是，彼此重疊之具有不同色彩的複數個濾色器可被使用作為黑色矩陣。

需注意的是，濾色器及/或黑色矩陣係使用有機材料來形成較佳；如此，濾色器及/或黑色矩陣係形成在層105b中較佳。需注意的是，此實施例並不侷限於此，及可使用阻光導電膜作為黑色矩陣。

另一選擇是，層105a的厚度可比層105b的厚度小。當使層105a的厚度變小時，由於電極106所產生的電場可適當施加到通道。另一選擇是，當使層105b的厚度變大時，可適當縮減由於電晶體100等等所導致的不平坦。

另一選擇是，例如，在圖1A、圖1B、圖2A、圖3A、圖3B、圖9A等等所示之結構中，區域122中之絕緣層105可包括層105b及層105c的堆疊，及區域121中之絕緣層105可包括層105c的單層。層105c係形成在層105b之上。圖26A、圖26B、圖27A、圖28A、圖28B、及圖34A各個圖解此種結構。利用此種結構，當利用對蝕刻的靈敏性差異只蝕刻必要部位時(蝕刻選擇性)，可獲得層105b及105c的堆疊。因此，可容易控制各區中之絕緣層105的厚度。另一選擇是，區域可依據膜品質而適當具有不同功能(如、平面化功能、雜質阻隔功能、及光阻隔功能)。另一選擇是，因為使用光敏材料形成層的一部分，所以可縮減處理數目。

此處，層105b可以是有機絕緣層，及層105c可以是 無機絕緣層。在那事例中，因為使用有機材料，所以層105b可以比層105c厚。當層105c為無機絕緣層(氮化矽膜較佳)時，可防止層105b中之雜質進入電極106或電極106之上的層(如、液晶層、對準膜、或有機EL層)。另一選擇是，當層105b為有機絕緣層時，有機絕緣層可充作平面化層，及可縮減由於電晶體100等等所導致的不平坦。以此方式，可平面化形成電極110之表面。如此，例如，在使用電極110作為像素電極之事例中，可縮減顯示缺陷。另一選擇是，因為可增加層105b的厚度，所以可縮減像素電極的雜訊。另一選擇是，因為蝕刻選擇性可依據膜品質而改變，所以只選擇性蝕刻必要的部位，以便可獲得具有預定形狀之層105b及105c的堆疊。

另一選擇是，層105b及/或層105c(或其一部分，層105b較佳)可以是濾色器及/或黑色矩陣。當層105b及/或層105c為濾色器及/或黑色矩陣時，可增加用於設置有電晶體100的基板(具有絕緣表面200之基板)與另一基板(如、顯示裝置中之對置基板等等)的裝附邊沿。另一選擇是，當黑色矩陣設置在電晶體100附近的層105b及/或層105c中(或其一部分)時，光無法容易入射在電晶體100上。當光無法容易入射在電晶體100上時，可縮減電晶體100的關閉狀態電流及/或電晶體100的劣化。例如，如圖65B所示，黑色矩陣652可設置在層105b的一部分中。需注意的是，彼此重疊之具有不同色彩的複數個濾色器可被使用作為黑色矩陣。

需注意的是，濾色器及/或黑色矩陣係使用有機材料來形成較佳；如此，濾色器及/或黑色矩陣係形成在層105b中較佳。需注意的是，此實施例並不侷限於此，及可使用阻光導電膜作為黑色矩陣。

另一選擇是，層105c的厚度可比層105b的厚度小。當使層105c的厚度變小時，由於電極106所產生的電場可適當施加到通道。另一選擇是，當使層105b的厚度變大時，可適當縮減由於電晶體100等等所導致的不平坦。

另一選擇是，例如，在圖1A、圖1B、圖2A、圖3A、圖3B、圖9A等等所示之結構中，區域122中之絕緣層105可包括層105a、105b、及105c的堆疊，及區域121中之絕緣層105可包括層105a及105c的堆疊。圖26C、圖26D、圖27B、圖28C、圖28D、及圖34B各個圖解此種結構。利用此種結構，當利用對蝕刻的靈敏性差異只蝕刻必要部位時(蝕刻選擇性)，可獲得層105a、105b、及105c的堆疊。因此，可容易控制各區中之絕緣層105的厚度。另一選擇是，區域可依據膜品質而適當具有不同功能(如、平面化功能、雜質阻隔功能、及光阻隔功能)。另一選擇是，因為使用光敏材料形成層的一部分，所以可縮減處理數目。

此處，層105a可以是無機絕緣層，層105b可以是有機絕緣層，及層105c可以是無機絕緣層。在那事例中，因為使用有機材料，所以層105b可以比層105a及105c的每一個厚。當層105a為無機絕緣層(氮化矽膜較佳) 時，可防止層105b中之雜質進入電晶體100。另一選擇是，當層105c為無機絕緣層(氮化矽膜較佳)時，可防止層105b中的雜質進入電極106或電極106之上的層。當層105b為有機絕緣層時，有機絕緣層可充作平面化層，及可縮減由於電晶體100等等所導致的不平坦。以此方式，可平面化形成電極110之表面。如此，例如，在使用電極110作為像素電極之事例中，可縮減顯示缺陷。另一選擇是，因為可增加層105b的厚度，所以可縮減像素電極的雜訊。另一選擇是，層105a及層105b可具有不同的膜品質或層105b及層105c可具有不同的膜品質。然後，因為蝕刻選擇性可依據膜品質而改變，所以只選擇性蝕刻必要的部位，以便可獲得具有預定形狀之層105a、105b、及105c的堆疊。

另一選擇是，層105a、層105b及/或層105c(或其一部分，層105b較佳)可以是濾色器及/或黑色矩陣。當層105a、層105b及/或層105c為濾色器及/或黑色矩陣時，可增加用於設置有電晶體100的基板(具有絕緣表面200之基板)與另一基板(如、顯示裝置中之對置基板等等)的裝附邊沿。另一選擇是，當黑色矩陣設置在電晶體100附近的層105a、層105b及/或層105c(或其一部分)時，光無法容易入射在電晶體100上。當光無法容易入射在電晶體100上時，可降低電晶體100的關閉狀態電流及/或降低電晶體100的劣化。例如，如圖65C所示，黑色矩陣652可設置在層105b的一部分中。需注意的是，彼 此重疊之具有不同色彩的複數個濾色器可被使用作為黑色矩陣。

需注意的是，濾色器及/或黑色矩陣係使用有機材料來形成較佳；如此，濾色器及/或黑色矩陣係形成在層105b中較佳。需注意的是，此實施例並不侷限於此，及可使用阻光導電膜作為黑色矩陣。

需注意的是，層105a、105b、及105c的每一個可以是單層或複數個層的堆疊。

此實施例係藉由在實施例1的部分或所有上執行改變、添加、修改、移除、應用、上級概念化、或下級概念化所獲得。如此，此實施例可與另一實施例(如、實施例1)自由組合或取代。

(實施例3)

在此實施例中，參考圖式說明本發明之半導體裝置等等(如、顯示裝置或發光裝置)的一態樣。

在參考圖1A、圖1B、圖2A、圖3A、圖3B、圖9A等等之實施例1所說明的結構中，在電晶體100的通道附近使絕緣層105變薄。然而，使絕緣層105變薄之區域(區域121)的範圍並不侷限於此。區域121的範圍可以是通道附近的一部分。例如，圖1A所示之結構可改變成圖66A所示之結構。在圖66A中，區域121的範圍為通道附近的一部分(圖66A之區域121的範圍小於圖1A之區域121的範圍)。可同樣改變除了圖1A以外所示之結 構。另一選擇是，區域121的範圍可以是整個電晶體100的附近或大於整個電晶體100的附近。例如，可在電晶體100的附近使絕緣層105變薄(如、電極106與電極104a及/或電極104b重疊之區域)。

在參考圖1C、圖1D、圖2B、圖3C、圖3D、圖9B、圖26A、圖26B、圖27A、圖28A、圖28B、圖34A、圖26C、圖26D、圖27B、圖28C、圖28D、圖34B、圖65A、圖65B、圖65C等等之實施例2所說明的結構中，移除電晶體100的通道附近之層105b及使絕緣層105變薄。然而，移除層105b之區域並不侷限於此。移除層105b之區域可以是通道附近的一部分。例如，圖1C所示之結構可改變成圖66B所示之結構。在圖66B中，區域121的範圍為通道附近的一部分(圖66B之區域121的範圍小於圖1C之區域121的範圍)。可同樣改變除了圖1C以外所示之結構。另一選擇是，區域121的範圍可以是整個電晶體100的附近或大於整個電晶體100的附近。例如，在圖1C、圖1D、圖2B、圖3C、圖3D、圖9B、圖26C、圖26D、圖27B、圖28C、圖28D、或圖34B所示之結構中，可移除電晶體100的通道附近之層105b及使絕緣層105變薄。例如，可從電極106與電極104a及/或電極104b重疊之區域移除層105b。圖1E、圖2D、圖2C、圖3E、圖2E、圖9C、圖26E、圖27D、圖27C、圖28E、圖27E、及圖34C各個圖解此結構。

需注意的是，在圖26E、圖27D、圖27C、圖28E、 圖27E、及圖34C所示之結構中，可從移除層105b之區域的部分或所有進一步移除層105a及105c的其中之一。

在電晶體100的附近(如、電極106與電極104a及/或電極104b重疊之區域)使絕緣層105變薄之結構中，可增加由於重疊電極106與電極104a及/或電極104b所產生之寄生電容的電容值。如此，可主動地使用寄生電容作為儲存電容器。例如，儲存電容器可被使用作為像素中之儲存電容器。甚至當如上述在電晶體100的附近使絕緣層105變薄時，在像素電位施加到電極106之事例中，電位仍未影響電極104a的電位及/或電極104b的電位。需注意的是，本發明的實施例之一態樣並不侷限於此。

相反地，當變動的電位(如、脈衝電位)施加到電極106(例如、類似於輸入到電極101的訊號之訊號係輸入到電極106)時，為了縮減施加到電極106之電位變化對電極104a的電位及/或電極104b的電位之影響，使絕緣層105在電極106與電極104a及/或電極104b之間變厚較佳。例如，層105b係設置在電極106與電極104a及/或電極104b之間較佳。以此方式，可縮減施加到電極106之電位變化對電極104a的電位及/或電極104b的電位之影響，例如，可防止輸入到連接於電極104b之電極110的訊號之雜訊。如此，在使用電極110作為像素電極之事例中，可提高顯示裝置的顯示品質。需注意的是，本發明的實施例之一態樣並不侷限於此。

需注意的是，電極106係可形成在整個區域121或區 域121的至少一部分。在電極106小之事例中，電極104a及/或電極104b與電極106的重疊程度小。如此，可縮減施加到電極106之電位變化對電極104a的電位及/或電極104b的電位之影響。

另一選擇是，在驅動器電路(如、用以輸入訊號到像素之掃描線驅動器電路或訊號線驅動器電路)係使用電晶體100來形成之事例中，驅動器電路之上的整個區域可以是區域121。例如，可移除驅動器電路之上的整層105b。這是因為不需要設置用以顯示影像之顯示元件在驅動器電路之上，及不需要藉由使用層105b來執行平面化。另一選擇是，當移除驅動器電路之上的整層105b時，可增加藉由電極或佈線所形成之電容(寄生電容)。以此方式，可增加用於升壓操作之電容(寄生電容)或用於動態電路之電容(寄生電容)。另一選擇是，當移除驅動器電路之上的整層105b時，不需要層105b的一部分之邊沿；如此可減少整個驅動器電路的佈局面積。在那事例中，包括在驅動器電路中之複數個電晶體100的電極106可彼此電連接。另一選擇是，包括在驅動器電路中之複數個電晶體100的電極106可以或不用彼此隔離。

此實施例係藉由在實施例1的部分或所有或實施例2的部分或所有上執行改變、添加、修改、移除、應用、上級概念化、或下級概念化所獲得。如此，此實施例可與另一實施例(如、實施例1或2)自由組合或取代。

(實施例4)

在此實施例中，參考圖式說明本發明之半導體裝置等等(如、顯示裝置或發光裝置)的一態樣。

說明在實施例1至3之半導體裝置等等中電極110和電極104b彼此連接的部位之結構例子。

參考圖4A及4B與圖5A及5B說明在包括層105a及105b的堆疊之絕緣層105的事例中電極110及104b彼此連接之部位的結構例子。

圖4A圖解圖1C之結構和在結構中電極110及104b彼此連接的部位之放大圖。在圖4A之放大圖中，層105a中之開口的端頭和層105b之開口的端頭係實質上彼此對準。例如、可以形成欲待成為層105a的膜A及欲待成為層105b的膜B之堆疊，而後使用一光遮罩來蝕刻膜A及膜B之此種方式來形成此種開口。

電極110及104b彼此連接之部位的形狀並不侷限於圖4A之放大圖所示的形狀。例如，可使用圖4B所示之形狀。在圖4B中，層105a中之開口的端頭和層105b之開口的端頭未彼此對準，及層105b之開口的直徑大於層105a中之開口的直徑(在圖4B中以△x1表示開口之間的直徑差)。例如，可以形成圖4A之放大圖所示的結構，而後在層105b上執行灰化之此種方式來形成具有此種形狀的開口。在層105b上執行灰化之事例中，使用有機絕緣層形成層105b。需注意的是，灰化意指以藉由放電等等所產生之活性氧分子、臭氧分子、氧原子等等在是有機 物質的層上起化學作用而灰化此層之此種方式移除層的一部分。另一選擇是，可以形成欲待成為層105a的膜A及欲待成為層105b的膜B之堆疊，使用一光遮罩來蝕刻膜A及膜B，而後使用不同光遮罩進一步蝕刻被蝕刻的膜B之此種方式形成具有此種形狀的開口。另一選擇是，可以形成欲待成為層105a的膜A及欲待成為層105b的膜B之堆疊，使用一光遮罩來蝕刻膜B，而後使用不同光遮罩蝕刻膜A之此種方式形成具有此種形狀的開口。在使用不同光遮罩蝕刻膜A及膜B之事例中，例如，如圖5B所示，與圖4B之結構比較，層105b中之開口的直徑大幅大於層105a中之開口的直徑(在圖5B中以△x3表示開口之間的直徑差)。另一選擇是，在使用不同光遮罩蝕刻膜A及膜B之事例中，例如，如圖5A所示，層105a中之開口的直徑可大於層105b中之開口的直徑(在圖5A中以△x2表示開口之間的直徑差)。

圖4A及4B與圖5A及5B各個圖解在包括層105a及105b的堆疊之絕緣層105的事例中電極110及104b彼此連接之部位的結構例子。然而，絕緣層105的層式結構並不侷限於此。電極110及104b彼此連接之部位的形狀可依據層式結構而改變。

例如，圖29A及29B各個圖解在包括層105b及105c的堆疊之絕緣層105的事例中電極110及104b彼此連接之部位的結構例子。圖29A圖解圖26A之結構，及在結構中電極110及104b彼此連接之部位的放大圖。在圖 29A中，層105b中之開口的端頭和層105c之開口的端頭未彼此對準，及層105b之開口的直徑大於層105c中之開口的直徑。在圖29B中，層105b中之開口的端頭和層105c之開口的端頭未彼此對準，及層105c之開口的直徑大於層105b中之開口的直徑。

例如，以形成欲待成為層105b的膜B，使用光遮罩蝕刻膜B，形成欲待成為層105c的膜C，而後使用不同光遮罩蝕刻膜C之此種方式，可形成具有圖29A或圖29B的形狀之開口。例如，以形成欲待成為層105b的膜B及欲待成為層105c的膜C之堆疊，使用光遮罩蝕刻膜B及膜C，而後使用不同光遮罩進一步蝕刻被蝕刻的膜C之此種方式，可形成具有圖29B的形狀之開口。

需注意的是，雖然未圖示在圖29A及29B中，但是層105b中之開口的端頭和層105c之開口的端頭實質上可彼此對準。

例如，圖30A及30B各個圖解在包括層105a、105b及105c的堆疊之絕緣層105的事例中電極110及104b彼此連接之部位的結構例子。圖30A圖解圖26C之結構，及在結構中電極110及104b彼此連接之部位的放大圖。在圖30A中，層105a中之開口的端頭和層105b之開口的端頭實質上彼此對準。層105a中之開口的端頭和層105b之開口的端頭未彼此對準，及層105a及105b中之開口的每一個之直徑大於層105c中之開口的直徑。在圖30B中，層105a中之開口的端頭和層105c之開口的端頭實質 上彼此對準。層105a中之開口的端頭和層105c之開口的端頭未彼此對準，及層105b之開口的直徑大於層105a及105c中之開口的每一個之直徑。

例如，以形成欲待成為層105a的膜A及欲待成為層105b的膜B之堆疊，使用光遮罩蝕刻膜B及膜A，形成欲待成為層105c的膜C，而後使用不同光遮罩蝕刻膜C之此種方式，可形成具有圖30A的形狀之開口。

例如，以形成欲待成為層105a的膜A及欲待成為層105b的膜B之堆疊，使用光遮罩蝕刻膜B，形成欲待成為層105c的膜C，而後使用不同光遮罩蝕刻膜C及膜A之此種方式，可形成具有圖30B的形狀之開口。

需注意的是，雖然未圖示於圖30A及30B，但是層105a中之開口的端頭、層105b中之開口的端頭、及層105c中之開口的端頭可彼此對準。

另一選擇是，可利用層105a中之開口的端頭、層105b中之開口的端頭、及層105c中之開口的端頭未彼此對準之結構。在那事例中，可以層105b覆蓋層105a的端頭。可以或不以層105c覆蓋層105b的端頭。

需注意的是，在圖4A及4B與圖5A及5B所示之結構的每一個中，層105a中之開口的端頭之錐角(在圖4A及4B與圖5A及5B中以θ2表示)可實質上同於或不同於層105b中之開口的端頭之錐角(在圖4A及4B與圖5A及5B中以θ1表示)。在圖29A及29B所示之結構中，層105b中之開口的端頭之錐角(在圖29A及29B中 以θ1表示)可實質上同於或不同於層105c中之開口的端頭之錐角(在圖29A及29B中以θ3表示)。在圖30A及30B所示之結構中，層105a中之開口的端頭之錐角(在圖30A及30B中以θ2表示)，層105b中之開口的端頭之錐角(在圖30A及30B中以θ1表示)，及層105c中之開口的端頭之錐角(在圖30A及30B中以θ3表示)可全部實質上相同，錐角的其中兩個可實質上相同，或所有錐角可彼此不同。

例如，在層105b的厚度大之事例中，θ1是小的較佳，以便層105b的端頭能夠盡可能平滑較佳。例如，θ2大於θ1較佳。另外，θ3大於θ1較佳。需注意的是，本發明的實施例之一態樣並不侷限於此。

此處，層的端頭之錐角為當從橫剖面方向看層時藉由層的端頭之側表面(下端中的正切)和層的底表面所形成之角度。各層的錐角係可藉由控制各層的厚度和材料、用以形成各層中的開口之蝕刻條件等等來控制。

需注意的是，圖4A及4B、圖5A及5B、圖29A及29B、與圖30A及30B圖解在圖1C、圖26A、及圖26C所示之結構中電極110及104b彼此連接的部位之結構例子。然而，在具有其他結構之實施例1至3中，可將類似結構利用於半導體裝置中電極110及104b彼此連接的部位。

可利用圖4A及4B、圖5A及5B、圖29A及29B、與圖30A及30B中電極110及104b彼此連接的部位之結構 例子的每一個作為設置在絕緣層105下方之給定電極經由形成在絕緣層105中的開口電連接到設置在絕緣層105之上的給定電極之部位的結構。例如，亦可利用圖4A及4B、圖5A及5B、圖29A及29B、與圖30A及30B中電極110及104b彼此連接的部位之結構例子的每一個作為使用與電極110相同層所形成之電極係連接到使用與電極104b相同層所形成之電極的部位之結構。例如，亦可利用圖4A及4B、圖5A及5B、圖29A及29B、與圖30A及30B中電極110及104b彼此連接的部位之結構例子的每一個作為電極110或使用與電極110相同層所形成之電極係連接到電極101或使用與電極101相同層所形成之電極的部位之結構。例如，亦可利用圖4A及4B、圖5A及5B、圖29A及29B、與圖30A及30B中電極110及104b彼此連接的部位之結構例子的每一個作為電極106或使用與電極106相同層所形成之電極係連接到電極101或使用與電極101相同層所形成之電極的部位之結構。例如，亦可利用圖4A及4B、圖5A及5B、圖29A及29B、與圖30A及30B中電極110及104b彼此連接的部位之結構例子的每一個作為電極106或使用與電極106相同層所形成之電極係連接到電極104b或使用與電極104b相同層所形成之電極的部位之結構。

此實施例係藉由在實施例1的部分或所有、實施例2的部分或所有、或實施例3的部分或所有上執行改變、添加、修改、移除、應用、上級概念化、或下級概念化所獲 得。如此，此實施例可與另一實施例(如、實施例1至3的任一個)自由組合或取代。

(實施例5)

在此實施例中，說明電晶體100的電極106與不同電極或佈線之間的電連接之例子。需注意的是，在圖式中，以相同參考號碼表示與上述實施例的任一者之圖式中的部位相同之部位，及省略其說明。

例如，電極106可電連接到電極101。利用此種連接，與電極101相同的電位可供應到電極106。如此，可增加電晶體100的開通狀態電流。圖6A至6E、圖7A至7E、圖8A至8E、圖9D及9E、圖31A至31E、圖32A至32E、圖33A至33E、與圖34D及34E各個圖解電極106電連接到電極101之例子。需注意的是，這些圖式中之電極106及101之間的電連接可類似於實施例1至4之各種圖式中的那些。

需注意的是，在電晶體100係設置在像素及形成由複數個像素所構成之像素矩陣的事例中，可為各個像素形成開口，以便電極106可電連接到電極101。因此，可降低接觸電阻或佈線電阻。另一選擇是，可為各個複數個像素形成開口，以便電極106可電連接到電極101。因此，可縮減佈局面積。另一選擇是，電極106可電連接到像素矩陣區中或像素矩陣區外的電極101。當電極106電連接到像素矩陣區外的電極101時，可縮減像素矩陣區中的佈局 面積。因此，可增加孔徑比。需注意的是，在驅動器電路係設置在像素矩陣區外之事例中，電極106電連接到驅動器電路與像素矩陣區之間的區域中之電極101較佳。

另一選擇是，例如，電極106可電連接到電極104a或電極104b。利用此種連接，與電極104a或電極104b相同的電位可供應到電極106。圖13A至13E、圖14A至14E、圖15A至15E、圖38A至38E、圖39A至39E、與圖40A至40E各個圖解電極106連接到電極104b之例子。需注意的是，這些圖式中之電極106與電極104a或電極104b之間的電連接可類似於實施例1至4之各種圖式中的那些。

需注意的是，在電晶體100係設置在像素及形成由複數個像素所構成之像素矩陣的事例中，可為各個像素形成開口，以便電極106可電連接到電極104b。另一選擇是，可為各個複數個像素形成開口，以便電極106可電連接到電極104b。另一選擇是，電極106可電連接到像素矩陣區中或像素矩陣區外的電極104b。如此，如同上述事例一般，可縮減接觸電阻或佈線電阻及/或可縮減佈局面積。

另一選擇是，例如，電極106可電連接到電極104b及110。利用此種連接，與電極104b及110相同的電位可供應到電極106。圖16A至16E、圖17A至17E、圖18A至18E、圖41A至41E、圖42A至42E、與圖43A至43E各個圖解電極106連接到電極104b及110之例子。 需注意的是，在這些圖式的結構中，電極110及106係使用一導電膜所形成，及電極110及106被統稱作電極110。雖然說明使用一導電膜形成電極110及106之例子，但是此實施例並不侷限於此。電極110及106係可藉由蝕刻不同導電膜來形成。另一選擇是，電極110及106可彼此相接觸以彼此電連接。需注意的是，這些圖式中之電極106與電極104b及110之間的電連接可類似於實施例1至4之各種圖式中的那些。

另一選擇是，例如，電極106可電連接到使用與電極101相同層所形成之電極101a。此處，電極101及101a係可藉由使用一遮罩(光罩)來蝕刻一導電膜而形成。也就是說，電極101及101a被同時圖案化。如此，例如、電極101及101a具有實質上相同的材料和厚度。圖10A至10E、圖11A至11E、圖12A至12E、圖35A至35E、圖36A至36E、與圖37A至37E各個圖解電極106連接到電極101a之例子。需注意的是，這些圖式中電極106與使用與電極101相同層所形成的電極之間的電連接可類似於實施例1至4之各種圖式中的那些。

需注意的是，在電晶體100係設置在像素及形成由複數個像素所構成之像素矩陣的事例中，可為各個像素形成開口，以便電極106可電連接到電極101a。另一選擇是，可為複數個像素形成開口，以便電極106可電連接到電極101a。另一選擇是，電極106可電連接到像素矩陣區中或像素矩陣區外的電極101a。例如，電極101a可以 是設置在像素矩陣中之電容器線。藉由與不同佈線、電極、導電層等等重疊且具有絕緣層設置在其間，電容器線形成諸如儲存電容等電容。另一選擇是，電極101a可以是設置在不同像素或同一像素中之不同閘極訊號線的閘極訊號線。

另一選擇是，例如，電極106可電連接到使用與電極104a或電極104b相同層所形成之電極104c。此處，電極104a、104b、及104c係可藉由使用一遮罩(光罩)來蝕刻一導電膜而形成。即、電極104a、104b、及104c被同時圖案化。如此，例如、電極104a、104b、及104c具有實質上相同的材料和厚度。圖23A至23E、圖24A至24E、圖25A至25E、圖49A至49E、圖50A至50E、與圖51A至51E各個圖解電極106連接到電極104c之例子。需注意的是，在圖25A至25E與圖51A至51E中，使用與半導體層103相同層所形成之半導體層103a係設置在電極104c下方。需注意的是，這些圖式中電極106與使用與電極104a或電極104b相同層所形成的電極之間的電連接可類似於實施例1至4之各種圖式中的那些。

需注意的是，在電晶體100係設置在像素及形成由複數個像素所構成之像素矩陣的事例中，可為各個像素形成開口，以便電極106可電連接到電極104c。另一選擇是，可為各個複數個像素形成開口，以便電極106可電連接到電極104c。另一選擇是，電極106可電連接到像素矩陣區中或像素矩陣區外的電極104c。例如，電極104c 可以是設置在像素矩陣中之電容器線。藉由與不同佈線、電極、導電層等等重疊且具有絕緣層設置在其間，電容器線形成諸如儲存電容等電容。另一選擇是，電極104c可以是設置在不同像素中之訊號線或電力供應線或者同一像素中之不同訊號線或不同電力供應線。

此處，在電極101a或電極104c為電容器線之事例中，可利用下面結構。

可利用電容器線設置在像素矩陣的各個像素列(或者各個像素行)以及各個像素列(或各個像素行)中之電晶體100的電極106電連接到設置在像素列(或像素行)中之電容器線的結構。另一選擇是，可利用電容器線設置在像素矩陣的各個像素列(或者各個像素行)以及各個像素列(或各個像素行)中之電晶體100的電極106電連接到設置在鄰接像素列(或像素行)的像素列(或像素行)中之電容器線的結構。

需注意的是，在像素矩陣的一像素包括複數個子像素之事例中，可利用電容器線設置在各個子像素列(或者各個子像素行)以及各個子像素列(或各個子像素行)中之電晶體100的電極106電連接到設置在子像素列(或子像素行)中之電容器線的結構。另一選擇是，在像素矩陣的一像素包括複數個子像素之事例中，可利用電容器線設置在各個像素列(或者各個像素行)以及各個子像素列(或各個子像素行)中之電晶體100的電極106電連接到設置在像素列(或像素行)中之電容器線的結構。另一選擇 是，在像素矩陣的一像素包括複數個子像素之事例中，可利用電容器線設置在各個子像素列(或者各個子像素行)以及各個子像素列(或各個子像素行)中之電晶體100的電極106電連接到設置在鄰接子像素列(或子像素行)的子像素列(或子像素行)中之電容器線的結構。

複數個電容器線可合併成單一電容器線。例如，電容器線可共同用於鄰接像素(或子像素)之間。因此，可縮減電容器線的數目。

需注意的是，在電晶體100的電極106電連接到電容器線之事例中，固定電位(等於或低於施加到電極101的最低電位之電位較佳)可被施加到電容器線。如此，電晶體100的臨界電壓可被控制，以便電晶體100可正常關閉。另外，可避免由於與電極101、電極104a等等的電容耦合所導致之雜訊輸入到電極110。

需注意的是，在電晶體100的電極106電連接到電容器線之事例中，脈衝訊號可供應到電容器線。例如，在執行共同反轉驅動之事例中，在某些事例中，以相同振幅值改變對置電極的電位及電容器線的電位。甚至在此種事例中，當關閉電晶體100之低電位供應到電極106時，電晶體100的臨界電壓仍可被控制，以便電晶體100可正常關。

需注意的是，在電晶體100的電極106電連接到電容器線之事例中，半導體層103未設置在電容器的一對電極(其中之一為電容器線)之間較佳。需注意的是，本發明 的實施例之一態樣並不侷限於此。

需注意的是，電極101a或電極104c並不侷限於電容器線，而可以是不同佈線。例如，電極101a或電極104可以是電力供應線、初始化佈線等等。例如，電極101a或電極104可以是設置在包括EL元件(如、有機發光元件)之顯示裝置的像素電路中之佈線。另一選擇是，電極101a或電極104可以是設置在驅動器電路(如、顯示裝置中之掃描線驅動器電路或訊號線驅動器電路)中之佈線。

此實施例係藉由在實施例1的部分或所有、實施例2的部分或所有、實施例3的部分或所有、或實施例4的部分或所有上執行改變、添加、修改、移除、應用、上級概念化、或下級概念化所獲得。如此，此實施例可與另一實施例(如、實施例1至4的任一個)自由組合或取代。

(實施例6)

在此實施例中，參考圖19A至19D、圖44A至44D、及圖45A至45D說明電晶體100的電極101(或使用與電極101相同層所形成之電極)與電晶體100的電極104a或電極104b(或使用與電極104a或電極104b相同層所形成之電極)之間的電連接之例子。需注意的是，在圖式中，以相同參考號碼表示與上述實施例的任一者之圖式中的部位相同之部位，及省略其說明。

圖19A至19D各個圖解在包括層105a及105b之絕 緣層105的事例中使用與電晶體100的電極101相同層所形成之電極101a與使用與電極104a或電極104b相同層所形成之電極104c之間的電連接之例子。

在圖19A所示之結構中，經由形成在層105a及105b中之開口191以及形成在絕緣層102和層105a及105b中之開口192的電極110b，電極104c和電極101a彼此電連接。

在圖19B所示之結構中，經由形成在層105a中之開口193以及形成在絕緣層102和層105a中之開口194的電極110b，電極104c和電極101a彼此電連接。也就是說，層105b未設置在電極104c及101a彼此連接之部位109中。

需注意的是，不一定從電極104c及101a彼此連接之整個部位省略層105b。例如，如圖19C或圖19D所示之結構中，層105b可設置在電極104c及101a彼此連接之部位109的一部分中。

在圖19C所示之結構中，經由形成在層105a中之開口195以及形成在絕緣層102和層105a及105b中之開口196的電極110b，電極104c及101a彼此電連接。

在圖19D所示之結構中，經由形成在層105a及105b中之開口197以及形成在絕緣層102和層105a中之開口198的電極110b，電極104c及101a彼此電連接。

接著，圖44A至44D各個在包括層105b及105c之絕緣層105的事例中圖解使用與電晶體100的電極101相 同層所形成之電極101a與使用與電極104a或電極104b相同層所形成之電極104c之間的電連接之例子。

在圖44A所示之結構中，經由形成在層105b及105c中之開口441以及形成在絕緣層102和層105b及105c中之開口442的電極110b，電極104c和電極101a彼此電連接。

在圖44B所示之結構中，經由形成在層105c中之開口443以及形成在絕緣層102和層105c中之開口444的電極110b，電極104c和電極101a彼此電連接。也就是說，層105b未設置在電極104c及101a彼此連接之部位109中。

需注意的是，不一定從電極104c及101a彼此連接之整個部位省略層105b。例如，如圖44C或圖44D所示之結構中，層105b可設置在電極104c及101a彼此連接之部位109的一部分中。

在圖44C所示之結構中，經由形成在層105c中之開口445以及形成在絕緣層102和層105b及105c中之開口446的電極110b，電極104c及101a彼此電連接。

在圖44D所示之結構中，經由形成在層105b及105c中之開口447以及形成在絕緣層102和層105c中之開口448的電極110b，電極104c及101a彼此電連接。

接著，圖45A至45D各個在包括層105a、105b及105c之絕緣層105的事例中圖解使用與電晶體100的電極101相同層所形成之電極101a與使用與電極104a或電 極104b相同層所形成之電極104c之間的電連接之例子。

在圖45A所示之結構中，經由形成在層105a、105b及105c中之開口451以及形成在絕緣層102和層105a、105b及105c中之開口452的電極110b，電極104c和電極101a彼此電連接。

在圖45B所示之結構中，經由形成在層105a及105c中之開口453以及形成在絕緣層102和層105a及105c中之開口454的電極110b，電極104c和電極101a彼此電連接。也就是說，層105b未設置在電極104c及101a彼此連接之部位109中。

需注意的是，不一定從電極104c及101a彼此連接之整個部位省略層105b。例如，如圖45C或圖45D所示之結構中，層105b可設置在電極104c及101a彼此連接之部位109的一部分中。

在圖45C所示之結構中，經由形成在層105a及105c中之開口455以及形成在絕緣層102和層105a、105b及105c中之開口456的電極110b，電極104c及101a彼此電連接。

在圖45D所示之結構中，經由形成在層105a、105b及105c中之開口457以及形成在絕緣層102和層105a及105c中之開口458的電極110b，電極104c及101a彼此電連接。

可使用此實施例中之電極104c及101a之間的連接之每一個，例如作為在二極體連接電晶體100的事例中之電 極104b及電極101的連接。可將二極體連接電晶體用於保護電路、驅動器電路等等中。另一選擇是，當閘極電極連接到源極電極或汲極電極時亦可使用電極104c及101a之間的連接。例如，在一像素包括複數個電晶體之像素電路或驅動器電路中，當閘極電極連接到源極電極或汲極電極時，使用電極104c及101a之間的連接。例如，在像素包括EL元件(如、有機發光元件)之像素電路中，在某些事例中，設置複數個電晶體及閘極電極連接到源極電極或汲極電極。另一選擇是，同樣在用以驅動閘極線之電路中也設置複數個電晶體。

另外，圖19A至19D之開口191至198、圖44A至44D之開口441至448、及圖45A至45D之開口451至458可具有類似於參考圖4A及4B、圖5A及5B、圖29A及29B、與圖30A及30B的實施例4所說明之開口的形狀之形狀。

需注意的是，電極104c及101a可彼此連接，卻不必使用電極110b。例如，電極104c及101a可在形成於絕緣層102中之接觸孔彼此直接連接。

此實施例係藉由在實施例1的部分或所有、實施例2的部分或所有、實施例3的部分或所有、實施例4的部分或所有、或實施例5的部分或所有上執行改變、添加、修改、移除、應用、上級概念化、或下級概念化所獲得。如此，此實施例可與另一實施例(如、實施例1至5的任一個)自由組合或取代。

(實施例7)

在此實施例中，參考圖20A至20D、圖21A至21D、圖46A至46D、及圖47A至47D說明增加電晶體100的寄生電容之結構以及增加電連接到電晶體100的電容器之電容值的結構之例子。需注意的是，在圖式中，以相同參考號碼表示與上述實施例的任一者之圖式中的部位相同之部位，及省略其說明。

需注意的是，圖20A至20D及圖21A至21D各個圖解使用層105a及105b的堆疊作為絕緣層105之例子。圖46A及46C與圖47B及47C各個圖解使用層105b及105c的堆疊作為絕緣層105之例子。圖46B及46D與圖47A及47D各個圖解使用層105a、105b及105c的堆疊作為絕緣層105之例子。

在圖20A至20D、圖21A至21D、圖46A至46D、及圖47A至47D中，移除電極104b之上的整層105b或電極104b之上的層105b之大部分，及寄生電容的電容值(或包括電極104b及電極106之電容器的電容值)大。在圖20A至20D、圖21A至21D、圖46A至46D、及圖47A至47D中，例如，在由虛線所圍繞的部位281中產生寄生電容及/或形成電容器。當電極104b及106的形狀、移除電極104b之上的層105b之範圍等等被適當決定時可調整電容值。

需注意的是，在圖20A至20D、圖21A至21D、圖 46A至46D、及圖47A至47D中，寄生電容亦產生在電極104b及101之間及/或可形成包括電極104b及101的電容器。當適當決定電極104b及101的形狀時可調整電容值。

以此方式，可增加電晶體100的閘極和源極之間的電容。另一選擇是，可形成電容值大之電容器。例如，在電晶體100被用於執行升壓操作的電路之事例中，增加閘極和源極之間的電容較佳。另一選擇是，當訊號保持在動態電路之電容器中時，電容器大較佳。如此，使用具有圖20A至20D、圖21A至21D、圖46A至46D、及圖47A至47D所示之結構的電晶體100較佳。

此實施例係藉由在實施例1的部分或所有、實施例2的部分或所有、實施例3的部分或所有、實施例4的部分或所有、實施例5的部分或所有、或實施例6的部分或所有上執行改變、添加、修改、移除、應用、上級概念化、或下級概念化所獲得。如此，此實施例可與另一實施例(如、實施例1至6的任一個)自由組合或取代。

(實施例8)

在此實施例中，參考圖22A至22E及圖48A至48E說明包括在半導體裝置等等(如、顯示裝置或發光裝置)中之電容器的結構例子。需注意的是，在圖式中，以相同參考號碼表示與上述實施例的任一者之圖式中的部位相同之部位，及省略其說明。

需注意的是，圖22A至22E各個圖解使用層105a及105b的堆疊作為絕緣層105之例子。圖48A及48C各個圖解使用層105b及105c的堆疊作為絕緣層105之例子。圖48B、48D、及48E各個圖解使用層105a、105b及105c的堆疊作為絕緣層105之例子。

能夠形成具有使用與電極101相同層所形成之電極101a作為一電極以及具有使用與電極104a相同層所形成之電極104c作為另一電極的電容器。圖22A及22B各個圖解此種例子。在圖22A及22B中，例如，電容器係形成在由虛線所圍繞的部位282中。需注意的是，電極106a係使用與電極106相同層所形成。雖然圖22A及22B各個圖解電極106a電連接到電極104c之例子，但是本發明的實施例之一態樣並不侷限於此。電極106a不一定電連接到電極104c。電極106a可電連接到電極101a或電極101a及104c二者。另一選擇是，電極106a不一定設置在部位282之上。

能夠形成具有使用與電極101相同層所形成之電極101a作為一電極以及具有電極106a作為另一電極的電容器。圖22C至22E及48A至48E各個圖解此種例子。在圖22C至22E及48A至48E中，例如，電容器形成在由虛線所圍繞的部位283中。

需注意的是，圖22D對應於從圖22C移除層105b的一部分之結構。在圖22D所示之結構中，未設置區域121c中之層105b。另外，圖22E對應於以寬於圖22D之 電極101a的寬度之(在圖式中的水平方向上)寬度移除層105b之結構。而且，圖48C及48D各個圖解從圖48A或圖48B移除層105b的一部分之結構。在圖48C及48D所示之結構的每一個中，未設置區域121c中之層105b。圖48E對應於以寬於圖48D之電極101a的寬度之(在圖式中的水平方向上)寬度移除層105b之結構。

需注意的是，在圖22A至22E及圖48A至48E中，電極106a可以是電極106、電極110、或使用與電極110相同層所形成之電極。電極101a可以是電極101。電極104c可以是電極104。

需注意的是，可使用圖22A至22E及圖48A至48E所圖解之電容器的每一個作為設置在電晶體100的閘極和源極之間的電容器。另一選擇是，例如，可使用圖22A至22E及圖48A至48E所圖解之電容器的每一個作為設置在像素中之儲存電容器。另一選擇是，可使用圖22A至22E及圖48A至48E所圖解之電容器的每一個作為保持驅動器電路中之訊號的電容器。

此實施例係藉由在實施例1的部分或所有、實施例2的部分或所有、實施例3的部分或所有、實施例4的部分或所有、實施例5的部分或所有、實施例6的部分或所有、或實施例7的部分或所有上執行改變、添加、修改、移除、應用、上級概念化、或下級概念化所獲得。如此，此實施例可與另一實施例(如、實施例1至7的任一個)自由組合或取代。

(實施例9)

在此實施例中，說明實施例1至8之絕緣層、電極、半導體層等等的材料之例子。

下面說明電晶體100中之半導體層103的材料。需注意的是，可將類似材料用於使用與半導體層103相同層所形成之半導體層。

電晶體100中之半導體層103可包括含氧化物半導體之層(氧化物半導體層)。例如，四金屬氧化物，諸如In-Sn-Ga-Zn-O為基氧化物半導體等；三金屬氧化物，諸如In-Ga-Zn-O為基氧化物半導體、In-Sn-Zn-O為基氧化物半導體、In-Al-Zn-O為基氧化物半導體、Sn-Ga-Zn-O為基氧化物半導體、Al-Ga-Zn-O為基氧化物半導體、Sn-Al-Zn-O為基氧化物半導體、或Hf-In-Zn-O為基氧化物半導體等；二金屬氧化物半導體，諸如In-Zn-O為基氧化物半導體、Sn-Zn-O為基氧化物半導體、Al-Zn-O為基氧化物半導體、Zn-Mg-O為基氧化物半導體、Sn-Mg-O為基氧化物半導體、In-Mg-O為基氧化物半導體、或In-Ga-O為基氧化物半導體等；或者單金屬氧化物，諸如In-O為基氧化物半導體、Sn-O為基氧化物半導體、或Zn-O為基氧化物半導體等可被使用作為氧化物半導體。此外，氧化物半導體可含有除了In(銦)、Ga(鎵)、Sn(錫)、及Zn(鋅)以外的元素，例如SiO₂。

例如，In-Sn-Zn-O為基氧化物半導體意指含有銦 (In)、錫(Sn)、及鋅(Zn)之氧化物半導體，及並未限制組成比。例如，In-Ga-Zn-O為基氧化物半導體意指含有銦(In)、鎵(Ga)、及鋅(Zn)之氧化物半導體，及並未限制組成比。In-Ga-Zn-O為基氧化物半導體可被稱作IGZO。

氧化物半導體層係可使用氧化物半導體膜來形成。在藉由濺鍍形成In-Sn-Zn-O為基氧化物半導體之事例中，使用具有組成比In：Sn：Zn=1：2：2、2：1：3、1：1：1、20：45：35等等(原子比)之靶材。

在藉由濺鍍形成In-Zn-O為基氧化物半導體之事例中，靶材具有組成比In：Zn=50：1至1：2(原子比)(In₂O₃：ZnO=25：1至1：4(莫耳比))、In：Zn=20：1至1：1(原子比)(In₂O₃：ZnO=10：1至1：2(莫耳比))較佳、In：Zn=1.5：1至15：1(原子比)(In₂O₃：ZnO=3：4至15：2(莫耳比))更好。例如，當靶材具有原子比In：Zn：O=X：Y：Z時，Z>1.5X+Y。

在藉由濺鍍形成In-Ga-Zn-O為基氧化物半導體之事例中，靶材可具有組成比In：Ga：Zn=1：1：0.5、1：1：1、或1：1：2(原子比)。

當靶材的純度被設定成99.99%或更高時，可縮減混合到氧化物半導體膜內之鹼性金屬、氫原子、氫分子、水、氫氧根、氫化物等等。此外，藉由使用靶材，在氧化物半導體膜中可縮減諸如鋰、鈉、或鉀等鹼性金屬的濃度。

需注意的是，已指出氧化物半導體對雜質不靈敏，當膜中含有相當多的金屬雜質量時也沒有問題，及可使用含有大量諸如鈉(Na)等鹼性金屬及不昂貴之鹼石灰(Kamiya、Nomura、及Hosono之“非晶氧化物半導體之載體傳送特性及電子結構：現狀”，KOTAI BUTSURI(固態物理)，2009，第44冊，第621-633頁)。但是此種考量並不適當。鹼性金屬非包括在氧化物半導體中之元素，因此是雜質。在鹼性土金屬未包括在氧化物半導體之事例中鹼性土金屬亦為雜質。當與氧化物半導體層相接觸之絕緣膜為氧化物及Na擴散到絕緣膜內時鹼性金屬，尤其是Na變成Na⁺。此外，在氧化物半導體層中，Na切割或進入包括在氧化物半導體中的金屬與氧之間的鍵。結果例如，發生諸如由於負方向上之臨界電壓的位移所導致之電晶體的正常開狀態等電晶體之特性的劣化，或遷移率減少。亦發生特性變化。當氧化物半導體層中之氫濃度足夠低時，由於雜質所導致之特性變化和電晶體的特性之劣化顯著。如此，當氧化物半導體層中之氫濃度為1×10¹⁸/cm³或更低、1×10¹⁷/cm³或更低較佳時，降低雜質濃度較佳。尤其是，藉由二次離子質譜儀之Na濃度的測量值為5×10¹⁶/cm³或更少較佳、1×10¹⁶/cm³或更少更好、1×10¹⁵/cm³或更少更好。同樣地，Li(鋰)濃度的測量值為5×10¹⁵/cm³或更少較佳、1×10¹⁵/cm³或更少更好。同樣地，K(鉀)濃度的測量值為5×10¹⁵/cm³或更少較佳、1×10¹⁵/cm³或更少更好。

需注意的是，氧化物半導體層可以是非晶或結晶。氧化物半導體層可以是單晶或非單晶。在非單晶之事例中，氧化物半導體層可以是非晶或多晶。另外，氧化物半導體可具有包括結晶部之非晶結構或者可以是非晶。關於氧化物半導體層，能夠使用包括具有c軸對準之晶體(亦稱作c軸對準晶體(CAAC))的氧化物，當從垂直於a-b平面的方向看時CAAC具有有著三角形、六角形、規律三角形、或規律六角形原子順序之相位，及其中當從垂直於c軸方向的方向看時金屬原子以層式方式排列或金屬原子和氧原子以層式方式排列。

參考圖69A至69E、圖70A至70C、及圖71A至71C詳細說明CAAC。需注意的是，在圖69A至69E、圖70A至70C、及圖71A至71C中，垂直方向對應於c軸方向及垂直於c軸方向的平面對應於a-b平面，除非特別說明。當簡單使用語詞“上半”及“下半”時，它們意指a-b平面上方的上半及a-b平面下方的下半(有關a-b平面的上半和下半)。另外，在圖69A至69E中，被圓圈圍繞的O(氧)原子表示四座標O原子，而被雙圓圈圍繞的O原子表示三座標O原子。

圖69A圖解包括一個六座標In(銦)原子和接近In原子的六個四座標氧原子(下面稱作四座標O原子)之結構。此處將僅圖解一個In原子和接近In原子的氧原子之結構稱作子單元。圖69A之結構事實上為八面體結構，但是為了簡化圖解作平面結構。需注意的是，三個四座標O 原子存在於圖69A之上半和下半的每一個中。在圖69A所示之子單元中，電荷為0。

圖69B圖解包括一個五座標Ga(鎵)原子、接近Ga原子的三個三座標氧原子(下面稱作三座標O原子)、及接近Ga原子的兩個四座標O原子之結構。所有三座標O原子存在於a-b平面上。一個四座標O原子存在於圖69B之上半和下半的每一個中。In原子可具有圖69B所示之結構，因為In原子可具有五個配位基。在圖69B所示之子單元中，電荷為0。

圖69C圖解包括一個四座標Zn(鋅)原子和接近Zn原子的四個四座標O原子之結構。在圖69C中，一個四座標O原子存在於上半，而三個四座標O原子存在於下半。另一選擇是，在圖69C中，三個四座標O原子可存在於上半，而一個四座標O原子可存在於下半。在圖69C所示之子單元中，電荷為0。

圖69D圖解包括一個六座標Sn(錫)原子和接近Sn原子的六個四座標O原子之結構。在圖69D中，三個四座標O原子存在於上半和下半的每一個中。在圖69D所示之子單元中，電荷為+1。

圖69E圖解包括兩個Zn原子之子單元。在圖69E中，一個四座標O原子存在於上半和下半的每一個中。在圖69E所示之子單元中，電荷為-1。

此處，某些子單元的一群組被稱作一群組，而群組的某一些被稱作一單元。

此處，說明將子單元彼此結合之規則。圖69A之有關六座標In原子的上半中之三個O原子各個具有三個鄰近的In原子在朝下方向上，及下半中之三個O原子各個具有三個鄰近的In原子在朝上方向上。圖69B之有關五座標Ga原子的上半之一個O原子各個具有一個鄰近的Ga原子在朝下方向上，及下半中之一個O原子各個具有一個鄰近的Ga原子在朝上方向上。圖69C之有關四座標Zn原子的上半之一個O原子各個具有一個鄰近的Zn原子在朝下方向上，及下半中之三個O原子各個具有三個鄰近的Zn原子在朝上方向上。以此方式，金屬原子上方之四座標O原子的數目等於四座標O原子下方之鄰近金屬原子的數目。同樣地，金屬原子下方之四座標O原子的數目等於四座標O原子上方之鄰近金屬原子的數目。因為O原子的座標數目為4，所以O原子下方之鄰近金屬原子的數目及O原子上方之鄰近金屬原子的數目之總和為4。因此，當金屬原子上方之四座標O原子的數目及另一金屬原子下方之四座標O原子的數目之總和為4時，可將包括金屬原子之兩種子單元彼此結合。例如，在經由上半中之三個四座標O原子結合六座標金屬(In或Sn)原子的事例中，六座標金屬原子係結合到五座標金屬(Ga或In)原子或四座標金屬(Zn)原子。

經由c軸方向上之四座標O原子將具有上述座標數目之金屬原子結合到另一金屬原子。另外，將子單元彼此結合，以便層結構中之總電荷為0。如此，構成一群組。

圖70A圖解包括在In-Sn-Zn-O為基材料的層結構中之一群組的模型。圖70B圖解包括三個群組之單元。需注意的是，圖70C圖解在從c軸方向觀察之圖70B的層結構之事例中的原子順序。

在圖70A中，為了簡化，未圖解三座標O原子及藉由圓圈圖解四座標O原子；圓圈中的數目表示四座標O原子的數目。例如，存在於有關Sn原子之上半和下半的每一個中之三個四座標O原子以圈起來的3來表示。同樣地，在圖70A中，存在於有關In原子之上半和下半的每一個中之一個四座標O原子以圈起來的1來表示。圖70A亦圖解接近下半中的一個四座標O原子及上半中的三個四座標O原子之Zn原子，以及接近上半中的一個四座標O原子及下半中的三個四座標O原子之Zn原子。

在包括於圖70A之In-Sn-Zn-O為基材料的層結構之群組中，以起始自頂部的順序，接近上半和下半的每一個中之三個四座標O原子的Sn原子結合到接近上半和下半的每一個中之一個四座標O原子的In原子，In原子結合到接近接近上半中之三個四座標O原子的Zn原子，Zn原子經由有關Zn原子的下半中之一個四座標O原子而結合到接近上半和下半的每一個中之三個四座標O原子的In原子，In原子結合到包括兩個Zn原子且接近上半中的一個四座標O原子之子單元，及子單元經由有關子單元的下半中之一個四座標O原子而結合到接近上半和下半的每一個中之三個四座標O原子的Sn原子。某些群組彼此結 合，以便構成一單元。

此處，用於三座標O原子的一結合之電荷和用於四座標O原子的一結合之電荷可被假設作分別為-0.667及-0.5。例如，六座標或五座標In原子的電荷、四座標Zn原子的電荷、及五座標或六座標Sn原子的電荷分別為+3、+2、及+4。如此，包括Sn原子的子單元之電荷為+1。結果，需要抵銷電荷+1之電荷-1以形成包括Sn原子的層結構。作為具有電荷-1的結構，可指定如圖69E所示之包括兩個Zn原子的子單元。例如，當提供包括兩個Zn原子的一個子單元給包括Sn原子的一個子單元時，抵銷電荷，以便層結構中之總電荷可以是0。

In原子可具有五個配位基或六個配位基。尤其是，當形成圖70B所示之單元時，可獲得In-Sn-Zn-O為基晶體(In₂SnZn₃O₈)。需注意的是，所獲得之In-Sn-Zn-O為基晶體的層結構可被表示作組成化學式In₂SnZn₂O₇(ZnO) _m (m為0或自然數)。

上述規則亦應用到下面氧化物：四金屬氧化物，諸如In-Sn-Ga-Zn-O為基氧化物等；三金屬氧化物，諸如In-Ga-Zn-O為基氧化物(亦稱作IGZO)、In-Al-Zn-O為基氧化物、Sn-Ga-Zn-O為基氧化物、Al-Ga-Zn-O為基氧化物、或Sn-Al-Zn-O為基氧化物等；二金屬氧化物半導體，諸如In-Zn-O為基氧化物、Sn-Zn-O為基氧化物、Al-Zn-O為基氧化物、Zn-Mg-O為基氧化物、Sn-Mg-O為基氧化物、In-Mg-O為基氧化物、或In-Ga-O為基氧化物 等；或者單金屬氧化物，諸如In-O為基氧化物、Sn-O為基氧化物、或Zn-O為基氧化物等。

例如，圖71A圖解包括在In-Ga-Zn-O為基材料的層結構中之一群組的模型。

在圖71A之包括在In-Ga-Zn-O為基材料的層結構中之群組中，以起始自頂部的順序，接近上半和下半的每一個中之三個四座標O原子的In原子結合到接近上半中之一個四座標O原子的Zn原子，Zn原子經由有關Zn原子的下半中之三個四座標O原子而結合到接近上半和下半的每一個中之一個四座標O原子的Ga原子，及Ga原子經由有關Ga原子的下半中之一個四座標O原子而結合到接近上半和下半的每一個中之三個四座標O原子的In原子。某些群組彼此結合，以便構成一單元。

圖71B圖解包括三個群組之單元。需注意的是，圖71C圖解從c軸方向所觀察之圖71B的層結構之事例中的原子順序。

此處，因為六座標或五座標In原子的電荷、四座標Zn原子的電荷、及五座標Ga原子的電荷分別為+3、+2、及+3，所以包括In原子、Zn原子、及Ga原子之子單元的電荷為0。如此，具有此種子單元的組合之層結構的總電荷總是0。

此處，因為六座標或五座標In原子的電荷、四座標Zn原子的電荷、及五座標Ga原子的電荷分別為+3、+2、及+3，所以包括In原子、Zn原子、及Ga原子的任一者 之子單元的電荷為0。如此，具有此種子單元的組合之群組的總電荷總是0。

包括CAAC之氧化物半導體膜(下面亦稱作CAAC膜)係可藉由濺鍍來形成。上述材料可被使用作為靶材材料。在藉由濺鍍形成CAAC膜之事例中，大氣中的氧氣之比例高較佳。在氬和氧的混合氣體中執行濺鍍之事例中，例如，氧氣的比例為30%或更高較佳，40%或更高更好，因為來自大氣的氧供應促進CAAC的結晶。

在藉由濺鍍形成CAAC膜之事例中，形成CAAC膜之基板被加熱至150℃或更高較佳，170℃或更高更好。這是因為基板溫度變得越高，CAAC的結晶被促進越多。

在氮大氣中或在真空中於CAAC膜上執行熱處理之後，在氧大氣或氧和另一氣體的混合氣體中執行熱處理較佳。這是因為由於前一熱處理所導致的氧不足可藉由從後一熱處理中之大氣供應氧氣來校正。

形成CAAC膜之膜表面(沈積表面)為平坦的較佳。這是因為約垂直於沈積表面之c-軸存在於CAAC膜中，以便沈積表面不規則導致晶粒邊界產生在CAAC膜中。如此，在形成CAAC膜之前，於沈積表面上執行諸如化學機械拋光(CMP)等平面化處理較佳。沈積表面的平均粗糙為0.5mm或更低較佳、0.3mm或更低更好。

需注意的是，在某些事例中，藉由濺鍍等等所形成之氧化物半導體膜含有濕氣或氫(包括氫氧根)作為雜質。在本發明的一實施例中，為了縮減氧化物半導體膜(或使 用氧化物半導體膜所形成之氧化物半導體層)中之諸如濕氣或氫等雜質(為了執行脫水或除氫作用)，在降壓大氣，氮、稀有氣體等等的鈍氣大氣，氧氣大氣、或超乾燥空氣(在光腔衰蕩光譜(CRDS)法中藉由露點計執行測量之事例中，濕氣量為20ppm(-55℃藉由轉換成露點)或更低、1ppm或更低較佳、10ppb或更低更好)，於氧化物半導體膜(氧化物半導體層)上執行熱處理。

藉由在氧化物半導體膜(氧化物半導體層)上執行熱處理，可消除氧化物半導體膜(氧化物半導體層)中之濕氣或氫。尤其是，以溫度高於或等於250℃及低於或等於750℃、高於或等於400℃及低於或等於基板的應變點較佳來執行熱處理。例如，可以500℃執行熱處理達3至6分鐘。當RTA用於熱處理時，可在短時間內執行脫水或除氫作用；如此，甚至以高於玻璃基板的應變點之溫度仍可執行處理。

在以此方式消除氧化物半導體膜(氧化物半導體層)中的濕氣或氫之後，添加氧。如此，可縮減例如氧化物半導體膜(氧化物半導體層)中之氧缺陷，以便氧化物半導體膜(氧化物半導體層)可以是本徵(i型)或實質上本徵的。

可以例如包括氧比例高於化學計量比例的區域之絕緣膜被形成與氧化物半導體膜(氧化物半導體層)相接觸，而後執行熱處理的此種方式添加氧。以此方式，絕緣膜中過量的氧可供應到氧化物半導體膜(氧化物半導體層)。 如此，氧化物半導體膜(氧化物半導體層)可含有過量的氧。過量的氧存在於例如包括在氧化物半導體膜(氧化物半導體層)中之晶體的晶格之間。

需注意的是，包括氧比例高於化學計量比例的區域之絕緣膜可被應用到位在氧化物半導體膜(氧化物半導體層)的上側上之絕緣膜或者位在與氧化物半導體膜(氧化物半導體層)相接觸之絕緣膜的氧化物半導體膜(氧化物半導體層)之下側上的絕緣膜；然而，應用此種絕緣膜到與氧化物半導體膜(氧化物半導體層)相接觸之絕緣膜二者較佳。可以氧化物半導體膜(氧化物半導體層)係設置在各個包括氧比例高於化學計量比例的區域之絕緣膜之間的結構來增強上述效果，此種絕緣膜被使用作為與氧化物半導體膜(氧化物半導體層)相接觸且位在氧化物半導體膜(氧化物半導體層)的上側和下側上之絕緣膜。

此處，包括氧比例高於化學計量比例的區域之絕緣膜可以是單層絕緣膜或堆疊的複數個絕緣膜。需注意的是，絕緣膜包括盡可能越少越好的諸如濕氣或氫等雜質較佳。當絕緣膜中含有氫時，氫進入氧化物半導體膜(氧化物半導體層)或者由氫析取氧化物半導體膜(氧化物半導體層)中的氧，藉以氧化物半導體膜具有較低的電阻(n型導電性)；如此，可形成寄生通道。如此，重要的是，利用未使用氫之沈積法，以便形成含有盡可能越少越好的氫之絕緣膜。具有高障壁特性之材料被用於絕緣膜較佳。作為具有高障壁特性之絕緣膜，例如、可使用氮化矽膜、氧 氮化矽膜、氮化鋁膜、氧化鋁膜、氧氮化鋁膜等等。當使用堆疊的複數個絕緣膜時，諸如氧化矽膜或氮氧化矽膜等具有低比例的氮之絕緣膜係形成在比具有高障壁特性的絕緣膜更接近氧化物半導體膜(氧化物半導體層)之側上。然後，具有高障壁特性之絕緣膜被形成與氧化物半導體膜(氧化物半導體層)重疊，具有有著低比例的氮之絕緣膜夾置在其間。當使用具有高障壁特性之絕緣膜時，可防止諸如濕氣或氫等雜質進入氧化物半導體膜(氧化物半導體層)或者氧化物半導體膜(氧化物半導體層)與另一絕緣膜之間的介面及其附近。此外，諸如氧化矽膜或氮氧化矽膜等具有低比例的氮之絕緣膜被形成與氧化物半導體膜(氧化物半導體層)相接觸，以便可防止具有高障壁特性之絕緣膜與氧化物半導體膜(氧化物半導體層)直接相接觸。

另一選擇是，可藉由在氧大氣中於氧化物半導體膜(氧化物半導體層)上執行熱處理來執行在消除氧化物半導體膜(氧化物半導體層)中的濕氣或氫之後添加氧。以例如高於或等於100℃及低於350℃、高於或等於150℃及低於250℃較佳執行熱處理。在氧大氣中用於熱處理之氧氣未包括水、氫等等較佳。另一選擇是，引進熱處理設備內之氧氣的純度為6N(99.9999%)或更高較佳、7N(99.99999%)或更高更好(即、氧中的雜質濃度為1ppm或更低、0.1ppm或更低較佳)。

另一選擇是，藉由離子植入、離子摻雜等等來執行在 消除氧化物半導體膜(氧化物半導體層)中的濕氣或氫之後添加氧。例如，以2.45GHZ而變成電漿之氧可添加到氧化物半導體膜(氧化物半導體層)。

如此所形成的氧化物半導體層可被使用作為電晶體100的半導體層103。以此方式，可獲得具有極低關閉狀態電流之電晶體100。

電晶體100的半導體層103可包括微晶矽。微晶矽為具有中間結構在非晶和結晶結構(包括單晶結構和多晶結構)之間的半導體。在微晶矽中，具有晶粒尺寸2至200nm、10至80nm較佳、20至50nm更好、25至33nm又更好之柱狀或針狀晶體已生長在垂直於基板表面之方向上。如此，在某些事例中，晶粒邊界係形成在柱狀或針狀晶體的介面中。

典型例子之微晶矽的Raman(拉曼)光譜位移到比520cm^-1(表示單晶矽)更低的波數側。也就是說，微晶矽的Raman(拉曼)光譜之峰值係在表示單晶矽的520cm^-1與表示非晶矽的480cm^-1之間。另外，微晶矽含有濃度至少1原子百分比之氫或鹵素，以終止懸鍵。而且，微晶矽含有諸如氦、氬、氪、或氖等稀有氣體元素，以進一步促進晶格變形，以便增加穩定性和可獲得令人滿意的微晶矽。例如在美國專利號碼4409134中揭示此種微晶矽。

電晶體100的半導體層103可包括非晶矽。電晶體100的半導體層103可包括多晶矽。另一選擇是，電晶體100的半導體層103可包括有機半導體、碳奈米管等等。

下面說明電極110的材料。需注意的是，類似材料可被用於使用與電極110相同層所形成之電極。

電極110係可使用透光導電材料來形成。作為透光導電材料，可使用銦錫氧化物(ITO)、含有氧化矽之銦錫氧化物(ITSO)、有機銦、有機錫、氧化鋅、銦鋅氧化物等等。需注意的是，電極110可具有透光區和反射區二者。如此，可獲得半穿透式顯示裝置。另一選擇是，電極110係可使用反射導電材料來形成。如此，可獲得反射式顯示裝置。另一選擇是，可獲得光被發射到與形成像素之側邊相對的側邊之頂發射發光裝置。

尤其是，在反射導電材料被用於電極110之事例中，當電極110設置在電晶體100上方以與電晶體100重疊時可增加孔徑比。

下面說明電極106的材料。需注意的是，類似材料可被用於使用與電極106相同層所形成之電極。

電極106係可使用透光導電材料來形成。作為透光導電材料，可使用銦錫氧化物(ITO)、含有氧化矽之銦錫氧化物(ITSO)、有機銦、有機錫、氧化鋅、銦鋅氧化物等等。

下面說明絕緣層105的材料。

絕緣層105可包括有機絕緣層。絕緣層105可包括無機絕緣層。絕緣層105可包括無機絕緣層和有機絕緣層的堆疊。例如，層105a及105c可以是無機絕緣層。層105b可以是有機絕緣層。

在絕緣層105或層105b為濾色器之事例中，可使用綠色有機絕緣層、藍色有機絕緣層、紅色有機絕緣層等等作為絕緣層105或層105b。在絕緣層105或層105b為黑色矩陣之事例中，可使用黑色有機絕緣層作為絕緣層105或層105b。

丙烯酸、聚醯亞胺、聚醯胺等等可被用於有機絕緣層。藉由使用聚醯亞胺，可降低形成在絕緣層105或層105b之上的發光元件之劣化。另一選擇是，光敏材料可被用於有機絕緣層。可在未形成抗蝕遮罩之下蝕刻包括光敏材料的膜。可藉由諸如噴墨法等微滴排放法來形成有機絕緣層。另一選擇是，可使用藉由諸如噴墨法等微滴排放法所形成且被蝕刻之層。例如，可使用藉由諸如噴墨法等微滴排放法所形成且使用抗蝕遮罩來蝕刻之層。

氧化矽膜、氮化矽膜、氮氧化矽膜等等可被用於無機絕緣層。

此實施例係藉由在實施例1的部分或所有、實施例2的部分或所有、實施例3的部分或所有、實施例4的部分或所有、實施例5的部分或所有、實施例6的部分或所有、實施例7的部分或所有、或實施例8的部分或所有上執行改變、添加、修改、移除、應用、上級概念化、或下級概念化所獲得。如此，此實施例可與另一實施例(如、實施例1至8的任一個)自由組合或取代。

(實施例10)

在此實施例中，說明用以製造半導體裝置之方法的一態樣。

圖59A至59E圖解製造具有圖1A所示之結構的半導體裝置之方法的例子。

電極101係形成在絕緣表面200之上，絕緣層102係形成在電極101之上，及形成與電極101的至少一部分至少局部重疊且具有絕緣層102設置在其間之半導體層103(圖59A)。

電極104a及104b係形成在半導體層103之上。絕緣膜591係形成在電極104a及104b之上。絕緣膜591係使用正光敏材料所形成(圖59B)。

然後，絕緣膜591經過藉由使用半色調遮罩592的曝光。半色調遮罩592具有區域592a、592b、及592c，及這些區域具有用於曝光的不同光透射比。此處，(區域592c的透射比)>(區域592b的透射比)>(區域592a的透射比)(圖59C)。

當絕緣膜591經過藉由使用半色調遮罩592的曝光時，能夠形成絕緣層105，其具有區域121及122以及通孔123。區域121薄於區域122(圖59D)。

之後，與半導體層103的至少一部分至少局部重疊且具有區域121設置在其間之電極106係形成在絕緣層105之上，及電極110的至少一部分係形成在區域122的至少一部分之上(圖59E)。

以此方式，可製造半導體裝置。

需注意的是，雖然絕緣膜591係使用正光敏材料來形成，但是此實施例並不侷限於此。絕緣膜591係可使用負光敏材料來形成。另一選擇是，可以在不使用光敏材料之下形成絕緣膜591、抗蝕劑係形成在絕緣膜591之上、抗蝕劑經過藉由使用半色調遮罩的曝光以便形成抗蝕遮罩、以及藉由使用抗蝕遮罩來蝕刻絕緣膜591之此種方式來形成絕緣層105。

圖60A至60E圖解製造具有圖1C所示之結構的半導體裝置之方法的例子。

電極101係形成在絕緣表面200之上，以及形成絕緣層102、半導體層103、和電極104a及104b。直至此階段的製造步驟類似於圖59及59B之步驟。絕緣膜601a係形成在電極104a及104b之上，以及絕緣膜601b係形成在絕緣膜601a之上(圖60A)。

然後，抗蝕劑602係形成在絕緣膜601b之上。抗蝕劑602為正抗蝕劑。抗蝕劑602經過藉由使用半色調遮罩603的曝光。半色調遮罩603具有區域603a、603b、及603c，及這些區域具有用於曝光的不同光透射比。此處，(區域603c的透射比)>(區域603b的透射比)>(區域603a的透射比)(圖60B)。

當抗蝕劑602經過藉由使用半色調遮罩603的曝光時，形成具有有著不同厚度的三個區域之抗蝕遮罩604(圖60C)。

當使用抗蝕遮罩604蝕刻絕緣膜601a及601b時，能 夠形成絕緣層(層105a及105b的堆疊)，其具有區域121及122以及通孔123。區域121薄於區域122(圖60D)。

之後，與半導體層103的至少一部分至少局部重疊且具有區域121設置在其間之電極106係形成在絕緣層105b之上，及電極110的至少一部分係形成在區域122的至少一部分之上(圖60E)。

以此方式，可製造半導體裝置。

需注意的是，雖然在圖60A至60E的製造步驟中抗蝕劑602為正抗蝕劑，但是此實施例並不侷限於此。抗蝕劑602係可使用負光敏材料來形成。另一選擇是，可以未使用抗蝕劑602、使用光敏材料形成絕緣膜601b、及絕緣膜601b經過藉由使用半色調遮罩的曝光之此種方式來形成絕緣層(層105a及105b的堆疊)。

雖然在圖60A至60E的製造步驟中使用半色調遮罩，但是此實施例並不侷限於此。例如，可利用如圖61A至61D所示之製造步驟。

直至圖61A的步驟之製造步驟類似於圖60A的步驟。

在圖61A至61D的製造步驟中，絕緣膜601b被蝕刻，以便形成區域121和開口124。以此方式，形成層105b(圖61B)。

之後，經由開口124露出之絕緣膜601a被蝕刻，以便形成通孔123。在那事例中，可進一步蝕刻層105b的 一部分。如此，能夠形成絕緣層(層105a及105b的堆疊)，其具有區域121及122以及通孔123。區域121薄於區域122(圖61C)。

之後，與半導體層103的至少一部分至少局部重疊且具有區域121設置在其間之電極106係形成在絕緣層105b之上，及電極110的至少一部分係形成在區域122的至少一部分之上(圖61D)。

以此方式，可製造半導體裝置。

需注意的是，雖然在圖61A至61D的製造步驟中堆疊而後蝕刻絕緣膜601a及601b，但是此實施例並不侷限於此。例如，可利用圖62A至62E所示之製造步驟。

直至形成絕緣膜601a的步驟之步驟(圖62A)類似於圖61A的製造步驟。

在形成絕緣膜601a之後，絕緣膜601a被蝕刻，以便形成具有開口125之層105a(圖62B)。

然後，形成絕緣膜601b以覆蓋層105a(圖62C)。

然後，蝕刻絕緣膜601b。在那事例中，可進一步蝕刻層105a的一部分。如此，能夠形成絕緣層(層105a及105b的堆疊)，其具有區域121及122以及通孔123。區域121薄於區域122(圖62D)。

之後，與半導體層103的至少一部分至少局部重疊且具有區域121設置在其間之電極106係形成在絕緣層105b之上，及電極110的至少一部分係形成在區域122的至少一部分之上(圖62E)。

以此方式，可製造半導體裝置。

需注意的是，在圖60A至60E、圖61A至61D、及圖62A至62E的步驟中，絕緣層105係由兩膜(絕緣膜601a及601b)所構成，及僅選擇性移除膜的其中之一，以便形成區域121及122。然而，此實施例並不侷限於此。絕緣層105係可由m(m為自然數)個膜所形成，及可僅選擇性移除m個膜中的n個膜(n為小於m之自然數)，以便形成區域121及122。

例如，圖63A至63E圖解使用三個膜形成絕緣層105之步驟。圖63A至63E中的步驟對應於製造具有圖26C所示之結構的半導體裝置之步驟。

直至圖63A之步驟的步驟類似於圖60A之製造步驟。

在形成絕緣膜601b之後，絕緣膜601b被蝕刻，以便形成具有開口126及127之層105b(圖63B)。

然後，形成絕緣膜601c以覆蓋層105b(圖63C)。

然後，絕緣膜601a及601c被蝕刻，以便形成通孔123。如此，能夠形成絕緣層(層105a、105b、及105c的堆疊)，其具有區域121及122以及通孔123。區域121薄於區域122(圖63D)。

之後，與半導體層103的至少一部分至少局部重疊且具有區域121設置在其間之電極106係形成在絕緣層105c之上，及電極110的至少一部分係形成在區域122的至少一部分之上(圖63E)。

以此方式，可製造半導體裝置。

需注意的是，圖64A至64E圖解使用三個膜形成絕緣層105之步驟。這些步驟不同於圖63A至63E的步驟。圖64A至64E之步驟對應於在於圖26C所示之結構中層105b覆蓋層105a的端頭之事例中製造半導體裝置的步驟。

首先，絕緣膜被蝕刻，以便形成具有開口128a之層105a，而後形成絕緣膜601b(圖64A)。

絕緣膜601b被蝕刻，以便形成具有開口127及開口128之層105b(圖64B)。此處，開口128係形成在開口128a中及具有比開口128a小的直徑。

然後，形成絕緣膜601c以覆蓋層105b(圖64C)。

然後，絕緣膜601c被蝕刻，以便形成通孔123。如此，能夠形成絕緣層(層105a、105b、及105c的堆疊)，其具有區域121及122以及通孔123。區域121薄於區域122(圖64D)。

之後，與半導體層103的至少一部分至少局部重疊且具有區域121設置在其間之電極106係形成在絕緣層105c之上，及電極110的至少一部分係形成在區域122的至少一部分之上(圖64E)。

以此方式，可製造半導體裝置。

需注意的是，圖59A至59E、圖60A至60E、圖61A至61D、圖62A至62E、圖63A至63E、及圖64A至64E圖解製造藉由圖1A、圖1C、或圖26C中之半導體裝置的 一些修改所獲得之半導體裝置的步驟；然而，同樣可製造具有上述實施例的其他結構之半導體裝置。

此實施例係藉由在實施例1的部分或所有、實施例2的部分或所有、實施例3的部分或所有、實施例4的部分或所有、實施例5的部分或所有、或實施例6的部分或所有、實施例7的部分或所有、實施例8的部分或所有、或實施例9的部分或所有上執行改變、添加、修改、移除、應用、上級概念化、或下級概念化所獲得。如此，此實施例可與另一實施例(如、實施例1至9的任一個)自由組合或取代。

(實施例11)

在此實施例中，說明應用實施例1至10中之半導體裝置的任一者到顯示裝置之例子。

實施例1至10中之半導體裝置的任一者可用於液晶顯示裝置等等中的像素。

圖52A及52B為液晶顯示裝置中之像素的橫剖面圖之例子。圖52A及52B為在具有圖1C所示之結構的半導體裝置應用到液晶顯示裝置之事例中的橫剖面圖。需注意的是，在圖52A及52B中，與圖1A至1E之部位相同的部位係藉由相同參考號碼來表示，及省略其說明。

在圖52A及52B中，可將電晶體100設置在像素中。電極110可以是像素電極。層105b可以是濾色器及/或黑色矩陣。

在圖52A中，將突出物510設置在區域122中。突出物510可充作間隔物。如此，形成電晶體100的基板(下面稱作像素基板)與用以密封液晶層的基板(下面稱作對置基板)之間的間隙係可以突出物510來控制。需注意的是，黑色矩陣係可使用突出物510來形成。另一選擇是，突出物510可充作用以控制液晶分子的對準之肋狀物。利用突出物510，可控制對準液晶分子之方向。

需注意的是，圖52A及52B未圖解液晶層、與像素電極形成一對之電極(下面稱作對置電極)、及對置電極。對置電極係可使用像素基板或對置基板來設置。雖然未圖解對準膜，但是可設置或不設置對準膜。

在圖52A所示之結構中，如圖52B所示，層510a及510b可被設置，以充填絕緣層105薄或未設置絕緣層105之區域(例如，移除層105b之區域)。如此，可縮減面對液晶層的像素基板之上的部位之不平均。層510a及510b係可使用不同於或同於突出物510的材料之材料來形成。黑色矩陣係可使用層510a、層510b、及突出物510的任一者或全部來形成。需注意的是，在圖52B中，不需要設置層510a及510b的其中之一。例如，只設置層510a。

需注意的是，在圖52A及52B中，突出物510和層510a及510b係可藉由以光致微影處理絕緣層來獲得。另一選擇是，可使用光敏材料來形成突出物510和層510a及510b。需注意的是，係可藉由諸如噴墨法等微滴排放 法來形成突出物510和層510a及510b。雖然圖52A及52B各個圖解突出物510設置在像素基板之上的例子，但是此實施例並不侷限於此。突出物510可設置在對置基板上。

雖然圖52A及52B各個圖解突出物510被設置以與電極110重疊之例子，但是此實施例並不侷限於此。突出物510可被設置以不與電極110重疊。另一選擇是，突出物510可被設置以與電極110重疊但不與電極110的另一部分重疊。另外，可為各個像素或各個複數個像素設置突出物510。突出物510係可被設置成與像素的佈線局部重疊，或者可被設置成與黑色矩陣局部重疊。

雖然圖52A及52B各個圖解圖1C之半導體裝置應用到液晶顯示裝置之例子，但是此實施例並不侷限於此。可將實施例1至10中之半導體裝置的任一者應用到液晶顯示裝置。例如，可將實施例1至10中之半導體裝置的任一者應用到液晶顯示裝置，及可設置突出物510、層510a、及層510b的任一者，如圖52A及52B一般。

此實施例係藉由在實施例1的部分或所有、實施例2的部分或所有、實施例3的部分或所有、實施例4的部分或所有、實施例5的部分或所有、實施例6的部分或所有、實施例7的部分或所有、或實施例8的部分或所有、實施例9的部分或所有、或實施例10的部分或所有上執行改變、添加、修改、移除、應用、上級概念化、或下級概念化所獲得。如此，此實施例可與另一實施例(如、實 施例1至10的任一個)自由組合或取代。

(實施例12)

在此實施例中，說明將實施例1至10中之半導體裝置的任一者應用到顯示裝置之例子。

例如，實施例1至10中之半導體裝置的任一者可被用於液晶顯示裝置等等之像素。

圖55A至55F為液晶顯示裝置的像素部中之一像素的電路圖之例子。像素包括電晶體、電容器、及液晶元件。像素另包括閘極訊號線551、源極訊號線552、電容器線553等等。源極訊號線552亦可被稱作視頻訊號線。需注意的是，圖55A至55F的每一個所圖解之一像素包括子像素。可使用實施例1至10的任一者中之電晶體100作為電晶體。圖55G圖示圖55A至55F所使用之電晶體的符號。圖55G圖示電晶體的符號以及電晶體的符號與實施例1至10的任一者中之電晶體100之間的對應性。

圖55H從圖55A至55F引用液晶元件。如圖55H所示，液晶元件包括電極110(對應於像素電極)及電極550(對應於對置電極)。液晶層係設置在電極110與電極550之間。

另外，可使用實施例7或實施例8中之寄生電容或電容器作為圖55A至55F中的電容器。

實施例1至10中之半導體裝置的任一者可被用於包括EL元件(如、有機發光元件)(下面稱作EL顯示裝 置)或發光裝置之顯示裝置中的像素。

圖56A至56C為EL顯示裝置中的像素之電路圖的例子。圖56A至56C中之像素包括EL元件560、電晶體562、電晶體563、及電容器564。像素另包括閘極訊號線551、源極訊號線552、電容器線553、電力供應線561等等。源極訊號線552亦被稱作視頻訊號線。電晶體562具有控制是否供應視頻訊號到電晶體563的閘極之功能。電晶體563具有控制欲待供應到EL元件560的電流之功能。可使用實施例1至10的任一者中之電晶體100作為電晶體。圖55G圖示電晶體的符號以及電晶體的符號與實施例1至10的任一者中之電晶體100之間的對應性。

另外，實施例1至10中之半導體裝置的任一者可被用於液晶顯示裝置、EL顯示裝置等等中的驅動器電路。例如，實施例1至10中之半導體裝置的任一者可被用於驅動器電路，諸如掃描線驅動器電路或用以輸出訊號到像素之訊號線驅動器電路等。圖57A及57B圖解驅動器電路的一部分之例子。可使用實施例1至10的任一者中之電晶體100作為包括在驅動器電路中之電晶體的一些或所有(電晶體701、702、703、704、705、706、707、708、709、710、711、712、713、715、801、802、803、804、805、806、807、808、809、810、811、812、813、814、815、816、及817)。

另外，可使用實施例7或實施例8中之寄生電容或電容器作為圖57A中的電容器714。

此實施例係藉由在實施例1的部分或所有、實施例2的部分或所有、實施例3的部分或所有、實施例4的部分或所有、實施例5的部分或所有、實施例6的部分或所有、實施例7的部分或所有、或實施例8的部分或所有、實施例9的部分或所有、實施例10的部分或所有、或實施例11的部分或所有上執行改變、添加、修改、移除、應用、上級概念化、或下級概念化所獲得。如此，此實施例可與另一實施例(如、實施例1至11的任一個)自由組合或取代。

(實施例13)

在此實施例中，說明將實施例1至10中之半導體裝置的任一者應用到諸如液晶顯示裝置等顯示裝置之例子。

圖53和圖58A及58B圖解液晶顯示裝置中之像素的結構之一態樣。沿著圖53之俯視圖中的線A1-A2所取之橫剖面圖對應於圖58A或58B。

在圖53和圖58A及58B中，像素530包括電晶體100、電容器531、及液晶元件(或顯示元件)。需注意的是，像素530可以是子像素。圖53和圖58A至58D只圖解對應於液晶元件(或顯示元件)的像素電極之電極110，及未圖解對置電極(共同電極)。

可使用實施例1至10中之各種結構的任一者作為電晶體100之結構。如此，電晶體100的結構類似於實施例1至10中之結構的任一者。因此，與實施例1至10中之 結構的任一者之部位相同的部位係藉由相同參考號碼來表示，及省略其說明。需注意的是，圖58A圖解使用具有圖1A的結構的電晶體100之例子。圖58B圖解使用具有圖1C的結構的電晶體100之例子。

另外，可使用實施例7或實施例8中之寄生電容或電容器作為電容器531。需注意的是，圖58A圖解電容器531形成在使絕緣層105變薄之區域121c的例子。圖58B圖解在移除層105b之區域121c中形成電容器531的例子。圖58B中之電容器531的結構對應於圖22D中之電容器的結構。

電晶體100的電極106經由開口501a電連接到電極101a。電晶體100的電極101充作電晶體的閘極電極和閘極線二者。電極101a係與電極101平行設置。電極101a充作用以施加電位到電晶體100的電極106之佈線和鄰接列中的像素(或子像素)中之電容器線二者。電晶體100的電極104a充作源極電極和汲極電極的其中之一與源極線二者。源極線被設置成與閘極線交叉。電晶體100的電極104b充作源極電極和汲極電極的其中另一個，及經由開口501b電連接到電極110。電容器531之一對電極的其中之一為電極110，及電容器531的另一電極為電極101a。

需注意的是，電極101a係可使用例如與電極101相同層和相同材料來形成。需注意的是，電極101a及101係可使用不同的材料來形成。

圖54和圖58C及58D圖解液晶顯示裝置中之像素的結構之另一態樣。沿著圖54之俯視圖中的線A1-A2所取之橫剖面圖對應於圖58C或58D。

在圖54和圖58C及58D中，像素530包括電晶體100、電容器532、及液晶元件(或顯示元件)。需注意的是，像素530可以是子像素。

電晶體100的結構類似於實施例1至10中之結構的任一者。因此，與實施例1至10中之結構的任一者之部位相同的部位係藉由相同參考號碼來表示，及省略其說明。需注意的是，圖58C圖解使用具有圖1A的結構的電晶體100之例子。圖58D圖解使用具有圖1C的結構的電晶體100之例子。以此方式，可使用實施例1至10中之各種結構的任一者作為電晶體100之結構。

另外，可使用實施例7或實施例8中之寄生電容或電容器作為電容器532。需注意的是，圖58C圖解電容器532形成在使絕緣層105變薄之區域121c的例子。圖58D圖解在移除層105b之區域121c中形成電容器532的例子。圖58D中之電容器532的結構對應於圖22E中之電容器的結構。

電晶體100的電極106經由開口502a電連接到電極101a。電晶體100的電極101充作電晶體的閘極電極和閘極線二者。電極101b係與電極101平行設置。電極101b充作電容器線。電晶體100的電極104a充作源極電極和汲極電極的其中之一與源極線二者。源極線被設置成與閘 極線交叉。電晶體100的電極104b充作源極電極和汲極電極的其中另一個，及經由開口502b電連接到電極110。電容器532之一對電極的其中之一為電極110，及電容器532的另一電極為電極101b。

需注意的是，電極101b係可使用例如與電極101相同層和相同材料來形成。需注意的是，電極101b及101係可使用不同的材料來形成。

需注意的是，圖54圖解電極110具有複數個開口之例子；然而，此實施例並不侷限於此。另外，圖53所示之結構可以是電極110具有複數個開口之結構。電極110可具有給定形狀。

在圖53、圖54、及圖58A至58D中，電極110可以是透光電極。另一選擇是，電極110可以是具有反射區及透光區二者之電極。當電極110為具有反射區及透光區二者之電極時，液晶顯示裝置可以是半透射式的。

在電極110為具有反射區及透光區二者之電極的事例中，電極106係可使用與設置有包括在反射區中的反射電極之層相同層和相同材料來形成。如此，電晶體100的半導體層103可遮蔽光。具有反射區及透光區二者之電極係可藉由以使用半色調遮罩來蝕刻透光膜和反射膜的堆疊所形成。

需注意的是，顯示元件、包括顯示元件之裝置的顯示裝置、發光元件、及包括發光元件之裝置的發光裝置可利用各種模式及可包括各種元件。例如，諸如EL(電致發 光)元件(如、包括有機和無機材料之EL元件、有機EL元件、或無機EL元件)、LED(如、白LED、紅LED、綠LED、或藍LED)、電晶體(根據電流發光之電晶體)、電子發射器、液晶元件、電子墨水、電泳元件、電濕潤元件、柵狀光閥(GLV)、電漿顯示面板(PDP)、數位微鏡裝置(DMD)、壓電陶瓷顯示、或碳奈米管等對比、亮度、反射比、透射比等等係藉由電磁作用來改變之顯示媒體可被使用作為顯示元件、顯示裝置、發光元件、或發光裝置。具有EL元件之顯示裝置包括EL顯示器等等。具有電子發射器之顯示裝置包括場發射顯示器(FED)、SED型平板顯示器(SED：表面傳導電子發射器顯示器)等等。具有液晶元件之顯示裝置包括液晶顯示器(如、透射型液晶顯示器、半透射型液晶顯示器、反射型液晶顯示器、直視型液晶顯示器、或投射型液晶顯示器)等等。具有電子墨水或電泳元件之顯示裝置包括電子紙等等。

此實施例係藉由在實施例1的部分或所有、實施例2的部分或所有、實施例3的部分或所有、實施例4的部分或所有、實施例5的部分或所有、或實施例6的部分或所有、實施例7的部分或所有、實施例8的部分或所有、或實施例9的部分或所有、實施例10的部分或所有、實施例11的部分或所有、或實施例12的部分或所有上執行改變、添加、修改、移除、應用、上級概念化、或下級概念化所獲得。如此，此實施例可與另一實施例(如、實施例 1至12的任一個)自由組合或取代。

(實施例14)

在此實施例中，說明應用顯示裝置到顯示模組之例子。

圖72圖解顯示模組。圖72之顯示模組包括外殼901、顯示裝置902、背光單元903、及外殼904。顯示裝置902電連接到驅動器IC 905。電源電壓或訊號係經由端子906供應到背光單元903。

需注意的是，此實施例並不侷限於圖72中之顯示模組，及可使用具有觸碰面板之顯示模組。顯示模組可具有撓性印刷電路(FPC)。在圖72中，驅動器IC 905可經由撓性印刷電路(FPC)電連接到顯示裝置902。另外，顯示模組可具有諸如極化板或減速度膜等光學膜。

此實施例係藉由在實施例1的部分或所有、實施例2的部分或所有、實施例3的部分或所有、實施例4的部分或所有、實施例5的部分或所有、或實施例6的部分或所有、實施例7的部分或所有、實施例8的部分或所有、或實施例9的部分或所有、實施例10的部分或所有、實施例11的部分或所有、實施例12的部分或所有、或實施例13的部分或所有上執行改變、添加、修改、移除、應用、上級概念化、或下級概念化所獲得。如此，此實施例可與另一實施例(如、實施例1至13的任一個)自由組合或取代。

(實施例15)

在此實施例中，說明電子裝置的例子。

圖67A至67H及圖68A至68D圖解電子裝置。這些電子裝置可包括外殼5000、顯示部5001、揚聲器5003、LED燈5004、操作鍵5005(包括電力開關或操作開關)、連接端子5006、感測器5007(具有測量力、位移、位置、速度、加速度、角速度、轉動頻率、距離、光、液體、磁力、溫度、化學物質、聲音、時間、硬度、電場、電流、電壓、電力、放射、流率、濕度、坡度、振盪、氣味、或紅外線之功能的感測器)、麥克風5008等等。

圖67A圖解可攜式電腦，其除了上述物件之外還可包括開關5009、紅外線埠5010等等。圖67B圖解設置有記憶體媒體之可攜式影像再生裝置(如、DVD再生裝置)，其除了上述物件之外還可包括第二顯示部5002、記憶體媒體讀取部5011等等。圖67C圖解護目鏡型顯示器，其除了上述物件之外還可包括第二顯示部5002、支架5012、耳機5013等等。圖67D圖解可攜式遊戲機，其除了上述物件之外還可包括記憶體媒體讀取部5011。圖67E圖解具有電視接收功能之數位相機，其除了上述物件之外還可包括天線5014、快門按鈕5015、影像接收部5016等等。圖67F圖解可攜式遊戲機，其除了上述物件之外還可包括第二顯示部5002、記憶體媒體讀取部5011 等等。圖67G圖解電視接收器，其除了上述物件之外還可包括調諧器、影像處理部等等。圖67H圖解可攜式電視接收器，其除了上述物件之外還可包括能夠傳送和接收訊號之充電器5017等等。圖68A圖解顯示器，其除了上述物件之外還可包括支撐基座5018等等。圖68B圖解相機，其除了上述物件之外還可包括外部連接埠5019、快門按鈕5015、影像接收部5016等等。圖68C圖解電腦，其除了上述物件之外還可包括定位裝置5020、外部連接埠5019、閱讀器/寫入器5021等等。圖68D圖解行動電話，其除了上述物件之外還可包括發送器、接收器、用於行動電話和行動終端之1seg(數位電視服務)局部接收服務的調諧器等等。

圖67A至67H及圖68A至68D所示之電子裝置可具有各種功能，例如，將許多資訊(如、靜止影像、移動影像、和本文影像)顯示在顯示部上之功能；觸碰面板功能；顯示日曆、日期、時間等等之功能；以許多軟體(程式)來控制處理之功能；無線通訊功能；以無線通訊功能來連接到各種電腦網路之功能；以無線通訊功能來發送和接收許多資料之功能；讀取儲存在記憶體媒體中之程式和資料及將程式和資料顯示在顯示部上之功能。另外，包括複數個顯示部之電子裝置可具有將影像資訊主要顯示在一顯示部上同時將本文資訊顯示在另一顯示部上之功能，藉由將考慮視差之影像顯示在複數個顯示部上來顯示三維影像之功能等等。而且，包括影像接收部之電子裝置可具有 拍攝靜止影像之功能，拍攝移動影像之功能，自動或手動校正所拍攝的影像之功能，將所拍攝的影像儲存在記憶體媒體中之功能(外部記憶體媒體或結合在相機中之記憶體媒體)，將所拍攝的影像顯示在顯示部上之功能等等。需注意的是，可提供給圖67A至67H及圖68A至68D所示之電子裝置的功能並不侷限於它們，及電子裝置可具有各種功能。

此實施例中之電子裝置各個包括用以顯示某些種類的資訊之顯示部。

接著，說明半導體裝置的應用例子。

圖68E圖解半導體裝置結合在大樓結構中之例子。圖68E圖解外殼5022、顯示部5023、操作部之遙控器5024、揚聲器5025等等。半導體裝置結合在大樓結構中成壁掛類型且可在不需要大空間之下設置。

圖68F圖解半導體裝置結合在大樓結構中之另一例子。顯示面板5026係結合在預製構件的浴室單元5027中，以便洗澡者可觀看顯示面板5026。

需注意的是，雖然此實施例說明牆壁和預製構件的浴室單元作為大樓結構之例子，但是此實施例並不侷限於此。半導體裝置可設置在各種大樓結構中。

接著，說明半導體裝置結合在移動物件中之例子。

圖68G圖解半導體裝置結合在車子中之例子。顯示面板5028結合在車子的車子本體5029中，及可顯示有關車子操作的資訊或視需要從車子的內部或外部所輸入的資 訊。需注意的是，顯示面板5028可具有導航功能。

圖68H圖解半導體裝置結合在客運飛機中之例子。圖68H圖解當為客運飛機的座位上方之天花板5030設置顯示面板5031的使用圖案。顯示面板5031經由鉸鏈部5032結合在天花板5030中，及乘客可藉由伸縮鉸鏈部5032來觀看顯示面板5031。顯示面板5031具有藉由乘客的操作來顯示資訊之功能。

需注意的是，雖然此實施例圖解車子和飛機的本體作為移動物件之例子，但是此實施例並不侷限於它們。可為諸如兩輪交通工具、四輪交通工具(包括車子、巴士等等)、火車(包括單軌鐵路、鐵路等等)、及船艦等各種物體設置半導體裝置。

需注意的是，在此說明書等等中，在一實施例所說明之圖式或本文中，取出圖式或本文的一部分，及可構成本發明的一實施例。如此，在說明有關某部位之圖式或本文的一部分之事例中，亦揭示從圖式或本文的一部分所取出之上下文作為本發明的一實施例，及可構成本發明的一實施例。因此，例如，在說明一或多個主動元件(如、電晶體或二極體)、佈線、被動元件(如、電容器或電阻器)、導電層、絕緣層、半導體層、有機材料、無機材料、組件、裝置、操作方法、製造方法等等之圖式或本文中，取出圖式或本文的一部分，及可構成本發明的一實施例。例如，從設置N個電路元件(如、電晶體或電容器)(N為整數)之電路圖中取出M個電路元件(如、電晶體 或電容器)(M為整數，其中M<N)，及可構成本發明的一實施例。作為另一例子，從設置N層(N為整數)之橫剖面圖取出M層(M為整數，其中M<N)，及可構成本發明的一實施例。作為另一例子，從設置N元件(N為整數)之流程圖取出M元件(M為整數，其中M<N)，及可構成本發明的一實施例。

需注意的是，在此說明書等等中，在一實施例所說明之圖式或本文中，在說明至少一特定例子之事例中，精於本技藝之人士應容易明白，可衍生特定例子的更廣泛概念。如此，在一實施例所說明之圖式或本文中，在說明至少一特定例子之事例中，揭示特定例子的更廣泛概念作為本發明的一實施例，及可構成本發明的一實施例。

需注意的是，在此說明書等等中，揭示至少圖式(或可以是圖式的一部分)所說明之內容作為本發明的一實施例，及可構成本發明的一實施例。如此，當在圖式中說明某些內容時，甚至當未以本文說明內容時仍揭示此內容作為本發明的一實施例，及可構成本發明的一實施例。同樣地，揭示從圖式所取出之圖式的一部分作為本發明之一實施例，及可構成本發明的一實施例。

本申請案係依據日本專利局於2011、5、5所發表之日本專利申請案序號2011-103344，藉以併入其全文做為參考。

100:電晶體

101:電極

102:絕緣層

103:半導體層

104a:電極

104b:電極

105:絕緣層

106:電極

110:電極

121:區域

122:區域

200:絕緣表面

Claims (4)

1. 一種顯示裝置，包含：

   第一導電層、第一絕緣層、半導體層、第二導電層、第二絕緣層、第三絕緣層、第四絕緣層以及第三導電層；

   其中：

   該第一絕緣層設置在該第一導電層之上；

   該半導體層設置在該第一絕緣層之上；

   該半導體層具有夾著該第一絕緣層而與該第一導電層重疊的區域；

   該第二導電層設置在該半導體層之上；

   該第二絕緣層設置在該第二導電層之上；

   該第三絕緣層設置在該第二絕緣層之上；

   該第四絕緣層設置在該第三絕緣層之上；

   該第三導電層設置在該第四絕緣層之上；

   該第三導電層具有第一區域、第二區域及第三區域；

   該第一區域與該第二絕緣層、該第三絕緣層及該第四絕緣層重疊，並充作像素電極；

   該第二區域不與該第三絕緣層重疊，且隔著該第二絕緣層及該第四絕緣層而與該半導體層重疊；

   該第三區域不與該第四絕緣層重疊，不與該三絕緣層重疊，且不與該第二絕緣層重疊；

   在該第三區域中，該第三導電層電連接至該第二導電層；以及

   該第三絕緣層充作濾色器。
2. 一種顯示裝置，包含：

   在像素中之EL元件及電晶體，該電晶體具有控制供應到該EL元件的電流之功能；以及

   第一導電層、第一絕緣層、半導體層、第二導電層、第二絕緣層、第三絕緣層、第四絕緣層以及第三導電層；

   其中：

   該第一絕緣層設置在該第一導電層之上；

   該半導體層設置在該第一絕緣層之上；

   該半導體層具有夾著該第一絕緣層而與該第一導電層重疊的區域；

   該第二導電層設置在該半導體層之上；

   該第二絕緣層設置在該第二導電層之上；

   該第三絕緣層設置在該第二絕緣層之上；

   該第四絕緣層設置在該第三絕緣層之上；

   該第三導電層設置在該第四絕緣層之上；

   該半導體層具有充作該電晶體的通道形成區的區域；

   該第一導電層具有充作該電晶體的閘極電極的區域；

   該第二導電層具有充作該電晶體的源極電極或汲極電極的區域；

   該第三導電層具有第一區域、第二區域及第三區域；

   該第一區域與該第二絕緣層、該第三絕緣層及該第四絕緣層重疊，並充作該EL元件的像素電極；

   該第二區域不與該第三絕緣層重疊，且隔著該第二絕緣層及該第四絕緣層而與該通道形成區重疊；

   該第三區域不與該第四絕緣層重疊，不與該三絕緣層重疊，且不與該第二絕緣層重疊；

   在該第三區域中，該第三導電層電連接至該第二導電層；以及

   該第三絕緣層充作濾色器；以及

   在該電晶體的通道長度方向上，該半導體層的一端設置成不與該第一導電層重疊，該半導體層的另一端設置在該第一導電層之上，以及在該第一導電層中，不與該半導體層重疊的區域設置成隔著該第一絕緣層與該第二導電層重疊，且該第二導電層設置成不與該第一導電層的側表面重疊。
3. 如請求項1或2之顯示裝置，其中，在該第二區域之下，該第二絕緣層的上表面與該第四絕緣層的下表面相接觸。
4. 如請求項1或2之顯示裝置，其中，在該第三區域的周緣處，該第二絕緣層的上表面與該第四絕緣層的下表面相接觸。

Images