[go: up one dir, main page]

TW202209636A - 記憶體元件及其形成方法 - Google Patents

記憶體元件及其形成方法 Download PDF

Info

Publication number
TW202209636A
TW202209636A TW110130409A TW110130409A TW202209636A TW 202209636 A TW202209636 A TW 202209636A TW 110130409 A TW110130409 A TW 110130409A TW 110130409 A TW110130409 A TW 110130409A TW 202209636 A TW202209636 A TW 202209636A
Authority
TW
Taiwan
Prior art keywords
contact structure
opening
memory device
transistor
source
Prior art date
Application number
TW110130409A
Other languages
English (en)
Other versions
TWI779778B (zh
Inventor
蔡鎮宇
Original Assignee
南亞科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南亞科技股份有限公司 filed Critical 南亞科技股份有限公司
Publication of TW202209636A publication Critical patent/TW202209636A/zh
Application granted granted Critical
Publication of TWI779778B publication Critical patent/TWI779778B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/33—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor extending under the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/312—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with a bit line higher than the capacitor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/485—Bit line contacts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/50—Peripheral circuit region structures
    • H10W20/435—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/481—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Debugging And Monitoring (AREA)
  • Electrotherapy Devices (AREA)
  • Multi-Process Working Machines And Systems (AREA)

Abstract

一種記憶體元件包括基板、導線、電容器、電晶體與接觸結構。導線位於基板的周邊區域上。電容器位於基板的記憶體區域上。電晶體位於電容器上且連接至電容器，且包括第一及第二源極/汲極區域、通道與閘極結構。第一源極/汲極區域連接至電容器。閘極結構側向圍繞通道。接觸結構位於基板的周邊區域上，且包括底部分、頂部分與中間部分。底部分連接至導線。頂部分連接至電晶體的第二源極/汲極區域。中間部分寬於頂部分與底部分，其中接觸結構的中間部分的高度與電晶體的閘極結構的高度實質相同。

Description

記憶體元件及其形成方法
本揭露是有關於一種記憶體元件以及一種形成記憶體元件之方法。
半導體記憶體元件可以分為兩類，揮發性記憶體元件與非揮發性記憶體元件。揮發性記憶體單元，例如動態隨機存取記憶體(DRAM)單元，可以包含電晶體與電容器。電容器可以充電或放電；這兩種狀態被用來表示一個位元的兩個值，稱為0與1。電晶體可以包含通道與閘極，通道在一對源極/汲極區域之間，閘極被配置為經由通道彼此電性連接的源極/汲極區域。
本揭露之一技術態樣為一種記憶體元件。
根據本揭露之一些實施方式，一種記憶體元件包括基板、導線、電容器、電晶體與接觸結構。基板具有記憶體區域與周邊區域。導線位於基板的周邊區域上。電容器位於基板的記憶體區域上。電晶體位於電容器上且連接至電容器，且電晶體包括第一及第二源極/汲極區域、通道與閘極結構。第一源極/汲極區域連接至電容器。通道位於第一源極/汲極區域與第二源極/汲極區域之間。閘極結構側向圍繞通道。接觸結構位於基板的周邊區域上，且包括底部分、頂部分與中間部分。底部分連接至導線。頂部分連接至電晶體的第二源極/汲極區域。中間部分寬於頂部分與底部分，其中接觸結構的中間部分的高度與電晶體的閘極結構的高度實質相同。
在一些實施方式中，接觸結構的中間部分具有側壁以及接觸於接觸結構的底部分的下表面，並且側壁與下表面的角度在約135度至約180度的範圍之間。
在一些實施方式中，接觸結構的頂部分與接觸結構的底部分在垂直方向上彼此錯位。
在一些實施方式中，接觸結構的頂部分與接觸結構的底部分在垂直方向上實質對齊。
在一些實施方式中，記憶體元件更包括位元線，位於接觸結構的頂部分與電晶體的第二源極/汲極區域上，並且接觸於接觸結構的頂部分與電晶體的第二源極/汲極區域。
在一些實施方式中，位元線的延伸方向實質垂直於電晶體的閘極結構的延伸方向。
在一些實施方式中，接觸結構的中間部分與電晶體的閘極結構包含相同的材料。
在一些實施方式中，接觸結構的中間部分的下表面與電晶體的閘極結構的下表面實質共面。
在一些實施方式中，接觸結構的中間部分的上表面與電晶體的閘極結構的上表面實質共面。
在一些實施方式中，接觸結構的中間部分的寬度大於電晶體的閘極結構的寬度。
在一些實施方式中，接觸結構的頂部分與接觸結構的中間部分之間形成界面。
在一些實施方式中，接觸結構的底部分與接觸結構的中間部分之間形成界面。
在一些實施方式中，記憶體元件更包括下電極、介電層與上電極。介電層圍繞下電極。上電極覆蓋介電層且連接至電晶體的第一源極/汲極區域。
本揭露之另一技術態樣為一種形成記憶體元件之方法。
根據本揭露之一些實施方式，一種形成記憶體元件之方法包括以下步驟。形成第一導線於基板的記憶體區域上及形成第二導線於基板的周邊區域上。形成電容器於第一導線上。形成接觸結構的底部分於第二導線上。形成第一介電層，覆蓋電容器與接觸結構的底部分。形成第一開口與第二開口於第一介電層中，其中第一開口位於電容器上，且第二開口暴露接觸結構的底部分。填充導電材料於第一開口與第二開口中，使得接觸結構的中間部分形成於第二開口中，且閘極材料形成於第一開口中。形成第三開口於閘極材料中，以形成閘極結構於第一開口中。形成閘極介電層與通道於第三開口中。形成位元線，以連接通道與接觸結構。
在一些實施方式中，形成第一開口與第二開口係使用一次蝕刻製程來執行的。
在一些實施方式中，形成記憶體元件之方法更包括在形成位元線之前，形成第二介電層於閘極結構上。
在一些實施方式中，形成記憶體元件之方法更包括形成接觸結構的頂部分於第二介電層中。
在一些實施方式中，形成記憶體元件之方法更包括形成源極/汲極區域於第二介電層中，且形成位元線以連接至源極/汲極區域。
在一些實施方式中，接觸結構的中間部分與閘極結構包含相同的材料。
在一些實施方式中，通道係氧化物層。
根據本揭露上述實施方式，由於接觸結構包括底部分、頂部分與中間部分，中間部分的高度與電晶體的閘極結構的高度實質相同，接觸面積可以被增加且電阻可以被降低。如此一來，記憶體元件的效能可以被改善。
應當瞭解前面的一般說明和以下的詳細說明都僅是示例，並且旨在提供對本揭露的進一步解釋。
以下將以圖式揭露本揭露之複數個實施方式，為明確說明起見，許多實務上的細節將在以下敘述中一併說明。然而，應瞭解到，這些實務上的細節不應用以限制本揭露。也就是說，在本揭露部分實施方式中，這些實務上的細節是非必要的，因此不應用以限制本揭露。此外，為簡化圖式起見，一些習知慣用的結構與元件在圖式中將以簡單示意的方式繪示之。另外，為了便於讀者觀看，圖式中各元件的尺寸並非依實際比例繪示。
如本揭露所用，「大約(around)」、「約(about)」、「近似(approximately)」或「實質(substantially)」通常表示在給定值或範圍的20%以內、或10%以內，或5%以內。本揭露給出的數值是近似的，意味著如果沒有明確說明，可以推斷出術語「大約」、「約」、「近似」或「實質」。
第1圖是根據本揭露之一些實施方式之記憶體元件100的剖面圖，並且第2圖是第1圖中的記憶體區域112上的記憶體元件100的示意性透視圖。參閱第1圖與第2圖，記憶體元件100包含基板110、導線124、電容器130、電晶體140以及接觸結構150。
基板110具有記憶體區域112與周邊區域114。導線124設置於周邊區域114上。詳細來說，記憶體元件100更包含位於記憶體區域112上的另一條導線122。在一些實施方式中，導線124連接至感測器、放大器、周邊電路或其他的電性元件。
電容器130設置於基板110的記憶體區域112上。電容器130包含下電極132、介電層134與上電極136。下電極132接觸於導線122。介電層134圍繞下電極132，上電極136覆蓋介電層134並且與下電極132分隔。在一些實施方式中，下電極132可以呈柱狀(column-shaped)並且從導線122向上延伸。
電晶體140設置於電容器130上，並且連接至電容器130。電晶體140包含第一源極/汲極區域142與第二源極/汲極區域144、通道146與閘極結構148。第一源極/汲極區域142連接至電容器130。詳細來說，第一源極/汲極區域142連接至電容器130的上電極136。通道146設置於第一源極/汲極區域142與第二源極/汲極區域144之間。在一些實施方式中，第一源極/汲極區域142、第二源極/汲極區域144與通道146可視為電晶體140的主動區(active area)。閘極結構148側向圍繞通道146。在一些實施方式中，電晶體140更包含位於通道146與閘極結構148之間並且側向圍繞通道146的閘極介電層147。換句話說，閘極介電層147設置於通道146的側壁上，並且閘極結構148設置於閘極介電層147的側壁上。在一些實施方式中，介電結構149側向圍繞閘極結構148。
如第2圖所示，字元線WL位於第一源極/汲極區域142與第二源極/汲極區域144之間。字元線WL圍繞主動區（在第1圖中的第一源極/汲極區域142、第二源極/汲極區域144、以及通道146）的一部分可視為閘極結構148。
接觸結構150設置於基板110的周邊區域114上，接觸結構150包含底部分152、頂部分154與中間部分156。底部分152連接至導線124。頂部分154連接至電晶體140的第二源極/汲極區域144。中間部分156寬於頂部分154與底部分152，其中接觸結構150的中間部分156的高度與電晶體140的閘極結構148的高度實質相同。由於中間部分156寬於頂部分154與底部分152，因此可以增加接觸面積，並且可以有利於頂部分154與底部分152之間的連接，從而降低接觸結構150的電阻。因此，可以改善記憶體元件100的性能。
在一些實施方式中，接觸結構150的中間部分156具有側壁153、下表面155以及上表面157。下表面155接觸於接觸結構150的底部分152，上表面157接觸於接觸結構150的頂部分154。上表面157的寬度實質大於下表面155的寬度。在一些實施方式中，側壁153與下表面155之間的角度θ大於約90度且小於約180度。舉例來說，側壁153與下表面155之間的角度θ介於約135度至約180度的範圍之間。
在一些實施方式中，界面I1形成於接觸結構150的頂部分154與接觸結構150的中間部分156之間。界面I1與中間部分156的上表面157實質共面。在一些實施方式中，界面I2形成於接觸結構150的底部分152與接觸結構150的中間部分156之間。界面I2與中間部分156的下表面155實質共面。
在一些實施方式中，接觸結構150的中間部分156的下表面155與電晶體140的閘極結構148的下表面141實質共面。在一些實施方式中，接觸結構150的中間部分156的上表面157與電晶體140的閘極結構148的上表面143實質共面。也就是說，中間部分156與閘極結構148具有實質相同的高度。
在一些實施方式中，接觸結構150的中間部分156的寬度大於電晶體140的閘極結構148的寬度。舉例來說，接觸結構150的中間部分156具有最大寬度W1與最小寬度W2，並且電晶體140的閘極結構148具有最大寬度W3與最小寬度W4。中間部分156的最大寬度W1大於閘極結構148的最大寬度W3。中間部分156的最小寬度W2大於閘極結構148的最小寬度W4。藉由此配置，中間部分156可改善接觸結構150的導電電阻。
在一些實施方式中，接觸結構150的頂部分154與接觸結構150的底部分152在垂直方向D上彼此實質對齊。在一些實施方式中，垂直方向D為底部分152（或頂部分154）的延伸方向。在一些實施方式中，垂直方向D實質垂直於導線122與導線124的延伸方向。在一些其他的實施方式中，接觸結構150的頂部分154與接觸結構150的底部分152在垂直方向D上彼此錯位（不對齊），如第13圖所示。
在一些實施方式中，記憶體元件100更包含位元線160。位元線160設置於接觸結構150的頂部分154與電晶體140的第二源極/汲極區域144上，並且接觸於接觸結構150的頂部分154與電晶體140的第二源極/汲極區域144。也就是說，接觸結構150通過位元線160電性連接電晶體140。在一些實施方式中，位元線160的延伸方向實質垂直於電晶體140的字元線WL（即閘極結構148）的延伸方向，如第2圖所示。此外，位元線160的延伸方向也實質垂直於垂直方向D。
第3圖至第12圖是根據本揭露之一些實施方式於各個階段之形成第1圖的記憶體元件100的方法的剖面圖。
參閱第3圖，提供包含記憶體區域112與周邊區域114的基板110。在一些實施方式中，基板110包含元素半導體、化合物半導體、合金半導體，或其組合。元素半導體可例如鍺(Ge)或矽(Si)。化合物半導體可包含碳化矽、砷化鎵、磷化鎵、磷化銦、砷化銦及/或銻化銦。合金半導體可包含SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP及/或GaInAsP。
導線122形成於基板110的記憶體區域112上，並且導線124設置於基板110的周邊區域114上。導線122的高度與導線124的高度實質相同。換句話說，導線122與導線124實質共面。導線122與導線124可以在相同的製程中形成，並且因此可包含相同的材料。舉例來說，在基板110上形成均佈(blanket)導電層，並且執行圖案化製程，例如蝕刻製程，以在基板110上形成導線122與導線124。導線122與導線124可以由金屬製程，前述的金屬可例如鎢(W)，或其他合適的導電材料。
在一些實施方式中，在導線122與導線124之間形成隔離結構126。隔離結構126可以由氧化矽(SiO2 )、氮化矽(SiN)、氮氧化矽(SiON)，或其他合適的材料製成。
參閱第4圖，在形成導線122與導線124之後，形成介電層170於導線122與導線124上。隨後，電容器130形成於第一導線122上。詳細來說，每個電容器130包含下電極132、圍繞下電極132的介電層134以及覆蓋介電層134的上電極136。下電極132與上電極136可以由多晶矽或其他合適的導電材料製成。介電層134可以由高k(high-k)介電材料製成。例如，高k材料可以選自金屬氧化物、金屬氮化物、金屬矽酸鹽、過渡金屬氧化物、過渡金屬氮化物、過渡金屬矽酸鹽、金屬氮氧化物(oxynitrides of metals)、金屬鋁酸鹽(metal aluminates)、矽酸鋯(zirconium silicate)、鋁酸鋯(zirconium aluminates)、HfO2 ，或其組合。在一些實施方式中，介電層170可以藉由化學氣相沉積(CVD)、原子層沉積(ALD)，或其他合適的方法形成。介電層170可由氧化矽(SiO2 )、氮化矽(SiN)、氮氧化矽(SiON)或其他合適的材料製成。
在第一導線122上形成電容器130之後，接觸結構150的底部分152形成於第二導線124上。例如，在介電層170中形成開口，以暴露導線124，並且導電材料填充開口。在一些實施方式中，藉由執行平坦化製程（例如，CMP製程）移除導電材料的多餘部分，使得開口中的導電材料的一部分形成接觸結構150的底部分152。在一些實施方式中，接觸結構150的底部分152由鎢、鋁、銅或其他的導電材料製成。在一些實施方式中，在第一導線122上形成電容器130之前，形成接觸結構150的底部分152。
隨後，形成介電層180，介電層180覆蓋電容器130及接觸結構150的底部分152。換句話說，介電層180形成於介電層170上。在一些實施方式中，介電層180可以藉由化學氣相沉積(CVD)、原子層沉積(ALD)，或其他合適的方法形成。介電層180可由氧化矽(SiO2 )、氮化矽(SiN)、氮氧化矽(SiON)或其他合適的材料製成。在一些實施方式中，介電層170與介電層180由不同的材料製成。
參閱第5圖，在形成介電層180之後，形成第一開口O1與至少一個第二開口O2於介電層180中，其中第一開口O1分別位於電容器130上，且第二開口O2暴露接觸結構150的底部分152。在一些實施方式中，每個第一開口O1窄於第二開口O2。在一些實施方式中，形成第一開口O1與第二開口O2係藉由使用一次蝕刻製程來執行的。藉由使用乾式蝕刻或濕式蝕刻方法蝕刻介電層180，以形成第一開口O1與第二開口O2。當使用乾式蝕刻時，製程氣體可包含CF4 、CHF3 、NF3 、SF6 、Br2 、HBr、Cl2 ，或其組合。稀釋氣體，例如N2 、O2 或Ar可以被任選地使用。當使用濕式蝕刻時，蝕刻溶液（蝕刻劑）可以包含NH4 OH:H2 O2 :H2 O(APM)、NH2 OH、KOH、HNO3 :NH4 F:H2 O等，或類似物。
參閱第5圖與第6圖，填充導電材料於第一開口O1與第二開口O2中，使得接觸結構150的中間部分156形成於第二開口O2中，並且閘極材料190分別形成於第一開口O1中。由於接觸結構150的中間部分156與接觸結構150的底部分152是藉由使用不同的沉積製程形成的，所以界面I2形成於中間部分156與底部分152之間。在一些實施方式中，導電材料（中間部分156與閘極材料190）包含多層結構，例如功函數金屬層與填充金屬層。舉例來說，填充功函數金屬層於第一開口O1與第二開口O2中，然後填充金屬層形成於功函數金屬層上。在一些實施方式中，導電材料（中間部分156與閘極材料190）由金屬製成，例如鎢，或其他合適的材料。在一些實施方式中，接觸結構150的中間部分156與接觸結構150的底部分152包含相同的材料。
在一些實施方式中，在第一開口O1與第二開口O2中填充導電材料之後，執行平坦化製程（例如CMP製程），以移除第一開口O1與第二開口O2之外的導電材料的多餘部分，使得接觸結構150的中間部分156的上表面與閘極材料190（以及隨後形成的閘極結構148，參閱第8圖）的上表面實質共面。
參閱第5圖至第7圖，在形成接觸結構150的中間部分156與閘極材料190之後，分別形成第三開口O3於閘極材料190中，以分別形成閘極結構148於第一開口O1中。換句話說，蝕刻閘極材料190的一部分，直到暴露介電層170。在一些實施方式中，接觸結構150的中間部分156與閘極結構148包含相同的材料，例如鎢或其他合適的金屬。
參閱第7圖與第8圖，介電材料200填充於第三開口O3中。詳細來說，介電材料200形成於介電層170上與閘極結構148的側壁上。在一些實施方式中，介電材料200與介電層180被閘極結構148分隔。
在一些實施方式中，介電材料200包含氧化矽層。在一些其他的實施方式中，介電材料200可選地包含高k介電材料、氮氧化矽、其他合適的材料，或其組合。高k材料可以選自金屬氧化物、金屬氮化物、金屬矽酸鹽、過渡金屬氧化物、過渡金屬氮化物、過渡金屬矽酸鹽、金屬氮氧化物、金屬鋁酸鹽、矽酸鋯、鋁酸鋯、HfO2 ，或其組合。介電材料200可以使用化學氣相沉積(CVD)、物理氣相沉積(PVD)、原子層沉積(ALD)、熱氧化、其他合適的製程或其組合形成。
參閱第8圖與第9圖，在形成介電材料200之後，形成介電層210於閘極結構148、介電材料200、介電層180以及接觸結構150的中間部分156上。隨後，開口O4形成於介電層210、介電材料200與介電層170中，以形成閘極介電層147，並且暴露電容器130的上電極136。換句話說，閘極介電層147遠離閘極結構148的側壁通過第四開口O4被暴露。
在一些實施方式中，介電層210藉由化學氣相沉積(CVD)、原子層沉積(ALD)或其他合適的方法形成。介電層210可由氧化矽(SiO2 )、氮化矽(SiN)、氮氧化矽(SiON)或其他合適的材料製成。
參閱第9圖與第10圖，在介電層210中形成第四開口O4之後，主動區形成於第四開口O4中。詳細來說，每一個主動區包含第一源極/汲極區域142、第二源極/汲極區域144以及通道146。第一源極/汲極區域142形成於介電層170中，通道146形成於閘極介電層147的側壁上，第二源極/汲極區域144形成於介電層210中。在一些實施方式中，如第7圖至第10圖所示，閘極介電層147與通道146形成於第三開口O3中。
在一些實施方式中，在第四開口O4中形成主動區之後，執行平坦化製程，例如CMP製程，以移除第四開口O4之外的多餘部分。
在一些實施方式中，第一源極/汲極區域142、第二源極/汲極區域144以及通道146包含相同的材料。在一些實施方式中，第一源極/汲極區域142、第二源極/汲極區域144以及通道146係氧化物層，其材料與閘極介電層147的材料不同。例如，第一源極/汲極區域142、第二源極/汲極區域144以及通道146可包含矽、氧化物半導體，或其他合適的材料。
參閱第11圖，在形成主動區（第一源極/汲極區域142、第二源極/汲極區域144以及通道146）之後，第五開口O5形成於介電層210中，使得接觸結構150的中間部分156被暴露。在一些實施方式中，第五開口O5的寬度小於接觸結構150的中間部分156的上表面157的寬度。換句話說，中間部分156的上表面157的一部分被暴露，而中間部分156的上表面157的其餘部分被介電層210覆蓋。
參閱第11圖與第12圖，在介電層210中形成第五開口O5之後，接觸結構150的頂部分154形成餘第五開口O5中，且位元線160形成於介電層210上。在一些實施方式中，形成接觸結構150的頂部分154與位元線160可藉由形成導電材料於第五開口O5中與介電層210上，以及藉由使用合適的微影技術來圖案化導電材料以形成位元線160。
在一些實施方式中，形成接觸結構150的頂部分154與形成位元線160是藉由使用相同的沉積製程來執行的，使得接觸結構150的頂部分154與位元線160之間沒有界面。在一些其他的實施方式中，形成接觸結構150的頂部分154與形成位元線160是藉由使用不同的沉積製程來執行的。舉例來說，接觸結構150的頂部分154形成於介電層210中，接著藉由另一沉積製程，以形成位元線160於介電層210上，使得接觸結構150的頂部分154與位元線160之間存在界面，如第12圖所示。
在一些實施方式中，接觸結構150的頂部分154與位元線160包含相同的材料，例如鎢、鋁、銅或其他的導電材料。在一些實施方式中，接觸結構150的頂部分154與底部分152包含相同的材料。由於接觸結構150的頂部分154與接觸結構150的中間部分156是藉由使用不同的沉積製程形成的，所以界面I1形成於頂部分154與中間部分156之間。
第13圖是根據本揭露之另一實施方式之記憶體元件100a的剖面圖。如第13圖所示，記憶體元件100a包含基板110、導線124、電容器130、電晶體140、接觸結構150a以及位元線160。第13圖中的記憶體元件100a與第1圖中的記憶體元件100的區別涉及接觸結構150a的輪廓。基板110、導線124、電容器130、電晶體140與位元線160之配置類似於第1圖所示的實施方式，在此不再贅述。
在第13圖中，接觸結構150a包含底部分152a、頂部分154a與中間部分156a。底部分152a連接至導線124。頂部分154a連接至電晶體140的第二源極/汲極區域144。中間部分156a寬於頂部分154a與底部分152a寬，其中接觸結構150a的中間部分156a的高度與電晶體140的閘極結構148的高度實質相同。接觸結構150a的頂部分154a與接觸結構150a的底部分152a在垂直方向D上彼此錯位（不對齊）。在一些實施方式中，中間部分156a的側壁153a與中間部分156a的下表面155a之間的角度θ大於約90度且小於約180度。例如，中間部分156a的側壁153a與中間部分156a的下表面155a之間的角度θ在約135度至約180度的範圍之間。第13圖的記憶體元件100a之其他相關結構與製造細節均與第1圖的記憶體元件100實質相同或類似，故在此不再贅述。
雖然本揭露已經將實施方式詳細地揭露如上，然而其他的實施方式也是可能的，並非用以限定本揭露。因此，所附之權利要求的精神及其範圍不應限於本揭露實施方式之說明。
本領域任何熟習此技藝者，在不脫離本揭露之精神和範圍內，當可作各種之改變或替換，因此所有的這些改變或替換都應涵蓋於本揭露所附權利要求的保護範圍之內。
100:記憶體元件 100a:記憶體元件 110:基板 112:記憶體區域 114:周邊區域 122:導線 124:導線 126:隔離結構 130:電容器 132:下電極 134:介電層 136:上電極 140:電晶體 141:下表面 142:第一源極/汲極區域 143:上表面 144:第二源極/汲極區域 146:通道 147:閘極介電層 148:閘極結構 149:介電結構 150:接觸結構 150a:接觸結構 152:底部分 152a:底部分 153:側壁 153a:側壁 154:頂部分 154a:頂部分 155:下表面 155a:下表面 156:中間部分 156a:中間部分 157:上表面 160:位元線 170:介電層 180:介電層 190:閘極材料 200:介電材料 210:介電層 D:垂直方向 I1:界面 I2:界面 O1:開口 O2:開口 O3:開口 O4:開口 O5:開口 W1:最大寬度 W2:最小寬度 W3:最大寬度 W4:最小寬度 WL:字元線 θ:角度
本揭露之態樣可從以下實施方式的詳細說明及隨附的圖式理解。 第1圖是根據本揭露之一些實施方式之記憶體元件的剖面圖。 第2圖是第1圖中的記憶體區域上的記憶體元件的示意性透視圖。 第3圖至第12圖是根據本揭露之一些實施方式於各個階段之形成記憶體元件的方法的剖面圖。 第13圖是根據本揭露之另一實施方式之記憶體元件的剖面圖。
國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無 國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無
100:記憶體元件
110:基板
112:記憶體區域
114:周邊區域
122:導線
124:導線
130:電容器
132:下電極
134:介電層
136:下電極
140:電晶體
141:下表面
142:第一源極/汲極區域
143:上表面
144:第二源極/汲極區域
146:通道
147:閘極介電層
148:閘極結構
149:介電結構
150:接觸結構
152:底部分
153:側壁
154:頂部分
155:下表面
156:中間部分
157:上表面
160:位元線
D:垂直方向
I1:界面
I2:界面
W1:最大寬度
W2:最小寬度
W3:最大寬度
W4:最小寬度
θ:角度

Claims (20)

  1. 一種記憶體元件，包含： 一基板，具有一記憶體區域與一周邊區域； 一導線，位於該基板的該周邊區域上； 一電容器，位於該基板的該記憶體區域上； 一電晶體，位於該電容器上且連接至該電容器，該電晶體包含： 一第一源極/汲極區域與一第二源極/汲極區域，其中該第一源極/汲極區域連接至該電容器； 一通道，位於該第一源極/汲極區域與該第二源極/汲極區域之間；以及 一閘極結構，側向圍繞該通道；以及 一接觸結構，位於該基板的該周邊區域上，該接觸結構包含： 一底部分，連接至該導線； 一頂部分，連接至該電晶體的該第二源極/汲極區域；以及 一中間部分，寬於該頂部分與該底部分，其中該接觸結構的該中間部分的高度與該電晶體的該閘極結構的高度實質相同。
  2. 如請求項1所述之記憶體元件，其中該接觸結構的該中間部分具有一側壁以及接觸於該接觸結構的該底部分的一下表面，並且該側壁與該下表面的一角度在約135度至約180度的範圍之間。
  3. 如請求項1所述之記憶體元件，其中該接觸結構的該頂部分與該接觸結構的該底部分在一垂直方向上彼此錯位。
  4. 如請求項1所述之記憶體元件，其中該接觸結構的該頂部分與該接觸結構的該底部分在一垂直方向上實質對齊。
  5. 如請求項1所述之記憶體元件，更包含： 一位元線，位於該接觸結構的該頂部分與該電晶體的該第二源極/汲極區域上，並且接觸於該接觸結構的該頂部分與該電晶體的該第二源極/汲極區域。
  6. 如請求項5所述之記憶體元件，其中該位元線的一延伸方向實質垂直於該電晶體的該閘極結構的一延伸方向。
  7. 如請求項1所述之記憶體元件，其中該接觸結構的該中間部分與該電晶體的該閘極結構包含相同的材料。
  8. 如請求項1所述之記憶體元件，其中該接觸結構的該中間部分的一下表面與該電晶體的該閘極結構的一下表面實質共面。
  9. 如請求項1所述之記憶體元件，其中該接觸結構的該中間部分的一上表面與該電晶體的該閘極結構的一上表面實質共面。
  10. 如請求項1所述之記憶體元件，其中該接觸結構的該中間部分的一寬度大於該電晶體的該閘極結構的一寬度。
  11. 如請求項1所述之記憶體元件，其中一界面形成於該接觸結構的該頂部分與該接觸結構的該中間部分之間。
  12. 如請求項1所述之記憶體元件，其中一界面形成於該接觸結構的該底部分與該接觸結構的該中間部分之間。
  13. 如請求項1所述之記憶體元件，更包含： 一下電極； 一介電層，圍繞該下電極；以及 一上電極，覆蓋該介電層且連接至該電晶體的該第一源極/汲極區域。
  14. 一種形成記憶體元件之方法，包含： 形成一第一導線於一基板的一記憶體區域上及形成一第二導線於該基板的一周邊區域上； 形成一電容器於該第一導線上； 形成一接觸結構的一底部分於該第二導線上； 形成一第一介電層，覆蓋該電容器與該接觸結構的該底部分； 形成一第一開口與一第二開口於該第一介電層中，其中該第一開口位於該電容器上，且該第二開口暴露該接觸結構的該底部分； 填充一導電材料於該第一開口與該第二開口中，使得該接觸結構的一中間部分形成於該第二開口中，且一閘極材料形成於該第一開口中； 形成一第三開口於該閘極材料中，以形成一閘極結構於該第一開口中； 形成一閘極介電層與一通道於該第三開口中；以及 形成一位元線，以連接該通道與該接觸結構。
  15. 如請求項14所述之方法，其中形成該第一開口與該第二開口係使用一次蝕刻製程來執行的。
  16. 如請求項14所述之方法，更包含： 在形成該位元線之前，形成一第二介電層於該閘極結構上。
  17. 如請求項16所述之方法，更包含： 形成該接觸結構的一頂部分於該第二介電層中。
  18. 如請求項16所述之方法，更包含： 形成一源極/汲極區域於該第二介電層中，且形成該位元線以連接至該源極/汲極區域。
  19. 如請求項16所述之方法，其中該接觸結構的該中間部分與該閘極結構包含相同的材料。
  20. 如請求項16所述之方法，其中該通道係一氧化物層。
TW110130409A 2020-08-25 2021-08-18 記憶體元件及其形成方法 TWI779778B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/002,765 US11417662B2 (en) 2020-08-25 2020-08-25 Memory device and method of forming the same
US17/002,765 2020-08-25

Publications (2)

Publication Number Publication Date
TW202209636A true TW202209636A (zh) 2022-03-01
TWI779778B TWI779778B (zh) 2022-10-01

Family

ID=80357328

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110130409A TWI779778B (zh) 2020-08-25 2021-08-18 記憶體元件及其形成方法

Country Status (3)

Country Link
US (2) US11417662B2 (zh)
CN (1) CN114121958A (zh)
TW (1) TWI779778B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI864715B (zh) * 2022-08-22 2024-12-01 南亞科技股份有限公司 具有減小的孔隙的通道層的半導體元件結構及其製備方法
TWI885767B (zh) * 2023-12-29 2025-06-01 南亞科技股份有限公司 具有垂直電晶體的半導體元件及其製備方法
TWI892625B (zh) * 2023-09-11 2025-08-01 南亞科技股份有限公司 記憶體裝置與其製造方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11217589B2 (en) * 2019-10-04 2022-01-04 Nanya Technology Corporation Semiconductor device and method of manufacturing the same
US11417662B2 (en) * 2020-08-25 2022-08-16 Nanya Technology Corporation Memory device and method of forming the same
CN116133405A (zh) * 2022-04-25 2023-05-16 北京超弦存储器研究院 一种动态存储器及其制作方法、存储装置
CN117337024A (zh) * 2022-06-21 2024-01-02 长鑫存储技术有限公司 半导体结构及其形成方法
KR102752341B1 (ko) * 2022-06-21 2025-01-10 창신 메모리 테크놀로지즈 아이엔씨 반도체 구조 및 그 형성방법
US12457733B2 (en) * 2022-08-26 2025-10-28 Nanya Technology Corporation Semiconductor device having bonding structure and method of manufacturing the same
WO2024252249A1 (ja) * 2023-06-09 2024-12-12 株式会社半導体エネルギー研究所 半導体装置、半導体装置の作製方法、及び電子機器
CN120786875A (zh) * 2024-04-03 2025-10-14 长鑫科技集团股份有限公司 存储器件、半导体结构及其制作方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5977579A (en) * 1998-12-03 1999-11-02 Micron Technology, Inc. Trench dram cell with vertical device and buried word lines
JP3795366B2 (ja) * 2001-10-03 2006-07-12 プロモス テクノロジーズ インコーポレイテッド 記憶素子及びその製造方法
TWI263306B (en) * 2005-07-01 2006-10-01 Nanya Technology Corp Method of fabricating dynamic random access memory and array of the same
US20080061340A1 (en) * 2006-09-07 2008-03-13 Qimonda Ag Memory cell array and method of forming the memory cell array
WO2009095996A1 (ja) * 2008-01-29 2009-08-06 Unisantis Electronics (Japan) Ltd. 半導体記憶装置
TWI572009B (zh) * 2011-01-14 2017-02-21 半導體能源研究所股份有限公司 半導體記憶裝置
CN102522407B (zh) * 2011-12-23 2014-04-09 清华大学 具有垂直晶体管的存储器阵列结构及其形成方法
TWI488182B (zh) * 2012-01-04 2015-06-11 Inotera Memories Inc 高介電金屬閘極隨機存取記憶體
JP6538598B2 (ja) 2016-03-16 2019-07-03 株式会社東芝 トランジスタ及び半導体記憶装置
US10490116B2 (en) * 2016-07-06 2019-11-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, memory device, and display system
US10355002B2 (en) * 2016-08-31 2019-07-16 Micron Technology, Inc. Memory cells, methods of forming an array of two transistor-one capacitor memory cells, and methods used in fabricating integrated circuitry
CN109461738B (zh) * 2017-09-06 2021-03-26 中国科学院微电子研究所 半导体存储设备及其制造方法及包括存储设备的电子设备
US11462541B2 (en) * 2018-12-17 2022-10-04 Intel Corporation Memory cells based on vertical thin-film transistors
US11244952B2 (en) * 2018-12-19 2022-02-08 Micron Technology, Inc. Array of capacitors, array of memory cells, methods of forming an array of capacitors, and methods of forming an array of memory cells
US11217589B2 (en) * 2019-10-04 2022-01-04 Nanya Technology Corporation Semiconductor device and method of manufacturing the same
KR102765864B1 (ko) * 2020-01-07 2025-02-12 삼성전자주식회사 반도체 메모리 장치 및 이의 제조 방법
US11355496B2 (en) * 2020-01-31 2022-06-07 Taiwan Semiconductor Manufacturing Company, Ltd. High-density 3D-dram cell with scaled capacitors
US11205651B2 (en) * 2020-02-24 2021-12-21 Nanya Technology Corporation Memory structure and method for manufacturing the same
US11417662B2 (en) * 2020-08-25 2022-08-16 Nanya Technology Corporation Memory device and method of forming the same

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI864715B (zh) * 2022-08-22 2024-12-01 南亞科技股份有限公司 具有減小的孔隙的通道層的半導體元件結構及其製備方法
US12432905B2 (en) 2022-08-22 2025-09-30 Nanya Technology Corporation Semiconductor device structure having channel layer with reduced aperture and method for manufacturing the same
US12484212B2 (en) 2022-08-22 2025-11-25 Nanya Technology Corporation Semiconductor device structure having channel layer with reduced aperture and method for manufacturing the same
TWI892625B (zh) * 2023-09-11 2025-08-01 南亞科技股份有限公司 記憶體裝置與其製造方法
TWI885767B (zh) * 2023-12-29 2025-06-01 南亞科技股份有限公司 具有垂直電晶體的半導體元件及其製備方法
TWI905841B (zh) * 2023-12-29 2025-11-21 南亞科技股份有限公司 具有垂直電晶體的半導體元件及其製備方法

Also Published As

Publication number Publication date
US20220344335A1 (en) 2022-10-27
US11417662B2 (en) 2022-08-16
US11832440B2 (en) 2023-11-28
TWI779778B (zh) 2022-10-01
CN114121958A (zh) 2022-03-01
US20220068924A1 (en) 2022-03-03

Similar Documents

Publication Publication Date Title
TWI779778B (zh) 記憶體元件及其形成方法
US7045875B2 (en) Semiconductor device with self-aligned junction contact hole and method of fabricating the same
US10770464B2 (en) Semiconductor device including bit line structure of dynamic random access memory (DRAM) and method for fabricating the same
US10141200B2 (en) Methods of manufacturing semiconductor devices
US6333274B2 (en) Method of manufacturing a semiconductor device including a seamless shallow trench isolation step
KR101762661B1 (ko) 반도체 소자 제조 방법
CN102082116B (zh) 使用双沟槽工艺在半导体器件中制造侧接触的方法
TWI708369B (zh) 在導電插塞上具有導電頂蓋層之半導體元件及其製備方法
CN114188324A (zh) 半导体装置
KR20150072653A (ko) 반도체 소자 및 그 제조 방법
TWI830993B (zh) 半導體元件
JP2002016016A (ja) 半導体装置およびその製造方法
US20210217749A1 (en) Semiconductor device including self-aligned contact and method of manufacturing the semiconductor device
US6674111B2 (en) Semiconductor device having a logic transistor therein
US6878613B2 (en) Field-effect transistor having a contact to one of its doping regions, and method for fabricating the transistor
CN115223934A (zh) 半导体器件
US11205574B2 (en) Method for forming a semiconductor memory structure
TWI769771B (zh) 半導體結構及其形成方法
KR100791343B1 (ko) 반도체 소자 및 그 제조 방법
TWI890207B (zh) 半導體元件
CN113948514A (zh) 一种半导体器件及其制造方法
TWI913953B (zh) 半導體結構及其形成方法
US20250365922A1 (en) Method of fabricating semiconductor device
US20240040772A1 (en) Semiconductor devices
US20250183098A1 (en) Semiconductor device including conductive bonding pattern

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent