TW202207388A - 先進密封環結構及其製造方法 - Google Patents

Abstract

本發明實施例係關於一種半導體結構，該半導體結構包含：一基板，其具有一密封環區和一電路區；一或多層介電層，其位於該基板上；一連接結構，其位於該密封環區中的該一或多層介電層中，其中該連接結構包括一金屬層堆疊和連接該金屬層堆疊的金屬通路；以及一金屬插栓，其位於該基板和該密封環區中的該連接結構之間，其中在一截面圖中該金屬插栓具有一多階輪廓。

Description

先進密封環結構及其製造方法

本發明實施例係關於一種先進密封環結構及其製造方法。

在半導體技術中，通過各種製造步驟來處理半導體晶片以形成積體電路（Integrated Circuits, IC）。通常，幾個電路或IC晶粒在同一半導體晶圓上形成。然後將該晶圓切成小塊以切出在其上形成的該電路。為了保護該電路免受濕氣降解、離子污染和切割過程的侵害，在每個IC晶粒周圍形成一個密封環。該密封環是在製造包括電路的許多層之過程中所形成的，包括前端製程（Front-End-Of-Line, FEOL）和後端製程（Back-End-Of-Line, BEOL）。FEOL包括在半導體基板上形成電晶體、電容、二極體及/或電阻。BEOL包括形成金屬層互連件和通路，這些金屬層互連件和通路提供配線到FEOL的組件。

儘管現有的密封環結構和製造方法通常足以滿足其預期目的，但是仍需要改進。例如，由於電路的關鍵尺寸和金屬配線密度的減小，對於電路和密封環的基板和金屬構件（例如金屬接點和金屬互連件）之間以及金屬構件和介電材料之間的更好黏著性需求不斷增長。金屬填充的質量也是影響密封環功能的關鍵因素。不良的金屬填充，例如不良的黏著性、接縫或孔洞會減弱密封環的設計功能，並導致分層缺陷或破裂。需要在這些方面以及對密封環其他方面進行改進。

根據本發明的一些實施例，提供了一種半導體結構，其包括：一基板，其具有一密封環區和一電路區；一或多層介電層，其位於該基板上；一連接結構，其位於該密封環區中的該一或多層介電層中，其中該連接結構包括一金屬層堆疊和連接該金屬層堆疊的金屬通路；及一金屬插栓，其位於該基板和該密封環區中的該連接結構之間，其中在一截面圖中該金屬插栓具有一多階輪廓。

根據本發明的一些實施例，提供了一種半導體結構，其包括：一基板，其具有圍繞一電路區的一密封環區；介電層，其位於該基板上；一連接結構，其位於該密封環區的該等介電層中，其中該連接結構包括一堆疊結構中的金屬層；第一金屬插栓，其位於該基板和該密封環區中的該連接結構之間，其中每一該等第一金屬插栓包括一鈷核和圍繞該鈷核的一導電阻障層，其中在一截面圖中該鈷核具有至少兩階段；及第一金屬通路，其位於該等第一金屬插栓上並且將該等第一金屬插栓連接至該連接結構。

根據本發明的一些實施例，提供了一種半導體結構，其包括：一基板，其具有圍繞一電路區的一第一密封環區和一第二密封環區；介電層，其位於該基板上；及多個密封環，其位於每一該第一密封環區和該第二密封環區中，其中每一該等密封環包括：一連接結構，其位於該等介電層中並具有一互連金屬層堆疊，一金屬插栓，其位於該基板和該連接結構之間，其中該金屬插栓包括具有至少三個部分的一金屬核，並且該三個部分隨著它們遠離該基板而變寬，及一金屬通路，其位於該金屬插栓上並且將該金屬插栓連接至該連接結構。

以下揭露提供用於實施所提供標的之不同特徵之諸多不同實施例或實例。下文將描述組件及配置之特定實例以簡化本揭露。當然，此等僅為實例且不意在產生限制。例如，在以下描述中，在第二構件上方或第二構件上形成第一構件可包含其中形成直接接觸之第一構件及第二構件的實施例，且亦可包含其中可在第一構件與第二構件之間形成額外構件使得第一構件及第二構件可不直接接觸的實施例。另外，本揭露可在各個實例中重複參考元件符號及/或字母。此重複係為了簡單及清楚且其本身不指示所討論之各種實施例及/或組態之間的一關係。

此外，為便於描述，諸如「下面」、「下方」、「下」、「上方」、「上」及其類似者之空間相對術語在本文中可用於描述一元件或構件與另一(些)元件或構件之關係，如圖中所繪示。除圖中所描繪之定向之外，空間相對術語亦意欲涵蓋裝置在使用或操作中之不同定向。設備可依其他方式定向(旋轉90度或依其他定向)且亦可因此解譯本文中所使用之空間相對描述詞。更進一步地，當用「大約」、「近似」等描述數字或數字範圍時，該術語涵蓋在該數字的某些變化（例如+/-10％或其他變化）內的數字。除非另有說明，否則根據本領域技術人員的知識認定基於本揭露之特定技術。例如，術語「約5奈米」可以涵蓋4.5奈米至5.5奈米、4.0奈米至5.0奈米等的尺寸範圍。

本應用整體來說係關於半導體結構和製造過程，並且更具體地係關於半導體密封環結構。在本揭露一實施例中，一密封環結構包括一連接結構和位於一基板和該連接結構之間的複數個金屬插栓，其中每個金屬插栓具有多階輪廓。多階輪廓可改善構成該等金屬插栓之導電材料的填充物並改善該等金屬插栓與該基板之間的附著力，從而提高了該密封環在切割過程中承受應力的能力並提高了該密封環的操作可靠性。每個金屬插栓可以形成為一環狀、環狀結構或是一環狀、環狀結構的多個區段。可以使用一或多個通路條（長通路）或一系列小通路（圓形通路）將每個金屬插栓以電氣連接到連接結構。在一實施例中，該密封環結構還包括複數個虛設閘極。該金屬插栓和該虛設閘極交替佈置以形成複數個金屬插栓環和複數個虛設閘極環。以這種交替的方式形成金屬插栓和虛設閘極，在化學機械平坦化（CMP）製程期間實質上減少或消除了密封環區中的凹陷。在一些實施例中，這些金屬插栓和虛設閘極也在一組件隔離區中形成，該組件隔離區位於一密封環區和一電路區之間。具有在該組件隔離區中的該金屬插栓和該虛設閘極在各種製程中(包括CMP)可平衡構形負載。在一些實施例中，在密封環區中形成多個（例如四個）密封環，以進一步提高密封環結構的操作可靠性。本領域通常技術人員應該理解，他們可以容易地將本揭露用作設計或修改其他製程和結構的基礎，以實現與本文介紹的實施例相同的目的及/或實現相同的優點。

現在參考圖1，圖1係繪示出了一半導體結構（或半導體元件）100的俯視平面圖，該半導體結構包括被一密封環結構200圍繞的一或多個電路元件150（例如電晶體、電阻、電容、記憶體等）。圖2係根據一實施例繪示出了沿著圖1中的A—A線的半導體結構100的截面圖，且圖3、7、8、9、10和11係繪示出了根據各種實施例的半導體結構100的一部分B之放大俯視平面圖。

參照圖2，半導體結構100包括一基板202。在本實施例中該基板202是為一矽基板。在各種實施例中，基板202可替代地包括其他半導體材料，例如鍺、碳化矽、砷化鎵、磷化鎵、磷化銦、砷化銦、銻化銦、鍺化矽(SiGe)、磷砷化鎵(GaAsP)、砷化銦鋁(AlInAs)、砷化鋁鎵(AlGaAs)、砷化銦鎵(GaInAs)、磷化銦鎵(GaInP)、磷砷化銦鎵(GaInAsP)或及其組合。基板202可以包括諸如P阱及/或N阱的摻雜主動區。基板202還可以進一步地包括其他構件，例如埋層及/或磊晶層。此外，基板202可以是絕緣層上的半導體，例如絕緣層覆矽(semiconductor-on-insulator, SOI)。在其他實施例中，該半導體基板202可以包括一摻雜磊晶層、一梯度半導體層，及/或可以進一步包括覆蓋在不同類型(例如在一矽鍺層上的矽層)的另一半導體層之上的半導體層。在其他範例中，一化合物半導體基板可以包括一多層矽結構或一多層化合物半導體結構。該主動區可以被配置為一NMOS元件（例如，nFET）或一PMOS元件（例如，pFET）。基板202可以包括下面的層、元件、接面和其他構件（本文未示出）。

基板202包括一密封環區，在密封環區上形成密封環結構200。基板202還包括一電路區，在該電路區上形成電路元件150。基板202還包括在密封環區和該電路區之間的一組件隔離區以及圍繞密封環區的切割道區。在切割過程中，沿著切割道區切割該半導體結構100（例如，使用切割機或雷射），從而形成具有被組件隔離區和密封環結構200包圍的電路元件150之元件或半導體晶片（或IC晶粒）。

該密封環區還包括兩個次密封環區，一第一次密封環區和一第二次密封環區。第一次密封環區在第二次密封環區和組件隔離區之間。在本實施例中，第一次密封環區比第二次密封環區要寬。例如第二次密封環區的寬度可以是第一次密封環區的大約70％至90％。第二次密封環區比組件隔離區要寬。例如，組件隔離區的寬度可以是第二次密封環區的大約70％至90％。在一些實施例中，組件隔離區的寬度可以在大約5微米至大約6微米的範圍內，第一次密封環區的寬度可以在大約8微米至大約10微米的範圍內，且第二次密封環區的寬度可以在大約6微米至大約8微米的範圍內。

密封環240和242形成在第一次密封環區中。密封環244和246形成在第二次密封環區中。密封環結構200包括密封環240、242、244和246。密封環240比密封環242、244和246要寬，因此可以稱為主密封環。密封環244和246具有大約相同的寬度。密封環242比密封環240、244和246要窄。具有多巢狀的密封環能保證在切割過程中（例如，晶粒切割）至少要保護(一個)內密封環不破裂。例如，第二次密封環區中的密封環246、244保護第一次密封環區中的密封環242、240免於受到在切割期間可能發生的損壞。

密封環240、242、244和246中每一個皆包含了位於基板202上一或多個金屬插栓214。即使未在圖2中示出，基板202也包括主動區（諸如N+或P+摻雜區），在該主動區上設置了一或多個金屬插栓214。在本實施例中，每個金屬插栓214形成為具有多個部分的多階輪廓，這些部分隨著金屬插栓214的高度增加而變寬。具有多階輪廓改善了金屬插栓214的金屬填物充並消除了金屬插栓214中的接縫及/或空隙。這極大地增強了密封環結構200和基板202之間的機械連接。金屬插栓214的各方面將在本揭露之後續部分中進一步來描述。

密封環240、242、244和246中每一個皆包含了連接結構250，連接結構250包括彼此堆疊並且通過金屬通路252垂直連接的多個金屬層251。金屬層251和金屬通路252可以包括銅、銅合金或其他導電材料，並且可以使用鑲嵌或雙鑲嵌製程形成。該金屬層251和金屬通路252中的每一個可包括圍繞金屬核（例如銅）的導電阻障層（例如TiN或TaN）。密封環240、242、244和246中的每一個還包括將金屬插栓214連接到連接結構250的金屬通路215。在一個實施例中，通路215包括鎢。在替代實施例中，通路215包括鎢、鈷、鈦、鉭、釕或及其組合。在一實施例中，每個該金屬層251形成為圍繞該電路區的一環或一環狀結構（例如，實質上為正方形的環）。換句話說，每個該金屬層251形成為一閉合結構並且沿著由電路元件150所據有的區域邊緣延伸。在本實施例中，一環或一環狀結構是指一閉合結構，其可以是矩形、正方形、實質上矩形、實質上正方形或其他多邊形。在一實施例中，外部通路252（每個連接結構250中分別離該電路區最近和最遠的通路252）形成為圍繞該電路區的一環形狀。因此，它們也被稱為通路條。內部通路252形成為離散的通路，其形成一平行於外部通路252的線。在本實施例中，每個密封環240和244（主密封環）還包括位於連接結構250上的鋁墊264。

在本實施例中，密封環240、244和246還包括虛設閘極208和虛設閘極通路209，虛設閘極通路209將虛設閘極208連接到連接結構250。元件100還包括在基板202上方的內層210，內層210跨過電路區、組件隔離區、密封環區和切割道。在組件隔離區中，元件100包括位於隔離結構（例如淺溝槽隔離件）204上的複數個金屬插栓214'和複數個虛設閘極208'。隔離結構204可以包括氧化矽、氮化矽、氮氧化矽、其他合適的隔離材料（例如，包括矽、氧、氮、碳或其他合適的隔離成分）或其組合。隔離結構204可以包括不同的結構，例如淺溝槽隔離件（STI）結構及/或深溝槽隔離件（DTI）結構。在一些實施例中，元件100可以在組件隔離區中包括一連接結構250'（例如，具有各種虛設線和虛設通路）。連接結構250'的一部分在圖2中示出。在一些實施例中，元件100可以在切割道中包括連接結構250''（例如，具有各種虛設線和虛設通路）。連接結構250''的一部分在圖2中示出。金屬插栓214、214'以及虛設閘極208和208'至少部分地被設置在內層210中。在該元件200的CMP製程期間，在密封環區中和在該組件隔離區中具有複數個虛設閘極208、208'實質上減少或消除了在密封環區中的凹陷。可以經由沉積各種材料層並蝕刻/圖案化各種材料層以形成閘極結構來形成虛設閘極208、208'。每個虛設閘極208、208'可以包括虛設閘極介電層（例如具有二氧化矽、氮氧化矽、高介電係數介電層及/或其他材料的層）和虛設閘極電極層（例如具有多晶矽或金屬材料的層）。虛設閘極208、208'可以使用先閘極製程或後閘極製程來形成。內層210可以包括一或多種介電材料，例如氧化矽、氮化矽或其他合適的材料。可以使用CVD、ALD或其他合適的製程來沉積內層210。

元件100還包括在內層210上方的一介電層堆疊253和在介電層253上方的一介電層堆疊255。連接結構250位於介電層253、255內。在一實施例中，介電層253由低介電係數介電材料形成。例如，介電層253的介電係數（k值）可以小於3.0，甚至小於約2.5，因此可以被稱為極低介電係數（ELK）介電層253。在一實施例中，介電層253包括氧化矽、氮化矽、氮氧化矽、TEOS形成的氧化物、PSG、BPSG、低介電係數介電材料、其他合適的介電材料或其組合。在一實施例中，介電層255可以由未經摻雜矽酸鹽玻璃（USG）形成，以改善機械性能並防止水分滲透。

元件100還包括在介電層255上方的一鈍化層260和在鈍化層260上方的另一個鈍化層262。每個鋁墊264包括位於鈍化層260上方的頂部和穿透鈍化層260並以電氣連接到連接結構250的底部。在一範例中，每個鋁墊264的頂部可以具有大約3微米至大約4微米的寬度，並且每個鋁墊264的底部可以具有大約1.5微米至大約2微米的寬度。在一實施例中，每個鋁墊264形成為圍繞該電路區的環狀形狀。因此，鋁墊264也可以被稱為鋁環264。鋁墊264可以與暴露在IC晶粒的頂表面上之接合墊（本文未示出）同時形成。鈍化層262位於鈍化層260和鋁墊264上方。鈍化層260和262可以由氧化物、氮化物及其組合形成，並且可以由相同或不同的材料形成。

在鈍化層262中且在第一次密封環區和第二次密封環區之間提供一溝槽261。在鈍化層262中且在該切割道和第二次密封環區之間提供另一溝槽263。在一實施例中，每一溝槽261和263形成為圍繞電路區的環狀形狀。雙溝槽261、263的一個有利特徵是，如果在切割過程中在切割道上產生破裂，則該破裂將被溝槽263阻止。即使破裂在溝槽263上擴大，也可以通過溝槽261大大降低破裂的應力，並且密封環242將有效地防止破裂的進一步擴大並保護主密封環240不受損壞。在一實施例中，每一溝槽261、263被設計為具有約1.5微米至約2微米的寬度，以實現上述的防裂功能，同時留下足夠的鈍化層262以覆蓋和保護鋁墊264。巢狀的密封環246、244、242、240和雙溝槽263、261共同確保了密封環結構200的操作可靠性。在本實施例中，元件100還包括一層266，該層266位於鈍化層262上並延伸到組件隔離區和第一次密封環區中。在一實施例中，層266包括諸如有機聚醯亞胺的材料並提供應力緩衝以在封裝組件之後保護電路晶粒。層266是非必須的，並且在一替代實施例中可以從元件100中省略。

圖3係繪示出了在密封環區中和在組件隔離區中的元件100之俯視平面圖，根據一個實施例，其部分地在圖1的「B」區中。參照圖3所示的實施例中，從俯視平面圖來看每個金屬插栓214形成一矩形結構。在一實施例中，每個金屬插栓214形成為連續且閉合的結構（即，一環），其圍繞由電路元件150所據有的區域，如圖4所示。在這樣的實施例中，金屬插栓214也被稱為連續金屬環214（或簡稱為金屬環214）。在另一實施例中，每個金屬插栓214形成為拉長區段，並且一排金屬插栓214沿著電路元件150所據有的區域邊緣延伸並形成分區段的環，如圖5所示。在這樣的實施例中，金屬插栓214的線也被稱為分區段金屬環214。在圖3、4和5所示之實施例中，虛設閘極208形成為一矩形結構，並位於兩個金屬環214（圖4）或兩個分區段的金屬環214（圖5）之間並沿著電路元件150所據有的區域邊緣實質上均勻地分佈。為了簡單起見，圖4係繪示出了兩個金屬環214，在兩者之間具有虛設閘極208，並且省略了其他金屬環和其他虛設閘極。同樣，圖5係繪示出了兩個分區段的金屬環214，在其之間具有虛設閘極208，並且省略了其他金屬環和其他虛設閘極。在圖3所示的實施例中，金屬通路215形成為與設置有金屬通路215之金屬插栓214相同的形狀（從俯視圖看）。換句話說，當金屬插栓214是連續的金屬環時，佈置在其上的金屬通路215也是連續的金屬環，並且當金屬插栓214是一分區段金屬環的一部分時，位於其上的金屬通路215也是一分區段金屬環的一部分。圖3中的金屬通路215也稱為通路條215（即條形）。在組件隔離區中，金屬插栓214'和虛設閘極208'形成為拉長區段。它們可以沿著電路元件150所據有的區域邊緣實質上均勻地分佈，例如圖4和5中虛設閘極208的分佈。在圖3所示的實施例中，元件100不包括位於虛設閘極208、208'和金屬插栓214'上的通路。換句話說，虛設閘極208、208'和金屬插栓214'與正上方的連接結構隔離。在這樣的實施例中，虛設閘極208、208'和金屬插栓214'被設計為提供良好的圖案化密度和良好的構形以形成金屬插栓214。

在圖3所示的實施例中，金屬插栓214和虛設閘極208在密封環區中沿「x」方向以交替的方式佈置。每個金屬插栓214的寬度為w3，每個虛設閘極208的寬度為w1，每個金屬通路215的寬度為w2，虛設閘極208的邊緣與金屬插栓214相鄰邊緣之間的距離為d1，相鄰金屬插栓214的兩個邊緣之間的距離為d2。該尺寸w1、w2、w3、d1和d2沿「x」方向測量。此外，每個虛設閘極208具有一長度L1，並且兩個相鄰的虛設閘極208都沿著「y」方向以一距離d3隔開。在一實施例中，寬度w1是寬度w3的大約兩倍。在一範例中，寬度w1可以在180奈米至大約220奈米的範圍內，並且寬度w3可以在90奈米至大約110奈米的範圍內。距離d1可以與寬度w3大約相同。距離d3可以與寬度w1大約相同。長度L1可以是寬度w1的大約3倍。此外，寬度w2可以是寬度w3的大約30％至大約45％。在組件隔離區中，虛設閘極208'和金屬插栓214'也沿「x」方向以交替的方式佈置。在標記為具有一寬度w4的第一區中，每個虛設閘極208'具有一寬度w6，每個金屬插栓214'具有一寬度w7，每個虛設閘極208'和相鄰的金屬插栓214'以一距離d5隔開，虛設閘極208'在密封環區中與最近的金屬插栓214以一距離d4隔開。在一實施例中，距離d4可以在大約250奈米至大約300奈米的範圍內。在標記為具有一寬度w5的第二區中，每個虛設閘極208'具有一寬度w8，每個金屬插栓214'具有一寬度w9，每個虛設閘極208'和相鄰的金屬插栓214'以一距離d6隔開，虛設閘極208'與該電路區以一距離d7隔開。在一實施例中，距離d7可以在大約250奈米至大約300奈米的範圍內。在一實施例中，寬度w4大於寬度w5，但是第二區（w5）中的構件比第一區（w4）中的構件更寬並且彼此相隔開。例如，寬度w4可以在大約3微米至大約4微米的範圍內，寬度w5可以在大約1.8微米至大約2.2微米的範圍內，寬度w6可以在大約5奈米至大約8奈米的範圍內，寬度w7為大約15奈米至約25奈米，距離d5為大約10奈米至16奈米，寬度w8為大約32奈米至40奈米，寬度w9為大約25奈米至大約35奈米，且距離d6為大約20奈米至大約30奈米。

圖6係繪示出根據本揭露一實施例的金屬插栓214之截面圖。參照圖6，金屬插栓214位於一溝槽中，其中該溝槽的底部是一矽化物層203，並且該溝槽的側壁由一介電層228形成。矽化物層203形成在基板202的上方。在一實施例中，矽化物層203形成在基板202的P+或N+摻雜區的上方。內層210（具有介電層212、216和218）位於基板202的上方和在該介電層228的外側壁上。矽化物層203可包括矽化鈦（TiSi）、矽化鎳（NiSi）、矽化鎢（WSi）、矽化鎳鉑（NiPtSi）、矽化鎳鉑鍺（NiPtGeSi）、矽化鎳鍺（NiGeSi）、矽化鐿（YbSi）、矽化鉑（PtSi）、矽化銥（IrSi）、矽化鉺（ErSi）、矽化鈷（CoSi）或其他合適的化合物。在一實施例中，介電層212包括氧化矽，介電層216包括氮化矽，該介電層218包括諸如電漿增強氧化物（PEOX）的氧化矽，並且該介電層228包括碳氮化矽（SiCN）。在替代實施例中，介電層212、216、218和228可以包括其他介電材料。

金屬插栓214包括一導電黏著促進劑230，在導電黏著促進劑230上方的一導電阻障層232，以及在導電阻障層232上方並且填充在該溝槽的剩餘空間中的金屬核（或金屬填充層）234。導電阻障層232起到防止金屬核234之金屬材料擴散到鄰近金屬插栓214之介電層中的作用。導電阻障層232可以包括鈦（Ti）、鉭（Ta）或諸如氮化鈦（TiN）、氮化鈦鋁（TiAlN）、氮化鎢（WN）、氮化鉭（TaN）之類的導電氮化物，且可以經由CVD、PVD、ALD及/或其他合適的製程來形成。在一實施例中，導電黏著促進劑230包括鉻、鉬或其他合適的材料。在一些實施例中，在金屬插栓214中省略了導電黏著促進劑230。金屬核234可以包括鎢（W）、鈷（Co）、鉬（Mo）、釕（Ru）或其他金屬，並且可以經由CVD、PVD、ALD、電鍍或其他合適的製程來形成。在所繪示的實施例中，金屬插栓214包括三個部分214a、214b和214c。區段214b比區段214a寬，並且區段214c比區段214b寬。這導致第一階段從區段214a過渡到區段214b，第二階段從區段214b過渡到區段214c。在一替代實施例中，金屬插栓214可包括兩個以上的階段。具有這樣的多階輪廓提高了金屬插栓214的金屬填充質量並增加了金屬插栓214與基板202和內層210之間的黏著力。在所繪示的實施例中，導電黏著促進劑230沿著下區段214a和214b的側壁而不是上區段214c的側壁延伸。換句話說，區段214c位於導電黏著促進劑230的上方。在一替代實施例中，導電黏著促進劑230沿著所有三個區段214a、214b和214c的側壁延伸。在一實施例中，金屬插栓214'以與金屬插栓214相同的方式來建造。

圖7係繪示出了根據一替代實施例為在密封環區和在組件隔離區中的元件100之俯視平面圖，其部分地在圖1中的「B」區中。本實施例的金屬插栓214和214'、金屬通路215和虛設閘極208'被配置為與圖3所示之實施例相似或實質上相同。與圖3所示的實施例不同，該實施例中的虛設閘極208形成為環或分區段環。虛設閘極208形成為具有類似於金屬插栓214的尺寸（寬度和長度）。此外，元件100包括位於虛設閘極208的上方並且將虛設閘極208連接至連接結構250（見圖2）的通路209。在一實施例中，通路209形成為與金屬通路215相同的形狀並且包括與金屬通路215相同的材料（均為通路條）。虛設閘極208和金屬插栓214實質上均勻地分佈在密封環區中。在該實施例中，元件100不包括位於虛設閘極208'和金屬插栓214'上方的通路。

圖8係繪示出了根據一替代實施例為在密封環區和在組件隔離區中的元件100之俯視平面圖，其部分地在圖1中的「B」區中。該實施例的金屬插栓214和214'以及虛設閘極208和208'被配置為與圖7所示的實施例相似或實質上相同。與圖7所示的實施例不同，通路215和209形成為離散的圓形通路。在一實施例中，圓形通路215和209各自具有在大約20奈米至大約50奈米範圍內的直徑。圓形通路215和209分別沿著金屬插栓214和虛設閘極208實質上均勻地分佈。在該實施例中，元件100不包括位於虛設閘極208'和金屬插栓214'上方的通路。

圖9係繪示出了根據一替代實施例為在密封環區和在組件隔離區中的元件100之俯視平面圖，其部分地在圖1中的「B」區中。該實施例的密封環區（包括金屬插栓214、虛設閘極208以及通路215和209）被配置為與圖7所示的實施例相似或實質上相同。該實施例的組件隔離區之配置與圖7所示的實施例不同。在該實施例中，虛設閘極208'和金屬插栓214'分別被配置為與虛設閘極208和金屬插栓214相似或實質上相同（就寬度、間隔、整體形狀等而言）。此外，該實施例中的元件100包括位於虛設閘極208'上的圓形通路209'和位於金屬插栓214'上的圓形通路215'。即使本文未示出，通路209'和215'在組件隔離區中將虛設閘極208'和金屬插栓214'連接到連接結構250'中的虛設通路和虛設金屬線。

圖10係繪示出了根據一替代實施例為在密封環區和在組件隔離區中的元件100之俯視平面圖，其部分地在圖1中的「B」區中。該實施例的組件隔離區（包括金屬插栓214'、虛設閘極208'以及通路215'和209'）被配置為與圖9所示的實施例相似或實質上相同。密封環區中的虛設閘極208和金屬插栓214也被配置為與圖9所示的實施例相似或實質上相同。與圖9所示的實施例不同，通路209形成為與虛設閘極208（即呈一閉合環或一分區段環的形狀）相同的形狀（從俯視圖看），而通路215形成為圓形通路。

圖11係繪示出了根據一替代實施例為在密封環區和在組件隔離區中的元件100之俯視平面圖，其部分地在圖1中的「B」區中。該實施例的虛設閘極208、208'和金屬插栓214、214'被配置為與圖3所示的實施例相似或實質上相同。與圖3所示的實施例不同，該實施例的通路215形成為圓形通路，而不是如圖3所示的條形。在該實施例中，元件100不包括位於虛設閘極208、208'和金屬插栓214'上方的通路。圖3、7、8、9、10和11所示的各種實施例提供了良好的圖案化密度和構形，以形成具有良好均勻性的金屬插栓214。

圖12係示出了根據本揭露一實施例用於形成金屬插栓214之一方法500之流程圖。本揭露考慮了額外製程。可以在方法500之前、期間和之後提供額外步驟，並且對於方法500的其他實施例，可以移動、替換或排除所描述的某些步驟。

在步驟502，方法500（圖12）為蝕刻一溝槽313到內層210和基板202中，如圖13所示。溝槽313在該溝槽的底部具有一寬度w13，並且具有一深度d13。步驟502可以使用微影製程在內層210上形成一蝕刻遮罩，然後經由蝕刻遮罩蝕刻內層210和基板202以形成溝槽313。微影製程可以使用EUV微影製程、DUV微影製程、浸潤式微影製程或其他微影製程。該蝕刻可以包括乾式蝕刻、濕式蝕刻、反應離子蝕刻（RIE）及/或其他合適的製程。例如，一乾式蝕刻製程可以實施一含氧氣體、一含氟氣體（例如，CF₄ 、SF₆ 、CH₂ F₂ 、CHF₃ 及/或C₂ F₆ ）、一含氯氣體（例如，Cl₂ 、CHCl₃ 、CCl₄ 及/或BCl₃ ）、一含溴氣體（例如HBr及/或CHBr₃ ）、一含碘氣體、其他合適的氣體及/或電漿、及/或它們的組合。例如，一濕式刻蝕製程可以包括在稀氫氟酸（DHF）；氫氧化鉀（KOH）溶液；氨；含有氫氟酸（HF）、硝酸（HNO3）及/或乙酸（CH₃ COOH）的溶液；或其他合適的濕式蝕刻劑中進行蝕刻。溝槽313可以形成為比如圖4中金屬插栓214的形狀之一閉合環或比如圖5中金屬插栓214的形狀之一分區段環。步驟502可以在密封環區和該組件隔離區中形成複數個溝槽313。

在步驟504中，方法500（圖12）為蝕刻另一個溝槽314到內層210中並覆蓋在溝槽313上，如圖14所示。溝槽314在溝槽的底部具有一寬度w14，且具有一深度d14，其中寬度w14大於寬度w13，該深度d14小於該深度d13。步驟504可以使用微影製程在內層210上形成一蝕刻遮罩，然後經由蝕刻遮罩蝕刻內層210以形成溝槽314。微影製程可以使用EUV微影製程、DUV微影製程、浸潤式微影製程或其他微影製程。該蝕刻可以包括乾式蝕刻、濕式蝕刻、反應離子蝕刻（RIE）及/或其他合適的製程。在本實施例中，溝槽314的蝕刻在基板202處停止。

在步驟506中，方法500（圖12）為蝕刻另一個溝槽315到內層210中並覆蓋在溝槽314上，如圖15所示。溝槽315在溝槽的底部具有一寬度w15，且具有一深度d15，其中寬度w15大於寬度w14，該深度d15小於該深度d14。步驟506可以使用微影製程在內層210上方形成一蝕刻遮罩，然後經由蝕刻遮罩蝕刻內層210以形成溝槽315。在本實施例中，溝槽315的蝕刻在介電層212處停止。微影製程可以使用EUV微影製程、DUV微影製程、浸潤式微影製程或其他微影製程。該蝕刻可以包括乾式蝕刻、濕式蝕刻、反應離子蝕刻（RIE）及/或其他合適的製程。經由步驟502、504和506，在基板202和內層210中形成一溝槽316（具有來自溝槽313、314和315的三個部分）。溝槽316具有多階輪廓，其寬度沿「z」方向逐步增加。

在步驟508中，方法500（圖12）在溝槽316中的內層210之側壁上方形成介電襯層228，如圖16所示。在一實施例中，步驟508可以使用原子層沉積（ALD）在內層210和基板202的表面上沉積介電層，然後使用非等向性蝕刻來蝕刻該介電層，以從內層210和基板202的頂表面去除該介電層。該介電層保留在內層210的側壁上之部分成為該介電襯層228。

在步驟510中，方法500（圖12）形成矽化物構件203，如圖6所示。在一實施例中，步驟510包括將一或多種金屬沉積到溝槽316中，對元件100執行退火製程以引起一或多種金屬與基板202之間的反應以產生矽化物構件203，並移除一或多種金屬未反應的部分，從而將矽化物構件203留在溝槽316中。一或多種金屬可包括鈦（Ti）、鉭（Ta）、鎢（W）、鎳（Ni）、鉑（Pt）、鐿（Yb）、銥（Ir）、鉺（Er）、鈷（Co）、或其組合（例如，兩種或更多種金屬的合金），並且可以使用CVD、PVD、ALD或其他合適的方法沉積。矽化物構件203可以包括矽化鈦（TiSi）、矽化鎳（NiSi）、矽化鎢（WSi）、矽化鎳鉑（NiPtSi）、矽化鎳鉑鍺（NiPtGeSi）、矽化鎳鍺（NiGeSi）、矽化鐿（YbSi）、矽化鉑（PtSi）、矽化銥（IrSi）、矽化鉺（ErSi）、矽化鈷（CoSi）或其他合適的化合物。

在步驟512中，方法500（圖12）在溝槽316中形成導電黏著促進劑230和導電阻障層232，如圖6所示。在一實施例中，沉積每一導電黏著促進劑230和導電阻障層232中使其具有實質上均勻的厚度，並且溝槽316的剩餘空間仍然具有多階輪廓。在步驟514中，方法500（圖12）將金屬核234沉積到溝槽316的剩餘空間中。導電阻障層232可以包括鈦（Ti）、鉭（Ta）或諸如氮化鈦（TiN）、氮化鈦鋁（TiAlN）、氮化鎢（WN）、氮化鉭（TaN）或其組合的導電氮化物，且可以經由CVD、PVD、ALD及/或其他合適的製程來形成。在一實施例中，導電黏著促進劑230包括鉻、鉬或其他合適的材料，且可以使用CVD、PVD、ALD及/或其他合適的製程來沉積。金屬核234可以包括鎢（W）、鈷（Co）、鉬（Mo）、釕（Ru）或其他金屬，並且可以經由CVD、PVD、ALD、電鍍或其他合適的製程來形成。在步驟516中，方法500（圖12）對元件100執行進一步的製造。例如，方法500可以執行CMP製程以移除金屬插栓214的多餘材料，形成通路215，形成介電層253、255和連接結構250。

儘管旨不在產生限制，但是本揭露的實施例提供以下一或多個優點。例如，本揭露實施例提供了具有連接結構且將連接結構連接到基板的一或多個金屬插栓之各種密封環結構。該金屬插栓具有多階輪廓，這改善了該金屬插栓的填充並改善了該金屬插栓與該基板之間的黏著性。這提高了密封環在切割過程中承受應力的能力。在實施例中，該密封環結構還包括虛設閘極，該虛設閘極與該金屬插栓交替佈置，以在化學機械平坦化（CMP）製程期間實質上減少或消除密封環區中的凹陷。在一些實施例中，這種金屬插栓和虛設閘極也在組件隔離區中形成，從而在包括CMP的各種製程期間平衡構型負載。此外，在一些實施例中，在密封環區中形成多個（例如四個）密封環，以進一步提高密封環結構的操作可靠性。本揭露實施例可以容易地整合到現有的半導體工業製造過程中。

在一範例方面，本揭露針對一種半導體結構。該半導體結構包括：一基板，其具有一密封環區和一電路區；一或多層介電層，其位於該基板上；一連接結構，其位於該密封環區中的一或多層該介電層中，其中該連接結構包括一金屬層堆疊和連接該金屬層堆疊的金屬通路；以及一金屬插栓，其位於該基板和該密封環區中的該連接結構之間，其中在一截面圖中該金屬插栓具有一多階輪廓。

在該半導體結構的一實施例中，從一俯視圖中看該金屬插栓包括包圍該電路區的一環形結構。在另一實施例中，從一俯視圖中看該金屬插栓包括圍繞該電路區的多個區段。

在一實施例中，該半導體結構進一步包括一通路條，其位於該金屬插栓上並且將該金屬插栓連接至該連接結構。在另一實施例中，該半導體結構進一步包括多個通路，其位於該金屬插栓上並且將該金屬插栓連接至該連接結構。

在一實施例中，該半導體結構進一步包括一閘極結構，其鄰近該金屬插栓且位於該基板和該密封環區中的該連接結構之間。在進一步的實施例中，該半導體結構包括一通路條，其位於該閘極結構上並且將該閘極結構連接至該連接結構。

在該半導體結構的實施例中，該金屬插栓包括一導電黏著促進劑，與該金屬插栓的側壁上的一第一介電層直接接觸，其中該金屬插栓的一頂部延伸高於該導電黏著促進劑。

在一些實施例中，該半導體結構進一步包括一矽化物層，其位於該基板和該金屬插栓之間，其中該金屬插栓位於該矽化物層上。在一些實施例中，該基板進一步包括一組件隔離區，位於該密封環區和該電路區之間，該半導體結構進一步包括位於該組件隔離區中的一或多層該介電層中的虛設通路，以及位於該基板和該組件隔離區中的該等虛設通路之間的一第二金屬插栓。在另一實施例中，該第二金屬插栓與該等虛設通路隔離。

在另一範例方面，本揭露針對一種半導體結構。該半導體結構包括：一基板，其具有圍繞一電路區的一密封環區；介電層，其位於該基板上；一連接結構，其位於該密封環區的該等介電層中，其中該連接結構包括一堆疊結構中的金屬層。第一金屬插栓，其位於該基板和該密封環區中的該連接結構之間，其中每一該等第一金屬插栓包括一鈷核和圍繞該鈷核的一導電阻障層，其中在一截面圖中該鈷核具有至少兩階段。該半導體結構還包括第一金屬通路，其位於該等第一金屬插栓上並且將該等第一金屬插栓連接至該連接結構。

在一半導體結構的實施例中，從一俯視圖來看該等第一金屬插栓中至少一個包括圍繞該電路區的一環形結構。在另一實施例中，該半導體結構進一步包括第一閘極結構，位於該基板和在該密封環區中的該連接結構之間，其中該等第一金屬插栓和該等第一閘極結構以交替的方式設置。在一進一步實施例中該基板還具有一組件隔離區，位於該密封環區和該電路區之間，該半導體結構進一步包括第二金屬插栓和第二閘極結構，位於該組件隔離區中的該基板上方。在另一實施例中，該等第一金屬通路之至少一個被設置為圍繞該電路區的一環形結構。

在另一範例方面，本揭露針對一種半導體結構。該半導體結構包括：一基板，其具有圍繞一電路區的一第一密封環區和一第二密封環區；介電層，其位於該基板上；以及多個密封環，其位於每一該第一密封環區和該第二密封環區中。每一該等密封環包括一連接結構，其位於該等介電層中並具有一互連金屬層堆疊；一金屬插栓，其位於該基板和該連接結構之間，其中該金屬插栓包括具有至少三個部分的一金屬核，並且該三個部分隨著它們遠離該基板而變寬；以及一金屬通路，其位於該金屬插栓上並且將該金屬插栓連接至該連接結構。

在一些實施例中，該金屬插栓包括一導電黏著促進劑，位於該金屬核和圍繞該金屬插栓的一第一介電層之間，其中該三個部分的一最頂部分在該導電黏著促進劑的上方。在一些實施例中，該金屬核包括鈷。在一些實施例中，該金屬插栓被設置為圍繞該電路區的一環形結構。

上文已概述若干實施例或範例之特徵，使得熟習通常技術者可較佳理解本揭露之態樣。熟習通常技術者應瞭解，其可易於將本揭露用作設計或修改其他程序及結構以實施相同於本文中所引入之實施例或範例之目的及/或達成相同於本文中所引入之實施例或範例之優點的基礎。熟習通常技術者亦應意識到，此等等效建構不應背離本揭露之精神及範疇，且熟習通常技術者可在不背離本揭露之精神及範疇之情況下對本文作出各種改變、替代及更改。

100:半導體元件 150:電路元件 200:密封環結構 202:基板 203:矽化物構件 204:隔離結構 208:虛設閘極 208':虛設閘極 209:通路 209':通路 210:內層 212:介電層 214:金屬插栓 214':金屬插栓 214a:金屬插栓 214b:金屬插栓 214c:金屬插栓 215:通路 215':通路 216:介電層 218:介電層 228:介電襯層 230:導電黏著促進劑 232:導電阻障層 234:金屬核 240:主密封環 242:密封環 244:密封環 246:密封環 250:連接結構 250':連接結構 250'':連接結構 251:金屬層 252:通路 253:介電層 255:介電層 260:鈍化層 261:溝槽 262:鈍化層 263:溝槽 264:鋁墊 266:層 313:溝槽 314:溝槽 315:溝槽 316:溝槽 500:方法 502:步驟 504:步驟 506:步驟 508:步驟 510:步驟 512:步驟 514:步驟 516:步驟 d1:距離 d2:距離 d3:距離 d4:距離 d5:距離 d6:距離 d7:距離 d13:深度 d14:深度 d15:深度 W1:寬度 W2:寬度 W3:寬度 W4:寬度 W5:寬度 W6:寬度 W7:寬度 W8:寬度 W9:寬度 W13:寬度 W14:寬度 W15:寬度

本揭露可由閱讀之以下的詳細描述結合附圖得到最佳理解。應強調的是，根據行業標準做法，各種構件未按比例繪製，且僅用於說明目的。實際上，為使討論清楚，可任意增大或減小各種構件之尺寸。

圖1係根據本揭露之態樣為具有一密封環結構的一積體電路晶粒之俯視平面圖。

圖2係根據本揭露之態樣為包括一密封環區的一半導體元件實施例之截面圖，其沿著圖1的「A—A」線。

圖3係根據本揭露之態樣為一半導體元件實施例之俯視平面圖，其在圖1中的「B」區。

圖4和圖5係根據本揭露之態樣具有一密封環結構的積體電路晶粒之俯視平面圖。

圖6係根據本揭露之態樣在一密封環區中的一半導體元件實施例之截面圖。

圖7、8、9、10、11係根據本揭露之態樣為一半導體元件各種實施例之俯視平面圖，其在圖1中的「B」區。

圖12係根據本揭露之態樣繪示出了用於形成一具有密封環的半導體元件之一方法流程圖。

圖13、14、15、16係根據實施例在圖12中之方法的製造過程期間在一密封環區中的一半導體元件之截面圖。

100:半導體元件

150:電路元件

200:密封環結構

Claims (20)

1. 一種半導體結構，其包括： 一基板，其具有一密封環區和一電路區； 一或多層介電層，其位於該基板上； 一連接結構，其位於該密封環區中的該一或多層介電層中，其中該連接結構包括一金屬層堆疊和連接該金屬層堆疊的金屬通路；及 一金屬插栓，其位於該基板和該密封環區中的該連接結構之間，其中在一截面圖中該金屬插栓具有一多階輪廓。
2. 如請求項1之半導體結構，其中從一俯視圖看，該金屬插栓包括圍繞該電路區的一環形結構。
3. 如請求項1之半導體結構，其中從一俯視圖看，該金屬插栓包括圍繞該電路區的多個區段。
4. 如請求項1之半導體結構，其進一步包括： 一通路條，其位於該金屬插栓上並且將該金屬插栓連接至該連接結構。
5. 如請求項1之半導體結構，其進一步包括： 多個通路，其位於該金屬插栓上並且將該金屬插栓連接至該連接結構。
6. 如請求項1之半導體結構，其進一步包括： 一閘極結構，其鄰近該金屬插栓且位於該基板和該密封環區中的該連接結構之間。
7. 如請求項6之半導體結構，其進一步包括： 一通路條，其位於該閘極結構上並且將該閘極結構連接至該連接結構。
8. 如請求項1之半導體結構，其中該金屬插栓包括一導電黏著促進劑，與該金屬插栓的側壁上的一第一介電層直接接觸，其中該金屬插栓的一頂部延伸高於該導電黏著促進劑。
9. 如請求項1之半導體結構，進一步包括： 一矽化物層，其位於該基板和該金屬插栓之間，其中該金屬插栓位於該矽化物層上。
10. 如請求項1之半導體結構，其中該基板還包括一組件隔離區，位於該密封環區和該電路區之間，進一步包括： 虛設通路，其位於該組件隔離區中的該一或多層介電層中；及 一第二金屬插栓，其位於該基板和該組件隔離區中的該等虛設通路之間。
11. 如請求項10之半導體結構，其中該第二金屬插栓與該等虛設通路隔離。
12. 一種半導體結構，其包括： 一基板，其具有圍繞一電路區的一密封環區； 介電層，其位於該基板上； 一連接結構，其位於該密封環區的該等介電層中，其中該連接結構包括一堆疊結構中的金屬層； 第一金屬插栓，其位於該基板和該密封環區中的該連接結構之間，其中每一該等第一金屬插栓包括一鈷核和圍繞該鈷核的一導電阻障層，其中在一截面圖中該鈷核具有至少兩階段；及 第一金屬通路，其位於該等第一金屬插栓上並且將該等第一金屬插栓連接至該連接結構。
13. 如請求項12之半導體結構，其中從一俯視圖來看該等第一金屬插栓中至少一個包括圍繞該電路區的一環形結構。
14. 如請求項12之半導體結構，進一步包括第一閘極結構，位於該基板和在該密封環區中的該連接結構之間，其中該等第一金屬插栓和該等第一閘極結構以交替的方式設置。
15. 如請求項14之半導體結構，其中該基板還具有一組件隔離區，位於該密封環區和該電路區之間，進一步包括第二金屬插栓和第二閘極結構，位於該組件隔離區中的該基板上方。
16. 如請求項12之半導體結構，其中該等第一金屬通路之至少一個被設置為圍繞該電路區的一環形結構。
17. 一種半導體結構，包括： 一基板，其具有圍繞一電路區的一第一密封環區和一第二密封環區； 介電層，其位於該基板上；及 多個密封環，其位於每一該第一密封環區和該第二密封環區中，其中每一該等密封環包括： 一連接結構，其位於該等介電層中並具有一互連金屬層堆疊， 一金屬插栓，其位於該基板和該連接結構之間，其中該金屬插栓包括具有至少三個部分的一金屬核，並且該三個部分隨著它們遠離該基板而變寬，及 一金屬通路，其位於該金屬插栓上並且將該金屬插栓連接至該連接結構。
18. 如請求項17之半導體結構，其中該金屬插栓包括一導電黏著促進劑，位於該金屬核和圍繞該金屬插栓的一第一介電層之間，其中該三個部分的一最頂部分在該導電黏著促進劑的上方。
19. 如請求項17之半導體結構，其中該金屬核包括鈷。
20. 如請求項17之半導體結構，其中該金屬插栓被設置為圍繞該電路區的一環形結構。

Images