[go: up one dir, main page]

TW202133333A - 攝像元件及攝像元件之製造方法 - Google Patents

攝像元件及攝像元件之製造方法 Download PDF

Info

Publication number
TW202133333A
TW202133333A TW109138356A TW109138356A TW202133333A TW 202133333 A TW202133333 A TW 202133333A TW 109138356 A TW109138356 A TW 109138356A TW 109138356 A TW109138356 A TW 109138356A TW 202133333 A TW202133333 A TW 202133333A
Authority
TW
Taiwan
Prior art keywords
insulating film
wiring
substrate
imaging element
wirings
Prior art date
Application number
TW109138356A
Other languages
English (en)
Other versions
TWI774113B (zh
Inventor
羽根田雅希
亀嶋隆季
三橋生枝
Original Assignee
日商索尼半導體解決方案公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商索尼半導體解決方案公司 filed Critical 日商索尼半導體解決方案公司
Publication of TW202133333A publication Critical patent/TW202133333A/zh
Application granted granted Critical
Publication of TWI774113B publication Critical patent/TWI774113B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/811—Interconnections
    • H10P14/40—
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
    • H10F39/018—Manufacture or treatment of image sensors covered by group H10F39/12 of hybrid image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
    • H10F39/026—Wafer-level processing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/809—Constructional details of image sensors of hybrid image sensors
    • H10W20/01—
    • H10W20/072—
    • H10W20/46—

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Light Receiving Elements (AREA)

Abstract

本揭示之一實施形態之攝像元件具備：第1配線層，其具有於一方向延伸之複數條第1配線；第1絕緣膜，其積層於第1配線層，於相鄰之複數條第1配線之間形成空隙；第2絕緣膜，其積層於第1絕緣膜，且表面平坦；及第1導電膜，其介隔第1絕緣膜及第2絕緣膜，與複數條第1配線之至少一部分正對。

Description

攝像元件及攝像元件之製造方法
本揭示係關於一種例如於配線間具有空隙之攝像元件及攝像元件之製造方法。
半導體裝置中，隨著半導體積體電路元件之細微化，連結元件間及元件內之配線之間隔變窄。相對於此，例如於專利文獻1中，揭示有於配線間形成空隙(氣隙)而降低配線間之電容之半導體裝置。 [先前技術文獻] [專利文獻]
[專利文獻1]日本專利特開2008-193104號公報
然而，近年來，積層型影像感測器正不斷普及，且謀求配線電容之降低。
期望提供一種可降低配線電容之攝像元件及其製造方法。
本揭示之一實施形態之攝像元件具備：第1配線層，其具有於一方向延伸之複數條第1配線；第1絕緣膜，其積層於第1配線層，於相鄰之複數條第1配線之間形成空隙；第2絕緣膜，其積層於第1絕緣膜，且表面平坦；及第1導電膜，其介隔第1絕緣膜及第2絕緣膜，與複數條第1配線之至少一部分正對。
本揭示之一實施形態之攝像元件之製造方法係形成具有於一方向延伸之複數條第1配線的第1配線層，於第1配線層之特定區域內，於相鄰之複數條第1配線之間形成第1開口，藉由成膜第1絕緣膜，而於相鄰之複數條第1配線之間形成空隙，將覆蓋第1絕緣膜之第2絕緣膜成膜後，將第2絕緣膜之表面平坦化，於介隔第1絕緣膜及第2絕緣膜而與複數條第1配線之至少一部分正對之位置，形成第1導電膜。
本揭示之一實施形態之攝像元件及一實施形態之攝像元件之製造方法中，在具有於一方向延伸之複數條第1配線之第1配線層上，設置於相鄰之複數條第1配線間形成空隙之第1絕緣膜，進而設置表面平坦之第2絕緣膜。藉此，可於介隔第1絕緣膜及第2絕緣膜與複數條第1配線之至少一部分正對之位置，形成例如可作為接合用焊墊電極使用的第1導電膜。
以下，針對本揭示之一實施形態，參照圖式詳細說明。以下之說明為本揭示之一具體例，本揭示並非限定於以下之態樣者。又，本揭示對於各圖所示之各構成要件之配置或尺寸、尺寸比例等，並非限定於該等者。另，說明之順序如下所述。 1.實施形態(在具有於一方向延伸，且具有相鄰配線間之空隙之複數條配線之配線層上，積層包含不同材料之絕緣膜，介隔該絕緣膜，於複數條配線之上方，具有例如成為接合用焊墊電極之導電膜之攝像元件之例) 1-1.配線構造之構成 1-2.配線構造之製造方法 1-3.攝像元件之構成 1-4.攝像元件之製造方法 1-5.作用、效果 2.變化例 2-1.變化例1(配線構造之製造步驟之其他例) 2-2.變化例2(配線構造之製造步驟之其他例) 2-3.變化例3(配線構造之製造步驟之其他例) 2-4.變化例4(配線構造之製造步驟之其他例) 2-5.變化例5(使用平面型TG之例) 2-6.變化例6(於面板外緣使用Cu-Cu接合之例) 2-7.變化例7(於感測器像素與讀出電路間設有偏移之例) 2-8.變化例8(設有讀出電路之矽基板為島狀之例) 2-9.變化例9(設有讀出電路之矽基板為島狀之例) 2-10.變化例10(以8個感測器像素共用FD之例) 2-11.變化例11(以一般之行ADC電路構成行信號處理電路之例) 2-12.變化例12(積層7片基板構成攝像裝置之例) 2-13.變化例13(將邏輯電路設置於第1基板、第2基板之例) 2-14.變化例14(將邏輯電路設置於第7基板之例) 3.適用例 4.應用例
＜1.實施形態＞ 圖1係模式性顯示本揭示之一實施形態之配線構造(配線構造100)之垂直方向之剖面構成之一例者。圖2A係模式性顯示圖1所示之配線構造100之水平方向之剖面構成之一例者。圖2B係模式性顯示圖1所示之配線構造100之水平方向之剖面構成之其他例者。又，圖1與圖2A所示之I-I線之剖面對應。配線構造100係例如具有複數個配線層積層之多層配線構造者，係例如可適用於後述之攝像元件1者。
本實施形態之配線構造100在具有於一方向(例如Y軸方向)延伸之複數條配線(例如，配線112X1～配線112X6)之配線層112，例如依序積層於相鄰之配線112X2與配線112X3間、配線112X3與配線112X4間及配線112X4與配線112X5間，分別形成空隙G之絕緣膜123、表面平坦之絕緣膜124。再者，於與在一方向延伸之複數條配線112X1～配線112X6之至少一部分(例如，圖1中為配線112X1～配線112X4)正對之位置，介隔絕緣膜123及絕緣膜124，設有導電膜127(具體而言為導電膜127X1)。該等複數條配線112X1～配線112X6及配線層112分別相當於本揭示之「第1配線」及「第1配線層」之一具體例。絕緣膜123相當於本揭示之「第1絕緣膜」之一具體例，絕緣膜124相當於本揭示之「第2絕緣膜」之一具體例。再者，導電膜127X1相當於本揭示之「第1導電膜」之一具體例。
(1-1.配線構造之構成) 配線構造100具有例如於矽基板(未圖示)等之上，依序積層有第1層110及第2層120之構成。第1層110具有包含複數條配線(例如，配線112X1～配線112X6)之配線層112，第2層120例如具有：絕緣膜122，其於設置在第1層110之複數條配線112X1～配線112X5之相鄰之配線間形成空隙G；表面平坦之絕緣膜123，其覆蓋絕緣膜122；及導電膜127，其介隔絕緣膜122及絕緣膜123而形成。導電膜127例如具有：導電膜127X1，其設置於形成有空隙G之空隙形成區域100X之上方；及導電膜127X2，其設置於未形成空隙G之配線(例如配線112X6)之上方。
第1層110係於絕緣膜111中嵌入形成有具有複數條配線(例如，配線112X1～配線112X6)之絕緣膜111。
絕緣膜111使用例如介電常數(k)為3.0以下之低介電常數材料(Low-k材料)而形成。具體而言，作為絕緣膜111之材料，列舉例如SiOC、SiOCH、多孔二氧化矽、SiOF、無機SOG、有機SOG及聚芳醚等有機高分子等。
配線層112包含例如於一方向延伸之複數條配線，具有例如於Y軸方向延伸之配線112X1～配線112X6。配線112X1～配線112X6以例如線(L)/空間(S)=40～200 nm/40～200 nm並行形成。配線112X1～配線112X6係例如嵌入設置於絕緣膜111之開口H1而形成，由例如形成於開口H1之側面及底面之障壁金屬112A、及埋設開口H1之金屬膜112B構成。作為障壁金屬112A之材料，列舉例如Ti(鈦)或Ta(鉭)之單體、或其等之氮化物或合金等。作為金屬膜112B之材料，列舉例如以Cu(銅)、W(鎢)或Al(鋁)等低電阻金屬為主體之金屬材料。
第1層110中，進而於相鄰之配線間，具體而言係例如配線112X2與配線112X3間、配線112X3與配線112X4及配線112V4與配線112X5間之絕緣膜111，設有開口H2。
第2層120係由複數個絕緣膜(絕緣膜121～126)積層，且例如於最上層之絕緣膜126嵌入導電膜127而形成。具體而言，自第1層110側起，依序積層絕緣膜121、絕緣膜122、絕緣膜123、絕緣膜124、絕緣膜125及絕緣膜126。設置於配線112X2與配線112X3間、配線112X3與配線112X4及配線112V4與配線112X5間之上述開口H2由構成第2層120之絕緣膜123封閉。藉此，於配線112X2與配線112X3間、配線112X3與配線112X4及配線112V4與配線112X5間，分別形成使並行之配線間之電容降低之空隙G。空隙G例如如圖2A及圖2B所示，遍及配線112X2與配線112X3間、配線112X3與配線112X4及配線112V4與配線112X5間之一部分區域或全體而形成(空隙形成區域100X)。
絕緣膜121於使用例如銅(Cu)形成配線112X1～配線112X6之情形時，係用以防止銅(Cu)擴散者。絕緣膜121以除上述開口H2外，覆蓋絕緣膜111及嵌入形成之配線112X1及配線112X6以及於配線間設有開口H2之配線112X2及配線112X5之一部分之方式設置。絕緣膜121使用例如氧化矽(SiOx )、氮化矽(SiNx )或SiCx Ny 等形成。
絕緣膜122與絕緣膜121同樣，使用例如銅(Cu)形成配線112X1～配線112X6之情形時，係用以防止銅(Cu)擴散者。絕緣膜122設置於絕緣膜121上，進而以覆蓋開口H2之側面及底面之方式延伸形成。絕緣膜122如上所述，可藉由使用階差被覆性優良之製法形成防止銅(Cu)擴散之絕緣材料。具體而言，絕緣膜122使用例如ALD(Atomic Layer Deposition：原子層沈積)法，形成例如氧化矽(SiOx )、氮化矽(SiNx )或SiCx Ny 等。
絕緣膜123係設置於絕緣膜122上，且用以於開口H2內形成空隙G者。絕緣膜123使用被覆性低，例如介電常數(k)為3.0以下之Low-k材料形成。具體而言，作為絕緣膜132A之材料，列舉例如SiOC、SiOCH、多孔二氧化矽、SiOF、無機SOG、有機SOG及聚芳醚等有機高分子等。
絕緣膜124係如下者：其設置於絕緣膜123上，用以嵌埋絕緣膜123之空隙G上方之凹凸，於空隙G之上方，形成可積層使用Cu-Cu接合等混合接合之器件之平坦表面，細節稍後敘述。作為絕緣膜124之材料，較佳使用例如研磨率高於絕緣膜123，且例如介電常數(k)為4.0左右之材料。作為此種材料，列舉例如氧化矽(SiOx )、SiOC、SiOF及SiON等。另，絕緣膜124可為包含上述材料之任一種之單層膜，亦可以包含2種以上之積層膜形成。
絕緣膜125係用以降低因成膜後述之導電膜127時產生之應力所致之翹曲者。絕緣膜125藉由例如CVD(Chemical vapor deposition：化學氣相沈積)法成膜，可使用例如介電常數(k)為7.0以上之例如氧化矽(SiOx )、氮化矽(SiNx )等形成。
絕緣膜126係設置於絕緣膜125上，用以形成例如後述之攝像元件1之第2基板20與第3基板30之接合面者。作為絕緣膜126之材料，為了使接合面可實現平坦化，較佳使用例如研磨率高於絕緣膜123，且例如介電常數(k)為4.0左右之材料。作為此種材料，列舉例如氧化矽(SiOx )、SiOC、SiOF及SiON等。另，絕緣膜126可為包含上述材料之任一種之單層膜，亦可以包含2種以上之積層膜形成。
導電膜127係例如設置於具有於一方向延伸之配線112X1～配線112X6之配線層112之正上方之配線層，例如嵌入設置於絕緣膜126及絕緣膜125之一部分之開口H3而形成，且形成與絕緣膜126同一之平面。導電膜127具有複數個導電膜(例如，導電膜127X1及導電膜127X2)，至少一部分導電膜127以於一方向延伸，且與配線112X1～配線112X6之至少一部分正對之方式設置。作為一例，圖1中，導電膜127X1於例如與在配線間具有空隙G之配線112X2、配線112X3及配線112X4正對之位置，例如與配線112X2及配線112X3同樣，於Y軸方向延伸而形成。又，於開口H3內，設有貫通絕緣膜121～絕緣膜125到達配線112X1之開口H4。導電膜127X1亦嵌入於該開口H4內，與配線112X1電性連接。
導電膜127由形成於開口H3及開口H4之側面及底面之障壁金屬127A、與埋設開口H3及開口H4之金屬膜127B構成。作為障壁金屬127A之材料，列舉例如Ti(鈦)或Ta(鉭)之單體、或其等之氮化物或合金等。作為金屬膜127B之材料，列舉例如以Cu(銅)、W(鎢)或Al(鋁)等低電阻金屬為主體之金屬材料。
(1-2.配線構造之製造方法) 首先，於絕緣膜111嵌入形成包含配線112X1～配線112X6之配線層112後，使用例如CMP(Chemical Mechanical Polishing：化學機械研磨)法研磨表面，形成第1層110。接著，如圖3A所示，於第1層110上，使用例如PVD(Physical Vapor Deposition：物理氣相沈積)法或CVD(Chemical Vapor Deposition：化學氣相沈積)法，以例如5 nm～250 nm之厚度成膜絕緣膜121。
接著，如圖3B所示，使用光微影技術，於絕緣膜121上圖案形成在對應於配線121X2～配線112X5之位置具有開口之光阻膜131。接著，如圖3C所示，將自光阻膜131露出之絕緣膜121、配線112X2～配線112X5之一部分及絕緣膜111進行例如乾蝕刻，形成開口H2。
接著，去除光阻膜131後，如圖3D所示，使用例如ALD法，以例如0.5 nm～15 nm之厚度成膜被覆絕緣膜121上及開口H2之側面及底面之絕緣膜122。接著，如圖3E所示，使用例如CVD法，成膜例如包含SiOC或氮化矽之例如膜厚100 nm～500 nm之絕緣膜123。藉此，將開口H2封閉，於配線112X2與配線112X3間、配線112X3與配線112X4間及配線112X4與配線112V5間，形成空隙G。
接著，如圖3F所示，於絕緣膜123上，使用例如CVD法，成膜例如包含SiOx 之膜厚200 nm～300nm之絕緣膜124。接著，如圖3G所示，使用例如CMP法研磨絕緣膜124，將表面平坦化。
接著，使用例如CVD法，以例如50 nm～500 nm之厚度於絕緣膜124上成膜絕緣膜125後，藉由例如CVD法，以例如100 nm～2 μm之厚度於絕緣膜125上成膜絕緣膜126。接著，使用與開口H2同樣之方法，將絕緣膜126及絕緣膜125之一部分進行例如乾蝕刻，形成開口H3後，進而於開口H3內，形成貫通絕緣膜121～絕緣膜125，到達配線112X1之開口H4。其後，使用例如濺鍍於開口H3及開口H4之側面及底面成膜障壁金屬127A後，使用例如鍍敷於開口H3及開口H4內成膜金屬膜127B。最後，將形成於絕緣膜126上之障壁金屬127A及金屬膜127B進行研磨並去除，由絕緣膜126及導電膜127形成構成同一平面之平坦面。藉由以上，圖1所示之配線構造100完成。
(1-3.攝像元件之構成) 圖4係顯示本揭示之一實施形態之攝像元件(攝像元件1)之垂直方向之剖面構成之一例者。圖5係顯示圖4所示之攝像元件1之概略構成之一例者。攝像元件1係具有三維構造之攝像元件，該三維構造係於半導體基板11，積層具有進行光電轉換之感測器像素12之第1基板10；於半導體基板21，積層具有輸出基於自感測器像素12輸出之電荷之圖像信號之讀出電路22之第2基板20；於半導體基板31，積層具有處理圖像信號之邏輯電路32之第3基板30。上述配線構造100例如如圖6所示，適用於與第3基板30接合之第2基板20之接合面附近之配線構造。
第1基板10如上所述，於半導體基板11，具有進行光電轉換之複數個感測器像素12。半導體基板11相當於本揭示之「第1半導體基板」之一具體例。複數個感測器像素12於第1基板10中之像素區域13內矩陣狀設置。第2基板20於半導體基板21，每4個感測器像素12具有1個輸出基於自感測器像素12輸出之電荷之像素信號之讀出電路22。半導體基板21相當於本揭示之「第2半導體基板」之一具體例。第2基板20具有於列方向延伸之複數條像素驅動線23、及於行方向延伸之複數條垂直信號線24。第3基板30於半導體基板31，具有處理像素信號之邏輯電路32。半導體基板31相當於本揭示之「第3半導體基板」之一具體例。邏輯電路32具有例如垂直驅動電路33、行信號處理電路34、水平驅動電路35及系統控制電路36。邏輯電路32(具體而言係水平驅動電路35)將每一感測器像素12之輸出電壓Vout輸出至外部。邏輯電路32中，亦可例如於與源極電極及汲極電極相接之雜質擴散區域之表面，形成包含CoSi2 或NiSi等使用自對準矽化物(Self Aligned Silicide)製程形成之矽化物之低電阻區域。
垂直驅動電路33例如以列單位依序選擇複數個感測器像素12。行信號處理電路34例如對自藉由垂直驅動電路33選擇之列之各感測器像素12輸出之像素信號，實施相關雙重取樣(Correlated Double Sampling：CDS)處理。行信號處理電路34藉由實施例如CDS處理，而擷取像素信號之信號位準，保持對應於各感測器像素12之受光量之像素資料。水平驅動電路35例如將保持於行信號處理電路34之像素資料順次輸出至外部。系統控制電路36控制例如邏輯電路32內之各區塊(垂直驅動電路33、行信號處理電路34及水平驅動電路35)之驅動。
圖7係顯示感測器像素12及讀出電路22之一例者。於以下，如圖7所示，針對4個感測器像素12共用1個讀出電路22之情形進行說明。此處，「共用」是指將4個感測器像素12之輸出輸入至共通之讀出電路22。
各感測器像素12具有互相共通之構成要件。圖7中，為互相區分各感測器像素12之構成要件，於各感測器像素12之構成要件之符號末尾標註識別號(1、2、3、4)。於以下，需要互相區分各感測器像素12之構成要件之情形時，於各感測器像素12之構成要件之符號末尾標註識別號，但無需互相區分各感測器像素12之構成要件之情形時，省略各感測器像素12之構成要件之符號末尾之識別號。
各感測器像素12具有例如光電二極體PD、與光電二極體PD電性連接之傳輸電晶體TR、及暫時保持經由傳輸電晶體TR自光電二極體PD輸出之電荷之浮動擴散區FD。光電二極體PD進行光電轉換，產生對應於受光量之電荷。光電二極體PD之陰極電性連接於傳輸電晶體TR之源極，光電二極體PD之陽極電性連接於基準電位線(例如地線)。傳輸電晶體TR之汲極電性連接於浮動擴散區FD，傳輸電晶體TR之閘極電性連接於像素驅動線23。傳輸電晶體TR為例如CMOS(Complementary Metal Oxide Semiconductor：互補金屬氧化物半導體)電晶體。
共用1個讀出電路22之各感測器像素12之浮動擴散區FD相互電性連接，且電性連接於共通之讀出電路22之輸入端。讀出電路22具有例如重設電晶體RST、選擇電晶體SEL及放大電晶體AMP。另，選擇電晶體SEL亦可視需要予以省略。重設電晶體RST之源極(讀出電路22之輸入端)電性連接於浮動擴散區FD，重設電晶體RST之汲極電性連接於電源線VDD及放大電晶體AMP之汲極。重設電晶體RST之閘極電性連接於像素驅動線23。放大電晶體AMP之源極電性連接於選擇電晶體SEL之汲極，放大電晶體AMP之閘極電性連接於重設電晶體RST之源極。選擇電晶體SEL之源極(讀出電路22之輸出端)電性連接於垂直信號線24，選擇電晶體SEL之閘極電性連接於像素驅動線23。
傳輸電晶體TR於傳輸電晶體TR成為接通狀態時，將光電二極體PD之電荷傳輸至浮動擴散區FD。傳輸電晶體TR之閘極(傳輸閘極TG)例如如圖4所示，延伸至自半導體基板11之正面貫通p井層42，到達PD41之深度。重設電晶體RST將浮動擴散區FD之電位重設為特定電位。重設電晶體RST成為接通狀態時，將浮動擴散區FD之電位重設為電源線VDD之電位。選擇電晶體SEL控制來自讀出電路22之像素信號之輸出時序。放大電晶體AMP產生與保持於浮動擴散區FD之電荷的位準對應之電壓信號，作為像素信號。放大電晶體AMP構成源極隨耦型放大器，且係輸出對應於光電二極體PD中產生之電荷的位準之電壓之像素信號者。放大電晶體AMP於選擇電晶體SEL成為接通狀態時，將浮動擴散區FD之電位放大，將對應於該電位之電壓經由垂直信號線24輸出至行信號處理電路34。重設電晶體RST、放大電晶體AMP及選擇電晶體SEL為例如CMOS電晶體。
另，如圖8所示，選擇電晶體SEL亦可設置於電源線VDD與放大電晶體AMP間。該情形時，重設電晶體RST之汲極電性連接於電源線VDD及選擇電晶體SEL之汲極。選擇電晶體SEL之源極電性連接於放大電晶體AMP之汲極，選擇電晶體SEL之閘極電性連接於像素驅動線23。放大電晶體AMP之源極(讀出電路22之輸出端)電性連接於垂直信號線24，放大電晶體AMP之閘極電性連接於重設電晶體RST之源極。又，如圖9及圖10所示，FD傳輸電晶體FDG亦可設置於重設電晶體RST之源極與放大電晶體AMP之閘極間。
FD傳輸電晶體FDG於切換轉換效率時使用。一般而言，昏暗場所下之攝影時，像素信號較小。基於Q=CV進行電荷電壓轉換時，若浮動擴散區FD之電容(FD電容C)較大，則導致以放大電晶體AMP轉換成電壓時之V變小。另一方面，由於明亮場所下像素信號變大，故若FD電容C變大，則無法以浮動散區FD接收完光電二極體PD之電荷。再者，為了不使由放大電晶體AMP轉換成電壓時之V過大(換言之，為了變小)，需要增大FD電容C。以此為根據，接通FD傳輸電晶體FDG時，由於FD傳輸電晶體FDG部分之閘極電容增加，故全體之FD電容C變大。另一方面，斷開FD傳輸電晶體FDG時，全體之FD電容C變小。如此，藉由接通斷開切換FD傳輸電晶體FDG，而使FD電容C可變，可切換轉換效率。
圖11係顯示複數個讀出電路22與複數條垂直信號線24之連接態樣之一例者。複數個讀出電流22排列配置於垂直信號線24之延伸方向(例如行方向)之情形時，複數條垂直信號線24可於每一讀出電路22各分配1條。例如，如圖11所示，4個讀出電路22排列配置於垂直信號線24之延伸方向(例如行方向)之情形時，4條垂直信號線24可於每一讀出電路22各分配1條。另，圖11中，為區分各垂直信號線24，於各垂直信號線24之符號末尾標註識別號(1、2、3、4)。
接著，使用圖4，針對攝像元件1之垂直方向之剖面構成進行說明。攝像元件1如上所述，具有第1基板10、第2基板20及第3基板30依序積層之構成，進而於第1基板10之背面(光入射面)側，具備彩色濾光片40及受光透鏡50。彩色濾光片40及受光透鏡50例如分別於每一感測器像素12各設置1個。即，攝像元件1為背面照射型攝像元件。
第1基板10係於半導體基板11之正面(面11S1)上積層絕緣層46而構成。第1基板10具有絕緣層46作為層間絕緣膜51之一部分。絕緣層46設置於半導體基板11與後述之半導體基板21間。半導體基板11以矽基板構成。半導體基板11例如於正面之一部分及其附近具有p井層42，於此外之區域(較p井層42深之區域)，具有與p井層42不同導電型之PD41。p井層42以p型半導體區域構成。PD41以與p井層42不同導電型(具體而言係n型)之半導體區域構成。半導體基板11於p井層42內，具有浮動擴散區FD，作為與p井層42不同導電型(具體而言係n型)之半導體區域。
第1基板10於每一感測器像素12具有光電二極體PD、傳輸電晶體TR及浮動擴散區FD。第1基板10為於半導體基板11之面11S1側(與光入射面側為相反側、第2基板20側)之一部分，設有傳輸電晶體TR及浮動擴散區FD之構成。第1基板10具有分離各感測器像素12之元件分離部43。元件分離部43於半導體基板11之法線方向(相對於半導體基板11之正面垂直之方向)延伸而形成。元件分離部43設置於彼此相鄰之2個感測器像素12間。元件分離部43將彼此相鄰之感測器像素12彼此電性分離。元件分離部43由例如氧化矽構成。元件分離部43例如貫通半導體基板11。第1基板10例如進而具有與元件分離部43之側面，且光電二極體PD側之面相接之p井層44。p井層44以與光電二極體PD不同導電型(具體而言係p型)之半導體區域構成。第1基板10例如進而具有與半導體基板11之背面(面11S2、另一面)相接之固定電荷膜45。固定電荷膜45為了抑制因半導體基板11之受光面側之界面態位所致之暗電流之產生，而帶負電。固定電荷膜45由例如具有負的固定電荷之絕緣膜形成。作為此種絕緣膜之材料，列舉例如氧化鉿、氧化鋯、氧化鋁、氧化鈦或氧化鉭。藉由固定電荷膜45誘發之電場，於半導體基板11之受光面側之界面形成電洞蓄積層。藉由該電洞蓄積層，抑制自界面產生電子。彩色濾光片40設置於半導體基板11之背面側。彩色濾光片40例如與固定電荷膜45相接而設置，設置於介隔固定電荷膜45與感測器像素12對向之位置。受光透鏡50例如與彩色濾光片40相接而設置，設置於介隔彩色濾光片40及固定電荷膜45與感測器像素12對向之位置。
第2基板20於半導體基板21上積層絕緣層52而構成。絕緣層52係第2基板20具有絕緣層52，作為層間絕緣膜51之一部分。絕緣層52設置於半導體基板21與半導體基板31間。半導體基板21以矽基板構成。第2基板20係每4個感測器像素12具有1個讀出電路22。第2基板20為於半導體基板21之正面(與第3基板30對向之面21S1、一面)側之一部分設有讀出電路22之構成。第2基板20以半導體基板21之背面(面21S2)朝向半導體基板11之正面(面11S1)地貼合於第1基板10。即，第2基板20以面對背(face to back)地貼合於第1基板10。第2基板20進而於與半導體基板21同一層內，具有貫通半導體基板21之絕緣層53。第2基板20具有絕緣層53作為層間絕緣膜51之一部分。絕緣層53以覆蓋後述之貫通配線54之側面之方式設置。
包含第1基板10及第2基板20之積層體具有層間絕緣膜51、及設置於層間絕緣膜51內之貫通配線54。上述積層體於每一感測器像素12具有1條貫通配線54。貫通配線54於半導體基板21之法線方向延伸，貫通層間絕緣膜51中包含絕緣層53之部位而設置。第1基板10及第2基板20藉由貫通配線54相互電性連接。具體而言，貫通配線54電性連接於浮動擴散區FD及後述之連接配線55。
包含第1基板10及第2基板20之積層體進而具有設置於層間絕緣膜51內之貫通配線47、48(參照後述之圖12)。上述積層體於每一感測器像素12具有1條貫通配線47與1條貫通配線48。貫通配線47、48分別於半導體基板21之法線方向延伸，貫通層間絕緣膜51中包含絕緣層53之部位而設置。第1基板10及第2基板20藉由貫通配線47、48相互電性連接。具體而言，貫通配線47與半導體基板11之p井層42、及第2基板20內之配線電性連接。貫通配線48電性連接於傳輸閘極TG及像素驅動線23。
第2基板20例如於絕緣層52內，具有與讀出電路22或半導體基板21電性連接之複數個連接部59。第2基板20例如進而於絕緣層52上具有配線層56。配線層56具有例如絕緣層57、設置於絕緣層57內之複數條像素驅動線23及複數條垂直信號線24。配線層56例如進而具有於絕緣層57內，每4個感測器像素12各1條之複數條連接配線55。連接配線55將共用讀出電路22之4個感測器像素12所含之電性連接於浮動擴散區FD之各貫通配線54相互電性連接。此處，貫通配線54、48之總數多於第1基板10所含之感測器像素12之總數，為第1基板10所含之感測器像素12之總數的2倍。又，貫通配線54、48、47之總數多於第1基板10所含之感測器像素12之總數，為第1基板10所含之感測器像素12之總數的3倍。
配線層56例如進而於絕緣層57內具有複數個焊墊電極58。各焊墊電極58以例如Cu(銅)、W(鎢)、Al(鋁)等金屬形成。各焊墊電極58於配線層56之表面露出。各焊墊電極58使用於第2基板20與第3基板30之電性連接、及第2基板20與第3基板30之貼合。複數個焊墊電極58例如於每一像素驅動線23及垂直信號線24各設置1個。此處，焊墊電極58之總數(或焊墊電極58與焊墊電極64(後述)之接合總數)例如少於第1基板10所含之感測器像素12之總數。
圖6係模式性顯示將上述配線構造100適用於攝像元件1時之剖面構成者。本實施形態中，例如複數條垂直信號線24相當於上述配線構造100之配線112X3及配線112X4，電源線VSS相當於上述配線構造100之配線112X2及配線112X5。雖圖4中未顯示，但絕緣層57如圖6所示，包含複數個絕緣膜151～絕緣膜157而構成，其中絕緣膜154於相互並行之電源線VSS與垂直信號線24間及複數條垂直信號線24之配線間形成空隙G。於配線層56之表面露出之各焊墊電極58相當於上述配線構造100之導電膜127X1及導電膜127X2。
各焊墊電極58中之一部分(焊墊電極58X1)與接地線(配線112X1)電性連接。接地線例如雖未圖示，但連接於半導體基板11之p井或地面(GND)。藉此，焊墊電極58X1可作為對於垂直信號線24之積層方向之屏蔽配線使用，可降低垂直信號線24中雜訊之產生。
再者，作為屏蔽配線發揮功能之焊墊電極58X1與後述之第3基板30側之焊墊電極64X1接合。藉此，與以焊墊電極58X1單獨形成屏蔽配線之情形相比，可降低屏蔽配線之阻抗。又，作為屏蔽配線發揮功能之焊墊電極58X1例如與垂直信號線24同樣，以縱貫像素區域13之方式設置，於超出像素區域13之區域端之周緣附近終止。
第3基板30例如於半導體基板31上積層層間絕緣膜61而構成。另，第3基板30如後所述，由於以正面側之面彼此貼合於第2基板20，故針對第3基板30內之構成進行說明時，上下之說明與圖式之上下方向相反。半導體基板31以矽基板構成。第3基板30為於半導體基板31之正面(面31S1)側之一部分設有邏輯電路32之構成。第3基板30例如進而於層間絕緣膜61上具有配線層62。配線層62具有例如絕緣層63、及設置於絕緣層63內之複數個焊墊電極64(例如，焊墊電極64X1及焊墊電極64X2)。複數個焊墊電極64與邏輯電路32電性連接。各焊墊電極64以例如Cu(銅)形成。各焊墊電極64於配線層62之表面露出。各焊墊電極64使用於第2基板20與第3基板30之電性連接、及第2基板20與第3基板30之貼合。又，焊墊電極64未必為複數個，即使為1個，亦可與邏輯電路32電性連接。第2基板20及第3基板30藉由焊墊電極58、64彼此之接合而相互電性連接。即，傳輸電晶體TR之閘極(傳輸閘極TG)經由貫通配線54、焊墊電極58、64，電性連接於邏輯電路32。第3基板30以半導體基板31之正面(面31S1)朝向半導體基板21之正面(面21S1)側地貼合於第2基板20。即，第3基板30以面對面(face to face)貼合於第2基板20。
圖12及圖13係顯示攝像元件1之水平方向之剖面構成之一例者。圖12及圖13之上側圖係顯示圖1之剖面Sec1之剖面構成之一例之圖，圖12及圖13之下側圖係顯示圖1之剖面Sec2之剖面構成之一例之圖。於圖12例示將2組2×2之4個感測器像素12排列於第2方向H之構成，於圖13例示將4組2×2之4個感測器像素12排列於第1方向V及第2方向H之構成。另，圖12及圖13之上側之剖視圖中，將顯示半導體基板11之正面構成之一例之圖與顯示圖1之剖面Sec1之剖面構成之一例之圖重合，且省略絕緣層46。又，圖12及圖13之下側之剖視圖中，將顯示半導體基板21之正面構成之一例之圖與顯示圖1之剖面Sec2之剖面構成之一例之圖重合。
如圖12及圖13所示，複數條貫通配線54、複數條貫通線48及複數條貫通配線47於第1基板10之面內於第1方向V(圖12之上下方向、圖13之左右方向)帶狀排列配置。另，於圖12及圖13例示複數條貫通配線54、複數條貫通配線48及複數條貫通配線47於第1方向V排列2行配置之情形。第1方向V與矩陣狀配置之複數個感測器像素12之2個排列方向(例如列方向及行方向)中之一排列方向(例如行方向)平行。共用讀出電路22之4個感測器像素12中，4個浮動擴散區FD例如介隔元件分離部43相互接近配置。共用讀出電路22之4個感測器像素12中，4個傳輸閘極TG以包圍4個浮動擴散區FD之方式配置，例如為藉由4個傳輸閘極TG形成圓環形狀之形狀。
絕緣層53以於第1方向V延伸之複數個區塊構成。半導體基板21以複數個島狀區塊21A構成，該等島狀區塊21A於第1方向V延伸，且介隔絕緣層53排列配置於與第1方向V正交之第2方向H。於各區塊21A，設有例如複數組重設電晶體RST、放大電晶體AMP及選擇電晶體SEL。由4個感測器像素12共用之1個讀出電路22，由例如位在與4個感測器像素12對向之區域內的重設電晶體RST、放大電晶體AMP及選擇電晶體SEL構成。由4個感測器像素12共用之1個讀出電路22，由例如絕緣層53之左側相鄰區塊21A內之放大電晶體AMP、絕緣層53之右側相鄰區塊21A內之重設電晶體RST及選擇電晶體SEL構成。
圖14、圖15、圖16及圖17係顯示攝像元件1之水平面內之配線佈局之一例者。於圖14～圖17中，例示將由4個感測器像素12共用之1個讀出電路22設置於與4個感測器像素12對向之區域內之情形。圖14～圖17所記載之配線設置於例如配線層56中互不相同之層內。
彼此相鄰之4條貫通配線54例如如圖14所示，與連接配線55電性連接。彼此相鄰之4條貫通配線54例如進而如圖14所示，經由連接配線55及連接部59，與絕緣層53之左側相鄰區塊21A中所含之放大電晶體AMP之閘極、及絕緣層53之右側相鄰區塊21A中所含之重設電晶體RST之閘極電性連接。
電源線VDD例如如圖15所示，配置於與排列配置在第2方向H之各讀出電路22對向之位置。電源線VDD例如如圖15所示，經由連接部59而電性連接於排列配置在第2方向H之各讀出電路22之放大電晶體AMP之汲極及重設電晶體RST之汲極。2條像素驅動線23例如如圖15所示，配置於與排列配置在第2方向H之各讀出電路22對向之位置。一像素驅動線23(第2控制線)例如如圖15所示，為電性連接於排列配置在第2方向H之各讀出電路22之重設電晶體RST之閘極的配線RSTG。另一像素驅動線23(第3控制線)例如如圖15所示，為電性連接於排列配置在第2方向H之各讀出電路22之選擇電晶體SEL之閘極的配線SELG。各讀出電路22中，放大電晶體AMP之源極與選擇電晶體SEL之汲極例如如圖15所示，經由配線25相互電性連接。
2條電源線VSS例如如圖16所示，配置於與排列配置在第2方向H之各讀出電路22對向之位置。各電源線VSS例如如圖16所示，於與排列配置在第2方向H之各感測器像素12對向之位置，電性連接於複數條貫通配線47。4條像素驅動線23例如如圖16所示，配置於與排列配置在第2方向H之各讀出電路22對向之位置。如圖16所示，4條像素驅動線23之各者例如係電性連接於與排列配置在第2方向H之各讀出電路22對應之4個感測器像素12中之1個感測器像素12之貫通配線48的配線TRG。即，4條像素驅動線23(第1控制線)電性連接於排列配置在第2方向H之各感測器像素12之傳輸電晶體TR之閘極(傳輸閘極TG)。圖16中，為區分各配線TRG，於各配線TRG之末尾標註識別碼(1、2、3、4)。
垂直信號線24例如如圖17所示，配置於與排列配置在第1方向V之各讀出電路22對向之位置。垂直信號線24(輸出線)例如如圖17所示，電性連接於排列配置在第1方向V之各讀出電路22之輸出端(放大電晶體AMP之源極)。
(1-4.攝像元件之製造方法) 接著，針對攝像元件1之製造方法進行說明。圖18A～圖18G係顯示攝像元件1之製造過程之一例者。
首先，於半導體基板11，形成p井層42或元件分離部43、p井層44。接著，於半導體基板11，形成光電二極體PD、傳輸電晶體TR及浮動擴散區FD(圖18A)。藉此，於半導體基板11形成感測器像素12。此時，作為使用於感測器像素12之電極材料，較佳為不使用利用自對準矽化物製程之CoSi2 或NiSi等耐熱性低之材料。倒不如說，作為使用於感測器像素12之電極材料，較佳為使用耐熱性高之材料。作為耐熱性高之材料，列舉例如多晶矽。其後，於半導體基板11上形成絕緣層46(圖18A)。如此，形成第1基板10。
接著，於第1基板10(絕緣層46B)上，貼合半導體基板21(圖18B)。其後，視需要將半導體基板21薄壁化。此時，將半導體基板21之厚度設為形成讀出電路22所需要之膜厚。半導體基板21之厚度一般為數百nm左右。但，由於根據讀出電路22之概念，亦可為FD(Fully Depletion：完全空乏)型，故於該情形時，作為半導體基板21之厚度，可採用數nm～數μm之範圍。
接著，於與半導體基板21同一層內，形成絕緣層53(圖18C)。將絕緣層53形成於例如與浮動擴散區FD對向之部位。例如，對半導體基板21形成貫通半導體基板21之狹縫(開口21H)，將半導體基板21分離成複數個區塊21A。其後，以嵌入狹縫之方式形成絕緣層53。其後，於半導體基板21之各區塊21A，形成包含放大電晶體AMP等之讀出電路22(圖18C)。此時，使用耐熱性高之金屬材料作為感測器像素12之電極材料之情形時，可藉由熱氧化形成讀出電路22之閘極絕緣膜。
接著，於半導體基板21上形成絕緣層52。如此，形成包含絕緣層46、52、53之層間絕緣膜51。接著，於層間絕緣膜51形成貫通孔51A、51B(圖18D)。具體而言，於絕緣層52中與讀出電路22對向之部位，形成貫通絕緣層52之貫通孔51B。又，於層間絕緣膜51中與浮動擴散區FD對向之部位(即，與絕緣層53對向之部位)，形成貫通層間絕緣膜51之貫通孔51A。
接著，藉由對貫通孔51A、51B嵌入導電性材料，而於貫通孔51A內形成貫通配線54，且於貫通孔51B內形成連接部59(圖18E)。再者，於絕緣層52上，形成將貫通配線54與連接部59相互電性連接之連接配線55(圖18E)。其後，將配線層56形成於絕緣層52上(圖18F)。如此，形成第2基板20。
接著，將第2基板20以半導體基 板21之正面朝向半導體基板31之正面側地貼合於形成有邏輯電路32或配線層62之第3基板30(圖18G)。此時，藉由將第2基板20之焊墊電極58與第3基板30之焊墊電極64相互接合，而將第2基板20與第3基板30相互電性連接。如此，製造攝像元件1。
(1-5.作用、效果) 本實施形態之配線構造100及適用其之攝像元件1中，在具有於一方向(例如Y軸方向)延伸之複數條配線(例如配線112X1～配線112X6)之配線層112上，依序積層例如於相鄰之配線112X2與配線112X3間、配線112X3與配線112X4間及配線112X4與配線112X5間，分別形成空隙G之絕緣膜123及表面平坦之絕緣膜124。再者，於介隔該絕緣膜123及絕緣膜124與複數條配線112X1～配線112X6之至少一部分(例如，於配線間具有空隙G之配線112X2、配線112X3及配線112X4)正對之位置，設置導電膜127。藉此，可將配線構造100適用於攝像元件1之第2基板20之與第3基板30之接合面及其附近之配線構造。具體而言，可將導電膜127作為第2基板20與第3基板30之Cu-Cu接合用之焊墊電極58使用。以下，對此進行說明。
如上所述，近年來，半導體裝置中，隨著半導體積體電路元件之微細化，連結元件間及元件內之配線之間隔變窄，而有配線間之電容(寄生電容)增加之傾向。因此，於一般半導體裝置中，藉由使用Low-k材料將積層方向之配線間電性絕緣，且於並行之配線間設置空隙，而謀求配線間之寄生電容之降低。此種半導體裝置中，於形成空隙之包含Low-k材料之絕緣膜之空隙上方之表面形成凹凸。
如上述之半導體裝置中，若欲在於配線間具有空隙之配線層之正上方，適用三維連接技術之一即混合接合，則因空隙上方之階差晶圓堆疊(WoW，Wafer-on-Wafer)之接合性明顯劣化。作為提高WoW之接合性之方法，考慮將絕緣膜之表面進行平坦化處理，但包含Low-k材料之絕緣膜難以將表面平坦化至可進行WoW接合之水平。
相對於此，本實施形態中，於在一方向延伸之複數條配線112X1～配線112X6之配線間形成空隙G之絕緣膜123上，設置表面平坦之絕緣膜124，介隔絕緣膜123及絕緣124，形成可使用於WoW接合之導電膜127。導電膜127係嵌入積層於絕緣膜124之絕緣膜126而形成，導電膜127與絕緣膜126可形成能進行WoW接合之水平之同一平面。藉此，例如於具有三維構造之攝像元件1中，例如可於縱貫像素區域13之複數條垂直信號線24之配線間形成空隙G，且於複數條垂直信號線24之正上方，形成使用於Cu-Cu接合之焊墊電極58。
藉由以上，本實施形態之攝像元件1中，可降低縱貫像素區域13之複數條垂直信號線24之配線間之配線電容。又，由於可於在配線間具有空隙G之例如垂直信號線24之正上方，不隔著其他配線層而形成Cu-Cu接合用之焊墊電極58，故例如可縮短於半導體基板21等之法線方向延伸之貫通配線47、48之長度。因此，可降低貫通配線47、48間之配線電容。
又，本實施形態中，由於將與第3基板30之Cu-Cu接合所使用之焊墊電極58之一(例如焊墊電極58X1)與半導體基板11之p井，或連接於地面(GND)之接地線電性連接，故可對焊墊電極58X1附加作為對於垂直信號線24之積層方向之屏蔽配線之功能。因此，可降低垂直信號線24中之雜訊之產生，例如提高攝像元件1之畫質。
又，藉由使用Cu-Cu接合用焊墊電極58X1作為屏蔽配線，與焊墊電極58X1接合之第3基板30側之焊墊電極64X1亦可作為對於垂直信號線24之積層方向之屏蔽配線使用。藉此，可降低屏蔽配線之阻抗。因此，可進而降低垂直信號線24中之雜訊之產生。
於以下，針對變化例1～14進行說明。另，以下之說明中，對與上述實施形態同一構成部分標註同一符號，適當省略其說明。
＜2.變化例＞ (2-1.變化例1) 圖19A～圖19K係顯示本揭示之配線構造(配線構造100A)之製造步驟之一變化例(變化例1)者。
首先，與上述實施形態同樣，形成於配線112X2與配線112X3間、配線112X3與配線112X4間及配線112X4與配線112X5間形成空隙G之絕緣膜123(圖3E)後，例如如圖19A之剖視圖(A)及俯視圖(B)所示，於絕緣膜123上，於與配線112X1正對之位置，藉由光微影技術，圖案形成具有與配線112X1之配線寬同等以上之開口之光阻膜132。
接著，如圖19B所示，將自光阻膜132露出之配線112X1之上方及其周邊之絕緣膜123及絕緣膜122之一部分進行例如乾蝕刻，形成開口H5，藉由例如灰化將光阻膜132去除。接著，如圖19C所示，於開口H5內及絕緣膜123上，使用例如CVD法，成膜例如包含SiOx 之膜厚50 nm～2 μm之絕緣膜124後，如圖19D所示，使用例如CMP法研磨絕緣膜124，將表面平坦化。
接著，如圖19E所示，使用與上述實施形態同樣之方法於絕緣膜124上成膜絕緣膜125及絕緣膜126後，於絕緣膜126上，藉由例如光微影技術，圖案形成於與配線112X1～配線112X4正對之位置及配線112X6之上方具有開口之光阻膜133。
接著，如圖19F所示，將絕緣膜126及絕緣膜125之一部分進行例如乾蝕刻，形成開口H6後，藉由例如灰化將光阻膜133去除。接著，如圖19G所示，藉由例如光微影技術，於開口H6內之絕緣膜125及絕緣膜126上圖案形成於與配線112X1正對之位置具有開口之光阻膜134。接著，如圖19H所示，蝕刻配線112X1上之絕緣膜122～絕緣膜125，形成開口H7。
接著，如圖19I所示，藉由例如灰化去除光阻膜134後，如圖19J所示，將於開口H7內露出之絕緣膜121藉由例如乾蝕刻去除，使配線112X1之表面露出。接著，使用例如濺鍍，於開口H6及開口H7之側面及底面成膜障壁金屬127A後，使用例如鍍敷於開口H6及開口H7內成膜金屬膜127B。最後，對形成於絕緣膜126上之障壁金屬127A及金屬膜127B進行研磨。藉由以上，如圖19K所示之於將配線112X1與導電膜127電性連接之連接部周圍無包含低介電常數材料(Low-k材料)之絕緣膜123之配線構造100A完成。
一般而言，形成如圖1所示之用以將下層之配線(配線112X1)與上層之配線(導電膜127)電性連接之開口之情形時，作為開口加工後之後處理，於常溫條件下進行將殘餘之光阻膜去除之灰化步驟。
然而，如圖4所示之攝像元件1中，由於第2基板20與第3基板30之Cu-Cu接合中使用之焊墊電極58、64之尺寸為μm級，故基於成本之觀點，於光微影步驟中選擇長波長光源之曝光機。選擇長波長光源之曝光機之情形時，需要更厚膜之光阻膜。該情形時，於乾蝕刻後之光阻膜去除步驟中，需要例如200°C以上之氛圍下之灰化。
如圖1所示之配線構造，若於形成將配線112X1與導電膜127X1電性連接之連接部之開口，包含低介電常數材料(Low-k材料)之絕緣膜123露出，則進行如上述之高溫條件之灰化之情形時，例如如圖20所示，絕緣膜123部分成為彎曲形狀。這是藉由高溫灰化，構成絕緣膜123之低介電常數材料(Low-k材料)之甲基(Si-CHx )斷開，進而藉由其後之濕蝕刻製程加速膜後退而產生之現象。
於此種狀態下，若欲於開口H7內成膜障壁金屬127A，則彎曲形狀部中障壁金屬127A之被覆性惡化，障壁特性劣化。於障壁特性劣化之狀態下，嵌入例如包含銅(Cu)之金屬膜127B之情形時，銅易向絕緣膜中擴散，例如TDDB(Time Dependent Dielectric Breakdown：時間相依介電質崩潰)之顧慮提高。再者，於變形之彎曲形狀部中，易發生金屬膜127B之嵌入不良，有例如發生配線導通不良等之虞。
相對於此，本變化例中，將電性連接配線112X1與導電膜127之開口H7周圍之絕緣膜123預先去除，嵌入耐灰化性高於包含低介電常數材料(Low-k材料)之絕緣膜123之例如包含SiOx 之絕緣膜124。藉此，可形成具有期望形狀之開口H7。因此，可提高圖19K所示之配線構造100A及適用其之攝像元件1之製造良率及電可靠性。
(2-2.變化例) 圖21A～圖21F係顯示本揭示之配線構造(配線構造100B)之製造步驟之一變化例(變化例2)者。
首先，與上述實施形態同樣，將絕緣膜124之表面平坦化後，依序形成絕緣膜125及絕緣膜126(圖3G)。接著，與上述變化例1同樣，蝕刻絕緣膜126及絕緣膜125之一部分，形成開口H6後，藉由例如光微影技術，於開口H6內及絕緣膜126上圖案形成於與配線112X1正對之位置具有開口之光阻膜134，如圖21A所示，蝕刻配線112X1上之絕緣膜123～絕緣膜126，形成開口H7。
接著，如圖21B所示，藉由例如常溫灰化，將光阻膜134去除。此時，將光阻膜134形成為厚膜之情形時，如圖21B所示，有例如形成面積較大之光阻膜134局部殘留之情形。接著，如圖21C所示，使用例如ALD法，例如於殘留之光阻膜134上及絕緣膜126之上表面以及開口H6及開口H7之側面及底面，形成例如包含SiOx 之保護膜128。另，保護膜128只要為包含具有耐灰化性之絕緣材料者即可。作為保護膜128之材料，除SiOx 外，可使用例如SiN或SiCN等。
接著，如圖21D所示，藉由例如全面回蝕，將形成於上表面之保護膜128去除。接著，如圖21E所示，將殘留於外周端及其附近之光阻膜134藉由高溫灰化去除，且將於開口H7內露出之絕緣膜121及絕緣膜122去除。此時，由於開口H7內之包含低介電常數材料(Low-k材料)之絕緣膜123由保護膜128被覆，故不會發生如上述之絕緣膜123之後退。
接著，使用例如濺鍍，於開口H6及開口H7之側面及底面成膜障壁金屬127A後，使用例如鍍敷於開口H6及開口H7內成膜金屬膜127B。最後，對形成於絕緣膜126上之障壁金屬127A及金屬膜127B進行研磨。最後，對形成於絕緣膜126上之障壁金屬127A及金屬膜127B進行研磨。藉由以上，如圖21F所示之於將配線112X1及導電膜127電性連接之連接部周圍具有保護膜128之配線構造100B完成。因此，與上述變化例1同樣，可提高配線構造100B及適用其之攝像元件1之製造良率及電可靠性。
(2-3.變化例3) 圖22A～圖22H係顯示本揭示之配線構造(配線構造100C)之製造步驟之一變化例(變化例3)者。
首先，與上述實施形態同樣地形成至絕緣膜124為止，其後將絕緣膜124之表面平坦化(圖3G)。接著，如圖22A所示，與上述變化例1同樣，藉由光微影技術，形成於絕緣膜124上之與配線112X1正對之位置具有開口之光阻膜135。
接著，如圖22B所示，蝕刻配線112X1上之絕緣膜121～絕緣膜124，形成開口H8後，藉由灰化將光阻膜135去除。此時，由於在常溫下進行灰化，故不會發生包含低介電常數材料(Low-k材料)之絕緣膜123之後退。接著，如圖22C所示，使用例如濺鍍，於開口H8之側面及底面以及絕緣膜124上成膜障壁金屬129A後，使用例如CVD或濺鍍，於開口H68內及障壁金屬129A上，成膜例如包含鎢(W)之金屬膜129B。
接著，如圖22D所示，藉由例如CMP，將絕緣膜124上之障壁金屬129A及金屬膜129B進行研磨而予以去除。藉此，形成將配線112X1與導電膜127電性連接之連接部(導通孔129)。接著，如圖22E所示，藉由例如CVD法，於絕緣膜124及導通孔129上成膜例如絕緣膜125以及絕緣膜126後，如圖22F所示，於絕緣膜126上，藉由例如光微影技術，圖案形成於與配線112X1～配線112X4正對之位置及配線112X6上具有開口之光阻膜136。
接著，如圖22G所示，藉由例如乾蝕刻，形成貫通絕緣膜126及絕緣膜125，使導通孔129露出之開口9。接著，如圖22H所示，使用與上述變化例2同樣之方法，形成包含障壁金屬127A及金屬膜127B之導電膜127(導電膜127X1、127X2)。藉由以上，將配線112X1與導電膜127藉由包含鎢(W)之導通孔129電性連接之配線構造100C完成。因此，與上述變化例1同樣，可提高配線構造100C及適用其之攝像元件1之製造良率及電可靠性。
又，本變化例中，與上述實施形態之配線構造100A不同，未同時形成配線112X1與導電膜127以及連接部(導通孔129)，但由於使用鎢(W)形成連接部(導通孔129)，故可省略形成用以防止銅(Cu)擴散之絕緣膜。具有防止Cu擴散之特性之絕緣膜之例如介電常數為5.0以上時為介電常數相對較高之膜，故有有效介電常數上升之虞。相對於此，本變化例中，可不使有效介電常數上升地形成配線構造100C。
(2-4.變化例4) 圖23A～圖23G係顯示本揭示之配線構造(配線構造100D)之製造步驟之一變化例(變化例4)者。
首先，與上述變化例3同樣，如圖23A所示，蝕刻配線112X1上之絕緣膜121～絕緣膜124，形成開口H8後，藉由常溫灰化將光阻膜135去除。接著，如圖23B所示，使用例如濺鍍，於開口H8之側面及底面以及絕緣膜124上成膜障壁金屬130A後，藉由例如鍍敷法，於開口H8內及障壁金屬130A上，成膜例如包含銅(Cu)之金屬膜130B。
接著，如圖23C所示，藉由例如CMP，將絕緣膜124上之障壁金屬130A及金屬膜130B進行研磨而去除。藉此，形成將配線112X1與導電膜127電性連接之導通孔130。接著，如圖23D所示，藉由例如CVD法，於絕緣膜124及導通孔130上，依序成膜絕緣膜141、絕緣膜125及絕緣膜126。絕緣膜141係用以防止銅(Cu)擴散者，例如介電常數(k)為5.0以上。絕緣膜141使用例如氮化矽(SiNx )、SiCx Ny 等形成。
接著，如圖23E所示，於絕緣膜126上，藉由例如光微影技術，圖案形成於與配線112X1～配線112X4正對之位置及配線112X6上具有開口之光阻膜137。接著，如圖23F所示，藉由例如乾蝕刻，形成貫通絕緣膜126、絕緣膜125及絕緣膜141，使導通孔130露出之開口9。
接著，如圖23G所示，使用與上述變化例2同樣之方法，形成包含障壁金屬127A及金屬膜127B之導電膜127(導電膜127X1、127X2)。藉由以上，於灰化時不會使包含低介電常數材料(Low-k材料)之絕緣膜123後退，電性連接配線112X1與導電膜127之配線構造100D完成。因此，與上述變化例1同樣，可提高配線構造100D及適用其之攝像元件1之製造良率及電可靠性。
(2-5.變化例5) 圖24係顯示上述實施形態之變化例(變化例5)之攝像元件(攝像元件1)之垂直方向之剖面構成之一例者。本變化例中，傳輸電晶體TR具有平面型傳輸閘極TG。因此，傳輸閘極TG不貫通p井層42，而僅形成於半導體基板11之正面。對傳輸電晶體TR使用平面型傳輸閘極TG之情形時，攝像元件1亦具有與上述實施形態同樣之效果。
(2-6.變化例6) 圖25係顯示上述實施形態之變化例(變化例6)之攝像元件(攝像元件1)之垂直方向之剖面構成之一例者。本變化例中，第2基板20與第3基板30之電性連接於與第1基板10中之周邊區域14對向之區域內進行。周邊區域14相當於第1基板10之邊框區域，設置於像素區域13之周緣。本變化例中，第2基板20於與周邊區域14對向之區域，具有複數個焊墊電極58，第3基板30於與周邊區域14對向之區域，具有複數個焊墊電極64。第2基板20及第3基板30藉由設置於與周邊區域14對向之區域之焊墊電極58、64彼此之接合，而相互電性連接。
如此，本變化例中，第2基板20及第3基板30藉由設置於與周邊區域14對向之區域之焊墊電極58、64彼此之接合，而相互電性連接。藉此，與在與像素區域13對向之區域，將焊墊電極58、64彼此接合之情形相比，可降低阻礙每1像素之面積微細化之虞。因此，除上述實施形態之效果外，可以與目前為止同等之晶片尺寸，提供不阻礙每1像素之面積微細化之3層構造之攝像元件1。
(2-7.變化例7) 圖26係顯示上述實施形態之變化例(變化例7)之攝像元件(攝像元件1)之垂直方向之剖面構成之一例者。圖27係顯示上述實施形態之變化例(變化例7)之攝像元件(攝像元件1)之垂直方向之剖面構成之其他例者。圖26及圖27之上側圖係圖1之剖面Sec1之剖面構成之一變化例，圖26之下側圖係圖1之剖面Sec2之剖面構成之一變化例。另，圖26及圖27之上側之剖視圖中，將顯示圖1之半導體基板11之正面構成之一變化例之圖與顯示圖1之剖面Sec1之剖面構成之一變化例之圖重合，且省略絕緣層46。又，圖26及圖27之下側之剖視圖中，將顯示半導體基板21之正面構成之一變化例之圖與顯示圖1之剖面Sec2之剖面構成之一變化例之圖重合。
如圖26及圖27所示，複數條貫通配線54、複數條貫通配線48及複數條貫通配件47(圖中矩陣狀配置之複數個點)於第1基板10之面內之第1方向V(圖26及圖27之左右方向)帶狀排列配置。另，圖26及圖27中例示複數條貫通配線54、複數條貫通線48及複數條貫通配線47於第1方向V排列配置2行之情形。共用讀出電路22之4個感測器像素12中，4個浮動擴散區FD例如介隔元件分離部43相互接近配置。共用讀出電路22之4個感測器像素12中，4個傳輸閘極TG(TG1、TG2、TG3、TG4)以包圍4個浮動擴散區FD之方式配置，例如為藉由4個傳輸閘極TG形成圓環形狀之形狀。
絕緣層53以於第1方向V延伸之複數個區塊構成。半導體基板21以於第1方向V延伸，且介隔絕緣層53於與第1方向V正交之第2方向H排列配置之複數個島狀區塊21A構成。於各區塊21A，設有例如重設電晶體RST、放大電晶體AMP及選擇電晶體SEL。由4個感測器像素12共用之1個讀出電路22例如不與4個感測器像素12正對配置，而於第2方向H偏移配置。
圖26中，由4個感測器像素12共用之1個讀出電路22由第2基板20中，將與4個感測器像素12對向之區域於第2方向H偏移之區域內所在之重設電晶體RST、放大電晶體AMP及選擇電晶體SEL構成。由4個感測器像素12共用之1個讀出電路22由例如1個區塊21A內之放大電晶體AMP、重設電晶體RST及選擇電晶體SEL構成。
圖27中，由4個感測器像素12共用之1個讀出電路22由第2基板20中，將與4個感測器像素12對向之區域於第2方向H偏移之區域內所在之重設電晶體RST、放大電晶體AMP、選擇電晶體SEL及FD傳輸電晶體FDG構成。由4個感測器像素12共用之1個讀出電路22由例如1個區塊21A內之放大電晶體AMP、重設電晶體RST、選擇電晶體SEL及FD傳輸電晶體FDG構成。
本變化例中，由4個感測器像素12共用之1個讀出電路22例如不與4個感測器像素12正對配置，而自與4個感測器像素12正對之位置於第2方向H偏移而配置。此種情形時，可縮短配線25，或亦可省略配線25，以共通之雜質區域構成放大電晶體AMP之源極、及選擇電晶體SEL之汲極。其結果，可縮小讀出電路22之尺寸，或增大讀出電路22內之其他部位之尺寸。
(2-8.變化例8) 圖28係顯示上述實施形態之變化例(變化例8)之攝像元件(攝像元件1)之水平方向之剖面構成之一例者。圖28中顯示圖14之剖面構成之一變化例。
本變化例中，半導體基板21以介隔絕緣層53於第1方向V及第2方向H排列配置之複數個島狀區塊21A構成。於各區塊21A設有例如一組重設電晶體RST、放大電晶體AMP及選擇電晶體SEL。此種情形時，可藉由絕緣層53抑制彼此相鄰之讀出電路22彼此之串擾，可抑制再生圖像上之解析度降低或因混色所致之畫質劣化。
(2-9.變化例9) 圖29係顯示上述實施形態之變化例(變化例9)之攝像元件(攝像元件1)之水平方向之剖面構成之一例者。圖29中顯示圖28之剖面構成之一變化例。
本變化例中，由4個感測器像素12共用之1個讀出電路22例如不與4個感測器像素12正對配置，而於第1方向V偏移配置。本變化例中，進而與變化例8同樣，半導體基板21以介隔絕緣層53於第1方向V及第2方向H排列配置之複數個島狀區塊21A構成。於各區塊21A設有例如一組重設電晶體RST、放大電晶體AMP及選擇電晶體SEL。本變化例中，進而亦於第2方向H排列複數條貫通配線47及複數條貫通配線54。具體而言，複數條貫通配線47配置於共用某讀出電路22之4條貫通配線54、與共用於第2方向H與該讀出電路22相鄰之另一讀出電路22之4條貫通配線54間。此種情形時，可藉由絕緣層53及貫通配線47，抑制彼此相鄰之讀出電路22彼此之串擾，可抑制再生圖像上之解析度降低或因混色所致之畫質劣化。
(2-10.變化例10) 圖30係顯示上述實施形態之變化例(變化例10)之攝像元件(攝像元件1)之水平方向之剖面構成之一例者。圖30中顯示圖12之剖面構成之一變化例。
本變化例中，第1基板10於每一感測器像素12具有光電二極體PD及傳輸電晶體TR，且每4個感測器像素12共用浮動擴散區FD。因此，本變化例中，每4個感測器像素12設有1條貫通配線54。
為方便起見，將矩陣狀配置之複數個感測器像素12中，使共用1個浮動擴散區FD之4個感測器像素12所對應之單位區域於第1方向V偏移1個感測器像素12之量而得之區域所對應之4個感測器像素12稱為4個感測器像素12A。此時，本變化例中，第1基板10係每4個感測器像素12A共用貫通配線47。因此，本變化例中，每4個感測器像素12A設有1條貫通配線47。
本變化例中，第1基板10具有於每一感測器像素12分離光電二極體PD及傳輸電晶體TR之元件分離部43。元件分離部43自半導體基板11之法線方向觀察，未完全包圍感測器像素12，於浮動擴散區域FD(貫通配線54)附近及貫通配線47附近，具有間隙(未形成區域)。且，藉由該間隙，可由4個感測器像素12共用1條貫通配線54、或由4個感測器像素12A共用1條貫通配線47。本變化例中，第2基板20於共用浮動擴散區FD之每4個感測器像素12具有讀出電路22。
圖31係顯示本變化例之攝像元件1之水平方向之剖面構成之其他例者。圖31中顯示圖28之剖面構成之一變化例。本變化例中，第1基板10於每一感測器像素12具有光電二極體PD及傳輸電晶體TR，且每4個感測器像素12共用浮動擴散區FD。再者，第1基板10具有於每一感測器像素12分離光電二極體PD及傳輸電晶體TR之元件分離部43。
圖32係顯示本變化例之攝像元件1之水平方向之剖面構成之其他例者。圖32係顯示圖29之剖面構成之一變化例。本變化例中，第1基板10於每一感測器像素12具有光電二極體PD及傳輸電晶體TR，且每4個感測器像素12共用浮動擴散區FD。再者，第1基板10具有於每一感測器像素12分離光電二極體PD及傳輸電晶體TR之元件分離部43。
(2-11.變化例11) 圖33係顯示上述實施形態及變化例5～6之變化例(變化例11)之攝像元件(攝像元件1)之電路構成之一例者。本變化例之攝像元件1為搭載有行並行ADC之CMOS影像感測器。
如圖33所示，本變化例之攝像元件1為除包含光電轉換部之複數個感測器像素12矩陣狀(matrix狀)二維配置而成之像素區域13外，還具有垂直驅動電路33、行信號處理電路34、參考電壓供給部38、水平驅動電路35、水平輸出線37及系統控制電路36之構成。
該系統構成中，系統控制電路36基於主時脈MCK，產生成為垂直驅動電路33、行信號處理電路34、參考電壓供給部38及水平驅動電路35等之動作基準之時脈信號或控制信號等，並賦予至垂直驅動電路33、行信號處理電路34、參考電壓供給部38及水平驅動電路35等。
又，垂直驅動電路33與像素區域13之各感測器像素12一起形成於第1基板10，進而亦形成於形成有讀出電路22之第2基板20。行信號處理電路34、參考電壓供給部38、水平驅動電路35、水平輸出線37及系統控制電路36形成於第3基板30。
作為感測器像素12，雖此處省略圖示，但例如除光電二極體PD外，還可使用具有將以光電二極體PD進行光電轉換而得之電荷傳輸至浮動擴散區FD之傳輸電晶體TR之構成者。又，作為讀出電路22，此處省略圖示，但可使用例如3電晶體構成者，該3電晶體構成具有控制浮動擴散區FD之電位之重設電晶體RST、輸出對應於浮動擴散區FD之電位之信號之放大電晶體AMP、及用以進行像素選擇之選擇電晶體SEL。
於像素區域13，二維配置有感測器像素12，且對該m列n行之像素配置按每列配線像素驅動線23，按每行配線垂直信號線24。複數條像素驅動線23之各一端連接於與垂直驅動電路33之各列對應之各輸出端。垂直驅動電路33由移位暫存器等構成，經由複數條像素驅動線23進行像素區域13之列位址或列掃描之控制。
行信號處理電路34具有例如設置於像素區域13之每一像素行，即，每一垂直信號線24之ADC(類比-數位轉換電路)34-1～34-m，將自像素區域13之各感測器像素12按每行輸出之類比信號轉換成數位信號並輸出。
參考電壓供給部38具有例如DAC(數位-類比轉換器)38A，作為產生隨著時間經過位準傾斜狀變化之所謂斜坡(RAMP)波形之參考電壓Vref的機構。另，作為產生斜坡波形之參考電壓Vref之機構，並非限定於DAC38A。
DAC38A於自系統控制電路36賦予之控制信號CS1之控制下，基於自該系統控制電路36賦予之時脈CK，產生斜坡波形之參考電壓Vref，並將其供給至行信號處理電路34之ADC34-1～34-m。
另，ADC34-1～34-m之各者為可選擇性進行與以下各動作模式對應之AD轉換動作之構成，即，讀出所有感測器像素12之資訊之漸進掃描方式之通常訊框率模式、及與通常訊框率模式時相比，將感測器像素12之曝光時間設定為1/N，而將訊框率提高N倍，例如2倍之高速訊框率模式。該等動作模式之切換藉由自系統控制電路36賦予之控制信號CS2、CS3之控制執行。又，自外部之系統控制器(未圖示)對系統控制電路36賦予用以切換通常訊框率模式與高速訊框率模式之各動作模式之指示資訊。
ADC34-1～34-m為全部相同之構成，此處舉ADC34-m為例進行說明。ADC34-m為具有比較器34A、計數機構例如增/減計數器(圖中記作U/DCNT)34B、傳輸開關34C及記憶體裝置34D之構成。
比較器34A將對應於自像素區域13之第n行之各感測器像素12輸出之信號之垂直信號線24之信號電壓Vx，與自參考電壓供給部38供給之斜坡波形之參考電壓Vref進行比較，例如於參考電壓Vref大於信號電壓Vx時，輸出Vco為“H”位凖，於參考電壓Vref為信號電壓Vx以下時，輸出Vco為“L”位凖。
增/減計數器34B為非同步計數器，於自系統控制電路36賦予之控制信號CS2之控制下，自系統控制電路36，與DAC18A同時被賦予時脈CK，與該時脈CK同步進行遞減(DOWN)計數或遞增(UP)計數，藉此計測自比較器34A之比較動作開始至比較動作結束之比較期間。
具體而言，於通常訊框率模式下，自1個感測器像素12讀出信號之動作中，於第1次讀出動作時進行遞減計數，藉此計測第1次讀出時之比較時間，於第2次讀出動作時進行遞增計數，藉此計測第2次讀出時之比較時間。
另一方面，於高速訊框率模式下，直接保持對某列之感測器像素12之計數結果，接著，對下一列之感測器像素12，自上一次之計數結果起，於第1次讀出動作時進行遞減計數，藉此計測第1次讀出時之比較時間，於第2次讀出動作時進行遞增計數，藉此計測第2次讀出時之比較時間。
傳輸開關34C於自系統控制電路36賦予之控制信號CS3之控制下，於通常訊框率模式下，於增/減計數器34B對某列之感測器像素12之計數動作完成之時點，成為接通(閉合)狀態，將該增/減計數器34B之計數結果傳輸至記憶體裝置34D。
另一方面，例如於N=2之高速訊框率模式下，於增/減計數器34B對某列之感測器像素12之計數動作完成之時點，保持斷開(開路)狀態不變，接著，於增/減計數器34B對下一列之感測器像素12之計數動作完成之時點成為接通狀態，將該增/減計數器34B之垂直2像素之量之計數結果傳輸至記憶體裝置34D。
如此，將自像素區域13之各感測器像素12經由垂直信號線24按每行供給之類比信號藉由ADC34-1～34-m中之比較器34A及增/減計數器34B之各動作，轉換成N位元之數位信號，並存儲於記憶體裝置34D。
水平驅動電路35由移位暫存器等構成，進行行信號處理電路34中之ADC34-1～34-m之行位址或行掃描之控制。於該水平驅動電路35之控制下，將ADC34-1～34-m之各者中經AD轉換之N位元之數位信號依序讀出至水平輸出線37，經由該水平輸出線37作為攝像資料輸出。
另，由於不與本揭示直接關聯，故未特別圖示，但除上述構成要件以外，亦可設置對經由水平輸出線37輸出之攝像資料實施各種信號處理之電路等。
上述構成之本變化例之搭載有行並行ADC之攝像元件1中，由於可將增/減計數器34B之計數結果經由傳輸開關34C選擇性傳輸至記憶體裝置34D，故可獨立控制增/減計數器34B之計數動作、及該增/減計數器34B之計數結果向水平輸出線37之讀出動作。
(2-12.變化例12) 圖34係顯示將圖33之攝像元件積層於3片基板(第1基板10、第2基板20、第3基板30)而構成之例者。本變化例中，於第1基板10之中央部分形成有包含複數個感測器像素12之像素區域13，於像素區域13之周圍形成垂直驅動電路33。又，第2基板20之中央部分，形成有包含複數個讀出電路22之讀出電路區域15，於讀出電路區域15之周圍形成垂直驅動電路33。第3基板30中，形成有行信號處理電路34、水平驅動電路35、系統控制電路36、水平輸出線37及參考電壓供給部38。藉此，與上述實施形態及其變化例同樣，不會因將基板彼此電性連接之構造，導致晶片尺寸變大，或阻礙每1像素之面積微細化。其結果，可以與目前為止同等之晶片尺寸，提供不阻礙每1像素之面積微細化之3層構造之攝像元件1。另，垂直驅動電路33可僅形成於第1基板10，亦可僅形成於第2基板20。
(2-13.變化例13) 圖35係顯示上述實施形態及其變化例5～12之變化例(變化例13)之攝像元件(攝像元件1)之剖面構成之一例者。上述實施及變化例5～12等中，攝像元件1積層3片基板(第1基板10、第2基板20、第3基板30)而構成。但，如上述第5實施形態之攝像元件5、6，亦可積層2片基板(第1基板10、第2基板20)而構成。此時，邏輯電路32例如如圖35所示，可分開形成於第1基板10與第2基板20。此處，於邏輯電路32中設置於第1基板10側之電路32A，設有具有包含可耐高溫製程之材料(例如high-k)之高介電常數膜與金屬閘極電極積層之閘極構造的電晶體。另一方面，在設置於第2基板20側之電路32B，於與源極電極及汲極電極相接之雜質擴散區域之表面，形成包含CoSi2 或NiSi等使用自對準矽化物(Self Aligned Silicide)製程形成之矽化物的低電阻區域26。包含矽化物之低電阻區域以半導體基板之材料與金屬之化合物形成。藉此，形成感測器像素12時，可使用熱氧化等高溫製程。又，邏輯電路32中設置於第2基板20側之電路32B中，於與源極電極及汲極電極相接之雜質擴散區域之表面，設有包含矽化物之低電阻區域26之情形時，可降低接觸電阻。其結果，可使邏輯電路32之運算速度高速化。
(2-14.變化例14) 圖36係顯示上述實施形態及其變化例5～12之變化例(變化例14)之攝像元件1之剖面構成一變化例。上述實施形態及其變化例5～12之第3基板30之邏輯電路32中，亦可於與源極電極及汲極電極相接之雜質擴散區域之表面，形成包含CoSi2 或NiSi等使用自對準矽化物(Self Aligned Silicide)製程形成之矽化物的低電阻區域37。藉此，形成感測器像素12時，可使用熱氧化等高溫製程。又，邏輯電路32中，於與源極電極及汲極電極相接之雜質擴散區域之表面，設有包含矽化物之低電阻區域37之情形時，可降低接觸電阻。其結果，可使邏輯電路32之運算速度高速化。
另，上述實施形態及其變化例5～14中，導電型亦可相反。例如，上述實施形態及其變化例5～14之記載中，亦可將p型置換為n型，且將n型置換為p型。即使於此種情形時，仍可獲得與上述實施形態及其變化例5～14同樣之效果。
＜3.適用例＞ 圖37係顯示具備上述實施形態及其變化例5～14之攝像元件(攝像元件1)之攝像系統7之概略構成之一例者。
攝像系統7為例如數位靜態相機或攝影機等攝像元件、或智慧型手機或平板型終端等攜帶式終端裝置等電子機器。攝像系統7具備例如光學系統241、快門裝置242、攝像元件1、DSP電路243、訊框記憶體244、顯示部245、記憶部246、操作部247及電源部248。攝像系統7中，快門裝置242、攝像元件1、DSP電路243、訊框記憶體244、顯示部245、記憶部246、操作部247及電源部248經由匯流排線249相互連接。
攝像元件1輸出對應於入射光之圖像資料。光學系統241係具有1塊或複數塊透鏡者，將來自被攝體之光(入射光)導光至攝像元件1，使之成像於攝像元件1之受光面。快門裝置242配置於光學系統241及攝像元件1之間，依照操作部247之控制，控制對攝像元件1照射光之期間及遮光期間。DSP電路243係對自攝像元件1輸出之信號(圖像資料)進行處理之信號處理電路。訊框記憶體244以訊框單位暫時保持由DSP電路243處理後之圖像資料。顯示部245包含例如液晶面板或有機EL(Electro Luminescence：電致發光)面板等之面板型顯示裝置，顯示以攝像元件1拍攝到之動態圖像或靜態圖像。記憶部246將攝像元件1拍攝到之動態圖像或靜態圖像之圖像資料記錄於半導體記憶體或硬碟等記錄媒體。操作部247依照使用者之操作，發出針對攝像系統7所具有之各種功能之操作指令。電源部248將成為攝像元件1、DSP電路243、訊框記憶體244、顯示部245、記憶部246及操作部247之動作電源的各種電源，適當供給至該等供給對象。
接著，針對攝像系統7之攝像順序進行說明。
圖38係顯示攝像系統7之攝像動作之流程圖之一例。使用者藉由操作操作部247而指示攝像開始(步驟S101)。於是，操作部247將攝像指令發送至攝像元件1(步驟S102)。攝像元件1(具體而言係系統控制電路36)接收到攝像指令時，執行特定攝像方式之攝像(步驟S103)。
攝像元件1將經由光學系統241及快門裝置242而成像於受光面之光(圖像資料)輸出至DSP電路243。此處，圖像資料是指基於暫時保持於浮動擴散區FD之電荷所產生之像素信號之所有像素量之資料。DSP電路243基於自攝像元件1輸入之圖像資料，進行特定信號處理(例如雜訊降低處理等)(步驟S104)。DSP電路243使訊框記憶體244保持已進行特定信號處理之圖像資料，訊框記憶體244使記憶部246記憶圖像資料(步驟S105)。如此，進行攝像系統7之攝像。
本適用例中，將攝像元件1適用於攝像系統7。藉此，由於可將攝像元件1小型化或高精細化，故可提供小型且高精細之攝像系統7。
圖39係顯示非積層型固體攝像元件(固體攝像元件23210)及可適用本揭示之技術之積層型固體攝像元件(固體攝像元件23020)之構成例之概要之圖。
圖39A係顯示非積層型固體攝像元件之概略構成例。固體攝像元件23010如圖39A所示，具有1塊晶粒(半導體基板)23011。於該晶粒23011，搭載有將像素陣列狀配置之像素區域23012、進行像素之驅動等其他各種控制之控制電路23013、及用以進行信號處理之邏輯電路23014。
圖39B及C係顯示積層型固體攝像元件之概略構成例。固體攝像元件23020如圖39B及C所示，將感測器晶粒23021與邏輯晶粒23024之2塊晶粒積層並電性連接，作為1個半導體晶片而構成。該感測器晶粒23021及邏輯晶粒23024相當於本揭示之「第1基板」及「第2基板」之一具體例。
圖39B中，於感測器晶粒23021搭載有像素區域23012及控制電路23013，於邏輯晶粒23024，搭載有包含進行信號處理之信號處理電路之邏輯電路23014。再者，亦可於感測器晶粒20321，搭載有例如上述之讀出電路22等。
圖39C中，於感測器晶粒23021搭載有像素區域23012，於邏輯晶粒23024搭載有控制電路23013及邏輯電路23014。
圖40係顯示積層型固體攝像元件23020之第1構成例之剖視圖。
於感測器晶粒23021，形成有構成成為像素區域23012之像素之PD(光電二極體)或FD(浮動擴散區)、Tr(MOS FET)及成為控制電路23013之Tr等。再者，於感測器晶粒23021，形成有具有複數層，本例中為3層之配線23110之配線層23101。另，(成為)控制電路23013(之Tr)可構成於邏輯晶粒23024而非感測器晶粒23021。
於邏輯晶粒23024，形成有構成邏輯電路23014之Tr。再者，於邏輯晶粒23024，形成有具有複數層，本例中為3層之配線23170之配線層23161。又，於邏輯晶粒23024，形成於內壁面形成有絕緣膜23172之連接孔23171，於連接孔23171內，嵌入與配線23170等連接之連接導體23173。
感測器晶粒23021與邏輯晶粒23024以各自之配線層23101及23161相向之方式貼合，藉此，構成感測器晶粒23021與邏輯晶粒23024積層之積層型固體攝像元件23020。於感測器晶粒23021與邏輯晶粒23024貼合之面，形成有保護膜等膜23191。
於感測器晶粒23021，形成有自感測器晶粒23021之背面側(光入射至PD之側)(上側)貫通感測器晶粒23021，到達邏輯晶粒23024之最上層配線23170之連接孔23111。再者，於感測器晶粒23021，接近連接孔23111，形成自感測器晶粒23021之背面側到達第1層配線23110之連接孔23121。於連接孔23111之內壁面，形成絕緣膜23112，於連接孔23121之內壁面，形成絕緣膜23122。且，於連接孔23111及23121內，分別嵌入連接導體23113及23123。連接導體23113與連接導體23123於感測器晶粒23021之背面側電性連接，藉此，感測器晶粒23021與邏輯晶粒23024經由配線層23101、連接孔23121、連接孔23111及配線層23161電性連接。
圖41係顯示積層型固體攝像元件23020之第2構成例之剖視圖。
固體攝像元件23020之第2構成例中，藉由形成於感測器晶粒23021之1個連接孔23211，將感測器晶粒23021(之配線層23101(之配線23110))與邏輯晶粒23024(之配線層23161(之配線23170))電性連接。
即，圖41中，連接孔23211以自感測器晶粒23021之背面側貫通感測器晶粒23021，到達邏輯晶粒23024之最上層之配線23170，且到達感測器晶粒23021之最上層之配線23110之方式形成。於連接孔23211之內壁面，形成絕緣膜23212，於連接孔23211內，嵌入連接導體23213。上述圖40中，藉由2個連接孔23111及23121，將感測器晶粒23021與邏輯晶粒23024電性連接，但圖41中，藉由1個連接孔23211，將感測器晶粒23021與邏輯晶粒23024電性連接。
圖42係顯示積層型固體攝像元件23020之第3構成例之剖視圖。
圖42之固體攝像元件23020於在感測器晶粒23021與邏輯晶粒23024貼合之面未形成保護膜等膜23191之點，與在感測器晶粒23021與邏輯晶粒23024貼合之面，形成有保護膜等膜23191的圖40之情形)不同。
圖42之固體攝像元件23020藉由以配線23110及23170直接接觸之方式，將感測器晶粒23021與邏輯晶粒23024重合，一面施加需要之重量一面加熱，將配線23110及23170直接接合而構成。
圖43係顯示可適用本揭示之技術之積層型固體攝像元件之其他構成例之剖視圖。
圖43中，固體攝像元件23401為將感測器晶粒23411、邏輯晶粒23412、及記憶體晶粒23413之3塊晶粒積層之3層積層構造。
記憶體晶粒23413具有例如進行以邏輯晶粒23412進行之信號處理中暫時需要之資料之記憶的記憶體電路。
圖43中，於感測器晶粒23411之下，依序積層有邏輯晶粒23412及記憶體晶粒23413，但邏輯晶粒23412及記憶體晶粒23413可以相反順序，即，記憶體晶粒23413及邏輯晶粒23412之順序，積層於感測器晶粒23411之下。
另，圖43中，於感測器晶粒23411，形成有成為像素之光電轉換部之PD、或像素Tr之源極/汲極區域。
於PD周圍介隔閘極絕緣膜形成閘極電極，藉由閘極電極與成對之源極/汲極區域，形成像素Tr23421、像素Tr23422。
與PD相鄰之像素Tr23421為傳輸Tr，構成該像素Tr23421之成對之源極/汲極區域之一者為FD。
又，於感測器晶粒23411形成有層間絕緣膜，於層間絕緣膜形成有連接孔。於連接孔，形成有連接於像素Tr23421及像素Tr23422之連接導體23431。
再者，於感測器晶粒23411，形成有具有連接於各連接導體23431之複數層之配線23432的配線層23433。
又，於感測器晶粒23411之配線層23433之最下層，形成有成為外部連接用電極之鋁墊23434。即，感測器晶粒23411中，於較配線23432更接近與邏輯晶粒23412之接著面23440之位置，形成鋁墊23434。鋁墊23434作為與外部輸入輸出信號之配線之一端使用。
再者，於感測器晶粒23411，形成有與邏輯晶粒23412之電性連接所使用之接點23441。接點23441連接於邏輯晶粒23412之接點23451，且亦連接於感測器晶粒23411之鋁墊23442。
且，於感測器晶粒23411，以自感測器晶粒23411之背面側(上側)到達鋁墊23442之方式形成有焊墊孔23443。
本揭示之技術可適用於如上述之固體攝像元件。例如，亦可於配線23110或配線層23161，設置例如上述之複數條像素驅動線23及複數條垂直信號線24。該情形時，藉由於該等複數條垂直信號線24之配線間形成如圖1所示之空隙G，而可降低配線間之電容。又，藉由抑制配線間之電容增加，而可降低配線電容之不均。
＜4.應用例＞ (應用例1) 本揭示之技術(本技術)可應用於各種製品。例如，本揭示之技術亦可作為搭載於汽車、電動汽車、油電混合汽車、機車、自行車、個人行動載具、飛機、無人機、船舶、機器人等任一種類之移動體之裝置而實現。
圖44係顯示可適用本揭示之技術之移動體控制系統之一例即車輛控制系統之概略構成例之方塊圖。
車輛控制系統12000具備經由通信網路12001連接之複數個電子控制單元。於圖44所示之例中，車輛控制系統12000具備驅動系統控制單元12010、車體系統控制單元12020、車外資訊檢測單元12030、車內資訊檢測單元12040、及統合控制單元12050。又，作為統合控制單元12050之功能構成，圖示有微電腦12051、聲音圖像輸出部12052、及車載網路I/F(interface：介面)12053。
驅動系統控制單元12010依照各種程式，控制與車輛之驅動系統關聯之裝置之動作。例如，驅動系統控制單元12010作為內燃機或驅動用馬達等之用以產生車輛之驅動力之驅動力產生裝置、用以將驅動力傳遞至車輪之驅動力傳遞機構、調節車輛舵角之轉向機構、及產生車輛之制動力之制動裝置等之控制裝置發揮功能。
車體系統控制單元12020依照各種程式，控制裝備於車體之各種裝置之動作。例如，車體系統控制單元12020作為無鑰匙啟動系統、智慧鑰匙系統、電動窗裝置、或頭燈、尾燈、剎車燈、方向燈或霧燈等各種燈具之控制裝置發揮功能。該情形時，可對車體系統控制單元12020輸入自代替鑰匙之可攜帶式機器發送之電波或各種開關之信號。車體系統控制單元12020受理該等電波或信號之輸入，控制車輛之門鎖裝置、電動窗裝置、燈具等。
車外資訊檢測單元12030檢測搭載有車輛控制系統12000之車輛外部之資訊。例如，於車外資訊檢測單元12030連接有攝像部12031。車外資訊檢測單元12030使攝像部12031拍攝車外之圖像，且接收拍攝到之圖像。車外資訊檢測單元12030亦可基於接收到之圖像，進行人、車、障礙物、標識或路面上之文字等之物體檢測處理或距離檢測處理。
攝像部12031係接受光且輸出對應於該光之受光量的電性信號之光感測器。攝像部12031可將電性信號作為圖像輸出，亦可作為測距資訊輸出。又，攝像部12031接受之光可為可見光，亦可為紅外線等非可見光。
車內資訊檢測單元12040檢測車內之資訊。對車內資訊檢測單元12040，連接有例如檢測駕駛者的狀態之駕駛者狀態檢測部12041。駕駛者狀態檢測部12041包含例如拍攝駕駛者之相機，車內資訊檢測單元12040可基於自駕駛者狀態檢測部12041輸入之檢測資訊，算出駕駛者之疲勞程度或精神集中程度，亦可判斷駕駛者是否在打瞌睡。
微電腦12051可基於由車外資訊檢測單元12030或車內資訊檢測單元12040取得之車內外之資訊，運算驅動力產生裝置、轉向機構或制動裝置之控制目標值，對驅動系統控制單元12010輸出控制指令。例如，微電腦12051可進行以實現包含迴避車輛碰撞或緩和衝擊、基於車間距離之追隨行駛、車速維持行駛、車輛之碰撞警告或車輛偏離車道警告等之ADAS(Advanced Driver Assistance System：先進駕駛輔助系統)之功能為目的之協調控制。
又，微電腦12051藉由基於車外資訊檢測單元12030或車內資訊檢測單元12040取得之車輛周圍之資訊，控制驅動力產生裝置、轉向機構或制動裝置等，而進行以不依據駕駛者之操作而自主行駛之自動駕駛等為目的之協調控制。
又，微電腦12051可基於由車外資訊檢測單元12030取得之車外之資訊，對車體系統控制單元12020輸出控制指令。例如，微電腦12051可根據車外資訊檢測單元12030檢測到之前方車或對向車之位置而控制頭燈，進行將遠光燈切換成近光燈等以謀求防眩為目的之協調控制。
聲音圖像輸出部12052向可對車輛之搭乘者或車外視覺性或聽覺性通知資訊之輸出裝置發送聲音及圖像中之至少一種輸出信號。於圖44之例中，作為輸出裝置，例示擴音器12061、顯示部12062及儀錶板12063。顯示部12062亦可包含例如車載顯示器及抬頭顯示器之至少一者。
圖45係顯示攝像部12031之設置位置之例之圖。
於圖45中，車輛12100具有攝像部12101、12102、12103、12104、12105作為攝像部12031。
攝像部12101、12102、12103、12104、12105例如設置於車輛12100之前保險桿、側視鏡、後保險桿、尾門及車廂內之擋風玻璃之上部等位置。裝備於前保險桿之攝像部12101及裝備於車廂內之擋風玻璃之上部之攝像部12105主要取得車輛12100前方之圖像。裝備於側視鏡之攝像部12102、12103主要取得車輛12100側方之圖像。裝備於後保險桿或尾門之攝像部12104主要取得車輛12100後方之圖像。由攝像部12101及12105取得之前方圖像主要使用於檢測前方車輛或行人、障礙物、號誌機、交通標識或車道線等。
另，圖45中顯示攝像部12101至12104之攝像範圍之一例。攝像範圍12111表示設於前保險桿之攝像部12101之攝像範圍，攝像範圍12112、12113分別表示設於側視鏡之攝像部12102、12103之攝像範圍，攝像範圍12114表示設於後保險桿或尾門之攝像部12104之攝像範圍。例如，藉由將攝像部12101至12104拍攝之圖像資料重合，而可獲得自上方觀察車輛12100之俯瞰圖像。
攝像部12101至12104之至少一者亦可具有取得距離資訊之功能。例如，攝像部12101至12104之至少一者可為包含複數個攝像元件之立體相機，亦可為具有相位差檢測用之像素之攝像元件。
例如，微電腦12051基於自攝像部12101至12104取得之距離資訊，求得攝像範圍12111至12114內與各立體物之距離、及該距離之時間變化(相對於車輛12100之相對速度)，藉此可尤其擷取在車輛12100之行進路上某最接近之立體物、且於與車輛12100大致相同之方向以特定速度(例如為0 km/h以上)行駛之立體物作為前方車。再者，微電腦12051可設定於近前應與前方車預先確保之車間距離，進行自動剎車控制(亦包含停止追隨控制)或自動加速控制(亦包含追隨起步控制)等。可如此地進行以不依據駕駛者之操作而自主行駛之自動駕駛等為目的之協調控制。
例如，微電腦12051可基於自攝像部12101至12104取得之距離資訊，將立體物相關之立體物資料分類成2輪車、普通車輛、大型車輛、行人、電線桿等其他立體物而擷取，且使用於自動迴避障礙物。例如，微電腦12051可將車輛12100周邊之障礙物辨識為車輛12100之駕駛者可視認之障礙物與難以視認之障礙物。且，微電腦12051判斷表示與各障礙物碰撞之危險度之碰撞風險，當碰撞風險為設定值以上而有可能發生碰撞之狀況時，經由擴音器12061或顯示部12062對駕駛者輸出警報，或經由驅動系統控制單元12010進行強制減速或迴避轉向，藉此可進行用以避免碰撞之駕駛支援。
攝像部12101至12104之至少一者亦可為檢測紅外線之紅外線相機。例如，微電腦12051可藉由判定攝像部12101至12104之攝像圖像中是否存在行人而辨識行人。該行人之辨識係根據例如擷取作為紅外線相機之攝像部12101至12104之攝像圖像之特徵點之順序、及對表示物體輪廓之一連串特徵點進行圖案匹配處理而判別是否為行人之順序而進行。若微電腦12051判定攝像部12101至12104之攝像圖像中存在行人，且辨識為行人，則聲音圖像輸出部12052以對該經辨識之行人重疊顯示用以強調之方形輪廓線之方式，控制顯示部12062。另，聲音圖像輸出部12052亦可以將表示行人之圖標等顯示於期望之位置之方式控制顯示部12062。
以上，已針對可適用本揭示技術之移動體控制系統之一例進行說明。本揭示之技術可適用於以上說明之構成中之攝像部12031。具體而言，上述實施形態及其變化例之攝像元件1可適用於攝像部12031。藉由將本揭示之技術適用於攝像部12031，而可獲得雜訊較少且高精細之攝影圖像，故可於移動體控制系統中進行使用攝影圖像之高精度控制。
＜應用例2＞ 圖46係顯示可適用本揭示之技術(本技術)之內視鏡手術系統之概略構成之一例之圖。
圖46中，圖示施術者(醫生)11131使用內視鏡手術系統11000，對病床11133上之患者11132進行手術之狀況。如圖所示，內視鏡手術系統11000由內視鏡11100、氣腹管11111或能量處置器具11112等其他手術器具11110、支持內視鏡11100之支持臂裝置11120、及搭載有用於內視鏡下手術之各種裝置之台車11200構成。
內視鏡11100由將距離前端特定長度之區域插入至患者11132之體腔內之鏡筒11101、及連接於鏡筒11101之基端之相機頭11102構成。圖示之例中，圖示作為具有硬性鏡筒11101之所謂硬性鏡構成之內視鏡11100，但內視鏡11100亦可作為具有軟性鏡筒之所謂軟性鏡構成。
於鏡筒11101之前端，設置嵌入有接物透鏡之開口部。於內視鏡11100連接有光源裝置11203，由該光源裝置11203產生之光藉由於鏡筒11101內部延設之光導而被導光至該鏡筒之前端，並經由接物透鏡朝患者11132之體腔內之觀察對象照射。另，內視鏡11100可為直視鏡，亦可為斜視鏡或側視鏡。
於相機頭11102之內部設有光學系統及攝像元件，來自觀察對象之反射光(觀察光)藉由該光學系統而聚光於該攝像元件。藉由該攝像元件將觀察光進行光電轉換，產生對應於觀察光之電性信號，即對應於觀察像之圖像信號。該圖像信號作為RAW資料被發送至相機控制器單元(CCU：Camera Control Unit)11201。
CCU11201由CPU(Central Processing Unit：中央處理單元)或GPU(Graphics Processing Unit：圖形處理單元)等構成，總括性控制內視鏡11100及顯示裝置11202之動作。再者，CCU11201自相機頭11102接收圖像信號，對該圖像信號實施例如顯像處理(解馬賽克處理)等用以顯示基於該圖像信號之圖像之各種圖像處理。
顯示裝置11202藉由來自CCU11201之控制，顯示基於由該CCU11201實施圖像處理後之圖像信號之圖像。
光源裝置11203例如由LED(Light Emitting Diode：發光二極體)等光源構成，將拍攝手術部等時之照射光供給至內視鏡11100。
輸入裝置11204為對於內視鏡手術系統11000之輸入介面。使用者可經由輸入裝置11204，對內視鏡手術系統11000進行各種資訊之輸入或指示輸入。例如，使用者輸入變更內視鏡11100之攝像條件(照射光之種類、倍率及焦距等)之主旨的指示等。
處置器具控制裝置11205控制用於組織之燒灼、切開或血管之密封等之能量處置器具11112之驅動。氣腹裝置11206基於確保內視鏡11100之視野及確保施術者之作業空間之目的，為了使患者11132之體腔鼓起，而經由氣腹管11111對該體腔內送入氣體。記錄器11207係可記錄手術相關之各種資訊之裝置。印表機11208係可以文字、圖像或圖表等各種形式印刷手術相關之各種資訊之裝置。
另，對內視鏡11100供給拍攝手術部時之照射光之光源裝置11203例如可由LED、雷射光源或藉由該等之組合構成之白色光源構成。藉由RGB雷射光源之組合構成白色光源之情形時，由於可高精度地控制各色(各波長)之輸出強度及輸出時序，故光源裝置11203中可進行攝像圖像之白平衡調整。又，該情形時，分時對觀察對象照射來自RGB雷射光源各者之雷射光，與該照射時序同步控制相機頭11102之攝像元件之驅動，藉此亦可分時拍攝與RGB各者對應之圖像。根據該方法，即使不於該攝像元件設置彩色濾光片，亦可獲得彩色圖像。
又，光源裝置11203亦可以每隔特定時間變更要輸出之光的強度之方式控制其之驅動。藉由與其之光強度之變更時序同步地控制相機頭11102之攝像元件之驅動，分時取得圖像，並合成該圖像，而可產生無所謂欠曝及過曝之高動態範圍之圖像。
又，光源裝置11203亦可構成為能供給對應於特殊光觀察之特定波長頻帶之光。特殊光觀察中，例如進行所謂窄頻帶成像觀察(Narrow Band Imaging)，即，利用身體組織之光吸收之波長依存性，照射與通常觀察時之照射光(即白色光)相比更窄頻帶之光，藉此以高對比度拍攝黏膜表層之血管等特定組織。或，特殊光觀察中，亦可進行藉由因照射激發光產生之螢光獲得圖像之螢光觀察。螢光觀察中，可對身體組織照射激發光，觀察來自該身體組織之螢光(自螢光觀察)，或將吲哚青綠(ICG)等試劑局部注入於身體組織，且對該身體組織照射對應於該試劑之螢光波長之激發光，獲得螢光像等。光源裝置11203可構成為能供給對應於此種特殊光觀察之窄頻帶光及/或激發光。
圖47係顯示圖46所示之相機頭11102及CCU11201之功能構成之一例之方塊圖。
相機頭11102具有透鏡單元11401、攝像部11402、驅動部11403、通信部11404、及相機頭控制部11405。CCU11201具有通信部11411、圖像處理部11412、及控制部11413。相機頭11102與CCU11201可藉由傳輸纜線11400而互相可通信地連接。
透鏡單元11401係設置於與鏡筒11101之連接部之光學系統。自鏡筒11101之前端提取之觀察光被導光至相機頭11102，入射於該透鏡單元11401。透鏡單元11401係組合包含變焦透鏡及聚焦透鏡之複數個透鏡而構成。
攝像部11402以攝像元件構成。構成攝像部11402之攝像元件可為1個(所謂單板式)，亦可為複數個(所謂多板式)。攝像部11402以多板式構成之情形時，例如可由各攝像元件產生與RGB之各者對應之圖像信號，並合成該等，藉此可獲得彩色圖像。或，攝像部11402亦可構成為具有用以分別取得對應於3D(Dimensional：維)顯示之右眼用及左眼用之圖像信號之1對攝像元件。藉由進行3D顯示，施術者11131可更正確地掌握手術部之生物體組織之深度。另，攝像部11402以多板式構成之情形時，亦可對應於各攝像元件，設置複數個系統之透鏡單元11401。
又，攝像部11402未必設置於相機頭11102。例如，攝像部11402亦可於鏡筒11101之內部緊接於接物透鏡之正後方而設置。
驅動部11403藉由致動器構成，藉由來自相機頭控制部11405之控制，使透鏡單元11401之變焦透鏡及聚焦透鏡沿光軸移動特定距離。藉此，可適當調整攝像部11402之攝像圖像之倍率及焦點。
通信部11404由用以於與CCU11201之間收發各種資訊之通信裝置構成。通信部11404將自攝像部11402獲得之圖像信號作為RAM資料，經由傳輸纜線11400發送至CCU11201。
又，通信部11404自CCU11201接收用以控制相機頭11102之驅動之控制信號，並將其供給至相機頭控制部11405。該控制信號包含有例如指定攝像圖像之訊框率之主旨之資訊、指定攝像時之曝光值之主旨之資訊、以及/或指定攝像圖像之倍率及焦點之主旨之資訊等攝像條件相關之資訊。
另，上述訊框率或曝光值、倍率、焦點等之攝像條件可由使用者適當指定，亦可基於取得之圖像信號由CCU11201之控制部11413自動設定。後者之情形時，將所謂AE(Auto Exposure：自動曝光)功能、AF(Auto Focus：自動聚焦)功能及AWB(Auto White Balance：自動白平衡)功能搭載於內視鏡11100。
相機頭控制部11405基於經由通信部11404接收到之來自CCU11201之控制信號，控制相機頭11102之驅動。
通信部11411由用以於與相機頭11102之間收發各種資訊之通信裝置構成。通信部11411接收自相機頭11102經由傳輸纜線11400發送之圖像信號。
又，通信部11411對相機頭11102發送用以控制相機頭11102之驅動之控制信號。圖像信號或控制信號可藉由電通信或光通信等發送。
圖像處理部11412對自相機頭11102發送之RAM資料即圖像信號實施各種圖像處理。
控制部11413進行利用內視鏡11100對手術部等之拍攝、及藉由手術部等之拍像而得之攝像圖像之顯示相關的各種控制。例如，控制部11413產生用以控制相機頭11102之驅動之控制信號。
又，控制部11413基於由圖像處理部11412實施圖像處理後之圖像信號，使顯示裝置11202顯示手術部等映射之攝像圖像。此時，控制部11413亦可使用各種圖像辨識技術辨識攝像圖像內之各種物體。例如，控制部11413藉由檢測攝像圖像所含之物體之邊緣形狀或顏色等，而可辨識鉗子等手術器具、特定之生物體部位、出血、使用能量處置器具11112時之霧氣等。控制部11413使顯示裝置11202顯示攝像圖像時，亦可使用該辨識結果，使各種手術支援資訊與該手術部之圖像重疊顯示。藉由重疊顯示手術支援資訊，並對施術者11131提示，而可減輕施術者11131之負擔，或施術者11131可確實進行手術。
連接相機頭11102及CCU11201之傳輸纜線11400係對應於電性信號通信之電性信號纜線、對應於光通信之光纖、或該等之複合纜線。
此處，圖示之例中，使用傳輸纜線11400以有線進行通信，但相機頭11102與CCU11201之間之通信亦可以無線進行。
以上，已針對可適用本揭示之技術之內視鏡手術系統之一例進行說明。本揭示之技術可較佳適用於以上說明之構成中設置於內視鏡11100之相機頭11102的攝像部11402。藉由將本揭示之技術適用於攝像部11402，由於可使攝像部11402小型化或高精細化，故可提供小型或高精細之內視鏡11100。
以上，雖已舉出實施形態及其變化例1～14、適用例以及應用例說明本揭示，但本揭示並非限定於上述實施形態等者，可進行各種變化。例如，上述變化例1～4中，以上述實施形態所示之於配線間具有空隙G之配線構造100之變化例說明其之製造方法，但只要為具有使用包含介電常數材料(Low-k材料)之絕緣膜之配線構造者，則不論於配線間是否有空隙G，皆可適用本技術，可獲得與上述變化例1～4同樣之效果。
又，上述實施形態等中，顯示複數條像素驅動線23於列方向延伸，複數條垂直信號線於行方向延伸之例，但亦可彼此於同一方向延伸。又，像素驅動線23可適當改變其之延伸方向如垂直方向等。
再者，上述實施形態等中，已以具有3維構造之攝像元件為例說明本技術，但不限於此。本技術可適用於三維積層型之大規模積體化(LSI，Large Scale Integrated Circuit：大規模積體電路)之所有半導體裝置。
另，本說明書中記載之效果僅為例示。本揭示之效果並非限定於本說明書中記載之效果。本揭示亦可具有本說明書中記載之效果以外之效果。
另，本揭示亦可採取如下之構成。根據以下構成之本技術，藉由於具有於一方向延伸之複數條第1配線之第1配線層上，設置於相鄰之複數條第1配線間形成空隙之第1絕緣膜，進而設置表面平坦之第2絕緣膜，而可介隔第1絕緣膜及第2絕緣膜間，於與複數條第1配線之至少一部分正對之位置，形成例如可作為接合用焊墊電極使用之第1導電膜。因此，例如可縮短於積層方向延伸之貫通配線之長度，可降低配線電容。 (1) 一種攝像元件，其具備： 第1配線層，其具有於一方向延伸之複數條第1配線； 第1絕緣膜，其積層於上述第1配線層，於相鄰之上述複數條第1配線之間形成空隙； 第2絕緣膜，其積層於上述第1絕緣膜，且表面平坦；及 第1導電膜，其介隔上述第1絕緣膜及上述第2絕緣膜，與上述複數條第1配線之至少一部分正對。 (2) 如上述(1)記載之攝像元件，其中上述第1絕緣膜於上述複數條第1配線之上方具有凹凸。 (3) 如上述(1)或(2)記載之攝像元件，其進而具有連接部，該連接部貫通上述第1絕緣膜及上述第2絕緣膜，將上述複數條第1配線之一部分與上述第1導電膜電性連接。 (4) 如上述(3)記載之攝像元件，其中上述連接部與上述第1導電膜一體形成。 (5) 如上述(3)或(4)記載之攝像元件，其中上述連接部使用與上述第1導電膜不同之材料形成。 (6) 如上述(3)至(5)中任一項之攝像元件，其中於上述連接部之周圍，形成有與上述第1絕緣膜不同之絕緣膜。 (7) 如上述(1)至(6)中任一項記載之攝像元件，其進而具有第3絕緣膜， 上述第1導電膜嵌入於上述第3絕緣膜而形成，上述第1導電膜之表面與上述第3絕緣膜形成同一平面。 (8) 如上述(1)至(7)中任一項記載之攝像元件，其中上述第1絕緣膜使用介電常數為3.0以下之介電常數材料形成。 (9) 如上述(1)至(8)中任一項記載之攝像元件，其中上述第2絕緣膜使用研磨率高於上述第1絕緣膜之材料形成。 (10) 如上述(1)至(8)中任一項記載之攝像元件，其中上述第2絕緣膜使用氧化矽(SiOx )、SiOC、SiOF或SiON形成。 (11) 如上述(7)至(10)中任一項記載之攝像元件，其中於上述第2絕緣膜與上述第3絕緣膜之間，進而具有矯正翹曲之第4絕緣膜。 (12) 如上述(1)至(11)中任一項記載之攝像元件，其進而具備： 第1基板，其於第1半導體基板，具有進行光電轉換之感測器像素； 第2基板，其於第2半導體基板，具有輸出基於電荷之像素信號的讀出電路，上述電荷自上述感測器像素輸出；及 第3基板，其於第3半導體基板，具有處理上述像素信號之邏輯電路及保持上述像素信號之記憶體電路之至少一者；且 上述第1基板、上述第2基板及上述第3基板依該順序積層。 (13) 如上述(12)記載之攝像元件，其中進而， 上述第2基板於面向上述第3基板之側，具有包含嵌入上述第1導電膜而形成之第3絕緣膜的多層配線層， 上述第3基板於面向上述第2基板之側，具有包含與面向上述第2基板之面形成同一平面之第2導電膜的多層配線層， 上述第2基板及上述第3基板藉由上述第1導電膜與上述第2導電膜之接合而相互電性連接。 (14) 一種攝像元件之製造方法，其係 形成具有於一方向延伸之複數條第1配線的第1配線層， 於上述第1配線層之特定區域內，於相鄰之上述複數條第1配線間形成第1開口， 藉由成膜第1絕緣膜，而於上述相鄰之上述複數條第1配線之間形成空隙， 將覆蓋上述第1絕緣膜之第2絕緣膜成膜後，將上述第2絕緣膜之表面平坦化， 於介隔上述第1絕緣膜及上述第2絕緣膜而與上述複數條第1配線之至少一部分正對之位置，形成第1導電膜。 (15) 如上述(14)之攝像元件之製造方法，其中 於上述第2絕緣膜上，進而形成第3絕緣膜， 設置貫通上述第3絕緣膜、上述第2絕緣膜及上述第1絕緣膜而到達上述複數條第1配線之任一者之第2開口及貫通上述第3絕緣膜之一部分之第3開口後，於上述第2開口及上述第3開口埋設上述第1導電膜。 (16) 如上述(14)或(15)之攝像元件之製造方法，其中 將上述第2絕緣膜平坦化後， 形成貫通上述第2絕緣膜及上述第1絕緣膜而到達上述複數條第1配線之任一者之連接部，將上述第1配線層與上述第1導電膜電性連接。 (17) 如上述(14)至(16)中任一項之攝像元件之製造方法，其中成膜上述第1絕緣膜後， 形成到達上述複數條第1配線之任一者之第4開口，成膜上述第2絕緣膜。 (18) 如上述(14)之攝像元件之製造方法，其中於上述第2絕緣膜上進而形成第3絕緣膜後， 藉由2階段蝕刻，形成貫通上述第2絕緣膜及上述第1絕緣膜而到達上述複數條第1配線之任一者之第5開口， 形成被覆上述第5開口之側面及底面之保護膜後， 成膜與上述複數條第1配線之至少一部分正對、且埋設上述第5開口之上述第1導電膜。
本申請案係基於2019年11月18日向日本專利廳提交申請之日本專利申請案第2019-208192號而主張優先權者，該申請案之全部內容以引用之方式併入於本申請案中。
若為本領域技術人員，則可根據設計上之要件或其他要因，而想到各種修正、組合、子組合及變更，但應理解，該等皆為包含於附加之申請專利範圍或其均等物之範圍內者。
1:攝像元件 7:攝像系統 10:第1基板 11:半導體基板 11S1:面 11S2:面 12:感測器像素 13:像素區域 14:周邊區域 20:第2基板 21:半導體基板 21A:區塊 21S1:面 21S2:面 22:讀出電路 23:像素驅動線 24:垂直信號線 26:低電阻區域 30:第3基板 31:半導體基板 31S1:面 31S2:面 32:邏輯電路 32A:電路 32B:電路 33:垂直驅動電路 34:行信號處理電路 34A:比較器 34B:增/減計數器 34C:傳輸開關 34D:記憶體裝置 34-1～34-m: ADC 35:水平驅動電路 36:系統控制電路 37:水平輸出線 38:參考電壓供給部 38A:DAC 40:彩色濾光片 41:PD 42:p井層 43:元件分離部 44:p井層 45:固定電荷膜 46:絕緣層 47:貫通配線 48:貫通配線 50:受光透鏡 51:層間絕緣膜 51A:貫通孔 51B:貫通孔 52:絕緣層 53:絕緣層 54:貫通配線 55:連接配線 56:配線層 57:絕緣層 58:焊墊電極 58X1:焊墊電極 59:連接部 61:層間絕緣膜 62:配線層 63:絕緣層 64:焊墊電極 64X1:焊墊電極 64X2:焊墊電極 100:配線構造 100A:配線構造 100B:配線構造 100C:配線構造 100D:配線構造 100X:空隙形成區域 110:第1層 111:絕緣膜 112:配線層 112A:障壁金屬 112B:金屬膜 112X1～112X6:配線 120:第2層 121:絕緣膜 122:絕緣膜 123:絕緣膜 124:絕緣膜 125:絕緣膜 126:絕緣膜 127:導電膜 127A:障壁金屬 127B:金屬膜 127X1:導電膜 127X2:導電膜 128:保護膜 129:導通孔 129A:障壁金屬 129B:金屬膜 130:導通孔 130A:障壁金屬 130B:金屬膜 131:光阻膜 132:光阻膜 133:光阻膜 134:光阻膜 135:光阻膜 136:光阻膜 137:光阻膜 151:絕緣膜 152:絕緣膜 153:絕緣膜 154:絕緣膜 155:絕緣膜 156:絕緣膜 157:絕緣膜 241:光學系統 242:快門裝置 243:DSP電路 244:訊框記憶體 245:顯示部 246:記憶部 247:操作部 248:電源部 249:匯流排線 11000:內視鏡手術系統 11100:內視鏡 11101:鏡筒 11102:相機頭 11110:手術器具 11111:氣腹管 11112:能量處置器具 11120:支持臂裝置 11131:施術者 11132:患者 11133:病床 11200:台車 11201:CCU 11202:顯示裝置 11203:光源裝置 11204:輸入裝置 11205:處置器具控制裝置 11206:氣腹裝置 11207:記錄器 11208:印表機 11400:傳輸纜線 11401:透鏡單元 11402:攝像部 11403:驅動部 11404:通信部 11405相機頭控制部 11411:通信部 11412:圖像處理部 11413:控制部 12000:車輛控制系統 12001:通信網路 12010:驅動系統控制單元 12020:車體系統控制單元 12030:車外資訊檢測單元 12031:攝像部 12040:車內資訊檢測單元 12041:駕駛者狀態檢測部 12050:統合控制單元 12051:微電腦 12052:聲音圖像輸出部 12053:車載網路I/F 12061:擴音器 12062:顯示部 12063:儀錶板 12100:車輛 12101～12105:攝像部 12111～12114:攝像範圍 23010:固體攝像元件 23011:晶粒 23012:像素區域 23013:控制電路 23014:邏輯電路 23020:固體攝像元件 23021:感測器晶粒 23024:邏輯晶粒 23101:配線層 23110:配線 23111:連接孔 23112:絕緣膜 23113:連接導體 23121:連接孔 23122:絕緣膜 23123:連接導體 23161:配線層 23170:配線 23171:連接孔 23172:絕緣膜 23173:連接導體 23191:膜 23401:固體攝像元件 23411:感測器晶粒 23412:邏輯晶粒 23413:記憶體晶粒 23421:像素Tr 23422:像素Tr 23431:連接導體 23432:配線 23433:配線層 23434:鋁墊 23440:接著面 23441:接點 23442:鋁墊 23443:焊墊孔 23451:接點 AMP:放大電晶體 CK:時脈 CS1:控制信號 CS2:控制信號 CS3:控制信號 FD:浮動擴散區 FD1～FD4:浮動擴散區 FDG:FD傳輸電晶體 G:空隙 GND:地面 H:第2方向 H1:開口 H2:開口 H3:開口 H4:開口 H5:開口 H6:開口 H7:開口 H8:開口 H9:開口 MCK:主時脈 PD:光電二極體 PD1～PD4:光電二極體 RST:重設電晶體 S101～S105:步驟 Sec1:剖面 Sec2:剖面 SEL:選擇電晶體 SELG:配線 TG:傳輸閘極 TG1～TG4:傳輸閘極 TR:傳輸電晶體 TR1～TR4:傳輸電晶體 TRG1～TRG4:傳輸電晶體 Tr: MOS FET U/DCNT:增/減計數器 V:第1方向 VDD:電源線 Vout:輸出電壓 Vout1～Vout4:輸出電壓 Vref:參考電壓 X:方向 Y:方向 Z:方向
圖1係顯示本揭示之實施形態之配線構造之垂直方向之剖面構成之一例的模式圖。 圖2A係顯示圖1所示之配線構造之水平方向之剖面構成之一例的模式圖。 圖2B係顯示圖1所示之配線構造之水平方向之剖面構成之其他例之模式圖。 圖3A係顯示圖1所示之配線構造之製造過程之一例之剖面模式圖。 圖3A係顯示接續圖3A之製造過程之一例之剖面模式圖。 圖3C係顯示接續圖3B之製造過程之一例之剖面模式圖。 圖3D係顯示接續圖3C之製造過程之一例之剖面模式圖。 圖3E係顯示接續圖3D之製造過程之一例之剖面模式圖。 圖3F係顯示接續圖3E之製造過程之一例之剖面模式圖。 圖3G係顯示接續圖3F之製造過程之一例之剖面模式圖。 圖4係顯示本揭示之實施形態之攝像元件之垂直方向之剖面構成之一例的圖。 圖5係顯示圖4所示之攝像元件之概略構成之一例之圖。 圖6係將圖1所示之配線構造適用於圖4所示之攝像元件之圖。 圖7係顯示圖5所示之感測器像素及讀出電路之一例之圖。 圖8係顯示圖5所示之感測器像素及讀出電路之一例之圖。 圖9係顯示圖5所示之感測器像素及讀出電路之一例之圖。 圖10係顯示圖5所示之感測器像素及讀出電路之一例之圖。 圖11係顯示複數個讀出電路與複數條垂直信號線之連接態樣之一例之圖。 圖12係顯示圖4所示之攝像元件之水平方向之剖面構成之一例之圖。 圖13A、B係顯示圖4所示之攝像元件之水平方向之剖面構成之一例之圖。 圖14係顯示圖4所示之攝像元件之水平面內之配線佈局之一例之圖。 圖15係顯示圖4所示之攝像元件之水平面內之配線佈局之一例之圖。 圖16係顯示圖4所示之攝像元件之水平面內之配線佈局之一例之圖。 圖17係顯示圖4所示之攝像元件之水平面內之配線佈局之一例之圖。 圖18A係顯示圖4所示之攝像元件之製造過程之一例之圖。 圖18B係顯示接續圖18A之製造過程之一例之圖。 圖18C係顯示接續圖18B之製造過程之一例之圖。 圖18D係顯示接續圖18C之製造過程之一例之圖。 圖18E係顯示接續圖18D之製造過程之一例之圖。 圖18F係顯示接續圖18E之製造過程之一例之圖。 圖18G係顯示接續圖18F之製造過程之一例之圖。 圖19A係顯示本揭示之變化例1之配線構造之製造過程之一例之剖面模式圖。 圖19B係顯示接續圖19A之製造過程之一例之剖面模式圖。 圖19C係顯示接續圖19B之製造過程之一例之剖面模式圖。 圖19D係顯示接續圖19C之製造過程之一例之剖面模式圖。 圖19E係顯示接續圖19D之製造過程之一例之剖面模式圖。 圖19F係顯示接續圖19E之製造過程之一例之剖面模式圖。 圖19G係顯示接續圖19F之製造過程之一例之剖面模式圖。 圖19H係顯示接續圖19G之製造過程之一例之剖面模式圖。 圖19I係顯示接續圖19H之製造過程之一例之剖面模式圖。 圖19J係顯示接續圖19I之製造過程之一例之剖面模式圖。 圖19K係顯示接續圖19J之製造過程之一例之剖面模式圖。 圖20係顯示作為參考例之配線構造之製造步驟之剖面模式圖。 圖21A係顯示本揭示之變化例2之配線構造之製造過程之一例之剖面模式圖。 圖21B係顯示接續圖21A之製造過程之一例之剖面模式圖。 圖21C係顯示接續圖21B之製造過程之一例之剖面模式圖。 圖21D係顯示接續圖21C之製造過程之一例之剖面模式圖。 圖21E係顯示接續圖21D之製造過程之一例之剖面模式圖。 圖21F係顯示接續圖21E之製造過程之一例之剖面模式圖。 圖22A係顯示本揭示之變化例3之配線構造之製造過程之一例之剖面模式圖。 圖22B係顯示接續圖22A之製造過程之一例之剖面模式圖。 圖22C係顯示接續圖22B之製造過程之一例之剖面模式圖。 圖22D係顯示接續圖22C之製造過程之一例之剖面模式圖。 圖22E係顯示接續圖22D之製造過程之一例之剖面模式圖。 圖22F係顯示接續圖22E之製造過程之一例之剖面模式圖。 圖22G係顯示接續圖22F之製造過程之一例之剖面模式圖。 圖22H係顯示接續圖22G之製造過程之一例之剖面模式圖。 圖23A係顯示本揭示之變化例4之配線構造之製造過程之一例之剖面模式圖。 圖23B係顯示接續圖23A之製造過程之一例之剖面模式圖。 圖23C係顯示接續圖23B之製造過程之一例之剖面模式圖。 圖23D係顯示接續圖23C之製造過程之一例之剖面模式圖。 圖23E係顯示接續圖23D之製造過程之一例之剖面模式圖。 圖23F係顯示接續圖23E之製造過程之一例之剖面模式圖。 圖23G係顯示圖23F之製造過程之一例之剖面模式圖。 圖24係顯示本揭示之變化例5之攝像元件之垂直方向之剖面構成之一例的圖。 圖25係顯示本揭示之變化例6之攝像元件之垂直方向之剖面構成之一例的圖。 圖26A、B係顯示本揭示之變化例7之攝像元件之水平方向之剖面構成之一例的圖。 圖27A、B係顯示本揭示之變化例7之攝像元件之水平方向之剖面構成之其他例之圖。 圖28係顯示本揭示之變化例8之攝像元件之水平方向之剖面構成之一例的圖。 圖29係顯示本揭示之變化例9之攝像元件之水平方向之剖面構成之一例的圖。 圖30係顯示本揭示之變化例10之攝像元件之水平方向之剖面構成之一例的圖。 圖31係顯示本揭示之變化例10之攝像元件之水平方向之剖面構成之其他例的圖。 圖32係顯示本揭示之變化例10之攝像元件之水平方向之剖面構成之其他例的圖。 圖33係顯示本揭示之變化例11之攝像元件之電路構成之一例之圖。 圖34係顯示將本揭示之變化例12之圖33之攝像元件積層於3片基板而構成之例的圖。 圖35係顯示將本揭示之變化例13之邏輯電路分開形成於設有感測器像素之基板、及設有讀出電路之基板之例的圖。 圖36係顯示將本揭示之變化例14之邏輯電路形成於第3基板之例之圖。 圖37係顯示具備上述實施形態及其變化例之攝像元件之攝像系統之概略構成之一例的圖。 圖38係顯示圖37之攝像系統之攝像順序之一例之圖。 圖39A～C係顯示非積層型固體攝像元件及可適用本揭示之技術之積層型固體攝像元件之構成例之概要的圖。 圖40係顯示積層型固體攝像元件之第1構成例之剖視圖。 圖41係顯示積層型固體攝像元件之第2構成例之剖視圖。 圖42係顯示積層型固體攝像元件之第3構成例之剖視圖。 圖43係顯示可適用本揭示之技術之積層型固體攝像元件之其他構成例之剖視圖。 圖44係顯示車輛控制系統之概略構成之一例之方塊圖。 圖45係顯示車外資訊檢測部及攝像部之設置位置之一例之說明圖。 圖46係顯示內視鏡手術系統之概略構成之一例之圖。 圖47係顯示相機頭及CCU之功能構成之一例之方塊圖。
100:配線構造
110:第1層
111:絕緣膜
112:配線層
112A:障壁金屬
112B:金屬膜
112X1~112X6:配線
120:第2層
121:絕緣膜
122:絕緣膜
123:絕緣膜
124:絕緣膜
125:絕緣膜
126:絕緣膜
127:導電膜
127A:障壁金屬
127B:金屬膜
127X1:導電膜
127X2:導電膜
G:空隙
H1:開口
H2:開口
H3:開口
H4:開口
X:方向
Y:方向
Z:方向

Claims (18)

  1. 一種攝像元件，其具備： 第1配線層，其具有於一方向延伸之複數條第1配線； 第1絕緣膜，其積層於上述第1配線層，於相鄰之上述複數條第1配線之間形成空隙； 第2絕緣膜，其積層於上述第1絕緣膜，且表面平坦；及 第1導電膜，其介隔上述第1絕緣膜及上述第2絕緣膜，與上述複數條第1配線之至少一部分正對。
  2. 如請求項1之攝像元件，其中上述第1絕緣膜於上述複數條第1配線之上方具有凹凸。
  3. 如請求項1之攝像元件，其進而具有連接部，該連接部貫通上述第1絕緣膜及上述第2絕緣膜，將上述複數條第1配線之一部分與上述第1導電膜電性連接。
  4. 如請求項3之攝像元件，其中上述連接部與上述第1導電膜一體形成。
  5. 如請求項3之攝像元件，其中上述連接部使用與上述第1導電膜不同之材料形成。
  6. 如請求項3之攝像元件，其中於上述連接部之周圍，形成有與上述第1絕緣膜不同之絕緣膜。
  7. 如請求項1之攝像元件，其進而具有第3絕緣膜， 上述第1導電膜嵌入於上述第3絕緣膜而形成，上述第1導電膜之表面與上述第3絕緣膜形成同一平面。
  8. 如請求項1之攝像元件，其中上述第1絕緣膜使用介電常數為3.0以下之介電常數材料形成。
  9. 如請求項1之攝像元件，其中上述第2絕緣膜使用研磨率高於上述第1絕緣膜之材料形成。
  10. 如請求項1之攝像元件，其中上述第2絕緣膜使用氧化矽(SiOx )、SiOC、SiOF或SiON形成。
  11. 如請求項7之攝像元件，其中於上述第2絕緣膜與上述第3絕緣膜之間，進而具有矯正翹曲之第4絕緣膜。
  12. 如請求項1之攝像元件，其進而具備： 第1基板，其於第1半導體基板，具有進行光電轉換之感測器像素； 第2基板，其於第2半導體基板，具有輸出基於電荷之像素信號的讀出電路，上述電荷自上述感測器像素輸出；及 第3基板，其於第3半導體基板，具有處理上述像素信號之邏輯電路及保持上述像素信號之記憶體電路之至少一者；且 上述第1基板、上述第2基板及上述第3基板依該順序積層。
  13. 如請求項12之攝像元件，其中進而， 上述第2基板於面向上述第3基板之側，具有包含嵌入上述第1導電膜而形成之第3絕緣膜的多層配線層， 上述第3基板於面向上述第2基板之側，具有包含與面向上述第2基板之面形成同一平面之第2導電膜的多層配線層， 上述第2基板及上述第3基板藉由上述第1導電膜與上述第2導電膜之接合而相互電性連接。
  14. 一種攝像元件之製造方法，其係 形成具有於一方向延伸之複數條第1配線的第1配線層， 於上述第1配線層之特定區域內，於相鄰之上述複數條第1配線之間形成第1開口， 藉由成膜第1絕緣膜，而於上述相鄰之上述複數條第1配線之間形成空隙， 將覆蓋上述第1絕緣膜之第2絕緣膜成膜後，將上述第2絕緣膜之表面平坦化， 於介隔上述第1絕緣膜及上述第2絕緣膜而與上述複數條第1配線之至少一部分正對之位置，形成第1導電膜。
  15. 如請求項14之攝像元件之製造方法，其中 於上述第2絕緣膜上，進而形成第3絕緣膜， 設置貫通上述第3絕緣膜、上述第2絕緣膜及上述第1絕緣膜而到達上述複數條第1配線之任一者之第2開口及貫通上述第3絕緣膜之一部分之第3開口後，於上述第2開口及上述第3開口埋設上述第1導電膜。
  16. 如請求項14之攝像元件之製造方法，其中 將上述第2絕緣膜平坦化後， 形成貫通上述第2絕緣膜及上述第1絕緣膜而到達上述複數條第1配線之任一者之連接部，將上述第1配線層與上述第1導電膜電性連接。
  17. 如請求項14之攝像元件之製造方法，其中成膜上述第1絕緣膜後， 形成到達上述複數條第1配線之任一者之第4開口，成膜上述第2絕緣膜。
  18. 如請求項14之攝像元件之製造方法，其中於上述第2絕緣膜上進而形成第3絕緣膜後， 藉由2階段蝕刻，形成貫通上述第2絕緣膜及上述第1絕緣膜而到達上述複數條第1配線之任一者之第5開口， 形成被覆上述第5開口之側面及底面之保護膜後， 成膜與上述複數條第1配線之至少一部分正對、且埋設上述第5開口之上述第1導電膜。
TW109138356A 2019-11-18 2020-11-04 攝像元件及攝像元件之製造方法 TWI774113B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019-208192 2019-11-18
JP2019208192 2019-11-18

Publications (2)

Publication Number Publication Date
TW202133333A true TW202133333A (zh) 2021-09-01
TWI774113B TWI774113B (zh) 2022-08-11

Family

ID=75963286

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109138356A TWI774113B (zh) 2019-11-18 2020-11-04 攝像元件及攝像元件之製造方法

Country Status (6)

Country Link
US (1) US20220384207A1 (zh)
JP (3) JP7603382B2 (zh)
KR (1) KR20220101089A (zh)
CN (1) CN114946029B (zh)
TW (1) TWI774113B (zh)
WO (1) WO2021100579A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI817390B (zh) * 2021-12-15 2023-10-01 南亞科技股份有限公司 具有複合中介結構的光學半導體元件

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7603382B2 (ja) * 2019-11-18 2024-12-20 ソニーセミコンダクタソリューションズ株式会社 撮像素子および撮像素子の製造方法
JP2022184222A (ja) * 2021-05-31 2022-12-13 ソニーセミコンダクタソリューションズ株式会社 撮像素子
WO2023190194A1 (ja) * 2022-03-31 2023-10-05 ソニーセミコンダクタソリューションズ株式会社 撮像素子、撮像装置及び半導体素子
US12407957B1 (en) * 2022-12-22 2025-09-02 Apple Inc. Multiple-substrate high conversion gain pixels
JP2025026143A (ja) * 2023-08-10 2025-02-21 ソニーセミコンダクタソリューションズ株式会社 半導体装置およびその製造方法

Family Cites Families (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002222858A (ja) * 2001-01-25 2002-08-09 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2003209241A (ja) * 2002-01-15 2003-07-25 Fuji Film Microdevices Co Ltd 固体撮像素子
JP4449298B2 (ja) * 2002-03-06 2010-04-14 ソニー株式会社 固体撮像素子の製造方法および固体撮像素子
JP2004193431A (ja) * 2002-12-12 2004-07-08 Renesas Technology Corp 半導体装置およびその製造方法
JP2004055664A (ja) * 2002-07-17 2004-02-19 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
CN101079967B (zh) * 2006-02-24 2013-07-10 索尼株式会社 固态成像装置及其制造方法、以及摄像机
JP4992446B2 (ja) * 2006-02-24 2012-08-08 ソニー株式会社 固体撮像装置及びその製造方法、並びにカメラ
KR100825808B1 (ko) * 2007-02-26 2008-04-29 삼성전자주식회사 후면 조명 구조의 이미지 센서 및 그 이미지 센서 제조방법
JP5334434B2 (ja) * 2007-06-04 2013-11-06 パナソニック株式会社 半導体装置の製造方法
JP4609497B2 (ja) * 2008-01-21 2011-01-12 ソニー株式会社 固体撮像装置とその製造方法、及びカメラ
JP4856107B2 (ja) 2008-02-14 2012-01-18 パナソニック株式会社 半導体装置の製造方法及び半導体装置
JP5253853B2 (ja) * 2008-03-21 2013-07-31 シャープ株式会社 固体撮像装置、固体撮像装置の製造方法、および電子情報機器
US7875948B2 (en) * 2008-10-21 2011-01-25 Jaroslav Hynecek Backside illuminated image sensor
JP4987917B2 (ja) * 2009-08-19 2012-08-01 株式会社東芝 固体撮像装置の製造方法
JP5482025B2 (ja) * 2009-08-28 2014-04-23 ソニー株式会社 固体撮像装置とその製造方法、及び電子機器
JP5489705B2 (ja) * 2009-12-26 2014-05-14 キヤノン株式会社 固体撮像装置および撮像システム
JP5509846B2 (ja) * 2009-12-28 2014-06-04 ソニー株式会社 固体撮像装置とその製造方法、及び電子機器
JP2011159756A (ja) * 2010-01-29 2011-08-18 Sony Corp 固体撮像装置とその製造方法、及び電子機器
JP5533046B2 (ja) * 2010-03-05 2014-06-25 ソニー株式会社 固体撮像装置、固体撮像装置の製造方法、固体撮像装置の駆動方法、及び電子機器
US9171799B2 (en) * 2010-03-25 2015-10-27 Canon Kabushiki Kaisha Photoelectric conversion apparatus, image pickup system, and manufacturing method therefor
JP5451547B2 (ja) * 2010-07-09 2014-03-26 キヤノン株式会社 固体撮像装置
JP2012089654A (ja) * 2010-10-19 2012-05-10 Renesas Electronics Corp 固体撮像装置
KR20120047368A (ko) * 2010-11-02 2012-05-14 삼성전자주식회사 이미지 센서
JP2012124318A (ja) * 2010-12-08 2012-06-28 Sony Corp 固体撮像素子の製造方法、固体撮像素子、および電子機器
US8735279B2 (en) * 2011-01-25 2014-05-27 International Business Machines Corporation Air-dielectric for subtractive etch line and via metallization
JP2012204403A (ja) * 2011-03-23 2012-10-22 Toshiba Corp 固体撮像装置及びその製造方法
TWI467695B (zh) * 2011-03-24 2015-01-01 新力股份有限公司 半導體裝置及其製造方法
JP5853389B2 (ja) * 2011-03-28 2016-02-09 ソニー株式会社 半導体装置及び半導体装置の製造方法。
JP5229354B2 (ja) * 2011-06-13 2013-07-03 ソニー株式会社 固体撮像装置
TWI495041B (zh) * 2011-07-05 2015-08-01 新力股份有限公司 半導體裝置、用於半導體裝置之製造方法及電子設備
US8896125B2 (en) * 2011-07-05 2014-11-25 Sony Corporation Semiconductor device, fabrication method for a semiconductor device and electronic apparatus
JP6214132B2 (ja) * 2012-02-29 2017-10-18 キヤノン株式会社 光電変換装置、撮像システムおよび光電変換装置の製造方法
JP2013219319A (ja) * 2012-03-16 2013-10-24 Sony Corp 半導体装置、半導体装置の製造方法、半導体ウエハ、及び、電子機器
US8669135B2 (en) * 2012-08-10 2014-03-11 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for fabricating a 3D image sensor structure
JP2014099582A (ja) * 2012-10-18 2014-05-29 Sony Corp 固体撮像装置
JP2014199898A (ja) * 2013-03-11 2014-10-23 ソニー株式会社 固体撮像素子および製造方法、並びに、電子機器
DE112014001786T5 (de) * 2013-04-01 2015-12-24 Ps4 Luxco S.A.R.L. Halbleitervorrichtung und Herstellungsverfahren dafür
JP6186205B2 (ja) * 2013-08-15 2017-08-23 ソニーセミコンダクタソリューションズ株式会社 撮像素子および撮像装置
US10269634B2 (en) * 2013-11-15 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having voids and method of forming same
JP6299406B2 (ja) * 2013-12-19 2018-03-28 ソニー株式会社 半導体装置、半導体装置の製造方法、及び電子機器
US9293437B2 (en) * 2014-02-20 2016-03-22 Taiwan Semiconductor Manufacturing Company, Ltd. Functional block stacked 3DIC and method of making same
US9613994B2 (en) * 2014-07-16 2017-04-04 Taiwan Semiconductor Manufacturing Company, Ltd. Capacitance device in a stacked scheme and methods of forming the same
KR102274775B1 (ko) * 2014-11-13 2021-07-08 삼성전자주식회사 반도체 장치 및 그 제조 방법
JP2016139711A (ja) * 2015-01-28 2016-08-04 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
TWI732383B (zh) * 2015-02-06 2021-07-01 日商半導體能源研究所股份有限公司 裝置及其製造方法以及電子裝置
WO2016143531A1 (ja) * 2015-03-09 2016-09-15 ソニー株式会社 撮像素子及びその製造方法、並びに電子機器
JP6856974B2 (ja) * 2015-03-31 2021-04-14 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子および電子機器
JP6711573B2 (ja) * 2015-08-10 2020-06-17 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子
JP6672832B2 (ja) * 2016-01-26 2020-03-25 ソニー株式会社 液晶表示装置および電子機器
JP7125345B2 (ja) * 2016-07-06 2022-08-24 ソニーセミコンダクタソリューションズ株式会社 撮像素子、撮像素子の製造方法、及び、電子機器
US9892961B1 (en) * 2016-08-09 2018-02-13 International Business Machines Corporation Air gap spacer formation for nano-scale semiconductor devices
JP7013209B2 (ja) * 2016-12-14 2022-01-31 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置およびその製造方法、並びに電子機器
US10580818B2 (en) * 2017-02-10 2020-03-03 Sharp Kabushiki Kaisha Imaging panel and method for producing same
CN110431667B (zh) * 2017-03-31 2024-03-22 索尼半导体解决方案公司 固态成像元件、电子设备和制造方法
US10998369B2 (en) * 2017-04-04 2021-05-04 Sony Semiconductor Solutions Corporation Solid-state imaging device having an electric coupling structure
WO2019130702A1 (ja) * 2017-12-27 2019-07-04 ソニーセミコンダクタソリューションズ株式会社 撮像装置
JP7143329B2 (ja) * 2018-01-05 2022-09-28 ソニーセミコンダクタソリューションズ株式会社 半導体装置
US11264272B2 (en) * 2018-01-11 2022-03-01 Sony Semiconductor Solutions Corporation Semiconductor device and method for manufacturing the same, and electronic apparatus
KR102536269B1 (ko) * 2018-09-14 2023-05-25 삼성전자주식회사 반도체 패키지 및 그 제조 방법
JP7603382B2 (ja) * 2019-11-18 2024-12-20 ソニーセミコンダクタソリューションズ株式会社 撮像素子および撮像素子の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI817390B (zh) * 2021-12-15 2023-10-01 南亞科技股份有限公司 具有複合中介結構的光學半導體元件
US12046620B2 (en) 2021-12-15 2024-07-23 Nanya Technology Corporation Optical semiconductor device with composite intervening structure

Also Published As

Publication number Publication date
CN114946029A (zh) 2022-08-26
WO2021100579A1 (ja) 2021-05-27
JP2021082803A (ja) 2021-05-27
TWI774113B (zh) 2022-08-11
JP7603382B2 (ja) 2024-12-20
KR20220101089A (ko) 2022-07-19
CN114946029B (zh) 2025-07-18
JPWO2021100579A1 (zh) 2021-05-27
JP2021082805A (ja) 2021-05-27
US20220384207A1 (en) 2022-12-01

Similar Documents

Publication Publication Date Title
TWI806909B (zh) 攝像裝置
TWI852991B (zh) 攝像裝置
US20250040287A1 (en) Image sensor and electronic apparatus
CN113853782A (zh) 摄像装置
TWI774113B (zh) 攝像元件及攝像元件之製造方法
US20240250106A1 (en) Image sensor
US12501733B2 (en) Semiconductor device and imaging unit
US20250072150A1 (en) Imaging element and method of manufacturing imaging element
US12514017B2 (en) Wiring structure, method of manufacturing the same, and imaging device
JP7756713B2 (ja) 撮像素子および撮像素子の製造方法
JP7664250B2 (ja) 撮像素子
US20230275020A1 (en) Wiring structure, method of manufacturing the same, and imaging device