[go: up one dir, main page]

JP5482025B2 - 固体撮像装置とその製造方法、及び電子機器 - Google Patents

固体撮像装置とその製造方法、及び電子機器 Download PDF

Info

Publication number
JP5482025B2
JP5482025B2 JP2009198118A JP2009198118A JP5482025B2 JP 5482025 B2 JP5482025 B2 JP 5482025B2 JP 2009198118 A JP2009198118 A JP 2009198118A JP 2009198118 A JP2009198118 A JP 2009198118A JP 5482025 B2 JP5482025 B2 JP 5482025B2
Authority
JP
Japan
Prior art keywords
substrate
light receiving
state imaging
solid
imaging device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009198118A
Other languages
English (en)
Other versions
JP2011049445A (ja
Inventor
健司 松沼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2009198118A priority Critical patent/JP5482025B2/ja
Priority to TW099123667A priority patent/TWI505450B/zh
Priority to CN201310717034.8A priority patent/CN103745983B/zh
Priority to CN201010249688.9A priority patent/CN102005460B/zh
Priority to KR1020100079783A priority patent/KR101679864B1/ko
Priority to US12/860,168 priority patent/US8530820B2/en
Publication of JP2011049445A publication Critical patent/JP2011049445A/ja
Priority to US13/959,277 priority patent/US8878121B2/en
Application granted granted Critical
Publication of JP5482025B2 publication Critical patent/JP5482025B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/15—Charge-coupled device [CCD] image sensors
    • H10F39/158—Charge-coupled device [CCD] image sensors having arrangements for blooming suppression
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
    • H10F39/014—Manufacture or treatment of image sensors covered by group H10F39/12 of CMOS image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
    • H10F39/016—Manufacture or treatment of image sensors covered by group H10F39/12 of thin-film-based image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
    • H10F39/018—Manufacture or treatment of image sensors covered by group H10F39/12 of hybrid image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/18—Complementary metal-oxide-semiconductor [CMOS] image sensors; Photodiode array image sensors
    • H10F39/186—Complementary metal-oxide-semiconductor [CMOS] image sensors; Photodiode array image sensors having arrangements for blooming suppression
    • H10F39/1865—Overflow drain structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/199—Back-illuminated image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/803—Pixels having integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/809—Constructional details of image sensors of hybrid image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/811—Interconnections

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Nanotechnology (AREA)

Description

本発明は、固体撮像装置に関し、特に、複数の基板を積層して形成した固体撮像装置とその製造方法に関する。また、その固体撮像装置を用いた電子機器に関する。
固体撮像装置は、ＣＣＤ（Charge Coupled Device）イメージセンサに代表される電荷転送型固体撮像装置と、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサに代表される増幅型固体撮像装置に大別される。
ＣＣＤ型固体撮像装置を構成する各画素は、フォトダイオードにより構成され、受光に応じて信号電荷を生成する受光部と、受光部で生成された信号電荷を垂直方向に転送するＣＣＤ構造の垂直転送レジスタとから構成されている。この垂直転送レジスタ部は、例えば２次元配列された受光部の列毎に１本ずつ形成されている。また、垂直転送レジスタの後段には、ＣＣＤ構造の水平転送レジスタが構成されており、水平転送レジスタの後段には出力回路が構成されている。このような構成のＣＣＤ型固体撮像装置においては、受光部で生成された信号電荷は、行毎に垂直転送レジスタに読み出されて垂直方向に転送され、水平転送レジスタにより水平転送されることにより出力回路に転送される。出力回路に転送された信号電荷は、増幅され画素信号として出力される。
一方、ＣＭＯＳ型固体撮像装置を構成する各画素は、フォトダイオードからなる受光部と、受光部で生成された信号電荷が読み出されるフローティングディフュージョン部と、複数のＭＯＳトランジスタによって構成されている。複数のＭＯＳトランジスタとしては、転送トランジスタ、リセットトランジスタ、アンプトランジスタ、選択トランジスタ（必要に応じて）が挙げられ、これらのＭＯＳトランジスタは、上層に形成された多層配線層の所望の配線層に接続されている。ＣＭＯＳ型固体撮像装置では、受光部で生成、蓄積された信号電荷は、転送トランジスタにより画素毎にフローティングディフュージョン部に読み出される。そして、フローティングディフュージョン部で読み出された信号電荷は、増幅トランジスタにより増幅されて、選択トランジスタにより選択的に多層配線層に形成された垂直信号線に画素信号として出力される。
ところで、近年、固体撮像装置の小型化が図られている。例えば下記特許文献１には、ＭＯＳトランジスタが構成された単結晶シリコン基板と単結晶シリコン基板上部の光入射側に絶縁膜を介して形成されたＴＦＴフォトセンサが積層された構造を有する固体撮像装置が開示されている。この場合も、ＴＦＴフォトセンサはＭＯＳトランジスタを構成する層と異なる層に形成されるため、受光面積を減少させることがなく装置の小型化が図られている。
ところで、固体撮像装置の製造においては、配線形成後は低温プロセスしか適用できないというプロセス上の制約がある。そのため、固体撮像装置においては、基板に受光部やＭＯＳトランジスタを構成する不純物領域をイオン注入によって先に形成し、基板や所望のＭＯＳトランジスタに接続される配線は最後に形成する必要がある。そして、上述したような積層構造を有する固体撮像装置においても、各層に接続されるコンタクト部や配線は、所望の不純物領域が形成された各層を積層した後に形成される。
例えば、積層構造を有する固体撮像装置において受光部に蓄積された信号電荷をリセットするための電子シャッタ機能を実現する場合、プロセス温度の制約により電子シャッタ機能に必要な配線やコンタクト部を受光面上部に形成する必要がある。そうすると、３次元構造を採ることによって装置の小型化が図られたとしても受光面上部に配線やコンタクト部が構成されることによって、受光面積が減少してしまうという問題がある。このため、受光面積を保持するためには等価的に画素面積を大きくする必要があり、結果的に、装置の小型化が図られないという問題がある。
特開平６−２９１３５５号公報
上述の点に鑑み、本発明は、３次元構造とすることにより装置の小型化が図られると共に、受光面積を減少させることなく、受光部が形成された基板に所望の電位を供給することができ、プロセス制約上実現可能な固体撮像装置、及びその製造方法を提供する。また、その固体撮像装置を用いた電子機器を提供する。
本発明の一の側面に係る固体撮像装置は、配線層又は絶縁層を介して積層された複数の基板と、複数の基板のうち、光入射側に配された基板に形成され、受光量に応じた信号電荷を生成する受光部と、受光部が形成された基板の反光入射面側に接続され、該基板の反光入射側に配された配線層の配線から該基板に所望の電圧を供給するコンタクト部と、受光部が形成された基板に形成され、受光部で生成された信号電荷が読み出されるフローティングディフュージョン部と、受光部が形成された基板の反光入射側に積層された基板に形成され、フローティングディフュージョン部の電位が供給される画素トランジスタとを備え、受光部が形成された基板の光入射面側から反光入射面側に架けて、受光部で生成された信号電荷を排出するための縦型オーバーフロー構造が構成されており、コンタクト部は、信号電荷が排出されるオーバーフロードレイン領域に接続されている。
本発明の他の側面に係る固体撮像装置は、配線層又は絶縁層を介して積層された複数の基板と、複数の基板のうち、光入射側に配された基板に形成され、受光量に応じた信号電荷を生成する受光部と、受光部が形成された基板の反光入射面側に接続され、該基板の反光入射側に配された配線層の配線から該基板に所望の電圧を供給するコンタクト部とを備え、受光部は、基板表面から深さ方向に形成されたウェル領域に形成されており、コンタクト部は、ウェル領域に接続されている。
本発明の固体撮像装置では、複数の基板が配線層又は絶縁層を介して積層されることにより、３次元構造の固体撮像装置とされる。また、コンタクト部が、受光部が形成された基板の反光入射面側に接続され、該基板の反光入射側に配された配線層の配線から該基板に、コンタクト部を介して所望の電圧が供給されることにより、基板の電圧が変化される。
本発明の固体撮像装置の製造方法は、基板に、受光量に応じた信号電荷を生成する受光部を形成し、受光部で生成された信号電荷を排出するための縦型オーバーフロー構造を形成する工程と、基板の前記受光部が形成された光入射側に、高融点金属材料からなる配線を有する配線層を形成する工程と、受光部が形成された基板の反光入射側に絶縁層を介して他の基板を張り合わせる工程と、他の基板に、所望の画素トランジスタを構成するソース・ドレイン領域を形成する工程と、他の基板の反光入射側に配線層を形成する工程とを有し、他の基板に配線層を形成する工程において、受光部が形成された基板の反光入射面側に接続され、該基板に所望の電圧を供給するコンタクト部を形成する工程を有する。
本発明の固体撮像装置の製造方法では、複数の基板を積層する工程の途中で、受光部が形成された基板の反光入射面側に接続されるコンタクト部を形成する工程を有する。このため、受光部が形成された基板に所望の電圧を供給するコンタクト部を光入射側に配される基板に受光部を形成した後に形成する必要がないため、光入射側に配される基板上に余計な配線を作る必要が無く、受光面積を大きく採ることが可能となる。
本発明の一の側面に係る電子機器は、光学レンズと、光学レンズで集光された光が入射される固体撮像装置であって、配線層又は絶縁層を介して積層された複数の基板と、複数の基板のうち、光入射側に配された基板に形成され、受光量に応じた信号電荷を生成する受光部と、受光部が形成された基板の反光入射面側に接続され、該基板の反光入射側に配された配線層の配線から該基板に所望の電圧を供給するコンタクト部と、受光部が形成された基板に形成され、受光部で生成された信号電荷が読み出されるフローティングディフュージョン部と、受光部が形成された基板の反光入射側に積層された基板に形成され、フローティングディフュージョン部の電位が供給される画素トランジスタとを備え、受光部が形成された基板の光入射面側から反光入射面側に架けて、受光部で生成された信号電荷を排出するための縦型オーバーフロー構造が構成されており、コンタクト部は、信号電荷が排出されるオーバーフロードレイン領域に接続されている固体撮像装置と、固体撮像装置から出力される出力信号を処理する信号処理回路を有する。
本発明の他の側面に係る電子機器は、光学レンズと、光学レンズで集光された光が入射される固体撮像装置であって、配線層又は絶縁層を介して積層された複数の基板と、複数の基板のうち、光入射側に配された基板に形成され、受光量に応じた信号電荷を生成する受光部と、受光部が形成された基板の反光入射面側に接続され、該基板の反光入射側に配された配線層の配線から該基板に所望の電圧を供給するコンタクト部とを備え、受光部は、基板表面から深さ方向に形成されたウェル領域に形成されており、コンタクト部は、ウェル領域に接続されている固体撮像装置と、固体撮像装置から出力される出力信号を処理する信号処理回路を有する。
本発明によれば、複数の基板が積層された３次元構造を有する固体撮像装置において、画素面積を増やす、若しくは受光面積を減少させることなく、受光部が形成された基板に所望の電位を供給することができる。また、本発明によれば、プロセス制約上無理なく固体撮像層を製造することができるので画素特性の劣化を回避することができる。
本発明の第１の実施形態に係るＣＭＯＳ型の固体撮像装置全体を示す概略構成図である。 図１の固体撮像装置における単位画素の等価回路の一例である。 第１の実施形態の固体撮像装置の画素部の概略断面構成図である。 第１の実施形態の固体撮像装置の製造方法を示す工程図（その１）である。 第１の実施形態の固体撮像装置の製造方法を示す工程図（その２）である。 第１の実施形態の固体撮像装置の製造方法を示す工程図（その３）である。 第１の実施形態の固体撮像装置の製造方法を示す工程図（その４）である。 第１の実施形態の固体撮像装置の製造方法を示す工程図（その５）である。 第１の実施形態の固体撮像装置の製造方法を示す工程図（その６）である。 第１の実施形態の固体撮像装置の製造方法を示す工程図（その７）である。 第１の実施形態の固体撮像装置の製造方法を示す工程図（その８）である。 第１の実施形態の固体撮像装置の製造方法を示す工程図（その９）である。 Ａ〜Ｄ コンタクトホール２６ａの形成方法の他の例を示す工程図である。 第２の実施形態に係る固体撮像装置の画素部の概略断面構成図である。 第２の実施形態の固体撮像装置の製造方法を示す工程図（その１）である。 第２の実施形態の固体撮像装置の製造方法を示す工程図（その２）である。 第２の実施形態の固体撮像装置の製造方法を示す工程図（その３）である。 第２の実施形態の固体撮像装置の製造方法を示す工程図（その４）である。 第２の実施形態の固体撮像装置の製造方法を示す工程図（その５）である。 第２の実施形態の固体撮像装置の製造方法を示す工程図（その６）である。 第２の実施形態の固体撮像装置の製造方法を示す工程図（その７）である。 第２の実施形態の固体撮像装置の製造方法を示す工程図（その８）である。 第２の実施形態の固体撮像装置の製造方法を示す工程図（その９）である。 第２の実施形態の固体撮像装置の製造方法を示す工程図（その１０）である。 第２の実施形態の固体撮像装置の製造方法を示す工程図（その１１）である。 第３の実施形態に係る固体撮像装置の画素部の概略断面構成図である。 第３の実施形態の固体撮像装置の製造方法を示す工程図（その１）である。 第３の実施形態の固体撮像装置の製造方法を示す工程図（その２）である。 第３の実施形態の固体撮像装置の製造方法を示す工程図（その３）である。 第３の実施形態の固体撮像装置の製造方法を示す工程図（その４）である。 第３の実施形態の固体撮像装置の製造方法を示す工程図（その５）である。 第３の実施形態の固体撮像装置の製造方法を示す工程図（その６）である。 第３の実施形態の固体撮像装置の製造方法を示す工程図（その７）である。 第３の実施形態の固体撮像装置の製造方法を示す工程図（その８）である。 第３の実施形態の固体撮像装置の製造方法を示す工程図（その９）である。 第４の実施形態に係る固体撮像装置の画素部の概略断面構成図である。 第５の実施形態に係る固体撮像装置の画素部の概略断面構成図である。 本発明の第６の実施形態に係るＣＣＤ型の固体撮像装置全体を示す概略構成図である。 図３８のＡ−Ａ’線上に沿う概略断面構成図である。 本発明の第７の実施形態に係る電子機器２００の概略構成図である。
以下に、本発明の実施形態に係る固体撮像装置とその製造方法、及び電子機器の一例を、図１〜図４０を参照しながら説明する。本発明の実施形態は以下の順で説明する。なお、本発明は以下の例に限定されるものではない。
１．第１の実施形態：固体撮像装置
１−１ 固体撮像装置全体の構成
１−２ 要部の断面構成
１−３ 製造方法
２．第２の実施形態：固体撮像装置
２−１ 要部の断面構成
２−２ 製造方法
３．第３の実施形態：固体撮像装置
３−１ 要部の断面構成
３−２ 製造方法
４．第４の実施形態：固体撮像装置
４−１ 要部の断面構成
４−２ 製造方法
５．第５の実施形態：固体撮像装置
５−１ 要部の断面構成
６．第６の実施形態：固体撮像装置
６−１ 固体撮像装置全体の構成
６−２ 要部の断面構成
６−３ 製造方法
７．第７の実施形態：電子機器
〈１．第１の実施形態：ＣＭＯＳ型の固体撮像装置〉
［１−１ 固体撮像装置全体の構成］
図１は、本発明の第１の実施形態に係るＣＭＯＳ型の固体撮像装置全体を示す概略構成図である。
本実施形態例の固体撮像装置１は、シリコンからなる基板１１上に配列された複数の画素２から構成される画素部３と、垂直駆動回路４と、カラム信号処理回路５と、水平駆動回路６と、出力回路７と、制御回路８等を有して構成される。
画素２は、フォトダイオードからなる受光部と、複数のＭＯＳトランジスタとから構成され、基板１１上に２次元アレイ状に規則的に複数配列される。画素２を構成するＭＯＳトランジスタは、転送トランジスタ、リセットトランジスタ、選択トランジスタ、アンプトランジスタで構成される４つのＭＯＳトランジスタであってもよく、また、選択トランジスタを除いた３つのトランジスタであってもよい。
画素部３は、２次元アレイ状に規則的に複数配列された画素２から構成される。画素部３は、実際に光を受光し光電変換によって生成された信号電荷を増幅してカラム信号処理回路５に読み出す有効画素領域と、黒レベルの基準になる光学的黒を出力するための黒基準画素領域（図示せず）とから構成されている。黒基準画素領域は、通常は、有効画素領域の外周部に形成されるものである。
制御回路８は、垂直同期信号、水平同期信号及びマスタクロックに基づいて、垂直駆動回路４、カラム信号処理回路５、及び水平駆動回路６等の動作の基準となるクロック信号や制御信号などを生成する。そして、制御回路８で生成されたクロック信号や制御信号などは、垂直駆動回路４、カラム信号処理回路５及び水平駆動回路６等に入力される。
垂直駆動回路４は、例えばシフトレジスタによって構成され、画素部３の各画素２を行単位で順次垂直方向に選択走査する。そして、各画素２のフォトダイオードにおいて受光量に応じて生成した信号電荷に基づく画素信号を、垂直信号線を通してカラム信号処理回路５に供給する。
カラム信号処理回路５は、例えば、画素２の列毎に配置されており、１行分の画素２から出力される信号を画素列毎に黒基準画素領域（図示しないが、有効画素領域の周囲に形成される）からの信号によって、ノイズ除去や信号増幅等の信号処理を行う。カラム信号処理回路５の出力段には、水平選択スイッチ（図示せず）が水平信号線１０との間に設けられている。
水平駆動回路６は、例えばシフトレジスタによって構成され、水平走査パルスを順次出力することによって、カラム信号処理回路５の各々を順番に選択し、カラム信号処理回路５の各々から画素信号を水平信号線１０に出力させる。
出力回路７は、カラム信号処理回路５の各々から水平信号線１０を通して、順次に供給される信号に対し信号処理を行い出力する。
図２は、本実施形態例の固体撮像装置における単位画素の等価回路の一例である。本実施形態例の固体撮像装置における単位画素２は、１つの光電変換素子である受光部ＰＤと、転送トランジスタＴｒ１、リセットトランジスタＴｒ２、増幅トランジスタＴｒ３、及び選択トランジスタＴｒ４の４つの画素トランジスタを有する。これら画素トランジスタＴｒ１〜Ｔｒ４は、本例ではｎチャネルＭＯＳトランジスタを用いている。
転送トランジスタＴｒ１は、そのソースがフォトダイオードからなる受光部ＰＤのカソード側に接続され、ドレインがフローティングディフュージョン部ＦＤに接続されている。また、転送トランジスタＴｒ１のソース・ドレイン間のゲート電極３９には転送パルスφＴＲＧを供給する転送配線が接続されている。受光部ＰＤで光電変換され、ここに蓄積された信号電荷（本実施形態例では電子）は、転送トランジスタＴｒ１のゲート電極３９に転送パルスφＴＲＧが印加されることによって、フローティングディフュージョン部ＦＤに転送される。
リセットトランジスタＴｒ２は、そのドレインが電源電圧ＶＤＤに接続され、ソースがフローティングディフュージョン部ＦＤに接続されている。また、リセットトランジスタＴｒ２のソース・ドレイン間のゲート電極２３ａにはリセットパルスφＲＳＴを供給するリセット配線が接続されている。受光部ＰＤからフローティングディフュージョン部ＦＤへの信号電荷の転送に先立って、リセットトランジスタＴｒ２のゲート電極２３ａにリセットパルスφＲＳＴを印加する。これにより、フローティングディフュージョン部ＦＤの電位が電源電圧ＶＤＤによりＶＤＤレベルにリセットされる。
増幅トランジスタＴｒ３は、そのドレインが電源電圧Ｖｄｄに接続され、そのソースが選択トランジスタＴｒ４のドレインに接続されている。そして、増幅トランジスタＴｒ３のソース・ドレイン間のゲート電極２３ｂには、フローティングディフュージョン部ＦＤに接続されている。この増幅トランジスタＴｒ３は、電源電圧ＶＤＤを負荷とするフォースフォロア回路を構成しており、フローティングディフュージョン部ＦＤの電位変化に応じた画素信号が出力される。
選択トランジスタＴｒ４は、そのドレインが増幅トランジスタＴｒ３のソースに接続され、そのソースが垂直信号線に接続されている。また、選択トランジスタＴｒ４のソース・ドレイン間のゲート電極２３ｃには、選択パルスφＳＥＬを供給する選択配線が接続されている。画素毎に選択パルスφＳＥＬがゲート電極２３ｃに供給されることにより増幅トランジスタＴｒ３で増幅された画素信号が垂直信号線９に出力される。
図２の例では、４つの画素トランジスタを用いる例としたが、選択トランジスタＴｒ４を除く３つの画素トランジスタで構成してもよい。
以上の構成を有する固体撮像装置１では、転送パルスφＴＲＧをゲート電極３９に供給することによって受光部ＰＤに蓄積された信号電荷が、転送トランジスタＴｒ１によりフローティングディフュージョン部ＦＤに読み出される。信号電荷が読み出されることによりフローティングディフュージョン部ＦＤの電位が変位し、その電位変化がゲート電極２３ｂに伝達される。そして、ゲート電極２３ｂに供給された電位が増幅トランジスタＴｒ３により増幅され、画素信号として選択トランジスタＴｒ４により選択的に垂直信号線９に出力される。また、ゲート電極２３ａにリセットパルスφＲＳＴを供給することによって、フローティングディフュージョン部ＦＤに読み出された信号電荷はリセットトランジスタＴｒ２により電源電圧ＶＤＤ付近の電位と同電位になるようにリセットされる。
そして、垂直信号線９に出力された画素信号は、その後、図１に示したカラム信号処理回路５、水平信号線１０、出力回路７を介して出力される。
［１−２ 要部の構成］
図３は、本実施形態例の固体撮像装置１の画素部３の概略断面構成図である。図３では、主に１画素分の断面が図示されている。
本実施形態例の固体撮像装置１は、図３に示すように光入射側に向って順に、第１の基板１２、第１の配線層１３、第２の基板１４、第２の配線層１５、カラーフィルタ層１６、オンチップマイクロレンズ１７が３次元的に積層された３次元構造とされている。
第１の基板１２は、第１導電型、例えばｐ型の半導体基板１８で構成されており、第１の基板１２の第１の配線層１３側には所望の画素トランジスタＴｒを構成するソース・ドレイン領域１９が形成されている。本実施形態例において第１の基板１２側に形成される画素トランジスタＴｒは、上述した転送トランジスタＴｒ１、リセットトランジスタＴｒ２、増幅トランジスタＴｒ３、選択トランジスタＴｒ４のうち、転送トランジスタＴｒ１以外のＭＯＳトランジスタである。以下、第１の基板１２側に形成されるＭＯＳトランジスタを総称して画素トランジスタＴｒという。
第１の基板１２に形成されるソース・ドレイン領域１９は、第２導電型、例えばｎ型の不純物が高濃度にイオン注入された領域により構成されている。
また、第１の基板１２の第１の配線層１３側には、隣接する画素と画素との間を分離するための素子分離領域２０が形成されている。この素子分離領域２０は、第１の基板１２に形成されたトレンチ部に絶縁層が埋め込まれるＳＴＩ（Shallow Trench Isolation）によって構成されている。
第１の配線層１３は、第１の基板１２上部にゲート絶縁膜２１を介して形成された画素トランジスタＴｒを構成するゲート電極２３と、ゲート電極２３上部に層間絶縁膜２２を介して積層された複数（本実施形態例では２層）の配線２５を有して構成されている。また、各配線２５間、各配線２５と第１の基板１２の間、各配線２５と所望のゲート電極２３との間は、それぞれ層間絶縁膜２２に形成されたコンタクト部２４を介して接続されている。
第２の基板１４はｐ型の半導体基板２８によって構成されており、第１の配線層１３の上部（光入射側）に積層して形成されている。そして、第２の基板１４の表面側（光入射面側）には、フォトダイオードからなる受光部ＰＤと、受光部ＰＤで生成、蓄積された信号電荷が読み出されるフローティングディフュージョン部ＦＤが形成されている。受光部ＰＤは、第２の基板１４最表面に形成されたｐ型の高濃度不純物領域からなる暗電流抑制領域３２と、その暗電流抑制領域３２下部に形成されたｎ型不純物領域３１とから構成されている。フローティングディフュージョン部ＦＤはｎ型の高濃度不純物領域で構成され、受光部ＰＤに隣接する領域に形成されている。さらに、第２の基板１４のｎ型不純物領域３１下部には全面にｐ型の高濃度不純物領域からなるオーバーフローバリア３３が形成されている。また、オーバーフローバリア３３下部の、受光部ＰＤ下部に相当する領域には、ｎ型不純物領域からなるオーバーフロードレイン領域２９が形成されている。
本実施形態例の固体撮像装置１では、主に、暗電流抑制領域３２とｎ型不純物領域３１との間のｐｎ接合、及び、ｎ型不純物領域３１とｐ型の半導体基板２８（第２の基板１４）との間のｐｎ接合により受光部ＰＤが構成される。また、暗電流抑制領域３２では、第２の基板１４の光入射面に発生する暗電流成分となる電荷が、暗電流抑制領域３２にある正孔によって再結合されることにより暗電流が抑制される。
そして、本実施形態例の第２の基板１４では、表面側（光入射面側）から裏面側（反光入射面側）に向けてｐｎｐｎ接合が形成され、基板内において垂直オーバーフロー構造が構成されている。このような垂直オーバーフロー構造が構成されることにより、受光部ＰＤから溢れた余剰な信号電荷は、オーバーフローバリア３３を超えて、オーバーフロードレイン領域２９に排出される。
そして、第２の基板１４の裏面側には、第１の配線層１３の配線２５から伸びるコンタクト部２７が接続されている。本実施形態例では、コンタクト部２７の上端部は第２の基板１４のオーバーフロードレイン領域２９に接続されるように形成されている。第１の配線層１３の配線２５からコンタクト部２７を介してオーバーフロードレイン領域２９に所望の電位（以下、電子シャッタパルス）が供給されることによりオーバーフローバリア３３の電位が変化する。これにより受光部ＰＤに蓄積された信号電荷がオーバーフロードレイン領域２９にオーバーフローされる。すなわち、第２の基板１４に形成された縦型オーバーフロー構造と、コンタクト部２７を介して供給される電子シャッタパルスにより、電子シャッタの機能が構成されている。
なお、本実施形態例では、１つの画素毎に縦型オーバーフロー構造を形成する構成としているが、全画素において共通に用いることができる縦型オーバーフロードレイン構造とすることもできる。その場合は、オーバーフロードレイン領域２９を画素部に相当する領域に形成し、そこにコンタクト部を介して電子シャッタパルスを供給することで、全画素同時に信号電荷をオーバーフローさせることができる。
第２の配線層１５は、第２の基板１４上部にゲート絶縁膜３８を介して形成された転送トランジスタＴｒ１を構成するゲート電極３９と、ゲート電極３９上部に層間絶縁膜３６を介して形成された配線３４を有する。この配線３４は、コンタクト部３５を介して転送トランジスタＴｒ１（図３ではフローティングディフュージョン部ＦＤ）に接続されている。そして、配線３４は、第２の基板１４を貫通するように形成された基板内絶縁層３７に形成されたコンタクト部２６により、第１の配線層１３に形成された配線２５ａに接続されている。第１の配線層１３の配線２５ａと、第２の配線層１５の配線３４とがコンタクト部２６によって接続されることにより、例えば、フローティングディフュージョン部ＦＤの電位が、第１の基板１２側に形成された画素トランジスタＴｒに供給される。
第２の配線層１５上部（光入射側）には、例えばＲ（赤色）、緑色（Ｇ）、青色（Ｂ）のカラーフィルタ層１６が形成されている。そして、カラーフィルタ層１６上部には、オンチップマイクロレンズ１７が形成されている。
以上の構成を有する固体撮像装置１では電子シャッタパルスを、コンタクト部２７を介してオーバーフロードレイン領域２９に供給することにより、受光部ＰＤに蓄積された信号電荷がオーバーフロードレイン領域２９に流れる。これにより、受光部ＰＤが一度リセットされる。そして、受光部ＰＤをリセットした後に信号電荷の生成、蓄積を開始され、受光部ＰＤで蓄積された信号電荷は、転送トランジスタＴｒ１のゲート電極３９に所望の転送パルスφＴＲＧが供給されることによりフローティングディフュージョン部ＦＤに読み出される。
信号電荷が読み出されることによって変化したフローティングディフュージョン部ＦＤの電位は、第２の配線層１５の配線３４、及び第１の配線層１３の配線２５を介して第１の基板１２側に形成される画素トランジスタＴｒに供給される。その後、第１の基板１２側に形成された所望の画素トランジスタＴｒにより増幅された画素信号が画素毎に選択的に出力される。
本実施形態例の固体撮像装置１では、第２の基板１４の裏面側に第１の配線層１３が形成され、第２の基板１４の裏面側からオーバーフロードレイン領域２９に接続されるコンタクト部２７が採られている。このため電子シャッタを構成する配線を第２の基板１４上部の光入射側に形成された第２の配線層１５に形成する必要がない。このため、受光面積を減少させる、もしくは等価的に画素面積を大きくすることなく電子シャッタの実現が可能となる。また、本願発明では、第１の基板１２及び第２の基板１４が積層された３次元構造とされ、第２の基板１４には受光部ＰＤと、一部の画素トランジスタ（本実施形態例えは転送トランジスタＴｒ１）しか形成されない。このためフォトダイオードからなる受光部ＰＤの面積を大きくすることができ、感度の向上が図れる。また、３次元構造とすることにより、装置の小型化が図られる。
［１−３ 製造方法］
図４〜図１２は、本実施形態例の固体撮像装置１の製造方法を示す工程図である。図４〜図１２を用いて、本実施形態例の固体撮像装置１の製造方法について説明する。
まず、図４に示すように、第１の基板１２の表面側に画素トランジスタＴｒを構成するソース・ドレイン領域１９と素子分離領域２０を形成し、第１の基板１２上部に第１の配線層を形成する。これらの形成方法は、通常の固体撮像装置の製造方法と同様のプロセスにより形成する。例えば、素子分離領域はＳＴＩにより形成され、半導体基板１８からなる第１の基板１２の表面側の所望の領域にトレンチを形成した後、シリコン酸化膜等の酸化膜を埋め込むことにより形成する。ゲート電極２３は、シリコン酸化膜からなるゲート絶縁膜２１を第１の基板１２表面に成膜した後、ポリシリコン層をパターニングすることにより形成する。また、ソース・ドレイン領域１９は、ゲート電極２３をマスクとしてｐ型の半導体基板１８表面にｎ型の不純物を高濃度にイオン注入することにより形成する。その後、第１の基板１２上部にシリコン酸化膜等により層間絶縁膜２２を形成し、層間絶縁膜２２を介して、複数層（本実施形態例では２層）の配線２５を例えばアルミニウムや銅等の金属材料により形成する。配線２５は、アルミニウムや銅等からなる金属層をパターニングすることにより所望の位置に形成する。特に、第１の配線層１３では、後の工程において、上層に形成される第２の配線層１５からのコンタクト２６部が形成される部分に、コンタクト部２６を受ける為の配線２５ａを形成しておく。また、第１の配線層１３の形成工程では、所望の配線２５間、又は配線２５と第１の基板１２との間の層間絶縁膜２２に開口部を形成し、その開口部を例えばタングステン等の金属材料を埋め込むことにより所望のコンタクト部２４を形成する。この工程では、配線２５形成後、第１の配線層１３の上層の配線２５が層間絶縁膜に被覆されるように、最上層に層間絶縁膜２２を形成する。
次に、図５に示すように、第１の配線層１３の最上層の層間絶縁膜２２の所定の位置に、第１の配線層１３の配線２５に接続されるコンタクト部２７を形成する。このコンタクト部２７は層間絶縁膜２２上面から所定の配線２５が臨むようにコンタクトホールを形成し、例えばタングステン等の金属材料を埋め込むことにより形成することができる。すなわち、このコンタクト部２７の一方の端部（下端部）は、第１の配線層１３の配線２５に接続され、他方の端部（上端部）は第１の配線層１３の上面に露出するように形成される。
次に、図６に示すように、第１の配線層１３上部にｐ型半導体基板２８からなる第２の基板１４を張り合わせる。この場合、半導体基板２８と第１の配線層１３を構成する層間絶縁膜２２上面との間の接着力により両者が圧着される。第２の基板１４としては、例えば、１０μｍのｐ型半導体基板２８が用いられる。そして、この張り合わせ工程において、第１の配線層１３上面に露出するように形成されたコンタクト部２７の上端部が第２の基板１４の裏面に張り合わされ、好ましくは、図６に示すように内部に埋め込まれて張り合わされる。このように張り合わされる為、実際には第１の配線層１３に形成されたコンタクト部２７の上端部は層間絶縁膜２２上に突出するように形成し、また、第２の基板１４においては予めコンタクト部２７が埋め込まれる部分に凹部を形成する。こうすることにより、コンタクト部２７の上端部を第２の基板１４の内部に埋め込むように、第１の配線層１３上に第２の基板１４を張り合わせることができる。
次に、図７に示すように、第２の基板１４のコンタクト部２７が接続された領域にｎ型の不純物をイオン注入することにより、オーバーフロードレイン領域２９を形成する。これにより、コンタクト部２７を介して、オーバーフロードレイン領域２９と第１の配線層１３の配線２５が電気的に接続される。その後、オーバーフロードレイン領域２９を形成した上部の領域に、ｐ型の不純物をイオン注入することによりオーバーフローバリア３３を形成する。本実施形態例では、オーバーフローバリア３３は、第２の基板１４の画素部が形成された領域に渡って一面に形成する構成としている。
次に、図８に示すように、第２の基板１４上部に例えばシリコン酸化膜からなるゲート絶縁膜３８を成膜したのち、ゲート絶縁膜３８上部にポリシリコン層を形成し所望の形状にパターニングすることにより転送トランジスタＴｒ１のゲート電極３９を形成する。
その後、ゲート電極３９をマスクとしてゲート電極３９に隣接する領域にｎ型不純物領域３１及び暗電流抑制領域３２からなる受光部ＰＤと、フローティングディフュージョン部ＦＤを形成する。ｎ型不純物領域３１は、オーバーフロードレイン領域２９、及びオーバーフローバリア３３が形成された領域上部にｎ型の不純物をイオン注入することにより形成する。また、暗電流抑制領域３２は、そのｎ型不純物領域３１上部の第２の基板１４の最表面にｐ型の不純物を高濃度にイオン注入することにより形成する。フローティングディフュージョン部ＦＤは、ゲート電極３９を挟んで受光部ＰＤが形成された側とは反対側にｎ型の不純物を高濃度にイオン注入することにより形成する。
次に、図９に示すように、第１の配線層１３を構成する上層の層間絶縁膜２２が露出するように、第２の基板１４の所望の位置に、第２の基板１４を貫通する開口部３７ａを形成する。この開口部３７ａは、第１の配線層１３に形成された、後の工程で形成されるコンタクト部２６の受け用の配線２５ａに相当する領域に形成され、例えば、その受け用の配線２５ａの形成面積よりも開口面積が大きく形成される。
次に、図１０に示すように、第２の基板１４に形成された開口部３７ａをシリコン酸化膜で埋め込むことにより基板内絶縁層３７を形成すると共に、ゲート電極３９を被覆する第２の基板１４上面にシリコン酸化膜からなる層間絶縁膜３６を形成する。
次に、図１１に示すように、層間絶縁膜３６の所望の位置にコンタクトホール２６ａ，３５ａを形成する。この工程では、例えば、図１１に示すようにフローティングディフュージョン部ＦＤが露出するように層間絶縁膜３６にコンタクトホール３５ａを形成する。また、第１の配線層１３に形成された受け用の配線２５ａが露出するように、層間絶縁膜３６、基板内絶縁層３７及び、第１の配線層１３の層間絶縁膜２２を貫通するコンタクトホール２６ａを形成する。
次に、図１２に示すように、コンタクトホール２６ａ，３５ａに例えば、タングステンからなる金属材料を埋め込むことによりコンタクト部２６，３５を形成する。その後、これらのコンタクト部２６，３５上部に、アルミニウム又は銅等からなる配線３４を形成する。この配線３４は、アルミニウム又は銅等からなる金属層をパターニングすることにより所望の形状に形成し、例えば、本実施形態例ではコンタクト部３５と第２の基板１４を貫通するコンタクト部２６を接続するように形成する。これにより、フローティングディフュージョン部ＦＤが、第１の配線層１３の配線２５と電気的に接続される。
また、図示を省略するが、転送トランジスタＴｒ１のゲート電極３９に接続される配線も、第２の基板１４を貫通するコンタクト部を介して第１の配線層１３の配線に接続する構成としてもよい。この場合、第２の基板１４に形成される転送トランジスタＴｒ１の駆動を他の画素トランジスタＴｒと同様に、第１の配線層１３を介して行うことができる。
その後、図１２に示すように、配線３４を被覆するように層間絶縁膜３６を形成し第２の配線層１５が完成される。
その後、図示を省略するが、通常行われている方法により、第２の配線層１５上部にカラーフィルタ層１６、及びオンチップマイクロレンズ１７を形成し、図に示す固体撮像装置１が完成する。
本実施形態例の固体撮像装置１は、第１の配線層１３上に第２の基板１４が張り合わされて形成される。現在の技術によると、張り合わせの際にかかる温度は、４００℃以下を実現できるため、下層の第１の基板１２に形成された比較的高い性能が必要とされる画素トランジスタＴｒの性能を維持できる。また、第２の基板１４に形成されるトランジスタは、比較的性能が低くてもよい転送トランジスタＴｒ１であるため、４００℃より高い温度をかけることなく形成することができる。このため、第２の基板１４に形成される受光部ＰＤ等の不純物領域を形成する際に用いられるイオン注入法も４００℃以下を実現できるので、ここにおいても下層の第１の基板１２に形成された画素トランジスタＴｒの性能を維持できる。
このように、本実施形態例ではプロセス制約上実現可能な固体撮像装置１を得ることができる。さらに、第２の基板１４の裏面側に形成された第１の配線層１３の配線２５から第２の基板１４のオーバーフロードレイン領域２９にコンタクト部２７を落とすことができる。このため、電子シャッタ機能を構成する場合でも受光面積を減少することなく、電子シャッタ機能を有する固体撮像装置１を得ることができる。
また、本実施形態例では、基板の積層が張り合わせによってなされている。このため、厚膜エピウェハや薄膜ＳＯＩ（Silicon On Insulator）ウェハよりも格段に易く、ＳＯＩウェハが必要とされている裏面照射型の固体撮像装置に対してコスト的に有利である。
本実施形態例では、第２の基板１４を貫通するコンタクト部２６のためのコンタクトホール２６ａの形成は、一度のエッチングで開口する構成としたがこれに限られるものではない。図１３Ａ〜Ｄに、コンタクトホール２６ａの形成の他の例を示す。図１３Ａ〜Ｄは、コンタクトホール２６ａの形成領域を抜き出して図示したものである。
まず、図１３Ａに示すように、ゲート絶縁膜３８上部に層間絶縁膜３６を形成した後、図１３Ｂに示すように、配線２５ａ上部の領域をエッチング加工し、第１の配線層１３の配線２５ａ全体が露出されるように開口部２６ｂを形成する。このとき、開口部２６ｂが、コンタクト部２６を受ける配線２５ａよりも小さな径で形成することが好ましい。その後、図１３Ｃに示すように、層間絶縁膜３６上部及び開口部２６ｂの内壁を被覆するように、絶縁膜３６ａを形成する。そして、その後、図１３Ｄに示すように、全面エッチバックすることにより、配線２５ａを露出させる。こうすることにより、所望の径に形成されたコンタクトホール２６ａが形成される。
図１３Ａ〜図１３Ｄで示すように、一度大きな開口部２６ｂを形成したのち、開口部２６ｂのみに絶縁膜３６ａが残るようなプロセスを踏むことで、アスペクト比の大きいコンタクトホール２６ａを精度良く形成することができる。また、この製造方法でコンタクトホール２６ａを形成する場合、絶縁膜３６ａの膜厚は、基板２８とコンタクト部２６を構成するコンタクト材料との耐圧分でよい。一方、図１２の絶縁膜３７は、図９で示した開口部３７ａと、図１１の開口部２６ａを形成するときの重ねズレを考慮した膜厚が必要であり、開口３７ａは図１３Ａ〜図１３Ｄで示す製造方法よりも大きく開ける必要がある。このため、図１３Ａ〜図１３Ｄに示す製造方法は、開口の形成面積の点でも有利である。
本実施形態例の固体撮像装置１では、第２の基板１４はｐ型の半導体基板２８を用いる例としたが、ｎ型の半導体基板上にｐ型のウェル層を形成した半導体基板を用いることもできる。その場合は、ｐ型のウェル層に受光部ＰＤを形成し、その受光部ＰＤ下部にｐ型の不純物領域によりオーバーフローバリア３３を形成し、ウェル層とｎ型の半導体基板との界面にｎ型の不純物領域により、オーバーフロードレイン領域２９を形成すればよい。反対に、ｐ型の半導体基板上にｎ型のエピタキシャル成長層が形成された半導体基板を用いることもでき、種々の変更が可能である。これらの場合も、受光部ＰＤが形成された第２の基板１４の表面側から裏面側に架けてｐｎｐｎ接合を有するように構成する。また、このときの各不純物領域の不純物濃度は、各領域の機能を発揮できる濃度に設定される。
また、本実施形態例の固体撮像装置１では、光入射側となる上層の基板（第２の基板１４）側に受光部ＰＤと、転送トランジスタＴｒ１を形成し、下層の基板（第１の基板１２）側に、転送トランジスタＴｒ１以外の画素トランジスタＴｒを形成する例とした。しかしながら、本発明はこの構成に限られるものではなく、下層の基板側に他の駆動回路を形成してもよく、またデジタル回路の他アナログ回路等を形成することもできる。
〈２．第２の実施形態〉
［２−１ 要部の断面構成］
図１４、第２の実施形態に係る固体撮像装置４０の画素部の概略断面構成図である。本実施形態例における固体撮像装置４０の全体の構成、及び画素の回路構成は、図１及び図２と同様であるから重複説明を省略する。また、図１４おいて、図３に対応する部分には同一符号を付し重複説明を省略する。本実施形態例の固体撮像装置４０は、各基板上の配線層又は絶縁層にマイクロパッドを形成しそのマイクロパッド間をマイクロバンプによって接続して２つの基板を積層する例である。
図１４示すように本実施形態例の固体撮像装置４０は、光入射側に向って順に第１の基板１２、第１の配線層４３、絶縁層４２、第２の基板１４、第２の配線層１５、カラーフィルタ層１６、オンチップマイクロレンズ１７が積層された３次元構造とされている。
本実施形態例では、第１の配線層４３の絶縁層４２に面する側である層間絶縁膜２２上部には、マイクロバンプ用のマイクロパッド４６が露出するように形成されている。そして、このマイクロパッド４６は、層間絶縁膜２２に形成されたコンタクト部２４を介して、第１の配線層４３に形成された所望の配線２５に接続されている。
本実施形態例において、第１の基板１２、及び第１の配線層４３を合わせて、第１の素子４５とする。
絶縁層４２は、第２の基板１４の反光入射側に形成されており絶縁層４２の第１の配線層４３側の面（裏面）にはマイクロバンプ用のマイクロパッド４７が露出するように形成されている。そして、絶縁層４２には、第２の基板１４に形成されたオーバーフロードレイン領域２９に接続されるコンタクト部２７が形成されており、このコンタクト部２７が、マイクロパッド４７に接続されている。また、第２の配線層１５の配線３４に接続され基板内絶縁層３７を貫通したコンタクト部２６も絶縁層４２を貫通して、絶縁層４２の裏面に形成されたマイクロパッド４７に接続されている。
本実施形態例において、絶縁層４２、第２の基板１４、及び第２の配線層１５を合わせて、第２の素子４４とする。
そして、本実施形態例の固体撮像装置４０では、第１の配線層４３上部に形成されたマイクロパッド４６と、絶縁層４２の裏面に形成されたマイクロパッド４７との間が、マイクロバンプ４８によって電気的に接続されている。これにより、第１の素子４５と第２の素子４４が接続されているので、第２の配線層１５の配線３４とオーバーフロードレイン領域２９に接続されているコンタクト部２６，２７が、それぞれ第１の配線層４３の配線２５に電気的に接続されている。
このような構造の固体撮像装置４０においても、第１の実施形態の固体撮像装置１の動作と同様の動作が可能となり、電子シャッタ機能が実現される。
［２−２ 製造方法］
図１５〜図２５は、本実施形態例の固体撮像装置４０の製造方法を示す工程図である。図１５〜図２５を用いて、本実施形態例の固体撮像装置４０の製造方法について説明する。
まず、第１の素子４５の製造方法について説明する。
図１５に示すように、第１の実施形態における図４に相当する製造方法と同様の方法を用いて、第１の基板１２及び第１の配線層４３を形成する。
次に、図１６に示すように、上層の層間絶縁膜２２の所望の位置をエッチング除去することにより、所望の配線２５が露出するようにコンタクトホール２４ａを形成する。
次に、図１７に示すように、コンタクトホール２４ａを例えばタングステン等の金属材料で埋め込むことによりコンタクト部２４を形成する。また、コンタクト部２４形成後、コンタクト部２４を被覆する領域に例えば、アルミニウム又は銅等からなる金属層を所望の形状にパターニングすることによりマイクロパッド４６を形成する。図１６では、マイクロパッド４６と最上層の層間絶縁膜２２が面一となるように形成されているが実際には面一にならなくてもよい。例えば層間絶縁膜２２がマイクロパッド４６よりも盛り上がるように形成されている場合には、後の工程でマイクロバンプ４８のずれ等を抑制することができ、接続を精度良く行うことができる。また、図示を省略するが、マイクロパッド４６上には、マイクロバンプ４８中の錫が、マイクロパッド４６上に拡散するのを防止するための拡散防止層と、拡散防止層とマイクロパッド４６との密着性を確保するための密着層が形成される。拡散防止層としては、銅、ニッケル（Ｎｉ）、鉄（Ｆｅ）、金（Ａｕ）、パラジウム（Ｐｄ）等の金属膜や、それらの合金膜を用いることができる。また、密着層として、チタン（Ｔｉ）、クロム（Ｃｒ）、タングステン（Ｗ）、チタンタングステン（ＴｉＷ）、コバルト（Ｃｏ）、ベリリウム（Ｂｅ）等の金属膜や合金膜を用いることができる。
次に、第２の素子４４の製造方法について説明する。
図１８に示すように、通常の表面照射型の固体撮像装置の製造方法を用いて、フォトダイオードからなる受光部ＰＤやオーバーフロー構造等を構成する不純物領域を有する第２の基板１４を形成する。そして、第２の基板１４上に、ゲート絶縁膜３８、ゲート電極３９、配線３４、及びコンタクト部３５を有する第２の配線層１５を形成する。
ここで、第２の基板１４のオーバーフロードレイン領域２９は、ｎ型の不純物をイオン注入することによって形成し、またオーバーフローバリア３３は、ｐ型の不純物をイオン注入することによって形成する。受光部ＰＤ及びフローティングディフュージョン部ＦＤは、第１の実施形態と同様に、ゲート絶縁膜３８及びゲート電極３９の形成後に形成する。すなわち、受光部ＰＤ、及びフローティングディフュージョン部ＦＤはゲート電極３９をマスクとして形成することができる。
次に、図１９に示すように、第２の配線層１５上部に支持基板４１を接合する。
その後、図２０に示すように、支持基板４１が接合された第２の素子４４を反転し、支持基板４１が接続された側とは反対側である第２の基板１４の裏面側から表面側に架けて半導体基板２８を貫通する開口部３７ａをエッチングにより形成する。この開口部３７ａは、第２の基板１４の所望の位置に形成し、本実施形態例では第２の配線層１５に形成された配線３４に相当する領域に開口部３７ａを形成する。
次に、図２１に示すように、開口部３７ａを例えばシリコン酸化膜により埋め込むことにより基板内絶縁層３７を形成し、また第２の基板１４の裏面全面に例えばシリコン酸化膜を形成することにより絶縁層４２を形成する。
次に、図２２に示すように、絶縁層４２及び第２の基板１４の裏面側をエッチングして、第２の基板１４のオーバーフロードレイン領域２９が露出するようにコンタクトホール２７ａを形成する。また、絶縁層４２、基板内絶縁層３７、ゲート絶縁膜３８及び層間絶縁膜３６をエッチングして、第２の配線層１５の配線３４が露出するようにコンタクトホール２６ａを形成する。
次に、図２３に示すように、コンタクトホール２６ａ，２７ａを例えばタングステン等の金属材料で埋め込むことによりコンタクト部２６，２７を形成する。そして、コンタクト部２６，２７形成後、コンタクト部２６，２７を被覆するそれぞれの領域に例えば、アルミニウム、銅等からなる金属層を所望の形状にパターニングすることによりマイクロパッド４７を形成する。第２の素子４４に形成されるマイクロパッド４７も、第１の素子４５に形成されるマイクロパッド４６と同様、マイクロパッド４７と絶縁層４２の表面が面一となるように形成されているが実際には面一にならなくてもよい。例えば、絶縁層４２の表面がマイクロパッド４７よりも盛り上がるように形成されている場合には、後の工程で、マイクロバンプ４８による接続を精度良く行うことができる。
以上のようにして第１の素子４５と第２の素子４４が完成された後、図２４に示すように第１の素子４５のマイクロパッド４６と第２の素子４４のマイクロパッド４７間をマイクロバンプ４８によって接続する。これにより、第１の素子４５と第２の素子４４とを張り合わせる。
次に、図２５に示すように、図２４の工程まで第２の素子４４表面に形成されていた支持基板４１を、グライディング加工や、ＣＭＰ（Chemical Mechanical Polishing）法等を用いて除去する。
その後、図示を省略するが、通常行われている方法により第２の配線層１５上部にカラーフィルタ層１６、及びオンチップマイクロレンズ１７を形成し、図１５に示す固体撮像装置４０が完成する。
本実施形態例の固体撮像装置４０の製造方法では、第１の素子４５と第２の素子４４とを別々に形成し最後に張り合わせるため、各素子において、基板に形成される不純物領域は配線形成前に形成することができる。このため、本実施形態例の固体撮像装置４０は、配線形成後に高温プロセスを行うことなく形成することができる。
また、本実施形態例の固体撮像装置４０の製造方法では、オーバーフロードレイン領域２９に接続されるコンタクト部２７は、絶縁層４２側から第２の基板１４の所望の位置にコンタクトホール２７ａを形成することにより形成される。このように、コンタクト部２７を第２の基板１４の裏面側から形成できるので、第２の基板１４の裏面側にコンタクト部２７の上端部が埋め込まれた構成とする場合、第１の実施形態と比較しその埋め込み形成が容易となる。
〈３．第３の実施形態〉
［３−１ 要部の断面構成］
図２６は、第３の実施形態に係る固体撮像装置５０の画素部の概略断面構成図である。本実施形態例における固体撮像装置５０の全体の構成、及び画素の回路構成は、図１及び図２と同様であるから重複説明を省略する。また、図２６において、図３に対応する部分には同一符号を付し重複説明を省略する。
図２６に示すように、本実施形態例の固体撮像装置５０は光入射側に向って順に、第１の配線層５４、第１の基板５３、絶縁層５２、第２の基板１４、第２の配線層５１、カラーフィルタ層１６、オンチップマイクロレンズ１７が積層された３次元構造とされている。
第１の配線層５４は、層間絶縁膜２２を介して形成された複数層の配線（本実施形態例では２層）２５を有し、各配線２５間はコンタクト部２４を介して接続されている。また、第１の配線層５４の所望の配線２５と、第１の配線層５４上部に形成される第１の基板５３の所望の領域もコンタクト部２４を介して接続されている。
第１の基板５３の裏面（第１の配線層５４に接する面）側には素子分離領域２０、及び画素トランジスタＴｒのソース・ドレイン領域１９が形成されている。そして、第１の基板５３の裏面上の第１の配線層５４には、ゲート絶縁膜２１を介してゲート電極２３が形成されている。また、第１の基板５３の所望の領域には基板を貫通する基板内絶縁層５５，５６が形成されている。
このように、本実施形態例の固体撮像装置５０では、第１の配線層５４と第１の基板５３は、第１の実施形態の固体撮像装置１における第１の基板１２及び第１の配線層１３を反転させた構成とされている。そして、第２の配線層５１では、フローティングディフュージョン部ＦＤに接続されコンタクト部５９及び配線５８は、高融点金属材料で形成され、例えばタングステンによって形成されている。高融点金属材料としては、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タンタル（Ｔａ）を用いることができる。
そして、第１の配線層５４の配線２５は、基板内絶縁層５６を貫通するコンタクト部２７より第２の基板１４のオーバーフロードレイン領域２９に接続されている。また、第２の配線層５１の配線５８と、第１の配線層５４の所望の配線２５は、基板内絶縁層５５，３７を貫通するコンタクト部２６を介して接続されている。
その他の構成は、第１の実施形態で説明した固体撮像装置１と同様であるから説明を省略する。
本実施形態例の固体撮像装置５０においても、第１の実施形態における固体撮像装置１の動作と同様の動作がなされ、電子シャッタ機能が実現される。
［３−２ 製造方法］
図２７〜図３５は、本実施形態例の固体撮像装置５０の製造方法を示す工程図である。図２７〜図３５を用いて、本実施形態例の固体撮像装置５０の製造方法について説明する。
まず、図２７に示すように、第２の実施形態の図１８を用いて説明した方法と同様にして、第２の基板１４と、第２の基板１４上に第２の配線層５１を形成する。しかし、第２の実施形態における第２の配線層１５とは異なり、本実施形態例の第２の配線層５１では、コンタクト部５９及び配線５８を高融点金属材料であるタングステンによって形成する。
次に、図２８に示すように、第２の配線層５１上部に支持基板６０を張り合わせた後反転し、第２の基板１４の裏面側から第２の基板１４の表面側にかけてエッチングすることにより、第２の基板１４を貫通する開口部３７ａを形成する。この開口部３７ａは、第２の基板１４の所望の位置に形成され、本実施形態例では、第２の配線層５１の配線５８が形成された領域の上部（図２６では下部）に積層された部分に開口部３７ａを形成している。
次に、図２９に示すように、開口部３７ａを例えばシリコン酸化膜等の絶縁膜で埋め込むことによって基板内絶縁層３７を形成するとともに、第２の基板１４の裏面を覆うようにシリコン酸化膜等の絶縁膜を形成することによって絶縁層５２を形成する。その後、絶縁層５２上に、第１の基板５３を構成するｐ型の半導体基板１８を形成する。
次に、図３０に示すように、第１の実施形態及び第２の実施形態と同様の方法で、第１の基板５３に素子分離領域２０を形成する。また、第１の基板５３上にゲート絶縁膜２１を介してゲート電極２３を形成した後、そのゲート電極２３をマスクに、ソース・ドレイン領域１９を形成することにより、所望の画素トランジスタＴｒを形成する。
ところで、第１の基板５３上にソース・ドレイン領域１９等の不純物領域を形成する場合には、通常と同様、イオン注入時や不純物活性化時（アニール時）に高温の熱がかけられる。本実施形態例では、図３０の工程で、第１の基板５３の下層には第２の配線層５１が既に形成されている。しかしながら、第２の配線層５１の配線５８及びコンタクト部５９は、高融点金属材料であるタングステンで構成されているため、不純物活性化に必要な程度の温度は使用することが可能となる。すなわち、配線層を形成した後にイオン注入や不純物活性を行うことができる。
第１の基板５３上に画素トランジスタＴｒが形成された後、図３１に示すように、ゲート絶縁膜２１及び第１の基板５３をエッチングすることにより、絶縁層５７が露出する開口部５５ａ，５６ａを形成する。この開口部５５ａ，５６ａは、所望の位置に形成され、本実施形態例では、第２の基板１４に形成された基板内絶縁層３７の上部に積層された部分と、第２の基板１４のオーバーフロードレイン領域２９の上部に積層された部分に開口部を形成している。
次に、図３２に示すように、開口部５５ａ，５６ａを例えばシリコン酸化膜等の絶縁膜で埋め込むことによって基板内絶縁層５５，５６を形成する。その後、第１の基板５３の裏面（この工程では表面）を覆うようにシリコン酸化膜等を形成することによって第１の配線層５４の層間絶縁膜２２を形成する。
次に、図３３に示すように、層間絶縁膜２２の上面からエッチングすることにより、所望の位置にコンタクトホールを形成する。この工程では、例えば、第１の基板５３が露出するコンタクトホール２４ａや、図示しないが、第１の基板５３上に形成された画素トランジスタＴｒのゲート電極２３が露出するコンタクトホールを形成する。その他、基板内絶縁層５６を貫通して第２の基板１４のオーバーフロードレイン領域２９に達する深さのコンタクトホール２７ａや、基板内絶縁層５５，３７を貫通して第２の配線層５１の配線５８に達する深さのコンタクトホール２６ａを形成する。
次に、図３４に示すように、コンタクトホール２４ａ，２６ａ，２７ａを例えばタングステン等の金属材料で埋め込むことにより、コンタクト部２４，２６，２７を形成する。その後、各コンタクト部２４，２６，２７上部に例えばアルミニウムや銅等の金属材料からなる配線２５を形成する。その後、層間絶縁膜２２の形成、コンタクト部２４の形成、及び配線２５の形成を繰り返すことにより、第１の配線層５４が完成する。
そして、第１の配線層５４が完成した後、再度反転して、図３５に示すように第２の配線層５１上部に張り合わされていた支持基板６０をグラインディング加工や、ＣＭＰ法等により除去する。
その後、図示を省略するが、通常行われている方法により、第２の配線層５１上部にカラーフィルタ層１６、及びオンチップマイクロレンズ１７を形成し、図２６に示す固体撮像装置５０が完成する。
本実施形態例の固体撮像装置５０の製造方法では、第１の基板５３上に画素トランジスタＴｒを形成する前の工程で形成される第２の配線層５１のコンタクト部５９、及び配線５８は、高融点金属材料であるタングステンで構成されている。このため、第２の配線層５１形成後に画素トランジスタＴｒのソース・ドレイン領域１９を形成するような高温プロセスを用いることができる。
〈４．第４の実施形態〉
［４−１ 要部の断面構成］
図３６は、第４の実施形態に係る固体撮像装置７０の画素部の概略断面構成図である。本実施形態例における固体撮像装置７０の全体の構成、及び画素の回路構成は、図１及び図２と同様であるから重複説明を省略する。また、図３６において、図２６に対応する部分には同一符号を付し重複説明を省略する。本実施形態例の固体撮像装置７０は、３層の基板が、配線層又は絶縁層を介して積層された例である。
図３６に示すように、本実施形態例の固体撮像装置７０は、第３の実施形態例の固体撮像装置５０の下層に第３の配線層７３及び第３の基板７２がさらに積層された、３次元構造とされている。
本実施形態例の第１の配線層５４では、第１の配線層５４上にマイクロパッド８３が形成されている。また、第３の配線層７３及び第３の基板７２は、第２の実施形態の固体撮像装置４０における第１の配線層４３及び第１の基板１２と同様の構成を有する。ただし、第３の配線層７３におけるマイクロパッド４６の形成位置は、上層の第１の配線層５４上のマイクロパッド８３の位置に合わせて形成してある。
第３の基板７２及び第３の配線層７３を合わせて第１の素子７４とする。また、第１の配線層５４、第１の基板５３、絶縁層５２、第２の基板１４及び第２の配線層１５を合わせて第２の素子７５とする。
本実施形態例の固体撮像装置７０では、第３の配線層７３上部に形成されたマイクロパッド４６と、第１の配線層５４の下部に形成されたマイクロパッド８３間が、マイクロバンプ８５によって接続される。これにより、第１の素子７４上に第２の素子７５が積層された構造とされており、また、各所望の配線間は、コンタクト部、及びマイクロバンプを介して接続されている。
このように、３層の基板を３次元的に積層する場合も受光部ＰＤが形成される第２の基板１４に、第２の基板１４の裏面側からオーバーフロードレイン領域２９に接続されるコンタクト部２７を接続することができる。
本実施形態例の固体撮像装置７０は、図３４の工程において、第１の配線層５４上部にマイクロパッド８３を形成することで第２の素子７５を形成し、また図１７と同様にして形成した第１の素子７４を形成する。その後、第１の素子７４と第２の素子７５をマイクロバンプ８５により張り合わせることによって積層することができる。
このように、２層以上の基板を配線層又は絶縁層を介して積層することによって、３次元構造の固体撮像装置を形成することができる。これにより、画素トランジスタＴｒの他の信号処理回路等を積層することができ、更なる装置の小型化がなされる。
ところで、上述した第１〜第４の実施形態では、オーバーフロー構造を有するＣＭＯＳ型の固体撮像装置において電子シャッタ機能を実現するために、本発明を適用した場合を説明した。しかしながら、本発明の構成は、オーバーフロー構造を有する固体撮像装置への適用のみに限られるものではない。
以下に、本発明の構成を、ウェル領域の電位固定の実現に適用した場合を説明する。
〈５．第５の実施形態〉
［５−１ 要部の断面構成］
図３７は、第５の実施形態に係る固体撮像装置８０の画素部の概略断面構成図である。本実施形態例における固体撮像装置８０の全体の構成、及び画素の回路構成は、図１及び図２と同様であるから重複説明を省略する。また、図３７において、図３に対応する部分には同一符号を付し重複説明を省略する。本実施形態例の固体撮像装置８０は、第１の実施形態の固体撮像装置１の第２の基板１４の構成が異なる例である。
本実施形態例の固体撮像装置８０では、第２の基板８１は、ｎ型の半導体基板８２で構成されている。そして、受光部ＰＤ及びフローティングディフュージョン部ＦＤは、第２の基板８１の表面から深さ方向に形成されたｐ型の不純物領域で構成されるウェル領域８４に形成されている。
ウェル領域８４には、第２の基板８１裏面側に配された第１の配線層１３の配線２５から伸びるコンタクト部２７が接続されている。本実施形態例の固体撮像装置８０では、ウェル領域８４に、第１の配線層１３の配線２５から、コンタクト部２７を介して所望の電圧が供給されることにより、ウェル領域８４の電位が固定される。
本実施形態例の固体撮像装置８０は、第１の実施形態の製造方法を用いて形成することができる。この場合は、第２の基板８１の製造工程においては、ｎ型の半導体基板８２を第１の配線層１３上に張り合わせた後、半導体基板８２表面からコンタクト部２７の上端部までｐ型の不純物をイオン注入することによりウェル領域を形成する。その後、第１の実施形態と同様にして、受光部ＰＤ及びフローティングディフュージョン部ＦＤを形成することにより、第２の基板８１を形成することができる。
本実施形態例でも、３次元構造を有する固体撮像装置８０において受光面積を減らすことなく、ウェル領域８４の電位を固定するためのコンタクト部２７を形成することができる。
本実施形態例の第２の基板８１の構成は、第２〜第４の実施形態の固体撮像装置にも適用することができる。
〈６．第６の実施形態〉
［６−１ 要部の断面構成］
図３８は、本発明の第６の実施形態に係るＣＣＤ型の固体撮像装置９０全体を示す概略構成図である。
図３８に示すように、本実施形態例の固体撮像装置９０は、基板１００に形成された複数の受光部１０１と、垂直転送レジスタ９３と、水平転送レジスタ９５と、出力回路９６とを有して構成されている。そして、１つの受光部１０１とその受光部１０１に隣接する垂直転送レジスタ９３とにより単位画素９９が構成されている。また、複数の画素９９が形成される領域が画素部とされる。
受光部１０１は、フォトダイオードにより構成され、基板１００の水平方向及び垂直方向にマトリクス状に複数個形成されている。受光部１０１では、光電変換により入射光に応じて信号電荷が生成され、蓄積される。
垂直転送レジスタ９３は、ＣＣＤ構造とされ、垂直方向に配列される受光部１０１の一方の側に垂直方向に複数形成されている。この垂直転送レジスタ９３は、受光部１０１に蓄積された信号電荷を読み出して、垂直方向に転送するものである。本実施形態例の垂直転送レジスタ９３が形成されている転送ステージは、図示しない転送駆動パルス回路から印加される転送パルスにより、例えば、４相駆動される構成とされている。また、垂直転送レジスタ９３の最終段では、転送パルスが印加されることにより最終段に保持されていた信号電荷が水平転送レジスタ９５に転送される構成とされている。また、垂直方向に配列される受光部１０１の他方の側には、素子分離領域９４が形成されている。このため、受光部１０１で生成された信号電荷が、一方の側に形成された垂直転送レジスタ９３にのみ読み出される。
水平転送レジスタ９５は、ＣＣＤ構造とされ、垂直転送レジスタ９３の最終段の一端に形成されている。この水平転送レジスタ９５が形成されている転送ステージは、垂直転送レジスタ９３により垂直転送されてきた信号電荷を水平方向に転送する。そして、本実施形態例では、水平転送レジスタ９５は、２列分の受光部１０１に対応する水平転送レジスタ９５毎に素子分離領域９４で分離されている。このため、水平転送レジスタ９５では、２列分の受光部１０１から転送された信号電荷が水平方向に転送される。本実施形態例では２列分の受光部１０１に対応する水平転送レジスタ９５毎に素子分離領域９４で分離する例としたが、１列毎でも、また、２列以上の複数列毎に分離する構成としてもよい。
出力回路９６は、素子分離領域９４によって複数に分離された各水平転送レジスタ９５の最終段に形成されている。出力回路９６では、水平転送レジスタ９５により水平転送された信号電荷がフローティングディフュージョン部ＦＤに転送され、フローティングディフュージョン部ＦＤの電位変化が出力アンプ９８によって増幅される。そして、出力アンプ９８によって増幅された画素信号を外部に出力する。
このように、本実施形態例の固体撮像装置９０では、単位画素列毎に出力回路９６が構成された多チャンネル出力が構成されている。
以上の構成を有する固体撮像装置９０により、受光部１０１により生成・蓄積された信号電荷は垂直転送レジスタ９３により垂直方向に転送されて、水平転送レジスタ９５内に転送される。そして、水平転送レジスタ９５内に転送されてきた信号電荷はそれぞれ水平方向に転送され、出力回路９６を介して画素信号として出力される。
［５−２ 要部の断面構成］
図３９は、図３８のＡ−Ａ’線上に沿う概略断面構成図である。すなわち、１列分の垂直転送レジスタ９３、水平転送レジスタ９５、及びフローティングディフュージョン部ＦＤを含む領域の断面を示したものである。図３９において図３に対応する部分には同一符号を付し重複説明を省略する。
本実施形態例の固体撮像装置９０は、図３９に示すように光入射側に向って順に、第１の基板１２、第１の配線層１３、第２の基板９１、第２の配線層９２が積層された３次元構造とされている。なお、本実施形態例の固体撮像装置９０においても第２の配線層９２上部の光入射側には、第１〜第５の実施形態の固体撮像装置と同様、カラーフィルタ層や、オンチップマイクロレンズが形成されるが、図３９では図示を省略する。
第１の基板１２、及び第１の配線層１３の構成は、第１の実施形態の固体撮像装置１と同様である。
次に、第２の基板９１はｐ型の半導体基板１０２によって構成されており、第１の配線層１３上部に積層して形成されている。そして、第２の基板９１表面側（光入射面側）には、垂直転送レジスタ９３を構成する垂直転送チャネル１０５、水平転送レジスタ９５を構成する水平転送チャネル１０６、及び信号電荷が読み出されるフローティングディフュージョン部ＦＤが形成されている。また、第２の基板９１には、図示しないが、第１の実施形態における受光部ＰＤと同様の構成を有する受光部が画素毎に形成されている。垂直転送チャネル１０５、水平転送チャネル１０６、及びフローティングディフュージョン部ＦＤは、それぞれｎ型の高濃度不純物領域で構成されている。
さらに、第２の基板９１の各チャネルが形成された領域の下部には全面にｐ型の高濃度不純物領域からなるオーバーフローバリア１０３が形成されている。また、オーバーフローバリア１０３下部には、ｎ型不純物領域からなるオーバーフロードレイン領域１０４が形成されている。このように、本実施形態例の第２の基板９１では、図示しない受光部が形成された部分において、表面側から基板内に向けてｐｎｐｎ接合が形成され、縦型オーバーフロー構造が形成されている。このような縦型オーバーフロー構造が構成されることにより、受光部から溢れた余剰な信号電荷は、オーバーフローバリア１０３を超えて、オーバーフロードレイン領域１０４に排出される。
そして、ｎ型不純物領域からなるオーバーフロードレイン領域１０４には、第１の配線層１３の配線２５から伸びるコンタクト部２７が接続されている。本実施形態例では、第１の配線層１３の配線からコンタクト部２７を介してオーバーフロードレイン領域１０４に所望の電位（以下、電子シャッタパルス）が供給されることによりオーバーフローバリア１０３の電位が変化する。これにより受光部に蓄積された信号電荷がオーバーフロードレイン領域１０４に排出される。すなわち、第２の基板９１に形成された縦型オーバーフロー構造と、コンタクト部２７を介して供給される電子シャッタパルスにより、電子シャッタの機能が構成されている。
第２の配線層９２は、第２の基板９１上部に絶縁膜１１３を介して形成された転送電極１１１、アウトゲート電極１１１ａと、各電極上部に層間絶縁膜１０８を介して形成された配線１０９、及び遮光膜１０７を有する。転送電極１１１のうち垂直転送電極は垂直転送チャネル１０５上部の垂直方向に複数形成されており、図３８で示した垂直転送レジスタ９３を構成する。また、転送電極１１１のうち水平転送電極は、水平転送チャネル１０６上部の水平方向に複数形成されており、図３８で示した水平転送レジスタ９５を構成する。アウトゲート電極１１１ａは、水平転送チャネル１０６とフローティングディフュージョン部ＦＤとの間に形成されており、水平転送チャネル１０６で転送された信号電荷をフローティングディフュージョン部ＦＤに読み出す為に構成されている。
第２の配線層９２の配線１０９は、コンタクト部１１０を介してフローティングディフュージョン部ＦＤに接続されている。そして、配線１０９は、第２の基板９１を貫通するように形成された基板内絶縁層１１２に形成されたコンタクト部２６により、第１の配線層１３に形成された配線２５に接続されている。第１の配線層１３の配線２５と、第２の配線層９２の配線１０９とがコンタクト部２６によって接続されることにより、例えば、フローティングディフュージョン部ＦＤの電位が、第１の基板１２に形成された画素トランジスタＴｒに供給される。
また、遮光膜１０７は、例えば、金属材料によって形成されており、受光部以外の垂直転送レジスタ９３や、水平転送レジスタ９５上部に形成される。
本実施形態例の固体撮像装置９０においても、第１の実施形態と同様の効果を得ることができる。また、このように、本発明をＣＣＤ型の固体撮像装置に適用した場合は、基板面積を増加することなく多チャンネル出力を実現したり、各画素毎に独立した電子シャッタを形成したりすることができる。また、ＡＤなど他の機能を下層の基板（第１の基板）に搭載することも可能である。
また、本実施形態例の固体撮像装置９０は、第１の実施形態で説明した固体撮像装置１の製造方法によって形成することができる。
以上のように、本発明は、ＣＭＯＳ型の固体撮像装置のみならずＣＣＤ型の固体撮像装置にも適用することができる。また、第２〜第４の実施形態で説明したＣＭＯＳ型の固体撮像装置も、ＣＣＤ型の固体撮像装置に適用することが可能である。
尚、上述した第１〜第６の実施形態では、主としてｎチャネルＭＯＳトランジスタ構成とした場合であるが、ｐチャネルＭＯＳトランジスタ構成とすることもできる。この場合は、各図において、その導電型を反転した構成となる。
本発明は、可視光の入射光量の分布を検知して画像として撮像する固体撮像装置への適用に限らず、赤外線やＸ線、あるいは粒子等の入射量の分布を画像として撮像する固体撮像装置にも適用可能である。また、広義の意味として、圧力や静電容量など、他の物理量の分布を検知して画像として撮像する指紋検出センサ等の固体撮像装置（物理量分布検知装置）全般に対して適用可能である。
さらに、本発明は、画素部の各単位画素を行単位で順に走査して各単位画素から画素信号を読み出す固体撮像装置に限られるものではない。画素単位で任意の画素を選択して、当該選択画素から画素単位で信号を読み出すＸ−Ｙアドレス型の固体撮像装置に対しても適用可能である。
なお、固体撮像装置はワンチップとして形成された形態であってもよいし、画素部と、信号処理部または光学系とがまとめてパッケージングされた撮像機能を有するモジュール状の形態であってもよい。
また、本発明は、固体撮像装置への適用に限られるものではなく、撮像装置にも適用可能である。ここで、撮像装置とは、デジタルスチルカメラやビデオカメラ等のカメラシステムや、携帯電話機などの撮像機能を有する電子機器のことを言う。なお、電子機器に搭載される上記モジュール状の形態、即ちカメラモジュールを撮像装置とする場合もある。
〈７．第７の実施形態：電子機器〉
次に、本発明の第７の実施形態に係る電子機器について説明する。図４０は、本発明の第７の実施形態に係る電子機器２００の概略構成図である。
本実施形態例の電子機器２００は、上述した本発明の第１の実施形態における固体撮像装置１を電子機器（カメラ）に用いた場合の実施形態を示す。
本実施形態に係る電子機器２００は、固体撮像装置１と、光学レンズ２１０と、シャッタ装置２１１と、駆動回路２１２と、信号処理回路２１３とを有する。
光学レンズ２１０は、被写体からの像光（入射光）を固体撮像装置１の撮像面上に結像させる。これにより固体撮像装置１内に受光部で生成された信号電荷が一定期間蓄積される。
シャッタ装置２１１は、固体撮像装置１への光照射期間および遮光期間を制御する。
駆動回路２１２は、固体撮像装置１の転送動作およびシャッタ装置２１１のシャッタ動作を制御する駆動信号を供給する。駆動回路２１２から供給される駆動信号（タイミング信号）により、固体撮像装置１の信号転送を行なう。信号処理回路２１３は、各種の信号処理を行う。信号処理が行われた映像信号は、メモリなどの記憶媒体に記憶され、あるいはモニタに出力される。
本実施形態例の電子機器２００では、固体撮像装置１において、複数の基板が積層された３次元構造が採られているため、固体撮像装置１の小型化が図られ、電子機器２００の小型化に有利となる。
このように、固体撮像装置１を適用できる電子機器２００としては、カメラに限られるものではなく、デジタルスチルカメラ、さらには携帯電話機等のモバイル機器向けカメラモジュールなどの撮像装置に適用可能である。
本実施形態例においては、固体撮像装置１を電子機器に用いる構成としたが、前述した第２〜第６の実施形態における固体撮像装置を用いることもできる。
１ 固体撮像装置
２ 画素
３ 画素部
４ 垂直駆動回路
５ カラム信号処理回路
６ 水平駆動回路
７ 出力回路
８ 制御回路
９ 垂直信号線
１０ 水平信号線
１１ 基板
１２ 第１の基板
１３ 第１の配線層
１４ 第２の基板
１５ 第２の配線層
１６ カラーフィルタ層
１７ オンチップマイクロレンズ
１８ 半導体基板
１９ ソース・ドレイン領域
２０ 素子分離領域
２１ ゲート絶縁膜
２２ 層間絶縁膜
２３ ゲート電極
２３ａ ゲート電極
２３ｂ ゲート電極
２３ｃ ゲート電極
２４ コンタクト部
２４ａ コンタクトホール
２５ 配線
２５ａ 配線
２６ コンタクト部
２６ａ コンタクトホール
２６ｂ 開口部
２７ コンタクト部
２７ａ コンタクトホール
２８ 半導体基板
２９ オーバーフロードレイン領域
３１ ｎ型不純物領域
３２ 暗電流抑制領域
３３ オーバーフローバリア
３４ 配線
３５ コンタクト部
３５ａ コンタクトホール
３６ 層間絶縁膜
３６ａ 絶縁膜
３７ 基板内絶縁層
３７ａ 開口部
３８ ゲート絶縁膜
３９ ゲート電極

Claims (7)

  1. 配線層又は絶縁層を介して積層された複数の基板と、
    前記複数の基板のうち、光入射側に配された基板に形成され、受光量に応じた信号電荷を生成する受光部と、
    受光部が形成された基板の反光入射面側に接続され、該基板の反光入射側に配された配線層の配線から該基板に所望の電圧を供給するコンタクト部と、
    前記受光部が形成された基板に形成され、前記受光部で生成された信号電荷が読み出されるフローティングディフュージョン部と、
    前記受光部が形成された基板の反光入射側に積層された基板に形成され、前記フローティングディフュージョン部の電位が供給される画素トランジスタとを備え、
    前記受光部が形成された基板の光入射面側から反光入射面側に架けて、前記受光部で生成された信号電荷を排出するための縦型オーバーフロー構造が構成されており、前記コンタクト部は、前記信号電荷が排出されるオーバーフロードレイン領域に接続されている
    固体撮像装置。
  2. 配線層又は絶縁層を介して積層された複数の基板と、
    前記複数の基板のうち、光入射側に配された基板に形成され、受光量に応じた信号電荷を生成する受光部と、
    受光部が形成された基板の反光入射面側に接続され、該基板の反光入射側に配された配線層の配線から該基板に所望の電圧を供給するコンタクト部とを備え、
    前記受光部は、前記基板表面から深さ方向に形成されたウェル領域に形成されており、前記コンタクト部は、前記ウェル領域に接続されている
    固体撮像装置。
  3. 基板に、受光量に応じた信号電荷を生成する受光部を形成し、前記受光部で生成された信号電荷を排出するための縦型オーバーフロー構造を形成する工程と、
    前記基板の前記受光部が形成された光入射側に、高融点金属材料からなる配線を有する配線層を形成する工程と、
    前記受光部が形成された基板の反光入射側に絶縁層を介して他の基板を張り合わせる工程と、
    前記他の基板に、所望の画素トランジスタを構成するソース・ドレイン領域を形成する工程と、
    前記他の基板の反光入射側に配線層を形成する工程とを有し、
    前記他の基板に配線層を形成する工程において、前記受光部が形成された基板の反光入射面側に接続され、該基板に所望の電圧を供給するコンタクト部を形成する工程を有する
    固体撮像装置の製造方法。
  4. 前記コンタクト部は、前記信号電荷が排出されるオーバーフロードレイン領域に接続する
    請求項３に記載の固体撮像装置の製造方法。
  5. 前記受光部は、前記基板表面から深さ方向に形成されたウェル領域に形成し、前記コンタクト部は、前記ウェル領域に接続する
    請求項３記載の固体撮像装置の製造方法。
  6. 光学レンズと、
    前記光学レンズで集光された光が入射される固体撮像装置であって、
    配線層又は絶縁層を介して積層された複数の基板と、前記複数の基板のうち、光入射側に配された基板に形成され、受光量に応じた信号電荷を生成する受光部と、受光部が形成された基板の反光入射面側に接続され、該基板の反光入射側に配された配線層の配線から該基板に所望の電圧を供給するコンタクト部と、前記受光部が形成された基板に形成され、前記受光部で生成された信号電荷が読み出されるフローティングディフュージョン部と、前記受光部が形成された基板の反光入射側に積層された基板に形成され、前記フローティングディフュージョン部の電位が供給される画素トランジスタとを備え、前記受光部が形成された基板の光入射面側から反光入射面側に架けて、前記受光部で生成された信号電荷を排出するための縦型オーバーフロー構造が構成されており、前記コンタクト部は、前記信号電荷が排出されるオーバーフロードレイン領域に接続されている固体撮像装置と、
    前記固体撮像装置から出力される出力信号を処理する信号処理回路と、
    を含む電子機器。
  7. 光学レンズと、
    前記光学レンズで集光された光が入射される固体撮像装置であって、
    配線層又は絶縁層を介して積層された複数の基板と、
    前記複数の基板のうち、光入射側に配された基板に形成され、受光量に応じた信号電荷を生成する受光部と、
    受光部が形成された基板の反光入射面側に接続され、該基板の反光入射側に配された配線層の配線から該基板に所望の電圧を供給するコンタクト部とを備え、
    前記受光部は、前記基板表面から深さ方向に形成されたウェル領域に形成されており、前記コンタクト部は、前記ウェル領域に接続されている固体撮像装置と、
    前記固体撮像装置から出力される出力信号を処理する信号処理回路と、
    を含む電子機器。
JP2009198118A 2009-08-28 2009-08-28 固体撮像装置とその製造方法、及び電子機器 Expired - Fee Related JP5482025B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2009198118A JP5482025B2 (ja) 2009-08-28 2009-08-28 固体撮像装置とその製造方法、及び電子機器
TW099123667A TWI505450B (zh) 2009-08-28 2010-07-19 固態成像裝置，其製造方法，及電子裝置
CN201010249688.9A CN102005460B (zh) 2009-08-28 2010-08-10 固体摄像器件、其制造方法以及电子装置
CN201310717034.8A CN103745983B (zh) 2009-08-28 2010-08-10 固体摄像器件和电子装置
KR1020100079783A KR101679864B1 (ko) 2009-08-28 2010-08-18 고체 촬상 장치와 그 제조 방법, 및 전자기기
US12/860,168 US8530820B2 (en) 2009-08-28 2010-08-20 Solid-state imaging device with overflow drain region and contact thereto in different stacked substrates
US13/959,277 US8878121B2 (en) 2009-08-28 2013-08-05 Solid-state imaging device with overflow drain region and contract thereto in different stacked substrates

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009198118A JP5482025B2 (ja) 2009-08-28 2009-08-28 固体撮像装置とその製造方法、及び電子機器

Publications (2)

Publication Number Publication Date
JP2011049445A JP2011049445A (ja) 2011-03-10
JP5482025B2 true JP5482025B2 (ja) 2014-04-23

Family

ID=43623419

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009198118A Expired - Fee Related JP5482025B2 (ja) 2009-08-28 2009-08-28 固体撮像装置とその製造方法、及び電子機器

Country Status (5)

Country Link
US (2) US8530820B2 (ja)
JP (1) JP5482025B2 (ja)
KR (1) KR101679864B1 (ja)
CN (2) CN102005460B (ja)
TW (1) TWI505450B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10608034B2 (en) 2009-12-26 2020-03-31 Canon Kabushiki Kaisha Solid-state image pickup apparatus and image pickup system

Families Citing this family (272)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8669778B1 (en) 2009-04-14 2014-03-11 Monolithic 3D Inc. Method for design and manufacturing of a 3D semiconductor device
US8362482B2 (en) 2009-04-14 2013-01-29 Monolithic 3D Inc. Semiconductor device and structure
US8395191B2 (en) 2009-10-12 2013-03-12 Monolithic 3D Inc. Semiconductor device and structure
US8058137B1 (en) 2009-04-14 2011-11-15 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US20110199116A1 (en) * 2010-02-16 2011-08-18 NuPGA Corporation Method for fabrication of a semiconductor device and structure
US9509313B2 (en) 2009-04-14 2016-11-29 Monolithic 3D Inc. 3D semiconductor device
US9577642B2 (en) 2009-04-14 2017-02-21 Monolithic 3D Inc. Method to form a 3D semiconductor device
JP5482025B2 (ja) * 2009-08-28 2014-04-23 ソニー株式会社 固体撮像装置とその製造方法、及び電子機器
US12027518B1 (en) 2009-10-12 2024-07-02 Monolithic 3D Inc. 3D semiconductor devices and structures with metal layers
US10910364B2 (en) 2009-10-12 2021-02-02 Monolitaic 3D Inc. 3D semiconductor device
US10388863B2 (en) 2009-10-12 2019-08-20 Monolithic 3D Inc. 3D memory device and structure
US10043781B2 (en) 2009-10-12 2018-08-07 Monolithic 3D Inc. 3D semiconductor device and structure
US10354995B2 (en) 2009-10-12 2019-07-16 Monolithic 3D Inc. Semiconductor memory device and structure
US9099424B1 (en) 2012-08-10 2015-08-04 Monolithic 3D Inc. Semiconductor system, device and structure with heat removal
US11018133B2 (en) 2009-10-12 2021-05-25 Monolithic 3D Inc. 3D integrated circuit
US11984445B2 (en) 2009-10-12 2024-05-14 Monolithic 3D Inc. 3D semiconductor devices and structures with metal layers
US10366970B2 (en) 2009-10-12 2019-07-30 Monolithic 3D Inc. 3D semiconductor device and structure
US10157909B2 (en) 2009-10-12 2018-12-18 Monolithic 3D Inc. 3D semiconductor device and structure
US11374118B2 (en) 2009-10-12 2022-06-28 Monolithic 3D Inc. Method to form a 3D integrated circuit
US9099526B2 (en) 2010-02-16 2015-08-04 Monolithic 3D Inc. Integrated circuit device and structure
US8492886B2 (en) 2010-02-16 2013-07-23 Monolithic 3D Inc 3D integrated circuit with logic
US8026521B1 (en) 2010-10-11 2011-09-27 Monolithic 3D Inc. Semiconductor device and structure
US9219005B2 (en) 2011-06-28 2015-12-22 Monolithic 3D Inc. Semiconductor system and device
US8901613B2 (en) 2011-03-06 2014-12-02 Monolithic 3D Inc. Semiconductor device and structure for heat removal
US10217667B2 (en) 2011-06-28 2019-02-26 Monolithic 3D Inc. 3D semiconductor device, fabrication method and system
US9953925B2 (en) 2011-06-28 2018-04-24 Monolithic 3D Inc. Semiconductor system and device
US12362219B2 (en) 2010-11-18 2025-07-15 Monolithic 3D Inc. 3D semiconductor memory device and structure
US10497713B2 (en) 2010-11-18 2019-12-03 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11482440B2 (en) 2010-12-16 2022-10-25 Monolithic 3D Inc. 3D semiconductor device and structure with a built-in test circuit for repairing faulty circuits
US8163581B1 (en) 2010-10-13 2012-04-24 Monolith IC 3D Semiconductor and optoelectronic devices
US11158674B2 (en) 2010-10-11 2021-10-26 Monolithic 3D Inc. Method to produce a 3D semiconductor device and structure
US10290682B2 (en) 2010-10-11 2019-05-14 Monolithic 3D Inc. 3D IC semiconductor device and structure with stacked memory
US11600667B1 (en) 2010-10-11 2023-03-07 Monolithic 3D Inc. Method to produce 3D semiconductor devices and structures with memory
US11469271B2 (en) 2010-10-11 2022-10-11 Monolithic 3D Inc. Method to produce 3D semiconductor devices and structures with memory
US11024673B1 (en) 2010-10-11 2021-06-01 Monolithic 3D Inc. 3D semiconductor device and structure
US11227897B2 (en) 2010-10-11 2022-01-18 Monolithic 3D Inc. Method for producing a 3D semiconductor memory device and structure
US10896931B1 (en) 2010-10-11 2021-01-19 Monolithic 3D Inc. 3D semiconductor device and structure
US11018191B1 (en) 2010-10-11 2021-05-25 Monolithic 3D Inc. 3D semiconductor device and structure
US11315980B1 (en) 2010-10-11 2022-04-26 Monolithic 3D Inc. 3D semiconductor device and structure with transistors
US11257867B1 (en) 2010-10-11 2022-02-22 Monolithic 3D Inc. 3D semiconductor device and structure with oxide bonds
US11163112B2 (en) 2010-10-13 2021-11-02 Monolithic 3D Inc. Multilevel semiconductor device and structure with electromagnetic modulators
US10833108B2 (en) 2010-10-13 2020-11-10 Monolithic 3D Inc. 3D microdisplay device and structure
US11694922B2 (en) 2010-10-13 2023-07-04 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US11605663B2 (en) 2010-10-13 2023-03-14 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11043523B1 (en) 2010-10-13 2021-06-22 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US11133344B2 (en) 2010-10-13 2021-09-28 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US12360310B2 (en) 2010-10-13 2025-07-15 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US10679977B2 (en) 2010-10-13 2020-06-09 Monolithic 3D Inc. 3D microdisplay device and structure
US10943934B2 (en) 2010-10-13 2021-03-09 Monolithic 3D Inc. Multilevel semiconductor device and structure
US10978501B1 (en) 2010-10-13 2021-04-13 Monolithic 3D Inc. Multilevel semiconductor device and structure with waveguides
US11984438B2 (en) 2010-10-13 2024-05-14 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US11437368B2 (en) 2010-10-13 2022-09-06 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US11855100B2 (en) 2010-10-13 2023-12-26 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US11327227B2 (en) 2010-10-13 2022-05-10 Monolithic 3D Inc. Multilevel semiconductor device and structure with electromagnetic modulators
US12080743B2 (en) 2010-10-13 2024-09-03 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11855114B2 (en) 2010-10-13 2023-12-26 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11929372B2 (en) 2010-10-13 2024-03-12 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US12094892B2 (en) 2010-10-13 2024-09-17 Monolithic 3D Inc. 3D micro display device and structure
US9197804B1 (en) 2011-10-14 2015-11-24 Monolithic 3D Inc. Semiconductor and optoelectronic devices
US11063071B1 (en) 2010-10-13 2021-07-13 Monolithic 3D Inc. Multilevel semiconductor device and structure with waveguides
US11869915B2 (en) 2010-10-13 2024-01-09 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11404466B2 (en) 2010-10-13 2022-08-02 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US10998374B1 (en) 2010-10-13 2021-05-04 Monolithic 3D Inc. Multilevel semiconductor device and structure
US11164898B2 (en) 2010-10-13 2021-11-02 Monolithic 3D Inc. Multilevel semiconductor device and structure
US11004719B1 (en) 2010-11-18 2021-05-11 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11164770B1 (en) 2010-11-18 2021-11-02 Monolithic 3D Inc. Method for producing a 3D semiconductor memory device and structure
US11804396B2 (en) 2010-11-18 2023-10-31 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US12125737B1 (en) 2010-11-18 2024-10-22 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and memory cells
US11923230B1 (en) 2010-11-18 2024-03-05 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11610802B2 (en) 2010-11-18 2023-03-21 Monolithic 3D Inc. Method for producing a 3D semiconductor device and structure with single crystal transistors and metal gate electrodes
US11508605B2 (en) 2010-11-18 2022-11-22 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11482439B2 (en) 2010-11-18 2022-10-25 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device comprising charge trap junction-less transistors
US11615977B2 (en) 2010-11-18 2023-03-28 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11495484B2 (en) 2010-11-18 2022-11-08 Monolithic 3D Inc. 3D semiconductor devices and structures with at least two single-crystal layers
US12033884B2 (en) 2010-11-18 2024-07-09 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11482438B2 (en) 2010-11-18 2022-10-25 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US12154817B1 (en) 2010-11-18 2024-11-26 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11211279B2 (en) 2010-11-18 2021-12-28 Monolithic 3D Inc. Method for processing a 3D integrated circuit and structure
US12144190B2 (en) 2010-11-18 2024-11-12 Monolithic 3D Inc. 3D semiconductor device and structure with bonding and memory cells preliminary class
US12272586B2 (en) 2010-11-18 2025-04-08 Monolithic 3D Inc. 3D semiconductor memory device and structure with memory and metal layers
US11521888B2 (en) 2010-11-18 2022-12-06 Monolithic 3D Inc. 3D semiconductor device and structure with high-k metal gate transistors
US11031275B2 (en) 2010-11-18 2021-06-08 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US12243765B2 (en) 2010-11-18 2025-03-04 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and memory cells
US11854857B1 (en) 2010-11-18 2023-12-26 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US12136562B2 (en) 2010-11-18 2024-11-05 Monolithic 3D Inc. 3D semiconductor device and structure with single-crystal layers
US11784082B2 (en) 2010-11-18 2023-10-10 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11094576B1 (en) 2010-11-18 2021-08-17 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11121021B2 (en) 2010-11-18 2021-09-14 Monolithic 3D Inc. 3D semiconductor device and structure
US11735462B2 (en) 2010-11-18 2023-08-22 Monolithic 3D Inc. 3D semiconductor device and structure with single-crystal layers
US11862503B2 (en) 2010-11-18 2024-01-02 Monolithic 3D Inc. Method for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11018042B1 (en) 2010-11-18 2021-05-25 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11107721B2 (en) 2010-11-18 2021-08-31 Monolithic 3D Inc. 3D semiconductor device and structure with NAND logic
US11569117B2 (en) 2010-11-18 2023-01-31 Monolithic 3D Inc. 3D semiconductor device and structure with single-crystal layers
US11355380B2 (en) 2010-11-18 2022-06-07 Monolithic 3D Inc. Methods for producing 3D semiconductor memory device and structure utilizing alignment marks
US11901210B2 (en) 2010-11-18 2024-02-13 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US12068187B2 (en) 2010-11-18 2024-08-20 Monolithic 3D Inc. 3D semiconductor device and structure with bonding and DRAM memory cells
US11443971B2 (en) 2010-11-18 2022-09-13 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11355381B2 (en) 2010-11-18 2022-06-07 Monolithic 3D Inc. 3D semiconductor memory device and structure
US12100611B2 (en) 2010-11-18 2024-09-24 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
JP2012124299A (ja) * 2010-12-08 2012-06-28 Toshiba Corp 裏面照射型固体撮像装置及びその製造方法
US12463076B2 (en) 2010-12-16 2025-11-04 Monolithic 3D Inc. 3D semiconductor device and structure
JP5682327B2 (ja) 2011-01-25 2015-03-11 ソニー株式会社 固体撮像素子、固体撮像素子の製造方法、及び電子機器
US8975670B2 (en) 2011-03-06 2015-03-10 Monolithic 3D Inc. Semiconductor device and structure for heat removal
JP5971565B2 (ja) * 2011-06-22 2016-08-17 パナソニックＩｐマネジメント株式会社 固体撮像装置
US10388568B2 (en) 2011-06-28 2019-08-20 Monolithic 3D Inc. 3D semiconductor device and system
US8896125B2 (en) * 2011-07-05 2014-11-25 Sony Corporation Semiconductor device, fabrication method for a semiconductor device and electronic apparatus
US8687399B2 (en) 2011-10-02 2014-04-01 Monolithic 3D Inc. Semiconductor device and structure
TWI577001B (zh) * 2011-10-04 2017-04-01 新力股份有限公司 固體攝像裝置、固體攝像裝置之製造方法及電子機器
JP2013084744A (ja) * 2011-10-07 2013-05-09 Sony Corp 固体撮像素子および電子機器
US9029173B2 (en) * 2011-10-18 2015-05-12 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
KR101853333B1 (ko) * 2011-10-21 2018-05-02 삼성전자주식회사 블랙 레벨 안정화를 위한 이미지 센서
JP6018376B2 (ja) * 2011-12-05 2016-11-02 キヤノン株式会社 固体撮像装置およびカメラ
JP6044847B2 (ja) 2012-02-03 2016-12-14 ソニー株式会社 半導体装置及び電子機器
US8871608B2 (en) * 2012-02-08 2014-10-28 Gtat Corporation Method for fabricating backside-illuminated sensors
US9269730B2 (en) * 2012-02-09 2016-02-23 Semiconductor Components Industries, Llc Imaging systems with backside isolation trenches
JP2013172210A (ja) * 2012-02-17 2013-09-02 Canon Inc 撮像装置
CN110177227B (zh) * 2012-03-30 2022-04-05 株式会社尼康 拍摄单元、拍摄装置及拍摄控制程序
US11735501B1 (en) 2012-04-09 2023-08-22 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US10600888B2 (en) 2012-04-09 2020-03-24 Monolithic 3D Inc. 3D semiconductor device
US11088050B2 (en) 2012-04-09 2021-08-10 Monolithic 3D Inc. 3D semiconductor device with isolation layers
US11616004B1 (en) 2012-04-09 2023-03-28 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US8557632B1 (en) 2012-04-09 2013-10-15 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US11410912B2 (en) 2012-04-09 2022-08-09 Monolithic 3D Inc. 3D semiconductor device with vias and isolation layers
US11594473B2 (en) 2012-04-09 2023-02-28 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11881443B2 (en) 2012-04-09 2024-01-23 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11694944B1 (en) 2012-04-09 2023-07-04 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11476181B1 (en) 2012-04-09 2022-10-18 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11164811B2 (en) 2012-04-09 2021-11-02 Monolithic 3D Inc. 3D semiconductor device with isolation layers and oxide-to-oxide bonding
US9412725B2 (en) 2012-04-27 2016-08-09 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for image sensor packaging
US9570398B2 (en) * 2012-05-18 2017-02-14 Xintec Inc. Chip package and method for forming the same
JP6012262B2 (ja) 2012-05-31 2016-10-25 キヤノン株式会社 半導体装置の製造方法
US9048162B2 (en) 2012-05-31 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. CMOS image sensors and methods for forming the same
TWI569400B (zh) * 2012-06-11 2017-02-01 精材科技股份有限公司 晶片封裝體及其形成方法
US9406711B2 (en) * 2012-06-15 2016-08-02 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and method for backside illuminated image sensors
TWI540710B (zh) * 2012-06-22 2016-07-01 新力股份有限公司 A semiconductor device, a method for manufacturing a semiconductor device, and an electronic device
US8669135B2 (en) * 2012-08-10 2014-03-11 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for fabricating a 3D image sensor structure
US9165968B2 (en) 2012-09-14 2015-10-20 Taiwan Semiconductor Manufacturing Co., Ltd. 3D-stacked backside illuminated image sensor and method of making the same
JP6011409B2 (ja) * 2012-09-18 2016-10-19 株式会社デンソー イメージセンサ
JP6128787B2 (ja) 2012-09-28 2017-05-17 キヤノン株式会社 半導体装置
JP2014099582A (ja) 2012-10-18 2014-05-29 Sony Corp 固体撮像装置
JP6376245B2 (ja) * 2012-10-18 2018-08-22 ソニー株式会社 固体撮像装置、および電子機器
US9202963B2 (en) 2012-11-21 2015-12-01 Taiwan Semiconductor Manufacturing Company, Ltd. Dual-side illumination image sensor chips and methods for forming the same
US11063024B1 (en) 2012-12-22 2021-07-13 Monlithic 3D Inc. Method to form a 3D semiconductor device and structure
US11784169B2 (en) 2012-12-22 2023-10-10 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11961827B1 (en) 2012-12-22 2024-04-16 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11217565B2 (en) 2012-12-22 2022-01-04 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US8674470B1 (en) 2012-12-22 2014-03-18 Monolithic 3D Inc. Semiconductor device and structure
US11309292B2 (en) 2012-12-22 2022-04-19 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11018116B2 (en) 2012-12-22 2021-05-25 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US11916045B2 (en) 2012-12-22 2024-02-27 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11967583B2 (en) 2012-12-22 2024-04-23 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US12051674B2 (en) 2012-12-22 2024-07-30 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US10651054B2 (en) 2012-12-29 2020-05-12 Monolithic 3D Inc. 3D semiconductor device and structure
US10903089B1 (en) 2012-12-29 2021-01-26 Monolithic 3D Inc. 3D semiconductor device and structure
US11430667B2 (en) 2012-12-29 2022-08-30 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11177140B2 (en) 2012-12-29 2021-11-16 Monolithic 3D Inc. 3D semiconductor device and structure
US10600657B2 (en) 2012-12-29 2020-03-24 Monolithic 3D Inc 3D semiconductor device and structure
US10115663B2 (en) 2012-12-29 2018-10-30 Monolithic 3D Inc. 3D semiconductor device and structure
US12249538B2 (en) 2012-12-29 2025-03-11 Monolithic 3D Inc. 3D semiconductor device and structure including power distribution grids
US9871034B1 (en) 2012-12-29 2018-01-16 Monolithic 3D Inc. Semiconductor device and structure
US11087995B1 (en) 2012-12-29 2021-08-10 Monolithic 3D Inc. 3D semiconductor device and structure
US11430668B2 (en) 2012-12-29 2022-08-30 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US9385058B1 (en) 2012-12-29 2016-07-05 Monolithic 3D Inc. Semiconductor device and structure
US10892169B2 (en) 2012-12-29 2021-01-12 Monolithic 3D Inc. 3D semiconductor device and structure
US11004694B1 (en) 2012-12-29 2021-05-11 Monolithic 3D Inc. 3D semiconductor device and structure
JP2015053296A (ja) * 2013-01-28 2015-03-19 ソニー株式会社 半導体素子およびこれを備えた半導体装置
US8773562B1 (en) * 2013-01-31 2014-07-08 Apple Inc. Vertically stacked image sensor
US8946784B2 (en) 2013-02-18 2015-02-03 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for image sensor packaging
US10325651B2 (en) 2013-03-11 2019-06-18 Monolithic 3D Inc. 3D semiconductor device with stacked memory
US12094965B2 (en) 2013-03-11 2024-09-17 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and memory cells
US11869965B2 (en) 2013-03-11 2024-01-09 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and memory cells
US8902663B1 (en) 2013-03-11 2014-12-02 Monolithic 3D Inc. Method of maintaining a memory state
US11935949B1 (en) 2013-03-11 2024-03-19 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and memory cells
US11088130B2 (en) 2014-01-28 2021-08-10 Monolithic 3D Inc. 3D semiconductor device and structure
US8994404B1 (en) 2013-03-12 2015-03-31 Monolithic 3D Inc. Semiconductor device and structure
US11398569B2 (en) 2013-03-12 2022-07-26 Monolithic 3D Inc. 3D semiconductor device and structure
US12100646B2 (en) 2013-03-12 2024-09-24 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US10840239B2 (en) 2014-08-26 2020-11-17 Monolithic 3D Inc. 3D semiconductor device and structure
US11923374B2 (en) 2013-03-12 2024-03-05 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US9117749B1 (en) 2013-03-15 2015-08-25 Monolithic 3D Inc. Semiconductor device and structure
US9318640B2 (en) 2013-03-15 2016-04-19 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for image sensor packaging
US10224279B2 (en) 2013-03-15 2019-03-05 Monolithic 3D Inc. Semiconductor device and structure
US11341309B1 (en) 2013-04-15 2022-05-24 Monolithic 3D Inc. Automation for monolithic 3D devices
US11270055B1 (en) 2013-04-15 2022-03-08 Monolithic 3D Inc. Automation for monolithic 3D devices
US11030371B2 (en) 2013-04-15 2021-06-08 Monolithic 3D Inc. Automation for monolithic 3D devices
US11574109B1 (en) 2013-04-15 2023-02-07 Monolithic 3D Inc Automation methods for 3D integrated circuits and devices
US11720736B2 (en) 2013-04-15 2023-08-08 Monolithic 3D Inc. Automation methods for 3D integrated circuits and devices
US11487928B2 (en) 2013-04-15 2022-11-01 Monolithic 3D Inc. Automation for monolithic 3D devices
US9021414B1 (en) 2013-04-15 2015-04-28 Monolithic 3D Inc. Automation for monolithic 3D devices
KR102095494B1 (ko) * 2013-07-01 2020-03-31 삼성전자주식회사 씨모스 이미지 센서
CN104282697B (zh) * 2013-07-03 2017-11-03 中芯国际集成电路制造(上海)有限公司 图像传感器的形成方法
KR101305457B1 (ko) * 2013-07-19 2013-09-06 (주)실리콘화일 이중 감지 기능을 가지는 기판 적층형 이미지 센서
JP2015032687A (ja) * 2013-08-02 2015-02-16 ソニー株式会社 撮像素子、電子機器、および撮像素子の製造方法
JP6079502B2 (ja) * 2013-08-19 2017-02-15 ソニー株式会社 固体撮像素子および電子機器
KR101377063B1 (ko) * 2013-09-26 2014-03-26 (주)실리콘화일 기판 적층형 이미지 센서의 글로벌 셔터를 위한 픽셀회로
JP2015115522A (ja) * 2013-12-13 2015-06-22 ソニー株式会社 固体撮像装置および製造方法、並びに電子機器
JP6299406B2 (ja) * 2013-12-19 2018-03-28 ソニー株式会社 半導体装置、半導体装置の製造方法、及び電子機器
US10297586B2 (en) 2015-03-09 2019-05-21 Monolithic 3D Inc. Methods for processing a 3D semiconductor device
US12094829B2 (en) 2014-01-28 2024-09-17 Monolithic 3D Inc. 3D semiconductor device and structure
US11107808B1 (en) 2014-01-28 2021-08-31 Monolithic 3D Inc. 3D semiconductor device and structure
US11031394B1 (en) 2014-01-28 2021-06-08 Monolithic 3D Inc. 3D semiconductor device and structure
US9679936B2 (en) 2014-02-27 2017-06-13 Semiconductor Components Industries, Llc Imaging systems with through-oxide via connections
WO2016035184A1 (ja) * 2014-09-04 2016-03-10 オリンパス株式会社 固体撮像装置
US9887123B2 (en) 2014-10-24 2018-02-06 Newport Fab, Llc Structure having isolated deep substrate vias with decreased pitch and increased aspect ratio and related method
CN112201666B (zh) * 2014-12-18 2024-09-17 索尼公司 固体摄像器件和电子装置
US9608027B2 (en) * 2015-02-17 2017-03-28 Omnivision Technologies, Inc. Stacked embedded SPAD image sensor for attached 3D information
US11056468B1 (en) 2015-04-19 2021-07-06 Monolithic 3D Inc. 3D semiconductor device and structure
US11011507B1 (en) 2015-04-19 2021-05-18 Monolithic 3D Inc. 3D semiconductor device and structure
US10381328B2 (en) 2015-04-19 2019-08-13 Monolithic 3D Inc. Semiconductor device and structure
US10825779B2 (en) 2015-04-19 2020-11-03 Monolithic 3D Inc. 3D semiconductor device and structure
US12087629B2 (en) * 2015-05-18 2024-09-10 Adeia Semiconductor Technologies Llc Through-dielectric-vias (TDVs) for 3D integrated circuits in silicon
US9978791B2 (en) 2015-07-31 2018-05-22 Taiwan Semiconductor Manufacturing Co., Ltd Image sensor and method for manufacturing the same
US11956952B2 (en) 2015-08-23 2024-04-09 Monolithic 3D Inc. Semiconductor memory device and structure
US12178055B2 (en) 2015-09-21 2024-12-24 Monolithic 3D Inc. 3D semiconductor memory devices and structures
US12477752B2 (en) 2015-09-21 2025-11-18 Monolithic 3D Inc. 3D semiconductor memory devices and structures
US11978731B2 (en) 2015-09-21 2024-05-07 Monolithic 3D Inc. Method to produce a multi-level semiconductor memory device and structure
US11114427B2 (en) 2015-11-07 2021-09-07 Monolithic 3D Inc. 3D semiconductor processor and memory device and structure
WO2017053329A1 (en) 2015-09-21 2017-03-30 Monolithic 3D Inc 3d semiconductor device and structure
US12250830B2 (en) 2015-09-21 2025-03-11 Monolithic 3D Inc. 3D semiconductor memory devices and structures
US11937422B2 (en) 2015-11-07 2024-03-19 Monolithic 3D Inc. Semiconductor memory device and structure
US12100658B2 (en) 2015-09-21 2024-09-24 Monolithic 3D Inc. Method to produce a 3D multilayer semiconductor device and structure
US10522225B1 (en) 2015-10-02 2019-12-31 Monolithic 3D Inc. Semiconductor device with non-volatile memory
JP6639188B2 (ja) 2015-10-21 2020-02-05 ソニーセミコンダクタソリューションズ株式会社 半導体装置、および製造方法
US12219769B2 (en) 2015-10-24 2025-02-04 Monolithic 3D Inc. 3D semiconductor device and structure with logic and memory
US10847540B2 (en) 2015-10-24 2020-11-24 Monolithic 3D Inc. 3D semiconductor memory device and structure
US10418369B2 (en) 2015-10-24 2019-09-17 Monolithic 3D Inc. Multi-level semiconductor memory device and structure
US11114464B2 (en) 2015-10-24 2021-09-07 Monolithic 3D Inc. 3D semiconductor device and structure
US11296115B1 (en) 2015-10-24 2022-04-05 Monolithic 3D Inc. 3D semiconductor device and structure
US11991884B1 (en) 2015-10-24 2024-05-21 Monolithic 3D Inc. 3D semiconductor device and structure with logic and memory
US12120880B1 (en) 2015-10-24 2024-10-15 Monolithic 3D Inc. 3D semiconductor device and structure with logic and memory
US12035531B2 (en) 2015-10-24 2024-07-09 Monolithic 3D Inc. 3D semiconductor device and structure with logic and memory
US12016181B2 (en) 2015-10-24 2024-06-18 Monolithic 3D Inc. 3D semiconductor device and structure with logic and memory
KR102464716B1 (ko) 2015-12-16 2022-11-07 삼성전자주식회사 반도체 장치 및 그 제조 방법
US11869591B2 (en) 2016-10-10 2024-01-09 Monolithic 3D Inc. 3D memory devices and structures with control circuits
US11711928B2 (en) 2016-10-10 2023-07-25 Monolithic 3D Inc. 3D memory devices and structures with control circuits
US11812620B2 (en) 2016-10-10 2023-11-07 Monolithic 3D Inc. 3D DRAM memory devices and structures with control circuits
US12225704B2 (en) 2016-10-10 2025-02-11 Monolithic 3D Inc. 3D memory devices and structures with memory arrays and metal layers
US11930648B1 (en) 2016-10-10 2024-03-12 Monolithic 3D Inc. 3D memory devices and structures with metal layers
US11329059B1 (en) 2016-10-10 2022-05-10 Monolithic 3D Inc. 3D memory devices and structures with thinned single crystal substrates
US11251149B2 (en) 2016-10-10 2022-02-15 Monolithic 3D Inc. 3D memory device and structure
FR3061602B1 (fr) * 2017-01-02 2019-05-31 Stmicroelectronics (Crolles 2) Sas Systeme d'identification d'une puce 3d
WO2018186191A1 (ja) 2017-04-04 2018-10-11 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置、及び電子機器
WO2018186198A1 (ja) * 2017-04-04 2018-10-11 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置、及び電子機器
JP6963873B2 (ja) 2017-05-26 2021-11-10 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、固体撮像素子の製造方法および電子機器
JP7038494B2 (ja) 2017-06-15 2022-03-18 ルネサスエレクトロニクス株式会社 固体撮像素子
FR3069371B1 (fr) 2017-07-19 2019-08-30 Stmicroelectronics (Crolles 2) Sas Dispositif electronique capteur d'images
CN107509048B (zh) * 2017-09-20 2020-06-30 上海微阱电子科技有限公司 一种高寄生光敏感度像素单元及其驱动方法
CN107509047B (zh) * 2017-09-20 2020-06-30 上海微阱电子科技有限公司 一种3d堆叠单采样像素单元及其驱动方法
US11652115B2 (en) 2017-11-09 2023-05-16 Sony Semiconductor Solutions Corporation Solid-state imaging device and electronic apparatus
WO2019130702A1 (ja) * 2017-12-27 2019-07-04 ソニーセミコンダクタソリューションズ株式会社 撮像装置
KR20250110933A (ko) 2018-02-01 2025-07-21 소니 세미컨덕터 솔루션즈 가부시키가이샤 고체 촬상 장치 및 그 제조 방법, 및 전자 기기
JP7116591B2 (ja) * 2018-05-18 2022-08-10 キヤノン株式会社 撮像装置及びその製造方法
JP7082019B2 (ja) * 2018-09-18 2022-06-07 株式会社東芝 固体撮像装置
EP4411819A3 (en) 2018-11-13 2024-11-20 Sony Semiconductor Solutions Corporation Solid-state imaging device and electronic apparatus
JP2020096225A (ja) * 2018-12-10 2020-06-18 ソニーセミコンダクタソリューションズ株式会社 撮像装置及び電子機器
WO2020137334A1 (ja) * 2018-12-26 2020-07-02 ソニーセミコンダクタソリューションズ株式会社 光電変換素子、固体撮像装置及び電子機器
US11482556B2 (en) 2019-02-15 2022-10-25 Taiwan Semiconductor Manufacturing Company, Ltd. Low-noise image sensor having stacked semiconductor substrates
US11296106B2 (en) 2019-04-08 2022-04-05 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11763864B2 (en) 2019-04-08 2023-09-19 Monolithic 3D Inc. 3D memory semiconductor devices and structures with bit-line pillars
US11158652B1 (en) 2019-04-08 2021-10-26 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US10892016B1 (en) 2019-04-08 2021-01-12 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11018156B2 (en) 2019-04-08 2021-05-25 Monolithic 3D Inc. 3D memory semiconductor devices and structures
DE112020003071T5 (de) * 2019-06-26 2022-03-10 Sony Semiconductor Solutions Corporation Festkörper-bildgebungsvorrichtung
TWI888385B (zh) * 2019-06-26 2025-07-01 日商索尼半導體解決方案公司 攝像裝置
DE112020003133T5 (de) 2019-06-26 2022-03-10 Sony Semiconductor Solutions Corporation Bildgebungsvorrichtung
US12185018B2 (en) 2019-06-28 2024-12-31 Apple Inc. Stacked electromagnetic radiation sensors for visible image sensing and infrared depth sensing, or for visible image sensing and infrared image sensing
KR102741020B1 (ko) * 2019-10-08 2024-12-11 에스케이하이닉스 주식회사 이미지 센싱 장치
WO2021082015A1 (zh) * 2019-11-01 2021-05-06 深圳市汇顶科技股份有限公司 芯片电极开窗的方法和芯片
JP7603382B2 (ja) * 2019-11-18 2024-12-20 ソニーセミコンダクタソリューションズ株式会社 撮像素子および撮像素子の製造方法
WO2021106732A1 (ja) * 2019-11-29 2021-06-03 ソニーセミコンダクタソリューションズ株式会社 撮像装置および電子機器
KR102862901B1 (ko) 2020-09-25 2025-09-22 에스케이하이닉스 주식회사 이미지 센싱 장치
KR20220149243A (ko) * 2021-04-30 2022-11-08 에스케이하이닉스 주식회사 이미지 센싱 장치

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3246062B2 (ja) 1993-03-31 2002-01-15 カシオ計算機株式会社 フォトセンサシステム
JP3713418B2 (ja) * 2000-05-30 2005-11-09 光正 小柳 ３次元画像処理装置の製造方法
JP3719947B2 (ja) * 2001-04-18 2005-11-24 シャープ株式会社 固体撮像装置及びその製造方法
US7541627B2 (en) * 2004-03-08 2009-06-02 Foveon, Inc. Method and apparatus for improving sensitivity in vertical color CMOS image sensors
JP2006100620A (ja) * 2004-09-30 2006-04-13 Sony Corp 固体撮像素子及び半導体装置
JP2006108379A (ja) * 2004-10-05 2006-04-20 Sony Corp 固体撮像素子及びその駆動方法
KR100610481B1 (ko) * 2004-12-30 2006-08-08 매그나칩 반도체 유한회사 수광영역을 넓힌 이미지센서 및 그 제조 방법
KR100628236B1 (ko) * 2004-12-30 2006-09-26 동부일렉트로닉스 주식회사 웨이퍼 뒷면을 이용한 씨모스 이미지 센서 및 그 제조방법
US7576361B2 (en) * 2005-08-03 2009-08-18 Aptina Imaging Corporation Backside silicon wafer design reducing image artifacts from infrared radiation
US7728277B2 (en) * 2005-11-16 2010-06-01 Eastman Kodak Company PMOS pixel structure with low cross talk for active pixel image sensors
JP2007201009A (ja) * 2006-01-24 2007-08-09 Fujifilm Corp 固体撮像素子
US7586139B2 (en) * 2006-02-17 2009-09-08 International Business Machines Corporation Photo-sensor and pixel array with backside illumination and method of forming the photo-sensor
JP2008091840A (ja) * 2006-10-05 2008-04-17 Sony Corp 固体撮像装置及び電子機器
JP4667408B2 (ja) * 2007-02-23 2011-04-13 富士フイルム株式会社 裏面照射型固体撮像素子の製造方法
KR100825808B1 (ko) * 2007-02-26 2008-04-29 삼성전자주식회사 후면 조명 구조의 이미지 센서 및 그 이미지 센서 제조방법
JP4384198B2 (ja) * 2007-04-03 2009-12-16 シャープ株式会社 固体撮像装置およびその製造方法、電子情報機器
US8164124B2 (en) * 2007-04-04 2012-04-24 Taiwan Semiconductor Manufacturing Company, Ltd. Photodiode with multi-epi films for image sensor
JP2008277511A (ja) * 2007-04-27 2008-11-13 Fujifilm Corp 撮像素子及び撮像装置
EP2140256B1 (en) * 2007-04-27 2012-06-20 Nxp B.V. Biosensor chip
JP5104812B2 (ja) * 2009-05-07 2012-12-19 ソニー株式会社 半導体モジュール
JP5482025B2 (ja) * 2009-08-28 2014-04-23 ソニー株式会社 固体撮像装置とその製造方法、及び電子機器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10608034B2 (en) 2009-12-26 2020-03-31 Canon Kabushiki Kaisha Solid-state image pickup apparatus and image pickup system

Also Published As

Publication number Publication date
US8878121B2 (en) 2014-11-04
TWI505450B (zh) 2015-10-21
US20110049336A1 (en) 2011-03-03
US8530820B2 (en) 2013-09-10
CN103745983A (zh) 2014-04-23
TW201133809A (en) 2011-10-01
CN103745983B (zh) 2017-04-12
CN102005460A (zh) 2011-04-06
JP2011049445A (ja) 2011-03-10
US20130313616A1 (en) 2013-11-28
CN102005460B (zh) 2013-12-25
KR101679864B1 (ko) 2016-11-25
KR20110023758A (ko) 2011-03-08

Similar Documents

Publication Publication Date Title
JP5482025B2 (ja) 固体撮像装置とその製造方法、及び電子機器
KR102056021B1 (ko) 반도체 장치 및 전자 기기
JP5552768B2 (ja) 固体撮像装置とその製造方法、及び電子機器
TWI306663B (en) Solid-state image pickup device, electronic apparatus using such solid-state image pickup device and method of manufacturing solid-state image pickup device
JP2012199489A (ja) 固体撮像装置、固体撮像装置の製造方法、及び電子機器
JP6200035B2 (ja) 半導体装置
KR20140133814A (ko) 촬상 소자, 제조 장치 및 방법, 및, 촬상 장치
JP2011066241A (ja) 固体撮像装置とその製造方法、及び電子機器
CN100442530C (zh) 固态成像器件及其驱动方法和照相装置
JP4270105B2 (ja) 固体撮像素子
WO2022123934A1 (ja) 固体撮像装置及び電子機器
TWI455294B (zh) 積體電組件中之隔離銲線
TWI462203B (zh) 在積體電子元件中隔離打線接合
WO2022145138A1 (ja) 固体撮像装置及びその製造方法、並びに電子機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120810

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131024

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131105

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131220

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140121

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140203

R151 Written notification of patent or utility model registration

Ref document number: 5482025

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees