[go: up one dir, main page]

TWI852991B - 攝像裝置 - Google Patents

攝像裝置 Download PDF

Info

Publication number
TWI852991B
TWI852991B TW109104592A TW109104592A TWI852991B TW I852991 B TWI852991 B TW I852991B TW 109104592 A TW109104592 A TW 109104592A TW 109104592 A TW109104592 A TW 109104592A TW I852991 B TWI852991 B TW I852991B
Authority
TW
Taiwan
Prior art keywords
substrate
semiconductor substrate
insulating layer
imaging device
film
Prior art date
Application number
TW109104592A
Other languages
English (en)
Other versions
TW202044333A (zh
Inventor
藤井宣年
平松克規
中澤圭一
Original Assignee
日商索尼半導體解決方案公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商索尼半導體解決方案公司 filed Critical 日商索尼半導體解決方案公司
Publication of TW202044333A publication Critical patent/TW202044333A/zh
Application granted granted Critical
Publication of TWI852991B publication Critical patent/TWI852991B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/802—Geometry or disposition of elements in pixels, e.g. address-lines or gate electrodes
    • H10F39/8027—Geometry of the photosensitive area
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
    • H10F39/018—Manufacture or treatment of image sensors covered by group H10F39/12 of hybrid image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/809—Constructional details of image sensors of hybrid image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/811—Interconnections
    • H10P14/40—
    • H10W20/01—
    • H10W20/40—
    • H10W20/48—

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本揭示之一實施形態之攝像裝置具備：第1基板，其於第1半導體基板具有進行光電轉換之感測器像素；第2基板，其於第2半導體基板，具有輸出基於自感測器像素輸出之電荷之像素信號的讀出電路，且積層於第1基板；第1絕緣層，其設置於第1半導體基板與第2半導體基板之間；及第2絕緣層，其設置於第1半導體基板與第2半導體基板之間，且膜密度低於第1絕緣層。

Description

攝像裝置
本揭示係關於一種具有3維構造之攝像裝置。
先前來，2維構造之攝像裝置之每1像素之面積之微細化藉由導入微細製程與提高安裝密度來實現。近年來，為實現攝像裝置之進一步小型化及像素之高密度化，故開發3維構造之攝像裝置。3維構造之攝像裝置中，例如，具有複數個感測器像素之半導體基板、與具有處理各感測器像素中獲得之信號之信號處理電路的半導體基板相互積層(例如，參照專利文獻1)。 [先前技術文獻] [專利文獻]
[專利文獻1]日本專利特開2010-245506號公報
然而，於具有3維構造之攝像裝置中，謀求提高製造製程之自由度。
期望提供一種可使製造製程之自由度提高之攝像裝置。
本揭示之一實施形態之攝像裝置具備：第1基板，其於第1半導體基板具有進行光電轉換之感測器像素；第2基板，其於第2半導體基板，具有輸出基於自感測器像素輸出之電荷之像素信號的讀出電路，且積層於第1基板；第1絕緣層，其設置於第1半導體基板與第2半導體基板之間；及第2絕緣層，其設置於第1半導體基板與第2半導體基板之間，且膜密度低於第1絕緣層。
本揭示之一實施形態之攝像裝置中，於第1基板與第2基板之積層體中，於構成第1基板之第1半導體基板、與構成第2基板之第2半導體基板之間，設置第1絕緣層、及膜密度低於第1絕緣層之第2絕緣層。藉此，以第2絕緣層吸收第1半導體基板與第2半導體基板之接合步驟中產生之水分子(H2 O)。
以下，對本揭示之一實施形態，參照圖式詳細地進行說明。以下之說明係本揭示之一具體例，本揭示並非限定於以下態樣者。又，本揭示之各圖所示之各構成要件之配置或尺寸、尺寸比等，亦非限定於該等者。另，說明之順序如下所示。 1.實施形態(於第1半導體基板與第2半導體基板間設置有氫擴散防止層) 1-1.攝像裝置之構成 1-2.攝像裝置之製造方法 1-3.作用、效果 2.變化例 2-1.變化例1(使用平面型TG之例) 2-2.變化例2(於面板外緣使用Cu-Cu接合之例) 2-3.變化例3(於感測器像素與讀出電路間設置有偏移之例) 2-4.變化例4(設有讀出電路之矽基板為島狀之例) 2-5.變化例5(設有讀出電路之矽基板為島狀之例) 2-6.變化例6(4個感測器像素共用FD之例) 2-7.變化例7(以一般之行ADC電路構成行信號處理電路之例) 2-8.變化例8(將3片基板積層而構成攝像裝置之例) 2-9.變化例9(將邏輯電路設置於第1基板、第2基板之例) 2-10.變化例10(將邏輯電路設置於第3基板之例) 3.適用例 4.應用例
＜1.實施形態＞ 圖1係顯示本揭示之一實施形態之攝像裝置(攝像裝置1)之垂直方向之剖面構成之一例者。圖2係顯示圖1所示之攝像裝置1之概略構成之一例者。攝像裝置1為具有將於半導體基板11具有進行光電轉換之感測器像素12的第1基板10、及於半導體基板21具有輸出基於自感測器像素12輸出之電荷之圖像信號之讀出電路22的第2基板20積層之3維構造的攝像裝置。本實施形態之攝像裝置1係於第1基板10及第2基板20之積層體中，於半導體基板11與半導體基板21間，設有包含絕緣層46A、46B、46C之絕緣層46者。絕緣層46B以膜密度低於絕緣層46A、46C之絕緣膜構成。
(1-1.攝像裝置之構成) 攝像裝置1係將3片基板(第1基板10、第2基板20及第3基板30)依序積層者。
第1基板10如上所述於半導體基板11具有進行光電轉換之複數個感測器像素12。半導體基板11相當於本揭示之「第1半導體基板」之一具體例。複數個感測器像素12矩陣狀設置於第1基板10中之像素區域13內。第2基板20於半導體基板21，每4個感測器像素12具有1個輸出基於自感測器像素12輸出之電荷之像素信號的讀出電路22。半導體基板21相當於本揭示之「第2半導體基板」之一具體例。第2基板20具有：複數條像素驅動線23，其沿列方向延伸；及複數條垂直信號線24，其沿行方向延伸。第3基板30於半導體基板31具有處理像素信號之邏輯電路32。半導體基板31相當於本揭示之「第3半導體基板」之一具體例。邏輯電路32具有例如垂直驅動電路33、行信號處理電路34、水平驅動電路35及系統控制電路36。邏輯電路32(具體而言係水平驅動電路35)將各感測器像素12之輸出電壓Vout輸出至外部。邏輯電路32中，可於例如與源極電極及汲極電極相接之雜質擴散區域之表面，形成包含CoSi2 或NiSi等使用自對準矽化物(Self Aligned Silicide)製程形成之矽化物之低電阻區域。
垂直驅動電路33例如以列單位依序選擇複數個感測器像素12。行信號處理電路34對例如自由垂直驅動電路33選擇之列之各感測器像素12輸出之像素信號，實施相關雙重取樣(Correlated Double Sampling：CDS)處理。行信號處理電路34藉由實施例如CDS處理，擷取像素信號之信號位準，保持與各感測器像素12之受光量對應之像素資料。水平驅動電路35將例如保持於行信號處理電路34之像素資料依序輸出至外部。系統控制電路36控制例如邏輯電路32內之各區塊(垂直驅動電路33、行信號處理電路34及水平驅動電路35)之驅動。
圖3係顯示感測器像素12及讀出電路22之一例者。於以下，如圖3所示，對4個感測器像素12共用1個讀出電路22之情形進行說明。此處，「共用」意指將4個感測器像素12之輸出，輸入至共通之讀出電路22。
各感測器像素12具有相互共通之構成要件。圖3中，為相互區分各感測器像素12之構成要件，而於各感測器像素12之構成要件之符號末尾標註識別序號(1、2、3、4)。以下，於必須相互區分各感測器像素12之構成要件之情形時，於各感測器像素12之構成要件之符號末尾標註識別序號，但無須區分各感測器像素12之構成要件之情形時，省略各感測器像素12之構成要件之符號末尾之識別序號。
各感測器像素12具有例如光電二極體PD、與光電二極體PD電性連接之傳送電晶體TR、及經由傳送電晶體TR暫時保持自光電二極體PD輸出之電荷之浮動擴散區FD。光電二極體PD相當於本揭示之「光電轉換元件」之一具體例。光電二極體PD進行光電轉換產生與受光量對應之電荷。光電二極體PD之陰極電性連接於傳送電晶體TR之源極，光電二極體PD之陽極電性連接於基準電位線(例如，接地)。傳送電晶體TR之汲極電性連接於浮動擴散區FD，傳送電晶體TR之閘極電性連接於像素驅動線23。傳送電晶體TR為例如CMOS(Complementary Metal Oxide Semiconductor：互補金屬氧化物半導體)電晶體。
共用1個讀出電路22之各感測器像素12之浮動擴散區FD相互電性連接，且電性連接於共用之讀出電路22之輸入端。讀出電路22具有例如重設電晶體RST、選擇電晶體SEL及放大電晶體AMP。另，選擇電晶體SEL可視需要而省略。重設電晶體RST之源極(讀出電路22之輸入端)電性連接於浮動擴散區FD，重設電晶體RST之汲極電性連接於電源線VDD及放大電晶體AMP之汲極。重設電晶體RST之閘極電性連接於像素驅動線23。放大電晶體AMP之源極電性連接於選擇電晶體SEL之汲極，放大電晶體AMP之閘極電性連接於重設電晶體RST之源極。選擇電晶體SEL之源極(讀出電路22之輸出端)電性連接於垂直信號線24，選擇電晶體SEL之閘極電性連接於像素驅動線23。
傳送電晶體TR於傳送電晶體TR為接通狀態時，將光電二極體PD之電荷傳送至浮動擴散區FD。傳送電晶體TR之閘極(傳送閘極TG)例如圖1所示，自半導體基板11之表面貫通p井層42延伸至到達PD41之深度。重設電晶體RST將浮動擴散區FD之電位重設為特定電位。重設電晶體RST為接通狀態時，將浮動擴散區FD之電位重設為電源線VDD之電位。選擇電晶體SEL控制自讀出電路22輸出像素信號之時序。放大電晶體AMP產生與浮動擴散區FD所保持之電荷之位準對應之電壓信號作為像素信號。放大電晶體AMP構成源極隨耦型之放大器，且輸出與光電二極體PD中產生之電荷之位準對應之電壓之像素信號。放大電晶體AMP於選擇電晶體SEL為接通狀態時，將浮動擴散區FD之電位放大，將與該電位對應之電壓經由垂直信號線24輸出至行信號處理電路34。重設電晶體RST、放大電晶體AMP及選擇電晶體SEL為例如CMOS電晶體。
另，如圖4所示，選擇電晶體SEL可設置於電源線VDD與放大電晶體AMP之間。於該情形時，重設電晶體RST之汲極電性連接於電源線VDD及選擇電晶體SEL之汲極。選擇電晶體SEL之源極電性連接於放大電晶體AMP之汲極，選擇電晶體SEL之閘極電性連接於像素驅動線23。放大電晶體AMP之源極(讀出電路22之輸出端)電性連接於垂直信號線24，放大電晶體AMP之閘極電性連接於重設電晶體RST之源極。又，如圖5及圖6所示，FD傳送電晶體FDG可設置於重設電晶體RST之源極與放大電晶體AMP之閘極間。
FD傳送電晶體FDG於切換轉換效率時使用。一般而言，昏暗處之攝像時像素信號較小。基於Q=CV，進行電荷電壓轉換時，若浮動擴散區FD之電容(FD電容C)較大，則以放大電晶體AMP轉換為電壓時之V減小。另一方面，明亮處時，由於像素信號增大，若FD電容C增大，則浮動擴散區FD中，無法完全接收光電二極體PD之電荷。進而，為不使以放大電晶體AMP轉換成電壓時之V過大(換言之，減小)，必須使FD電容C增大。基於該等情況，將FD傳送電晶體FDG設為接通時，由於FD傳送電晶體FDG量之閘極電容增加，故全體FD電容C增大。另一方面，將FD傳送電晶體FDG設為斷開時，全體FD電容C減小。如此，可藉由將FD傳送電晶體FDG切換接通斷開，而將FD電容C設為可變，切換轉換效率。
圖7係顯示複數個讀出電路22、與複數條垂直信號線24之連接態樣之一例者。沿垂直信號線24之延伸方向(例如行方向)排列配置複數個讀出電路22之情形時，可將複數條垂直信號線24按各讀出電路22逐條分配。例如圖7所示，沿垂直信號線24之延伸方向(例如行方向)排列配置4個讀出電路22之情形時，可將4條垂直信號線24按各讀出電路22逐條分配。另，圖7中，為區分各垂直信號線24，於各垂直信號線24之符號末尾標註識別序號(1、2、3、4)。
接著，使用圖1對攝像裝置1之垂直方向之剖面構成進行說明。攝像裝置1如上所述具有將第1基板10、第2基板20及第3基板30依序積層之構成，且進而於第1基板10之背面(光入射面)側具備彩色濾光片40及受光透鏡50。彩色濾光片40及受光透鏡50分別按例如各感測器像素12逐個設置。即，攝像裝置1為背面照射型之攝像裝置。
第1基板10於半導體基板11之表面(面11S1)上積層絕緣層46而構成。第1基板10具有絕緣層46作為層間絕緣膜51之一部分。絕緣層46設置於半導體基板11與後述之半導體基板21間。半導體基板11以矽基板構成。半導體基板11於例如表面之一部分及其附近具有p井層42，於其以外之區域(較p井層42更深之區域)具有與p井層42不同之導電型之PD41。p井層42以p型之半導體區域構成。PD41以與p井層42不同之導電型(具體而言係n型)之半導體區域構成。半導體基板11於p井層42內，具有浮動擴散區FD作為與p井層42不同之導電型(具體而言係n型)之半導體區域。
本實施形態中，絕緣層46如上所述由絕緣層46A、46B、46C構成。絕緣層46A、46B、46C自半導體基板11側依序積層。
絕緣層46A係保護半導體基板11之表面者。絕緣層46A相當於本揭示之「第1絕緣層」之一具體例。作為絕緣層46A之材料，列舉氮化矽(Si3-x N4-y ，x、y分別表示原子缺失量(以下同樣))或碳化矽「SiC」等。絕緣層46A具有例如將半導體基板11之表面平坦化之絕緣膜46A1、及保護半導體基板11之表面之絕緣膜46A2(例如，參照圖15A～圖15C)。絕緣膜46A1使用例如氧化矽(SiO2-x ，x表示原子缺失量(以下同樣))形成。絕緣膜46A2使用上述氮化矽(Si3-x N4-y )或碳化矽(SiC)形成。絕緣層46A之垂直方向之膜厚(以下簡稱為厚度)為例如20 nm以上且200 nm以下。另，上述化學式係一例，除上述記述者以外，還包含不符合化學計量之同種化合物。關於以下記載之化學式亦同樣。
絕緣層46B係於層內具有可供圖分子擴散之間隙者，以膜密度低於絕緣層46A之絕緣膜構成。絕緣膜46B相當於本揭示之「第2絕緣層」之一具體例。詳情稍後敘述，但接合半導體基板11與半導體基板21時產生之水分被吸收至絕緣層46B。作為絕緣層46B之材料，可列舉氧化矽(SiO2-x )、氮氧化矽(SiON)、碳氧化矽(SiOCN)或碳氮化矽(SiCN)等。絕緣層46B之厚度(w：參照圖16)可為水分子(H2 O)之分子長度以上，例如2 nm以上，較佳為例如水分子(H2 O)之10倍以上之厚度(約200 nm)。絕緣層46B之厚度之上限無特別限定，但為例如構成絕緣層46A之氮化矽(Si3-x N4-y )膜(絕緣膜46A2)之厚度以下。
絕緣層46C為用以保護半導體基板21之背面(面21S2)者。絕緣層46C相當於本揭示之「第3絕緣層」之一具體例。作為絕緣層46C之材料，可與絕緣層46A同樣，列舉氮化矽(Si3-x N4-y )或碳化矽(SiC)等。絕緣層46C可為單層膜，亦可為例如絕緣膜46C1與絕緣膜46C2之積層膜(例如，參照圖15A～圖15C)。絕緣膜46C1使用例如氧化矽(SiO2-x )形成。絕緣膜46C2使用上述氮化矽(Si3-x N4-y )或碳化矽(SiC)形成。絕緣層46C之厚度為例如20 nm以上且200 nm以下。另，絕緣層46C未必一定設置，亦可適當省略。
第1基板10於各感測器像素12具有光電二極體PD、傳送電晶體TR及浮動擴散區FD。第1基板10為於半導體基板11之面11S1側(與光入射面側相反側、第2基板20側)之一部分，設置有傳送電晶體TR及浮動擴散區FD之構成。第1基板10具有分離各感測器元件12之元件分離部43。元件分離部43沿半導體基板11之法線方向(相對於半導體基板11之表面垂直之方向)延伸而形成。元件分離部43設置於相互相鄰之2個感測器像素12間。元件分離部43將相互相鄰之感測器像素12彼此電性分離。元件分離部43由例如氧化矽構成。元件分離部43例如貫通半導體基板11。第1基板10例如進而具有與元件分離部43之側面，且光電二極體PD側之面相接之p井層44。p井層44以與光電二極體PD不同之導電型(具體而言係p型)之半導體區域構成。第1基板10例如進而具有與半導體基板11之背面(面11S2，另一面)相接之固定電荷膜45。固定電荷膜45抑制產生起因於半導體基板11之受光面側之界面位準之暗電流，故帶負電。固定電荷膜45由例如具有負的固定電荷之絕緣膜形成。作為此種絕緣膜之材料，可列舉例如氧化鉿、氧化鋯、氧化鋁、氧化鈦或氧化鉭。藉由固定電荷膜45感應之電場，於半導體基板11之受光面側之界面形成電洞蓄積層。藉由該電洞蓄積層抑制產生來自界面之電子。彩色濾光片40設置於半導體基板11之背面側。彩色濾光片40例如與固定電荷膜45相接而設置，且設置於隔著固定電荷膜45與感測器像素12對向之位置。受光透鏡50例如與彩色濾光片40相接而設置，且設置於隔著彩色濾光片40及固定電荷膜45與感測器像素12對向之位置。
第2基板20於半導體基板21上積層絕緣層52而構成。絕緣層52第2基板20具有絕緣層52作為層間絕緣膜51之一部分。絕緣層52設置於半導體基板21與半導體基板31之間。半導體基板21以矽基板構成。第2基板20於每4個感測器像素12具有1個讀出電路22。第2基板20構成為於半導體基板21之表面(與第3基板30對向之面21S1、一面)側之一部分設置有讀出電路22。第2基板20將半導體基板21之背面(面21S2)朝向半導體基板11之表面(面11S1)而貼合於第1基板10。即，第2基板20以正面對背面(Face to Back)貼合於第1基板10。第2基板20進而於與半導體基板21同一層內具有貫通半導體基板21之絕緣層53。第2基板20具有絕緣層53作為層間絕緣膜51之一部分。絕緣層53以覆蓋後述之貫通配線54之側面之方式設置。
包含第1基板10及第2基板20之積層體具有層間絕緣膜51、及設置於層間絕緣膜51內之貫通配線54。貫通配線54相當於本揭示之「第1貫通配線」之一具體例。上述積層體於各感測器像素12具有1條貫通配線54。貫通配線54沿半導體基板21之法線方向延伸，且貫通層間絕緣膜51中之包含絕緣層53之部位而設置。第1基板10及第2基板20藉由貫通配線54相互電性連接。具體而言，貫通配線54電性連接於浮動擴散區FD及後述之連接配線55。
包含第1基板10及第2基板20之積層體進而具有設置於層間絕緣膜51內之貫通配線47、48(參照後述之圖8)。貫通配線47、48相當於本揭示之「第2貫通配線」之一具體例。上述積層體於各感測器像素12具有1條貫通配線47與1條貫通配線48。貫通配線47、48分別沿半導體基板21之法線方向延伸，且貫通層間絕緣膜51中之包含絕緣層53之部位而設置。第1基板10及第2基板20藉由貫通配線47、48相互電性連接。具體而言，貫通配線47電性連接於半導體基板11之p井層42、與第2基板20內之配線。貫通配線48電性連接於傳送閘極TG及像素驅動線23。
第2基板20例如於絕緣層52內具有與讀出電路22或半導體基板21電性連接之複個連接部59。第2基板20進而於例如絕緣層52上具有配線層56。配線層56具有例如絕緣層57、及設置於絕緣層57內之複數條像素驅動線23及複數條垂直信號線24。配線層56進而於例如絕緣層57內具有複數條連接配線55，其等於每4個感測器像素12逐一配置。連接配線55將電性連接於共用讀出電路22之4個感測器像素12所含之浮動擴散區FD之各貫通配線54相互電性連接。此處，貫通配線54、48之總數多於第1基板10所含之感測器像素12之總數，為第1基板10所含之感測器像素12之總數之2倍。又，貫通配線54、48、47之總數多於第1基板10所含之感測器像素12之總數，為第1基板10所含之感測器像素12之總數的3倍。
配線層56進而於例如絕緣層57內具有複數個焊墊電極58。各焊墊電極58以例如Cu(銅)、Al(鋁)等金屬形成。各焊墊電極58露出於配線層56之表面。各焊墊電極58用於第2基板20與第3基板30之電性連接、及第2基板20與第3基板30之貼合。複數個焊墊電極58例如逐一設置於各像素驅動線23及垂直信號線24。此處，焊墊電極58之總數(或，焊墊電極58與焊墊電極64(後述)之接合總數)少於第1基板10所含之感測器像素12之總數。
第3基板30例如於半導體基板31上積層層間絕緣膜61而構成。另，第3基板30如後所述，以表面側之面彼此貼合於第2基板20，因此，對第3基板30內之構成進行說明時，上下之說明與圖式中之上下方向相反。半導體基板31以矽基板構成。第3基板30為於半導體基板31之表面(面31S1)側之一部分設有邏輯電路32之構成。第3基板30進而於例如層間絕緣膜61上具有配線層62。配線層62具有例如絕緣層63、及設置於絕緣層63內之複數個焊墊電極64。複數個焊墊電極64與邏輯電路32電性連接。各焊墊電極64以例如Cu(銅)形成。各焊墊電極64露出於配線層62之表面。各焊墊電極64用於第2基板20與第3基板30之電性連接、及第2基板20與第3基板30之貼合。又，焊墊電極64未必為複數，即便為1個亦可與邏輯電路32電性連接。第2基板20及第3基板30藉由焊墊電極58、64彼此之接合而相互電性連接。即，傳送電晶體TR之閘極(傳送閘極TG)經由貫通配線54、焊墊電極58、64電性連接於邏輯電路32。第3基板30將半導體基板31之表面(面31S1)朝向半導體基板21之表面(面21S1)側朝向而貼合於第2基板20。即，第3基板30正面對正面(Face to Face)地貼合於第2基板20。
圖8及圖9係顯示攝像裝置1之水平方向之剖面構成之一例者。圖8及圖9之上側之圖係顯示圖1之剖面Sec1之剖面構成之一例的圖，圖8及圖9之下側之圖係顯示圖1之剖面Sec2之剖面構成之一例的圖。圖8中，例示將2組2x2之4個感測器像素12沿第2方向H排列之構成，圖9中，例示將4組2x2之4個感測器像素12沿第1方向V及第2方向H排列之構成。另，圖8及圖9之上側之剖視圖中，於顯示圖1之剖面Sec1之剖面構成之一例的圖，疊加顯示半導體基板11之表面構成之一例之圖，且省略絕緣層46。又，圖8及圖9下側之剖視圖中，於顯示圖1之剖面Sec2之剖面構成之一例的圖，疊加顯示半導體基板21之表面構成之一例之圖。
如圖8及圖9所示，複數條貫通配線54、複數條貫通配線48及複數條貫通配線47於第1基板10之面內沿第1方向V(圖8之上下方向、圖9之左右方向)帶狀排列配置。另，圖8及圖9中，例示有將複數條貫通配線54、複數條貫通配線48及複數條貫通配線47沿第1方向V排列成2行而配置之情形。第1方向V與矩陣狀配置之複數個感測器像素12之2個排列方向(例如列方向及行方向)中之一排列方向(例如行方向)平行。共用讀出電路22之4個感測器像素12中，4個浮動擴散區FD例如隔著元件分離部43相互接近配置。共用讀出電路22之4個感測器像素12中，4個傳送閘極TG以包圍4個浮動擴散區FD之方式配置，成為例如由4個傳送閘極TG而成圓環形狀之形狀。
絕緣層53以沿第1方向V延伸之複數個區塊構成。半導體基板21以沿第1方向V延伸，且隔著絕緣層53沿與第1方向V正交之第2方向H排列配置之複數個島狀之區塊21A構成。於各區塊21A，設置有例如複數組重設電晶體RST、放大電晶體AMP及選擇電晶體SEL。由4個感測器像素12共用之1個讀出電路22由例如存在於與4個感測器像素12對向之區域內之重設電晶體RST、放大電晶體AMP及選擇電晶體SEL構成。由4個感測器像素12共用之1個讀出電路22由例如絕緣層53之左邊相鄰之區塊21A內之放大電晶體AMP、絕緣層53之右邊相鄰之區塊21A內之重設電晶體RST及選擇電晶體SEL構成。
圖10、圖11、圖12及圖13係顯示攝像裝置1之水平面內之配線佈局之一例之圖。圖10～圖13中，例示將由4個感測器像素12共用之1個讀出電路22設置於與4個感測器像素12對向之區域內之情形。圖10～圖13所記載之配線設置於例如配線層56中互不相同之層內。
相互相鄰之4條貫通配線54例如圖10所示，與連接配線55電性連接。相互相鄰之4條貫通配線54進而例如圖10所示，經由連接配線55及連接部59，與絕緣層53之左邊相鄰之區塊21A所含之放大電晶體AMP之閘極、及絕緣層53之右邊相鄰之區塊21A所含之重設電晶體RST之閘極電性連接。
電源線VDD例如圖11所示，配置於與沿第2方向H排列配置之各讀出電路22對向之位置。電源線VDD例如圖11所示，經由連接部59電性連接於沿第2方向H排列配置之各讀出電路22之放大電晶體AMP之汲極及重設電晶體RST之汲極。2條像素驅動線23例如圖11所示，配置於與沿第2方向H排列配置之各讀出電路22對向之位置。一像素驅動線23(第2控制線)例如圖11所示，為電性連接於沿第2方向H排列配置之各讀出電路22之重設電晶體RST之閘極的配線RSTG。另一像素驅動線23(第3控制線)例如圖11所示，為電性連接於沿第2方向H排列配置之各讀出電路22之選擇電晶體SEL之閘極的配線SELG。各讀出電路22中，放大電晶體AMP之源極、與選擇電晶體SEL之汲極例如圖11所示，經由配線25相互電性連接。
2條電源線VSS例如圖12所示，配置於與沿第2方向H排列配置之各讀出電路22對向之位置。各電源線VSS例如圖12所示，於與沿第2方向H排列配置之各感測器像素12對向之位置，電性連接於複數條貫通配線47。4條像素驅動線23例如圖12所示，配置於與沿第2方向H排列配置之各讀出電路22對向之位置。4條像素驅動線23之各者例如圖12所示，為電性連接於沿第2方向H排列配置之各讀出電路22所對應之4個感測器像素12中之1個感測器像素12之貫通配線48的配線TRG。即，4條像素驅動線23(第1控制線)電性連接於沿第2方向H排列配置之各感測器像素12之傳送電晶體TR之閘極(傳送閘極TG)。圖12中，為區分各配線TRG，於各配線TRG之末尾標註識別碼(1、2、3、4)。
垂直信號線24例如圖13所示，配置於與沿第1方向V排列配置之各讀出電路22對向之位置。垂直信號線24(輸出線)例如圖13所示，電性連接於沿第1方向V排列配置之各讀出電路22之輸出端(放大電晶體AMP之源極)。
(1-2.攝像裝置之製造方法) 接著，對攝像裝置1之製造方法進行說明。圖14A～圖14F係顯示攝像裝置1之製造過程之一例之圖。
首先，於半導體基板11，形成p井層42、或元件分離部43、p井層44。接著，於半導體基板11形成光電二極體PD、傳送電晶體TR及浮動擴散區FD(圖14A)。藉此，於半導體基板11形成感測器像素12。此時，作為感測器像素12所用之電極材料，較佳不使用自對準矽化物製程之CoSi2 或NiSi等耐熱性較低之材料。不如使用耐熱性較高之材料，作為感測器像素12所用之電極材料較佳。作為耐熱性較高之材料，列舉例如多晶矽。隨後，於半導體基板11上，形成絕緣層46(絕緣層46A、46B)(圖14A)。如此，形成第1基板10。
接著，於第1基板10(絕緣層46B)上貼合半導體基板21(圖14B)。隨後，視需要將半導體基板21薄壁化。此時，將半導體基板21之厚度設為形成讀出電路22所需之膜厚。對該半導體基板11與半導體基板21之貼合，使用圖15A～圖15C及圖16稍後敘述詳情。半導體基板21之厚度一般為數百nm左右。然而，根據讀出電路22之定義，亦可實現FD(Fully Depletion：完全耗盡)型，於該情形時，作為半導體基板21之厚度，可採用數nm～數μm之範圍。
接著，於與半導體基板21同一層內，形成絕緣層53(圖14C)。將絕緣層53形成於例如與浮動擴散區FD對向之部位。例如，對半導體基板21，形成貫通半導體基板21之狹縫(開口21H)，而將半導體基板21分離成複數個區塊21A。隨後，以埋入狹縫之方式形成絕緣層53。隨後，於半導體基板21之各區塊21A，形成包含放大電晶體AMP等之讀出電路22(圖14C)。此時，作為感測器像素12之電極材料，使用耐熱性較高之金屬材料之情形時，可藉由熱氧化形成讀出電路22之閘極絕緣膜。
接著，於半導體基板21上形成絕緣層52。如此，形成包含絕緣層46、52、53之層間絕緣膜51。接著，於層間絕緣膜51形成貫通孔51A、51B(圖14D)。具體而言，於絕緣層52中之與讀出電路22對向之部位形成貫通絕緣層52之貫通孔51B。又，於層間絕緣膜51中之與浮動擴散區FD對向之部位(即，與絕緣層53對向之部位)，形成貫通層間絕緣膜51之貫通孔51A。
接著，藉由將導電性材料埋入至貫通孔51A、51B，於貫通孔51A內形成貫通配線54，且於貫通孔51B內形成連接部59(圖14E)。進而，於絕緣層52上，形成將貫通配線54與連接部59相互電性連接之連接配線55(圖14E)。隨後，將配線層56形成於絕緣層52上(圖14F)。如此，形成第2基板20。
接著，將第2基板20以半導體基板31之表面側朝向半導體基板21之表面，貼合於形成有邏輯電路32或配線層62的第3基板30(圖14G)。此時，藉由將第2基板20之焊墊電極58與第3基板30之焊墊電極64相互接合，而將第2基板20與第3基板30相互電性連接。如此，製造攝像裝置1。
圖15A～圖15C係顯示半導體基板11與半導體基板21之接合步驟之一例之圖。本實施形態中，於半導體基板11形成光電二極體PD、傳送電晶體TR及浮動擴散區FD後，如圖15A所示，使用例如高密度電漿化學氣相成長(CVD：Chemical Vapor Deposition，化學氣相沈積)將包含氧化矽(SiO2-x )膜之絕緣膜46A1成膜，並將表面平坦化。隨後，於絕緣膜46A1上，使用例如減壓電漿CVD將包含氮化矽(Si3-x N4-y )膜之絕緣膜46A2成膜，形成絕緣層46A。又，同樣，於半導體基板21之與半導體基板11之接合面(背面，面21S2)上，形成包含絕緣膜46C1及絕緣膜46C2之絕緣膜46C1。
接著，如圖15B所示，例如於絕緣層46A上，使用例如化學氣相成長法(CVD)形成例如包含氧化矽(SiO2-x )膜之絕緣層46B。另，圖15B中，已顯示將絕緣層46B設置於半導體基板11側之例，亦可設置於半導體基板21側。或，又可於半導體基板11及半導體基板21之各者，設置成為絕緣層46B之氧化矽(SiO2-x )膜。於該時點，由於半導體基板21中未形成構成讀出電路22之各種電晶體及配線等，故可於半導體基板21側容易地成膜絕緣層46B。又，於半導體基板21側形成絕緣層46B之情形時，可省略形成於半導體基板21之背面(面21S2)之絕緣層46C。
接著，如圖15C所示，照射例如氧電漿將表面活性化，而接合半導體基板11與半導體基板21。藉此，於半導體基板11與半導體基板21間，形成有依序積層絕緣層46A、膜密度低於絕緣層46A之絕緣層46B及具有與絕緣層46A同樣之膜密度之絕緣層46C的絕緣層46。絕緣層46之此種積層構造可藉由例如透過電子顯微鏡(TEM：Transmission Electron Microscope)將膜密度之差量作為對比度確認。
圖16係顯示半導體基板11與半導體基板21接合時之接合面之狀況之圖。如上所述，照射氧電漿使表面活性化之情形時，於絕緣層46B及絕緣層46C之表面，如圖16所示，產生氧原子(O)或羥基(-OH)。隨後，藉由加壓，半導體基板11與半導體基板21接合，但此時，於接合界面會因脫水縮合而產生水分子(H2 O)。此時，於接合面為氮化矽(Si3-x N4-y )膜/氮化矽(Si3-x N4-y )膜之情形時，水分子(H2 O)不會被吸收而成為空隙(氣孔)。形成於接合面之空隙會使半導體基板11與半導體基板21之接合強度降低，且於上述之讀出電路22之形成步驟等中之加熱處理時破壞接合面。相對於此，本實施形態中，於包含氮化矽(Si3-x N4-y )膜之絕緣膜46A2上設置包含氧化矽(SiO2-x )膜之絕緣層46B，而使半導體基板11與半導體基板21之接合面成為氮化矽(Si3-x N4-y )膜/氧化矽(SiO2-x )膜。氧化矽(SiO2-x )膜與氮化矽(Si3-x N4-y )膜相比，膜內具有間隙(結晶缺陷)，膜密度較低。膜密度較低之膜較膜密度較高之膜可擴散更多之水分子。藉此，接合界面中產生之水分子(H2 O)如圖16所示，被絕緣層46B吸收。因此，抑制接合界面中產生空隙。
(1-3.作用、效果) 先前，2維構造之攝像裝置1之每1像素面積之微細化係藉由導入微細製程與提高安裝密度而實現。近年來，為實現攝像裝置之進一步小型化及每1像素之面積之微細化，而開發出3維構造之攝像裝置。3維構造之攝像裝置中，例如將具有複數個感測器像素之半導體基板(第1半導體基板)、與具有處理以各感測器像素獲得之信號之信號處理電路的半導體基板(第2半導體基板)相互積層。藉此，可以與目前同等之晶片尺寸，進一步提高感測器像素之積體度、或進一步擴大信號處理電路之尺寸。
然而，具有3維構造之攝像裝置中，於上述第1半導體基板形成電晶體後，具有將第2半導體基板接合且將其於Front End Of the Line(FEOL：生產線前端製程)流動之步驟。因此，尋求開發即便為高溫條件(例如超過800℃)下亦無變化之接合技術及接合構造。
相對於此，本實施形態中，積層有第1基板10與第2基板20之積層體中，將設置於構成第1基板10之半導體基板11、與構成第2基板20之半導體基板21間之絕緣層46設為絕緣層46A、膜密度低於絕緣層46A之絕緣層46B、及具有與絕緣層46A同樣之構成之絕緣層46C之積層構造。又，於半導體基板11與半導體基板21之接合步驟中，將接合面之一者設為絕緣層46B而貼合半導體基板11與半導體基板21。藉此，半導體基板11與半導體基板21之接合步驟中產生之水分子(H2 O)被絕緣層46B吸收，而抑制接合界面中產生空隙。
藉由以上，本實施形態之攝像裝置1中，由於抑制半導體基板11與半導體基板21之接合界面中產生空隙，故可提高製造製程之自由度。又，藉此，可實現具有3維構造之攝像裝置1，且可提高製造良率。
於以下，對變化例1～10進行說明。另，以下之說明中，對於與上述實施形態同一構成部分，標註同一符號適當省略其之說明。
＜2.變化例＞ (2-1.變化例1) 圖17係顯示上述實施形態之變化例(變化例1)之攝像裝置(攝像裝置1)之垂直方向之剖面構成之一例之圖。本變化例中，傳送電晶體TR具有平面型之傳送閘極TG。因此，傳送閘極TG不貫通p井層42，而形成於半導體基板11之表面。對傳送電晶體TR使用平面型之傳送閘極TG之情形時，攝像裝置1亦具有與上述實施形態同樣之效果。
(2-2.變化例2) 圖18係顯示上述實施形態之變化例(變化例2)之攝像裝置(攝像裝置1)之垂直方向之剖面構成之一例之圖。本變化例中，第2基板20與第3基板30之電性連接於與第1基板10中之周邊區域14對向之區域進行。周邊區域14相當於第1基板10之邊緣區域，設置於像素區域13之周緣。本變化例中，第2基板20於與周邊區域14對向之區域具有複數個焊墊電極58，第3基板30於與周邊區域14對向之區域具有複數個焊墊電極64。第2基板20及第3基板30藉由設置於與周邊區域14對向之區域之焊墊電極58、64彼此之接合，而相互電性連接。
如此，本變化例中，藉由與周邊區域14對向之區域所設置之焊墊電極58、64彼此之接合，將第2基板20及第3基板30相互電性連接。藉此，與在對向於像素區域13之區域，連接焊墊電極58、64彼此之情形相比，可減少阻礙每1像素之面積之微細化之虞。因此，除上述實施形態之效果外，可以與目前同等之晶片尺寸，提供一種不會阻礙每1像素之面積之微細化的3維構造之攝像裝置1。
(2-3.變化例3) 圖19係顯示上述實施形態之變化例(變化例3)之攝像裝置(攝像裝置1)之垂直方向之剖面構成之一例之圖。圖20係顯示上述實施形態之變化例(變化例3)之攝像裝置(攝像裝置1)之垂直方向之剖面構成之另一例之圖。圖19及圖20上側之圖係圖1之剖面Sec1之剖面構成之一變化例，圖19下側之圖係圖1之剖面Sec2之剖面構成之一變化例。另，圖19及圖20上側之剖視圖中，於顯示圖1之剖面Sec1之剖面構成之一變化例之圖，疊加顯示圖1之半導體基板11之表面構成之一變化例的圖，且省略絕緣層46。又，圖19及圖20下側之剖視圖中，於顯示圖1之剖面Sec2之剖面構成之一變化例之圖，疊加顯示半導體基板21之表面構成之一變化例的圖。
如圖19及圖20所示，複數條貫通配線54、複數條貫通配線48及複數條貫通配線47(圖中矩陣裝配置之複數個點)於第1基板10之面內沿第1方向V(圖19及圖20之左右方向)帶狀排列配置。另，圖19及圖20中，例示將複數條貫通配線54、複數條貫通配線48及複數條貫通配線47沿第1方向V排列成2行而配置之情形。共用讀出電路22之4個感測器像素12中，4個浮動擴散區FD例如隔著元件分離部43相互接近配置。共用讀出電路22之4個感測器像素12中，4個傳送閘極TG(TG1、TG2、TG3、TG4)以包圍4個浮動擴散區FD之方式配置，成為例如由4個傳送閘極TG而成圓環形狀之形狀。
絕緣層53以沿第1方向V延伸之複數個區塊構成。半導體基板21以沿第1方向V延伸，且隔著絕緣層53沿與第1方向V正交之第2方向H排列配置之複數個島狀之區塊21A構成。於各區塊21A，設置有例如重設電晶體RST、放大電晶體AMP及選擇電晶體SEL。由4個感測器像素12共用之1個讀出電路22例如不與4個感測器像素12正對配置，而沿第2方向H偏移配置。
圖19中，由4個感測器像素12共用之1個讀出電路22於第2基板20中，由位於將4個感測器像素12所對向之區域沿第2方向H偏移之區域內之重設電晶體RST、放大電晶體AMP及選擇電晶體SEL構成。由4個感測器像素12共用之1個讀出電路22由例如1個區塊21A內之放大電晶體AMP、重設電晶體RST及選擇電晶體SEL構成。
圖20中，由4個感測器像素12共用之1個讀出電路22於第2基板20中，由位於將4個感測器像素12所對向之區域沿第2方向H偏移之區域內之重設電晶體RST、放大電晶體AMP、選擇電晶體SEL及FD傳送電晶體FDG構成。由4個感測器像素12共用之1個讀出電路22由例如1個區塊21A內之放大電晶體AMP、重設電晶體RST、選擇電晶體SEL及FD傳送電晶體FDG構成。
本變化例中，由4個感測器像素12共用之1個讀出電路22例如不與4個感測器像素12正對配置，而自與4個感測器像素12正對之位置沿第2方向H偏移配置。此種情形時，可縮短配線25，或可省略配線25，而以共通之雜質區域構成放大電晶體AMP之源極與選擇電晶體SEL之汲極。其結果，可減小讀出電路22之尺寸或擴大讀出電路22內之其他部位之尺寸。
(2-4.變化例4) 圖21係顯示上述實施形態之變化例(變化例4)之攝像裝置(攝像裝置1)之水平方向之剖面構成之一例之圖。圖21中，顯示圖9之剖面構成之一變化例。
本變化例中，以隔著絕緣層53沿第1方向V及第2方向H排列配置之複數個島狀之區塊21A構成半導體基板21。於各區塊21A設置有例如一組重設電晶體RST、放大電晶體AMP及選擇電晶體SEL。此種情形時，可藉由絕緣層53抑制相互相鄰之讀出電路22彼此之串擾，且可抑制再生圖像上之解像度降低或起因於混色之畫質劣化。
(2-5.變化例5) 圖22係顯示上述實施形態之變化例(變化例5)之攝像裝置(攝像裝置1)之水平方向之剖面構成之一例之圖。圖22中，顯示圖21之剖面構成之一變化例。
本變化例中，由4個感測器像素12共用之1個讀出電路22例如不與4個感測器像素12正對配置，而沿第1方向V偏移配置。本變化例中，與變化例4同樣，以隔著絕緣層53沿第1方向V及第2方向H排列配置之複數個島狀之區塊21A構成半導體基板21。於各區塊21A設置有例如一組重設電晶體RST、放大電晶體AMP及選擇電晶體SEL。本變化例中，進而亦將複數條貫通配線47及複數條貫通配線54沿第2方向H排列。具體而言，將複數條貫通配線47配置於共用某讀出電路22之4條貫通配線54、及共用第2方向H上與該讀出電路22相鄰之另一讀出電路22的4條貫通配線54間。此種情形時，可藉由絕緣層53及貫通配線47抑制相互相鄰之讀出電路22彼此之串擾，且可抑制再生圖像上之解像度降低或起因於混色之畫質劣化。
(2-6.變化例6) 圖23係顯示上述實施形態之變化例(變化例6)之攝像裝置(攝像裝置1)之水平方向之剖面構成之一例之圖。圖23中，顯示圖8之剖面構成之一變化例。
本變化例中，第1基板10於各感測器像素12具有光電二極體PD及傳送電晶體TR，且每4個感測器像素12共用浮動擴散區FD。因此，本變化例中，對每4個感測器像素12，設置1條貫通配線54。
矩陣狀配置之複數個感測器像素12中，方便起見，將藉由與共用1個浮動擴散區FD之4個感測器像素12對應之單位區域，沿第1方向V偏移1個感測器像素12量而獲得之區域所對應之4個感測器像素12，稱為4個感測器像素12A。此時，本變化例中，第1基板10係每4個感測器像素12A共用貫通配線47。因此，本變化例中，對每4個感測器像素12設置1條貫通配線47。
本變化例中，第1基板10具有按各感測器像素12分離光電二極體PD及傳送電晶體TR之元件分離部43。元件分離部43自半導體基板11之法線方向觀察時，未被感測器像素12完全包圍，而於浮動擴散區FD(貫通配線54)之附近、與貫通配線47之附近具有間隙(未形成區域)。且，藉由該間隙，可實現4個感測器像素12共用1條貫通配線54、或4個感測器像素12共用1條貫通配線47。本變化例中，第2基板20於共用浮動擴散區FD之每4個感測器像素12具有讀出電路22。
圖24係顯示本變化例之攝像裝置1之水平方向之剖面構成之另一例之圖。圖24中，顯示圖21之剖面構成之一變化例。本變化例中，第1基板10於各感測器像素12具有浮動擴散區PD及傳送電晶體TR，且每4個感測器像素12共用浮動擴散區FD。再者，第1基板10具有按各感測器像素12分離光電二極體PD及傳送電晶體TR之元件分離部43。
圖25係顯示本變化例之攝像裝置1之水平方向之剖面構成之另一例之圖。圖43中，顯示圖22之剖面構成之一變化例之圖。本變化例中，第1基板10於各感測器像素12具有浮動擴散區PD及傳送電晶體TR，且每4個感測器像素12共用浮動擴散區FD。再者，第1基板10具有按各感測器像素12分離光電二極體PD及傳送電晶體TR之元件分離部43。
(2-7.變化例7) 圖26係顯示上述實施形態及變化例1～6之變化例(變化例7)之攝像裝置(攝像裝置1)之電路構成之一例之圖。本變化例之攝像裝置1係搭載有行並列ADC之CMOS影像感測器。
如圖26所示，本變化例之攝像裝置1構成為除將包含光電轉換元件之複數個感測器像素12矩陣狀(Matrix狀)2維配置而成的像素區域13外，還具有垂直驅動電路33、行信號處理電路34、參照電壓供給部38、水平驅動電路35、水平輸出線37及系統控制電路36。
於該系統構成中，系統控制電路36基於主時脈MCK產生成為垂直驅動電路33、行信號處理電路34、參照電壓供給部38及水平驅動電路35等之動作之基準的時脈信號或控制信號等，且賦予至垂直驅動電路33、行信號處理電路34、參照電壓供給部38及水平驅動電路35等。
又，垂直驅動電路38與像素區域13之各感測器像素12一同形成於第1基板10，再者，亦形成於形成有讀出電路22之第2基板20。行信號處理電路34、參照電壓供給部38、水平驅動電路35、水平輸出線37及系統控制電路36形成於第3基板。
作為感測器像素12，此處省略圖示，但例如除光電二極體PD外，亦可使用具有將以光電二極體PD光電轉換獲得之電荷傳送至浮動擴散區FD之傳送電晶體TR的構成之圖。又，作為讀出電路22，此處省略圖示，但可使用例如具有控制浮動擴散區FD之電位之重設電晶體RST、輸出與浮動擴散區FD之電位對應之信號之放大電晶體AMP、用以進行像素選擇之選擇電晶體SEL之3種電晶體構成者。
像素區域13中，2維配置感測器像素12，且對該m列n行之像素配置依每列配線像素驅動線23，依每行配線垂直信號線24。複數條像素驅動線23之各一端連接於與垂直驅動電路33之各列對應之各輸出端。垂直驅動電路33由移位暫存器等構成，且經由複數條像素驅動線23進行像素區域13之列位址或列掃描之控制。
行信號處理電路34具有例如依像素區域13之各像素行，即於各垂直信號線24設置之ADC(類比-數位轉換電路)34-1～34-m，將自像素區域13之各感測器像素12按各行輸出之類比信號轉換為數位信號並輸出。
參照電壓供給部38例如具有DAC(數位-類比轉換電路)38A，作為產生位準隨著時間經過傾斜狀變化的所謂斜坡(RAMP)波形之參照電壓Vref之機構。另，作為產生斜坡波形之參照電壓Vref之機構，並不限定於DAC38A者。
DAC38A在自系統控制電路36賦予之控制信號CS1之控制下，基於自該系統控制電路36賦予之時脈CK產生斜坡波形之參照電壓Vref並供給至行信號處理電路34之ADC34-1～34-m。
另，ADC34-1～34-m之各者為可選擇性進行讀出所有感測器像素12之資訊之漸進掃描方式的通常訊框率模式、及與通常訊框率模式時相比，將感測器像素12之曝光時間設定為1/N且將訊框率提高N倍例如2倍的高速訊框率模式之各動作模式所對應之AD轉換動作之構成。該動作模式之切換藉由自系統控制電路36賦予之控制信號CS2、CS3之控制而執行。又，對系統控制電路36，自外部之系統控制器(未圖示)，賦予用以切換通常訊框率模式與高速訊框率模式之各動作模式的指示資訊。
ADC34-1～34-m皆為相同之構成，此處，列舉ADC34-m為例進行說明。ADC34-m構成為具有比較器34A、計數機構即例如增/減計數器(圖中記載為U/DCNT)34B、傳送開關34C及記憶體裝置34D。
比較器3A比較與自像素區域13之第n行之各感測器像素12輸出之信號對應之垂直信號線24之信號電壓Vx、與自參照電壓供給部38供給之斜坡波形之參照電壓Vref，於例如參照電壓Vref大於信號電壓Vx時輸出Vco為“H”位準，參照電壓Vref為信號電壓Vx以下時輸出Vco為“L”位準。
增/減計數器34B為非同步計數器，在自系統控制電路36賦予之控制信號CS2之控制下，與DAC18A同時自系統控制電路36被賦予時脈CK，並與該時脈CK同步進行遞減(DOWN)計數或遞增(UP)計數，藉此，測量比較器34A之比較動作開始至比較動作結束之比較期間。
具體而言，通常訊框率模式下，自1個感測器像素12讀出信號之動作中，藉由於第1次之讀出動作時進行遞減計數而測量第1次讀出時之比較時間，藉由於第2次之讀出動作時進行遞增計數而測量第2次讀出時之比較時間。
另一方面，高速訊框率模式下，預先直接保持某列之感測器像素12相關之計數結果，接著，對下一列之感測器像素12，藉由自上一次之計數結果於第1次之讀出動作時進行遞減計數，而測量第1次讀出時之比較時間，藉由於第2次讀出動作時進行遞減計數而測量第2次讀出時之比較時間。
傳送開關34C在自系統控制電路36賦予之控制信號CS3之控制下，於通常訊框率模式中，於某列之感測器像素12相關之增/減計數器34B之計數動作完成之時點，成為接通(閉合)狀態，而將該增/減計數器34B之計數結果傳送至記憶體裝置34D。
另一方面，例如N=2之高速訊框率中，於某列之感測器像素12相關之增/減計數器34B之計數動作完成之時點，保持斷開(開路)狀態，接著，於下一列之感測器像素12相關之增/減計數器34B之計數動作完成之時點，成為接通狀態，並將該增/減計數器34B之垂直2像素量相關之計數結果傳送至記憶體裝置34D。
如此，自像素區域13之各感測器像素12經由垂直信號線24供給至每行之類比信號藉由ADC34-1～34-m中之比較器34A及增/減計數器34B之各動作，而轉換成N位元之數位信號並被儲存於記憶體裝置34D。
水平驅動電路35由移位暫存器等構成，進行行信號處理電路34中之ADC34-1～34-m之行位址或行掃描之控制。在該水平驅動電路35之控制下，經ADC34-1～34-m各者AD轉換之N位元之數位信號被依序讀出至水平輸出線37，並經由該水平輸出線37作為攝像資料輸出。
另，由於本揭示中無直接關聯故未特別圖示，亦可除上述構成要件以外，設置對經由水平輸出線37輸出之攝像資料實施各種信號處理之電路等。
上述構成之本變化例之搭載有行並列ADC之攝像裝置1中，由於可將增/減計數器34B之計數結果經由傳送開關34C選擇性傳送至記憶體裝置34D，故可獨立控制增/減計數器34B之計數動作、與該增/減計數器34B之計數結果向水平輸出線37讀出之動作。
(2-8.變化例8) 圖27係顯示將3片基板(第1基板10、第2基板20、第3基板30)積層構成圖26之攝像裝置之例之圖。本變化例中，第1基板10中，於中央部分形成包含複數個感測器像素12之像素區域13，於像素區域13之周圍形成有垂直驅動電路33。又，第2基板20中，於中央部分形成包含複數個讀出電路22之讀出電路區域15，於讀出電路區域15之周圍形成垂直驅動電路33。於第3基板30中，形成有行信號處理電路34、水平驅動電路35、系統控制電路36、水平輸出線37及參照電壓供給部38。藉此，與上述實施形態及其變化例同樣，不會因將基板彼此電性連接之構造，引起晶片尺寸增大，或阻礙每1像素之面積之微細化。其結果，可以與目前同等之晶片尺寸，提供一種不阻礙每1像素之面積之微細化之3層構造之攝像裝置1。另，垂直驅動電路33可僅形成於第1基板10，亦可僅形成於第2基板20。
(2-9.變化例9) 圖28係顯示上述實施形態及其之變化例1～8之變化例(變化例9)之攝像裝置(攝像裝置1)之剖面構成之一例之圖。於上述實施及變化例1～8等，攝像裝置1將3片基板(第1基板10、第2基板20、第3基板30)積層而構成。然而，可如上述第5實施形態之攝像裝置5、6般，將2片基板(第1基板10、第2基板20)積層而構成。此時，邏輯電路32例如圖28所示，可分開形成於第1基板10與第2基板20。此處，邏輯電路32中之設置於第1基板10側之電路32A中，設置有具有將包含可耐高溫製程之材料(例如high-k)之高介電常數膜與金屬閘極電極積層之閘極構造的電晶體。另一方面，設置於第2基板20側之電路32B中，於與源極電極及汲極電極相接之雜質擴散區域之表面，形成有包含CoSi2 或NiSi等使用自對準矽化物(Self Aligned Silicide)製程形成之矽化物之低電阻區域26。包含矽化物之低電阻區域以半導體基板之材料與金屬之化合物形成。藉此，形成感測器像素12時，可使用熱氧化等之高溫製程。又，邏輯電路32中之設置於第2基板20側之電路32B中，於與源極電極及汲極電極相接之雜質擴散區域之表面，設置有包含矽化物之低電阻區域26之情形時，可減少接觸電阻。其結果，可使邏輯電路32中之運算速度高速化。
(2-10.變化例10) 圖29係顯示上述第1～第4實施形態及其之變化例1～8之變化例(變化例10)之攝像裝置1之剖面構成之一例之圖。於上述實施形態及其之變化例1～8之第3基板30之邏輯電路32中，可於與源極電極及汲極電極相接之雜質擴散區域之表面，形成有包含CoSi2 或NiSi等使用自對準矽化物(Self Aligned Silicide)製程形成之矽化物之低電阻區域37。藉此，形成感測器像素12時，可使用熱氧化等之高溫製程。又，邏輯電路32中，於與源極電極及汲極電極相接之雜質擴散區域之表面，設置有包含矽化物之低電阻區域37之情形時，可減少接觸電阻。其結果，可使邏輯電路32中之運算速度高速化。
另，上述實施形態及其之變化例1～10中，導電型可相反。例如，於上述實施形態及其之變化例1～10之記載中，可將p型改讀為n型，且將n型改讀為p型。此種情形時，亦可獲得與上述1～第5實施形態及其之變化例1～10同樣之效果。
＜3.適用例＞ 圖30係顯示具備上述實施形態及其之變化例1～10之攝像裝置(攝像裝置1)之攝像系統2之概略構成之一例之圖。
攝像系統7為例如數位相機或攝影機等攝像裝置、或智慧型手機或平板型終端等攜帶式終端裝置等之電子機器。攝像系統7具備例如光學系統141、快門裝置142、攝像裝置1、DSP電路143、訊框記憶體144、顯示部145、記憶部146、操作部147及電源部148。攝像系統7中，快門裝置142、攝像裝置1、DSP電路143、訊框記憶體144、顯示部145、記憶部146、操作部147及電源部148經由匯流排線149相互連接。
攝像裝置1輸出與入射光對應之圖像資料。光學系統141為具有1片或複數片透鏡者，將來自被攝體之光(入射光)導光至攝像裝置1，成像於攝像裝置1之受光面。快門裝置142配置於光學系統141及攝像裝置1之間，且根據操作部147之控制，控制對攝像裝置1照射光之期間及遮光期間。DSP電路143係處理自攝像裝置1輸出之信號(圖像資料)之信號處理電路。訊框記憶體144將經DSP電路143處理之圖像資料以訊框單位暫時保持。顯示部145包含例如液晶面板或有機EL(Electro Luminescence：電致發光)面板等之面板型顯示裝置，且顯示以攝像裝置1拍攝到之動態圖像或靜態圖像。記憶部146將以攝像裝置1拍攝到之動態圖像或靜態圖像之圖像資料記錄於半導體記憶體或硬碟等記錄媒體。操作部147根據使用者之操作，發出攝像系統7具有之各種功能相關之操作指令。電源部148將成為攝像裝置1、DSP電路143、訊框記憶體144、顯示部145、記憶部146及操作部147之動作電源之各種電源適當供給至該等供給對象。
接著，對攝像系統7之攝像順序進行說明。
圖31係顯示攝像系統7之攝像動作之流程圖之一例。使用者藉由操作操作部147指示攝像開始(步驟S101)。如此，操作部147將攝像指令發送至攝像裝置1(步驟S102)。攝像裝置1(具體而言係系統控制電路36)接收到攝像指令時，執行特定之攝像方式之攝像(步驟S103)。
攝像裝置1將經由光學系統141及快門裝置142成像於受光面之光(圖像資料)輸出至DSP電路143。此處，圖像資料係基於暫時保持於浮動擴散區FD之電荷產生之像素信號之所有像素量之資料。DSP電路143基於自攝像裝置1輸入之圖像資料進行特定之信號處理(例如，雜訊降低處理等)(步驟S104)。DSP電路143使訊框記憶體144保持經特定之信號處理之圖像資料，訊框記憶體144使記憶部146記憶圖像資料(步驟S105)。如此，進行攝像系統7之攝像。
本適用例中，將攝像裝置1適用於攝像系統7。藉此，由於可將攝像裝置1小型化或高精細化，故可提供小型或高精細之攝像系統7。
＜4.應用例＞ (應用例1) 本揭示之技術(本技術)可應用於各種製品。例如，本揭示之技術亦可作為搭載於汽車、電動汽車、油電混合汽車、機車、腳踏車、個人移動載具、飛機、無人機、船舶、機器人等任一種類之移動體之裝置而實現。
圖32係顯示可適用本揭示之技術之移動體控制系統之一例即車輛控制系統之概略構成例的方塊圖。
車輛控制系統12000具備經由通信網路12001連接之複數個電子控制單元。於圖32所示之例中，車輛控制系統12000具備驅動系統控制單元12010、車體系統控制單元12020、車外資訊檢測單元12030、車內資訊檢測單元12040、及整合控制單元12050。又，作為整合控制單元12050之功能構成，圖示微電腦12051、聲音圖像輸出部12052、及車載網路I/F(interface：介面)12053。
驅動系統控制單元12010根據各種程式控制與車輛之驅動系統關聯之裝置之動作。例如，驅動系統控制單元12010作為內燃機或驅動用馬達等用以產生車輛之驅動力之驅動力產生裝置、用以將驅動力傳遞至車輪之驅動力傳遞機構、調節車輛舵角之轉向機構、及產生車輛之制動力之制動裝置等控制裝置發揮功能。
車體系統控制單元12020根據各種程式控制車體所裝備之各種裝置之動作。例如，車體系統控制單元12020作為無鑰匙門禁系統、智慧型鑰匙系統、電動窗裝置、或頭燈、尾燈、剎車燈、方向燈或霧燈等各種燈之控制裝置發揮功能。於該情形時，可對車體系統控制單元12020輸入自代替鑰匙之可攜帶式機器發送之電波或各種開關之信號。車體系統控制單元12020受理該等電波或信號之輸入，並控制車輛之門鎖裝置、電動窗裝置、燈等。
車外資訊檢測單元12030檢測搭載有車輛控制系統12000之車輛的外部資訊。例如，於車外資訊檢測單元12030連接攝像部12031。車外資訊檢測單元12030使攝像部12031拍攝車外之圖像，且接收所拍攝之圖像。車外資訊檢測單元12030亦可基於接收到之圖像，進行人、車、障礙物、標識或路面上之文字等物體檢測處理或距離檢測處理。
攝像部12031係接受光並輸出對應於該光之受光量之電性信號的光感測器。攝像部12031可將電氣信號作為圖像輸出，亦可作為測距之資訊輸出。又，攝像部12031接受之光可為可見光，亦可為紅外線等非可見光。
車內資訊檢測單元12040檢測車內之資訊。於車內資訊檢測單元12040連接有例如檢測駕駛者之狀態之駕駛者狀態檢測部12041。駕駛者狀態檢測部12041包含例如拍攝駕駛者之相機，車內資訊檢測單元12040可基於自駕駛者狀態檢測部12041輸入之檢測資訊，算出駕駛者之疲勞程度或注意力集中程度，亦可判斷駕駛者是否正打瞌睡。
微電腦12051可基於由車外資訊檢測單元12030或車內資訊檢測單元12040取得之車內外之資訊，運算驅動力產生裝置、轉向機構或制動裝置之控制目標值，對驅動系統控制單元12010輸出控制指令。例如，微電腦12051可進行以實現包含避免車輛碰撞或緩和衝擊、基於車輛距離之追隨行駛、車速維持行駛、車輛之碰撞警告、或車輛之車道偏離警告等之ADAS(Advanced Driver Assistance System：先進駕駛輔助系統)之功能為目的之協調控制。
又，微電腦12051可藉由基於由車外資訊檢測單元12030或車內資訊檢測單元12040取得之車輛周圍之資訊，控制驅動力產生裝置、轉向機構或制動裝置等，而進行以不依據駕駛者之操作而自律行駛之自動駕駛為目的之協調控制。
又，微電腦12051可基於由車外資訊檢測單元12030取得之車外之資訊，對車體系統控制單元12020輸出控制指令。例如，微電腦12051可根據由車外資訊檢測單元12030檢測出之前方車或對向車之位置控制頭燈，進行以謀求將遠光切換成近光等防眩為目的之協調控制。
聲音圖像輸出部12052將聲音及圖像中之至少一者之輸出信號發送向可對車輛之搭乘者或車外通知視覺性或聽覺性資訊之輸出裝置。於圖32之例中，作為輸出裝置，例示有音頻揚聲器12061、顯示部12062及儀表板12063。顯示部12062亦可包含例如車載顯示器及抬頭顯示器之至少一者。
圖33係顯示攝像部12031之設置位置之例之圖。
於圖33中，車輛12100具有作為攝像部12031之攝像部12101、12102、12103、12104、12105。
攝像部12101、12102、12103、12104、12105設置於例如車輛12100之前鼻、側視鏡、後保險桿、後門及車廂內之擋風玻璃之上部等位置。前鼻所具備之攝像部12101及車廂內之擋風玻璃之上部所具備之攝像部12105主要取得車輛12100前方之圖像。側視鏡所具備之攝像部12102、12103主要取得車輛12100側方之圖像。後保險桿或後門所具備之攝像部12104主要取得車輛12100後方之圖像。以攝像部12101及12105取得之前方圖像主要用於前方車輛或行人、障礙物、號誌機、交通標識或車道線等之檢測。
另，於圖33顯示攝像部12101至12104之攝像範圍之一例。攝像範圍12111表示設置於前鼻之攝像部12101之攝像範圍，攝像範圍12112、12113分別表示設置於側視鏡之攝像部12102、12103之攝像範圍，攝像範圍12114表示設置於後保險桿或後門之攝像部12104之攝像範圍。例如，藉由使攝像部12101至12104所拍攝之圖像資料重疊，而獲得自上方觀察車輛12100之俯瞰圖像。
攝像部12101至12104之至少一者亦可具有取得距離資訊之功能。例如，攝像部12101至12104之至少一者可為包含複數個攝像元件之攝影機，亦可為具有相位差檢測用像素之攝像元件。
例如，微電腦12051基於自攝像部12101至12104取得之距離資訊，求得攝像範圍12111至12114內之至各立體物之距離、及該距離之時間變化(相對於車輛12100之相對速度)，藉此可擷取尤其於車輛12100之行進路上某最近之立體物且在與車輛12100大致相同之方向以特定速度(例如為0 km/h以上)行駛之立體物，作為前方車。進而，微電腦12051可設定前方車之近前應預先確保之車間距離，進行自動剎車控制(亦包含追隨停止控制)或自動加速控制(亦包含追隨起動控制)等。可如此地進行以不依據駕駛者之操作而自律行駛之自動駕駛等為目的之協調控制。
例如，微電腦12051可基於自攝像部12101至12104獲得之距離資訊，將立體物相關之立體物資訊分類成二輪車、普通車輛、大型車輛、行人、電線桿等其他立體物並擷取，用於障礙物之自動避開。例如，微電腦12051可將車輛12100周邊之障礙物辨識為車輛12100之駕駛員可視認之障礙物與難以視認之障礙物。且，微電腦12051判斷表示與各障礙物碰撞之危險度之碰撞危險性，於碰撞危險性為設定值以上，有可能碰撞之狀況時，經由音頻揚聲器12061或顯示部12062對駕駛員輸出警報，或經由驅動系統控制單元12010進行強制減速或避開轉向，藉此可進行用以避免碰撞之駕駛支援。
攝像部12101至12104之至少一者亦可為檢測紅外線之紅外線相機。例如，微電腦12051可藉由判斷攝像部12101至12104之攝像圖像中是否存在行人而辨識行人。該行人之辨識係根據例如擷取作為紅外線相機之攝像部12101至12104之攝像圖像之特徵點之順序、及對表示物體輪廓之一連串特徵點進行圖案匹配處理而判別是否為行人之順序進行。若微電腦12051判斷攝像部12101至12104之攝像圖像中存在行人且辨識為行人，則聲音圖像輸出部12052以對該經辨識出之行人重疊顯示用以強調之方形輪廓線之方式，控制顯示部12062。又，聲音圖像輸出部12052亦可以將表示行人之圖標等顯示於期望之位置之方式控制顯示部12062。
以上，已對可適用本揭示之技術之移動體控制系統之一例進行說明。本揭示之技術可適用於以上說明之構成中之攝像部12031。具體而言，上述實施形態及其之變化例之攝像裝置1可適用於攝像部12031。藉由對攝像部12031適用本揭示之技術，可獲得雜訊較少且高精細之攝影圖像，因此，可於移動體控制系統中進行利用攝影圖像之高精度之控制。
(應用例2) 圖34係顯示可適用本揭示之技術(本技術)之內視鏡手術系統之概略構成之一例的圖。
於圖34中，圖示施術者(醫師)11131使用內視鏡手術系統11000，對病床11133上之患者11132進行手術之狀況。如圖所示，內視鏡手術系統11000由內視鏡11100、氣腹管11111或能量處置器具11112等之其他手術器械11110、支持內視鏡11100之支持臂裝置11120、及搭載有用於內視鏡下手術之各種裝置之台車11200構成。
內視鏡11100由將距前端特定長度之區域插入至患者11132之體腔內之鏡筒11101、及連接於鏡筒11101之基端之相機頭11102構成。於圖示之例中，圖示作為具有硬性鏡筒11101之所謂硬性鏡構成之內視鏡11100，但內視鏡11100亦可作為具有軟性鏡筒之所謂軟性鏡構成。
於鏡筒11101之前端，設置嵌入有對物透鏡之開口部。於內視鏡11100連接有光源裝置11203，由該光源裝置11203產生之光藉由於鏡筒11101內部延設之導光件而被導光至該鏡筒之前端，並經由對物透鏡向患者11132體腔內之觀察對象照射。再者，內視鏡11100可為直視鏡，亦可為斜視鏡或側視鏡。
於相機頭11102之內部設置有光學系統及攝像元件，來自觀察對象之反射光(觀察光)藉由該光學系統而聚光於該攝像元件。藉由該攝像元件將觀察光進行光電轉換，產生對應於觀察光之電性信號，即對應於觀察圖像之圖像信號。該圖像信號作為RAW資料發送至相機控制單元(CCU：Camera Contral Unit)11201。
CCU11201由CPU(Central Processing Unit：中央處理單元)或GPU(Graphics Processing Unit：圖形處理單元)等構成，且總括性控制內視鏡11100及顯示裝置11202之動作。再者，CCU11201自相機頭11102接收圖像信號，對該圖像信號實施例如顯影處理(去馬賽克處理)等之用以顯示基於該圖像信號之圖像之各種圖像處理。
顯示裝置11202藉由來自CCU11201之控制，顯示基於由該CCU11201實施圖像處理後之圖像信號之圖像。
光源裝置11203由例如LED(Light Emitting Diode：發光二極體)等光源構成，並將拍攝手術部等時之照射光供給至內視鏡11100。
輸入裝置11204為針對內視鏡手術系統11000之輸入介面。使用者可經由輸入裝置11204，對內視鏡手術系統11000進行各種資訊之輸入或指示輸入。例如，使用者輸入變更內視鏡11100之攝像條件(照射光之種類、倍率及焦點距離等)之主旨的指示等。
處置器具控制裝置11205控制用於組織之燒灼、切開或封閉血管等之能量處置器具11112之驅動。氣腹裝置11206基於確保內視鏡11100之視野及施術者之作業空間之目的，為了使患者11132之體腔鼓起，而經由氣腹管11111對該體腔內送入空氣。記錄器11207係可記錄手術相關之各種資訊之裝置。印表機11208係可以文字、圖像、圖表等各種形式列印手術相關之各種資訊之裝置。
另，對內視鏡11100供給拍攝手術部時之照射光之光源裝置11203，例如可由LED、雷射光源或由該等之組合而構成之白色光源構成。藉由RGB雷射光源之組合而構成白色光源之情形時，由於可高精度地控制各色(各波長)之輸出強度及輸出時序，故光源裝置11203中可進行攝像圖像之白平衡之調整。又，於該情形時，亦可藉由對觀察對象分時照射來自RGB雷射光源各者之雷射光，與該照射時序同步控制相機頭11102之攝像元件之驅動，而分時拍攝對應於RGB各者之圖像。根據該方法，即便不於該攝像元件設置彩色濾光片，亦可獲得彩色圖像。
又，光源裝置11203亦可以每隔特定時間變更輸出之光的強度之方式控制其驅動。與該光之強度之變更時序同步控制相機頭11102之攝像元件之驅動而分時取得圖像，且合成該圖像，藉此可產生不存在所謂欠曝及過曝之高動態範圍之圖像。
又，光源裝置11203亦可構成為能夠供給對應於特殊光觀察之特定波長頻帶之光。於特殊光觀察中，例如進行所謂窄頻帶光觀察(Narrow Band Imaging)，即，利用身體組織之光吸收之波長依存性，照射與通常觀察時之照射光(即白色光)相比更窄頻帶之光，藉此以高對比度拍攝黏膜表層之血管等特定組織。或，於特殊光觀察中，亦可進行藉由因照射激發光產生之螢光所獲得圖像之螢光觀察。於螢光觀察中，可進行對身體組織照射激發光，觀察來自該身體組織之螢光(自螢光觀察)、或將吲哚青綠(ICG)等試劑局部注射至身體組織，且對該身體組織照射對應於該試劑之螢光波長之激發光而獲得螢光像等。光源裝置11203可構成為能供給對應於如此之特殊光觀察之窄頻帶光及/或激發光。
圖35係顯示圖34所示之相機頭11102及CCU11201之功能構成之一例之方塊圖。
相機頭11102具有透鏡單元11401、攝像部11402、驅動部11403、通信部11404及相機頭控制部11405。CCU11201具有通信部11411、圖像處理部11412及控制部11413。相機頭11102與CCU11201藉由傳輸纜線11400可相互通信地連接。
透鏡單元11401係設置於與鏡筒11101之連接部之光學系統。將自鏡筒11101之前端擷取之觀察光導光至相機頭11102，並入射至該透鏡單元11401。透鏡單元11401係組合包含變焦透鏡及聚焦透鏡之複數個透鏡而構成。
攝像部11402以攝像元件構成。構成攝像部11402之攝像元件可為1個(所謂單板式)，亦可為複數個(所謂多板式)。於攝像部11402以多板式構成之情形時，例如亦可藉由各攝像元件產生對應於RGB各者之圖像信號，並將其等合成，藉此可獲得彩色圖像。或，攝像部11402亦可構成為具有用以分別取得對應於3D(Dimensional：維)顯示之右眼用及左眼用圖像信號之1對攝像元件。藉由進行3D顯示，施術者11131可更準確地掌握手術部之身體組織之深度。另，於攝像部11402以多板式構成之情形時，亦可對應於各攝像元件，系統設置有複數個透鏡單元11401。
又，攝像部11402亦可不設置於相機頭11102。例如，攝像部11402亦可於鏡筒11101之內部設置於對物透鏡之正後方。
驅動部11403由致動器構成，且根據來自相機頭控制部11405之控制，使透鏡單元11401之變焦透鏡及聚焦透鏡沿光軸移動特定距離。藉此，可適當調整攝像部11402之攝像圖像之倍率及焦點。
通信部11404由用以與CCU11201之間收發各種資訊之通信裝置構成。通信部11404將自攝像部11402獲得之圖像信號作為RAW資料經由傳輸纜線11400發送至CCU11201。
又，通信部11404自CCU11201接收用以控制相機頭11102之驅動的控制信號，並供給至相機頭控制部11405。該控制信號中包含例如指定攝像圖像之訊框率之主旨之資訊、指定攝像時之曝光值之主旨之資訊、及/或指定攝像圖像之倍率及焦點之主旨之資訊等攝像條件相關之資訊。
另，上述訊框率或曝光值、倍率、焦點等攝像條件可由使用者適當設定，亦可基於取得之圖像信號由CCU11201之控制部11413自動設定。於後者之情形時，將所謂之AE(Auto Exposure：自動曝光)功能、AF(Auto Focus：自動聚焦)功能及AWB(Auto White Balance：自動白平衡)功能搭載於內視鏡11100。
相機頭控制部11405基於經由通信部11404接收之來自CCU11201之控制信號，控制相機頭11102之驅動。
通信部11411由用以於與相機頭11102之間收發各種資訊之通信裝置構成。通信部11411自相機頭11102接收經由傳輸纜線11400發送之圖像信號。
又，通信部11411對相機頭11102發送用以控制相機頭11102之驅動的控制信號。圖像信號或控制信號可藉由電性通信或光通信等發送。
圖像處理部11412對自相機頭11102發送之RAW資料即圖像信號實施各種圖像處理。
控制部11413進行利用內視鏡11100之手術部等之拍攝、及藉由拍攝手術部等獲得之攝像圖像之顯示相關之各種控制。例如，控制部11413產生用以控制相機頭11102之驅動之控制信號。
又，控制部11413基於由圖像處理部11412實施圖像處理之圖像信號，使顯示裝置11202顯示手術部等映射之攝像圖像。此時，控制部11413亦可使用各種圖像辨識技術辨識攝像圖像內之各種物體。例如，控制部11413可藉由檢測攝像圖像所含之物體之邊緣形狀或顏色等，而辨識鉗子等手術器械、特定之身體部位、出血、使用能量處置器具11112時之霧等。控制部11413於使顯示裝置11202顯示攝像圖像時，亦可使用該辨識結果，使各種手術支援資訊與該手術部之圖像重疊顯示。可藉由重疊顯示手術支援資訊，對施術者11131提示，而可減輕施術者11131之負擔、或使施術者11131確實進行手術。
連接相機頭11102及CCU11201之傳輸纜線11400為對應於電性信號通信之電氣信號纜線、對應於光通信之光纜或其等之複合纜線。
此處，於圖示之例中，使用傳輸纜線11400以有線進行通信，但亦可以無線進行相機頭11102與CCU11201之間的通信。
以上，已對可適用本揭示之技術之內視鏡手術系統之一例進行說明。本揭示之技術可較佳地適用於以上說明之構成中之內視鏡11100之相機頭11102所設置之攝像部11402。藉由對攝像部11402適用本揭示之技術，可將攝像部11402小型化或高精細化，因此，可提供小型或高精細之內視鏡11100。
以上，已列舉實施形態及其之變化例1～10、適用例以及應用例說明本揭示，但本揭示並非限定於上述實施形態者，可有各種變化。例如，上述實施形態等中，雖以具有3維構造之攝像裝置1為例說明本技術，但並非限定於此。本技術可適用於3維積層型之大規模積體化(LSI：Large scale integrated circuit，大規模積體電路)之所有半導體裝置。
另，本說明書中記載之效果僅為例示。本揭示之效果並非限定於本說明書中記載之效果者。本揭示可具有本說明書中記載之效果以外之效果。
另，本揭示亦可採取如下之構成。根據以下構成之本技術，由於第1半導體基板與第2半導體基板之接合步驟中產生之水分子被第2絕緣層吸收，故可抑制產生接合面之間隙。因此，可提高製造程序之自由度。 (1) 一種攝像裝置，其具備： 第1基板，其於第1半導體基板具有進行光電轉換之感測器像素； 第2基板，其於第2半導體基板，具有輸出基於自上述感測器像素輸出之電荷之像素信號的讀出電路，且積層於上述第1基板； 第1絕緣層，其設置於上述第1半導體基板與上述第2半導體基板之間；及 第2絕緣層，其設置於上述第1半導體基板與上述第2半導體基板之間，且膜密度低於上述第1絕緣層。 (2) 如上述(1)記載之攝像裝置，其中上述第2絕緣層具有2 nm以上且上述第1絕緣層以下之膜厚。 (3) 如上述(1)或(2)記載之攝像裝置，其中上述第1絕緣層及上述第2絕緣層自上述第1半導體基板側依序積層。 (4) 如上述(1)至(3)中任一項記載之攝像裝置，其中上述第1絕緣層及上述第2絕緣層自上述第2半導體基板側依序積層。 (5) 如上述(1)至(4)中任一項記載之攝像裝置，其中於上述第1半導體基板與上述第2半導體基板間進而具有第3絕緣膜；且 上述第1絕緣層、上述第2絕緣層及上述第3絕緣層依序積層。 (6) 如上述(1)至(5)中任一項記載之攝像裝置，其中上述第1絕緣層為氮化矽(Si3-x N4-y )膜或碳化矽(SiC)膜。 (7) 如上述(1)至(6)中任一項記載之攝像裝置，其中上述第2絕緣層為氧化矽(SiO2-x )膜、氮氧化矽(SiON)膜、碳氮氧化矽(SiOCN)膜或碳氮化矽(SiCN)膜。 (8) 如上述(5)至中(7)任一項記載之攝像裝置，其中上述第3絕緣膜使用與上述第1絕緣層相同之材料形成。 (9) 如上述(1)至(8)中任一項記載之攝像裝置，其中包含上述第1基板及上述第2基板之積層體於上述第1半導體基板與上述第2半導體基板之間，具有層間絕緣膜、及設置於上述層間絕緣膜之第1貫通配線；且 上述第1基板及上述第2基板藉由上述第1貫通配線而相互電性連接。 (10) 如上述(9)記載之攝像裝置，其中上述層間絕緣膜包含上述第1絕緣層及上述第2絕緣層。 (11) 如上述(9)或(10)記載之攝像裝置，其中於第3半導體基板進而包含具有處理上述像素信號之邏輯電路的第3基板；且 上述第1基板、上述第2基板及上述第3基板依序積層。 (12) 如上述(11)記載之攝像裝置，其中於上述第2基板及上述第3基板各自具有焊墊電極之情形時，上述第2基板及上述第3基板藉由上述焊墊電極彼此之接合而相互電性連接；於上述第3基板具有貫通上述第3半導體基板之第2貫通配線之情形時，上述第2基板及上述第3基板藉由上述第2貫通配線而相互電性連接。 (13) 如上述(12)記載之攝像裝置，其中上述感測器像素具有：光電轉換元件；傳送電晶體，其與上述光電轉換元件電性連接；及浮動擴散區，其暫時保持經由上述傳送電晶體自上述光電轉換元件輸出之電荷；且 上述讀出電路具有重設電晶體，其將上述浮動擴散區之電位重設為特定之電位；放大電晶體，其產生與上述浮動擴散區所保持之電荷之位準對應之電壓信號作為上述像素信號；及選擇電晶體，其控制來自上述放大電晶體之上述像素信號之輸出時序。 (14) 如上述(13)記載之攝像裝置，其中上述第1基板構成為，於與上述第2基板對向之上述第1半導體基板之一面側，設置有上述光電轉換元件、上述傳送電晶體及上述浮動擴散區；且 上述第2基板構成為，於上述第2半導體基板之一面側設置有上述讀出電路，且，將上述第2半導體基板之與上述一面對向之另一面朝向上述第1半導體基板之上述一面側而貼合於上述第1基板。 (15) 如上述(14)記載之攝像裝置，其中上述第3基板構成為，於上述第3半導體基板之一面側設置有上述邏輯電路，且將上述第3半導體基板之與上述一面對向之另一面朝向上述第2半導體基板之上述一面側而貼合於上述第2基板。 (16) 如上述(15)記載之攝像裝置，其中上述邏輯電路於與源極電極或汲極電極相接之雜質擴散區域之表面包含矽化物而構成。 (17) 如上述(15)或(16)記載之攝像裝置，其中上述傳送電晶體之閘極經由上述第1貫通配線、上述焊墊電極或上述第2貫通配線而電性連接於上述邏輯電路。 (18) 如上述(15)至(17)中任一項記載之攝像裝置，其中上述第1基板進而具有於上述層間絕緣膜內沿與上述第1基板平行之方向延伸的閘極配線；且 上述傳送電晶體之閘極經由上述閘極配線電性連接於上述邏輯電路。 (19) 如上述(13)至(18)中任一項記載之攝像裝置，其中上述第2基板於每4個上述感測器像素具有上述讀出電路；且 複數條上述第1貫通配線於上述第1基板之面內沿第1方向帶狀排列配置。 (20) 如上述(19)記載之攝像裝置，其中各上述感測器像素沿上述第1方向及與上述第1方向正交之第2方向矩陣狀配置；且 上述第2基板進而具有： 第1控制線，其電性連接於沿上述第2方向排列配置之各上述感測器像素之上述傳送電晶體之閘極； 第2控制線，其電性連接於沿上述第2方向排列配置之各上述重設電晶體之閘極； 第3控制線，其電性連接於沿上述第2方向排列配置之各上述選擇電晶體之閘極；及 輸出線，其電性連接於沿上述第1方向排列配置之各上述讀出電路之輸出端。
本申請案為基於日本專利廳2019年2月20日申請之日本專利申請案號第2019-028062號而主張優先權者，且該申請案之全部內容以引用之方式併入至本文中。
若為此界業者，則可根據設計上之要件或其他要因，想到各種修正、組合、子組合及變更，但應理解該等皆為包含於隨附之專利申請範圍或其均等物之範圍內者。
1:攝像裝置 7:攝像系統 10:第1基板 11:半導體基板 11S1:面 11S2:面 12:感測器像素 13:像素區域 14:周邊區域 15:讀出電路區域 20:第2基板 21:半導體基板 21A:區塊 21H:開口 21S1:面 21S2:面 22:讀出電路 23:像素驅動線 24:垂直信號線 26:低電阻區域 30:第3基板 30S1:面 30S2:面 31:半導體基板 32:邏輯電路 31S1:面 32A:電路 32B:電路 33:垂直驅動電路 34:行信號處理電路 34A:比較器 34B:增/減計數器 34C:傳送開關 34D:記憶體裝置 34-1～34-m:ADC 35:水平驅動電路 36:系統控制電路 37:水平輸出線 38:參照電壓供給部 38A:DAC 40:彩色濾光片 41:PD 42:p井層 43:元件分離部 44:p井層 45: 固定電荷膜 46: 絕緣層 46A:絕緣層 46A1:絕緣膜 46A2:絕緣膜 46B:絕緣層 46C:絕緣層 46C1:絕緣膜 46C2:絕緣膜 47:貫通配線 48:貫通配線 50:受光透鏡 51:層間絕緣膜 51A:貫通孔 51B:貫通孔 52:絕緣層 53:絕緣層 54:貫通配線 55:連接配線 56:配線層 57:絕緣層 58:焊墊電極 59:連接部 61:層間絕緣膜 62:配線層 63:絕緣層 64:焊墊電極 141:光學系統 142:快門裝置 143:DSP電路 144:訊框記憶體 145:顯示部 146:記憶部 147:操作部 148:電源部 149:匯流排線 11000:內視鏡手術系統 11100:內視鏡 11101:鏡筒 11102:相機頭 11110:其他手術器械 11111:氣腹管 11112:能量處置器具 11120:支持臂裝置 11131:施術者(醫師) 11132:患者 11133:病床 11200:台車 11201:CCU 11202:顯示裝置 11203:光源裝置 11204:輸入裝置 11205:處置器具控制裝置 11206:氣腹裝置 11207:記錄器 11208:印表機 11400:傳輸纜線 11401:透鏡單元 11402:攝像部 11403:驅動部 11404:通信部 11405:相機頭控制部 11411:通信部 11412:圖像處理部 11413:控制部 12000:車輛控制系統 12001:通信網路 12010:驅動系統控制單元 12020:車體系統控制單元 12030:車外資訊檢測單元 12031:攝像部 12040:車內資訊檢測單元 12041:駕駛者狀態檢測部 12050:整合控制單元 12051:微電腦 12052:聲音圖像輸出部 12053:車載網路I/F 12061:音頻揚聲器 12062:顯示部 12063:儀表板 12100:車輛 12101:攝像部 12102:攝像部 12103:攝像部 12104:攝像部 12105:攝像部 12111:攝像範圍 12112:攝像範圍 12113:攝像範圍 12114:攝像範圍 AMP:放大電晶體 CK:時脈 CS1～CS3:控制信號 FD:浮動擴散區 FD1～FD4:浮動擴散區 FDG:FD傳送電晶體 H:第2方向 MCK:主時脈 PD1～PD4:光電二極體 RST:重設電晶體 RSTG:配線 Sec1:剖面 Sec2:剖面 SEL:選擇電晶體 SELG:配線 S101～S105:步驟 TG:傳送閘極 TG1～TG4:傳送閘極 TR:傳送電晶體 TRG:配線 TRG1～TRG4:配線 V:第1方向 VDD:電源線 Vout:輸出電壓 Vout1～Vout4:輸出電壓 Vref:參照電壓 VSS:電源線 W:厚度
圖1係顯示本揭示之實施形態之攝像裝置之垂直方向之剖面構成之一例的圖。 圖2係顯示圖1所示之攝像裝置之概略構成之一例的圖。 圖3係顯示圖1所示之感測器像素及讀出電路之一例之圖。 圖4係顯示圖1所示之感測器像素及讀出電路之一例之圖。 圖5係顯示圖1所示之感測器像素及讀出電路之一例之圖。 圖6係顯示圖1所示之感測器像素及讀出電路之一例之圖。 圖7係顯示複數個讀出電路與複數條垂直信號線之連接態樣之一例的圖。 圖8係顯示圖1所示之攝像裝置之水平方向之剖面構成之一例的圖。 圖9係顯示圖1所示之攝像裝置之水平方向之剖面構成之一例的圖。 圖10係顯示圖1所示之攝像裝置之水平面內之配線佈局之一例的圖。 圖11係顯示圖1所示之攝像裝置之水平面內之配線佈局之一例的圖。 圖12係顯示圖1所示之攝像裝置之水平面內之配線佈局之一例的圖。 圖13係顯示圖1所示之攝像裝置之水平面內之配線佈局之一例的圖。 圖14A係顯示圖1所示之攝像裝置之製造過程之一例的圖。 圖14B係顯示接續於圖14A之製造過程之一例之圖。 圖14C係顯示接續於圖14B之製造過程之一例之圖。 圖14D係顯示接續於圖14C之製造過程之一例之圖。 圖14E係顯示接續於圖14D之製造過程之一例之圖。 圖14F係顯示接續於圖14E之製造過程之一例之圖。 圖14G係顯示接續於圖14F之製造過程之一例之圖。 圖15A係詳細說明圖14B之步驟之圖。 圖15B係顯示接續於圖15A之製造過程之一例之圖。 圖15C係顯示接續於圖15B之製造過程之一例之圖。 圖16係說明圖15C之接合步驟中之接合面之狀況之圖。 圖17係顯示本揭示之變化例1之攝像裝置之垂直方向之剖面構成之一例的圖。 圖18係顯示本揭示之變化例2之攝像裝置之垂直方向之剖面構成之一例的圖。 圖19係顯示本揭示之變化例3之攝像裝置之水平方向之剖面構成之一例的圖。 圖20係顯示本揭示之變化例3之攝像裝置之水平方向之剖面構成之另一例的圖。 圖21係顯示本揭示之變化例4之攝像裝置之水平方向之剖面構成之一例的圖。 圖22係顯示本揭示之變化例5之攝像裝置之水平方向之剖面構成之一例的圖。 圖23係顯示本揭示之變化例6之攝像裝置之水平方向之剖面構成之一例的圖。 圖24係顯示本揭示之變化例6之攝像裝置之水平方向之剖面構成之另一例的圖。 圖25係顯示本揭示之變化例6之攝像裝置之水平方向之剖面構成之另一例的圖。 圖26係顯示本揭示之變化例7之攝像裝置之電路構成之一例的圖。 圖27係顯示本揭示之變化例8之將3片基板積層構成圖26之攝像裝置之例的圖。 圖28係顯示本揭示之變化例9之將邏輯電路分開形成於設有感測器像素之基板、及設有讀出電路之基板之例的圖。 圖29係顯示本揭示之變化例10之將邏輯電路形成於第3基板之例的圖。 圖30係顯示具備上述實施形態及其之變化例之攝像裝置之攝像系統之概略構成之一例的圖。 圖31係顯示圖30之攝像系統中之攝像順序之一例之圖。 圖32係顯示車輛控制系統之概略構成之一例之方塊圖。 圖33係顯示車外資訊檢測部及攝像部之設置位置之一例之說明圖。 圖34係顯示內視鏡手術系統之概略構成之一例之圖。 圖35係顯示相機頭及CCU之功能構成之一例之方塊圖。
1:攝像裝置
10:第1基板
11:半導體基板
11S1:面
11S2:面
20:第2基板
21:半導體基板
21S1:面
21S2:面
22:讀出電路
23:像素驅動線
24:垂直信號線
30:第3基板
31:半導體基板
31S1:面
32:邏輯電路
40:彩色濾光片
41:PD
42:p井層
43:元件分離部
44:p井層
45:固定電荷膜
46:絕緣層
46A:絕緣層
46B:絕緣層
46C:絕緣層
50:受光透鏡
51:層間絕緣膜
52:絕緣層
53:絕緣層
54:貫通配線
55:連接配線
56:配線層
57:絕緣層
58:焊墊電極
59:連接部
61:層間絕緣膜
62:配線層
63:絕緣層
64:焊墊電極
FD:浮動擴散區
Sec1:剖面
Sec2:剖面
TG:傳送閘極
TR:傳送電晶體

Claims (19)

  1. 一種攝像裝置，其具備：第1基板，其於第1半導體基板具有進行光電轉換之感測器像素；第2基板，其於第2半導體基板，具有輸出基於自上述感測器像素輸出之電荷之像素信號的讀出電路，且積層於上述第1基板；第1絕緣層，其設置於上述第1半導體基板與上述第2半導體基板之間；及第2絕緣層，其設置於上述第1半導體基板與上述第2半導體基板之間，且膜密度低於上述第1絕緣層；其中於上述第1半導體基板與上述第2半導體基板間進而具有第3絕緣膜；且上述第1絕緣層、上述第2絕緣層及上述第3絕緣層依序積層。
  2. 如請求項1之攝像裝置，其中上述第2絕緣層具有2nm以上且上述第1絕緣層以下之膜厚。
  3. 如請求項1之攝像裝置，其中上述第1絕緣層及上述第2絕緣層自上述第1半導體基板側依序積層。
  4. 如請求項1之攝像裝置，其中上述第1絕緣層及上述第2絕緣層自上述第2半導體基板側依序積層。
  5. 如請求項1之攝像裝置，其中上述第3絕緣膜使用與上述第1絕緣層相 同之材料形成。
  6. 一種攝像裝置，其具備：第1基板，其於第1半導體基板具有進行光電轉換之感測器像素；第2基板，其於第2半導體基板，具有輸出基於自上述感測器像素輸出之電荷之像素信號的讀出電路，且積層於上述第1基板；第1絕緣層，其設置於上述第1半導體基板與上述第2半導體基板之間；及第2絕緣層，其設置於上述第1半導體基板與上述第2半導體基板之間，且膜密度低於上述第1絕緣層；其中上述第1絕緣層為氮化矽(Si3-xN4-y)膜或碳化矽(SiC)膜。
  7. 一種攝像裝置，其具備：第1基板，其於第1半導體基板具有進行光電轉換之感測器像素；第2基板，其於第2半導體基板，具有輸出基於自上述感測器像素輸出之電荷之像素信號的讀出電路，且積層於上述第1基板；第1絕緣層，其設置於上述第1半導體基板與上述第2半導體基板之間；及第2絕緣層，其設置於上述第1半導體基板與上述第2半導體基板之間，且膜密度低於上述第1絕緣層；其中上述第2絕緣層為氧化矽(SiO2-x)膜、氮氧化矽(SiON)膜、碳氮氧化矽(SiOCN)膜或碳氮化矽(SiCN)膜。
  8. 一種攝像裝置，其具備：第1基板，其於第1半導體基板具有進行光電轉換之感測器像素；第2基板，其於第2半導體基板，具有輸出基於自上述感測器像素輸出之電荷之像素信號的讀出電路，且積層於上述第1基板；第1絕緣層，其設置於上述第1半導體基板與上述第2半導體基板之間；及第2絕緣層，其設置於上述第1半導體基板與上述第2半導體基板之間，且膜密度低於上述第1絕緣層；其中包含上述第1基板及上述第2基板之積層體於上述第1半導體基板與上述第2半導體基板之間，具有層間絕緣膜、及設置於上述層間絕緣膜內之第1貫通配線；且上述第1基板及上述第2基板藉由上述第1貫通配線而相互電性連接。
  9. 如請求項8之攝像裝置，其中上述層間絕緣膜包含上述第1絕緣層及上述第2絕緣層。
  10. 如請求項8之攝像裝置，其中於第3半導體基板進而包含具有處理上述像素信號之邏輯電路的第3基板；且上述第1基板、上述第2基板及上述第3基板依序積層。
  11. 如請求項10之攝像裝置，其中於上述第2基板及上述第3基板各自具有焊墊電極之情形時，上述第2基板及上述第3基板藉由上述焊墊電極彼此之接合而相互電性連接；於上述第3基板具有貫通上述第3半導體基板之第 2貫通配線之情形時，上述第2基板及上述第3基板藉由上述第2貫通配線而相互電性連接。
  12. 如請求項11之攝像裝置，其中上述感測器像素具有：光電轉換元件；傳送電晶體，其與上述光電轉換元件電性連接；及浮動擴散區，其暫時保持經由上述傳送電晶體自上述光電轉換元件輸出之電荷；且上述讀出電路具有：重設電晶體，其將上述浮動擴散區之電位重設為特定電位；放大電晶體，其產生與上述浮動擴散區所保持之電荷之位準對應之電壓信號作為上述像素信號；及選擇電晶體，其控制來自上述放大電晶體之上述像素信號之輸出時序。
  13. 如請求項12之攝像裝置，其中上述第1基板構成為，於與上述第2基板對向之上述第1半導體基板之一面側，設置有上述光電轉換元件、上述傳送電晶體及上述浮動擴散區；且上述第2基板構成為，於上述第2半導體基板之一面側設置有上述讀出電路，且將上述第2半導體基板之與上述一面對向之另一面朝向上述第1半導體基板之上述一面側而貼合於上述第1基板。
  14. 如請求項13之攝像裝置，其中上述第3基板構成為，於上述第3半導體基板之上述一面側設置有上述邏輯電路，且將上述第3半導體基板之與上述一面對向之另一面朝向上述第2半導體基板之上述一面側而貼合於上述第2基板。
  15. 如請求項14之攝像裝置，其中上述邏輯電路於與源極電極或汲極電極相接之雜質擴散區域之表面包含矽化物而構成。
  16. 如請求項14之攝像裝置，其中上述傳送電晶體之閘極經由上述第1貫通配線、上述焊墊電極或上述第2貫通配線而電性連接於上述邏輯電路。
  17. 如請求項14之攝像裝置，其中上述第1基板進而具有於上述層間絕緣膜內沿與上述第1基板平行之方向延伸的閘極配線；且上述傳送電晶體之閘極經由上述閘極配線電性連接於上述邏輯電路。
  18. 如請求項12之攝像裝置，其中上述第2基板於每4個上述感測器像素具有上述讀出電路；且複數條上述第1貫通配線於上述第1基板之面內沿第1方向帶狀排列配置。
  19. 如請求項18之攝像裝置，其中各上述感測器像素沿上述第1方向及與上述第1方向正交之第2方向矩陣狀配置；且上述第2基板進而具有：第1控制線，其電性連接於沿上述第2方向排列配置之各上述感測器像素之上述傳送電晶體之閘極；第2控制線，其電性連接於沿上述第2方向排列配置之各上述重設電晶體之閘極； 第3控制線，其電性連接於沿上述第2方向排列配置之各上述選擇電晶體之閘極；及輸出線，其電性連接於沿上述第1方向排列配置之各上述讀出電路之輸出端。
TW109104592A 2019-02-20 2020-02-13 攝像裝置 TWI852991B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019028062 2019-02-20
JP2019-028062 2019-02-20

Publications (2)

Publication Number Publication Date
TW202044333A TW202044333A (zh) 2020-12-01
TWI852991B true TWI852991B (zh) 2024-08-21

Family

ID=72144973

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109104592A TWI852991B (zh) 2019-02-20 2020-02-13 攝像裝置

Country Status (4)

Country Link
US (1) US12389695B2 (zh)
JP (1) JP7541971B2 (zh)
TW (1) TWI852991B (zh)
WO (1) WO2020170936A1 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6957559B2 (ja) * 2019-06-24 2021-11-02 キヤノン株式会社 半導体装置および機器
WO2022064667A1 (ja) * 2020-09-28 2022-03-31 オリンパスメディカルシステムズ株式会社 撮像装置および内視鏡システム
JP7650654B2 (ja) * 2020-12-22 2025-03-25 日本放送協会 表示装置及びその製造方法
TW202226564A (zh) * 2020-12-25 2022-07-01 日商索尼半導體解決方案公司 固態攝像裝置及其製造方法
EP4276905A4 (en) * 2021-01-06 2024-05-29 Sony Semiconductor Solutions Corporation LIGHT RECEIVING ELEMENT AND DISTANCE MEASURING SYSTEM
EP4434092A4 (en) * 2021-11-16 2025-10-08 Hsu Fu Chang ADVANCED STRUCTURES WITH MOSFET TRANSISTORS AND METAL LAYERS
CN118103983A (zh) * 2021-11-26 2024-05-28 索尼半导体解决方案公司 光检测装置和电子设备
US11735616B2 (en) * 2021-12-29 2023-08-22 Nanya Technology Corporation Optical semiconductor device with integrated dies
US20230299109A1 (en) * 2022-03-18 2023-09-21 Taiwan Semiconductor Manufacturing Company, Ltd. Stacked image sensors and methods of manufacturing thereof
JP2024126521A (ja) 2023-03-07 2024-09-20 キヤノン株式会社 放射線検出器、放射線ｃｔ装置および放射線検出器の製造方法
WO2024253074A1 (ja) 2023-06-09 2024-12-12 ソニーセミコンダクタソリューションズ株式会社 光検出装置および電子機器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013190759A1 (ja) * 2012-06-21 2013-12-27 パナソニック株式会社 固体撮像素子及びその製造方法
JP2016009739A (ja) * 2014-06-24 2016-01-18 ソニー株式会社 撮像素子、電子機器
TW201832340A (zh) * 2011-05-24 2018-09-01 日商新力股份有限公司 攝像裝置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5985136B2 (ja) 2009-03-19 2016-09-06 ソニー株式会社 半導体装置とその製造方法、及び電子機器
JP5644096B2 (ja) 2009-11-30 2014-12-24 ソニー株式会社 接合基板の製造方法及び固体撮像装置の製造方法
CN102668081B (zh) * 2009-12-26 2016-02-03 佳能株式会社 固态图像拾取装置和图像拾取系统
JP2012033894A (ja) * 2010-06-30 2012-02-16 Canon Inc 固体撮像装置
JP2014022561A (ja) 2012-07-18 2014-02-03 Sony Corp 固体撮像装置、及び、電子機器
JP6299406B2 (ja) 2013-12-19 2018-03-28 ソニー株式会社 半導体装置、半導体装置の製造方法、及び電子機器
JP2015142067A (ja) * 2014-01-30 2015-08-03 ソニー株式会社 固体撮像装置およびその製造方法、半導体装置、並びに電子機器
JP2018125325A (ja) 2017-01-30 2018-08-09 パナソニック・タワージャズセミコンダクター株式会社 半導体装置及びその製造方法
CN110574164B (zh) 2017-04-04 2023-10-24 索尼半导体解决方案公司 固态摄像装置和电子设备

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201832340A (zh) * 2011-05-24 2018-09-01 日商新力股份有限公司 攝像裝置
WO2013190759A1 (ja) * 2012-06-21 2013-12-27 パナソニック株式会社 固体撮像素子及びその製造方法
JP2016009739A (ja) * 2014-06-24 2016-01-18 ソニー株式会社 撮像素子、電子機器

Also Published As

Publication number Publication date
US12389695B2 (en) 2025-08-12
JP7541971B2 (ja) 2024-08-29
WO2020170936A1 (ja) 2020-08-27
JPWO2020170936A1 (ja) 2021-12-16
TW202044333A (zh) 2020-12-01
US20220165767A1 (en) 2022-05-26

Similar Documents

Publication Publication Date Title
TWI852991B (zh) 攝像裝置
KR102747711B1 (ko) 촬상 소자
TWI842757B (zh) 固體攝像元件及攝像裝置
TWI848008B (zh) 攝像元件及電子機器
TWI853847B (zh) 固態攝像裝置及電子機器
TWI852956B (zh) 固體攝像元件及影像記錄裝置
TWI837245B (zh) 攝像裝置
TWI868145B (zh) 固體攝像裝置
TWI774113B (zh) 攝像元件及攝像元件之製造方法
TW202101527A (zh) 攝像裝置及攝像裝置之製造方法以及半導體裝置
US20240250106A1 (en) Image sensor
US12501733B2 (en) Semiconductor device and imaging unit
WO2022014400A1 (ja) 配線構造およびその製造方法、ならびに撮像装置
CN115956286A (zh) 配线结构、其制造方法和成像装置
WO2022014461A1 (ja) 撮像素子