[go: up one dir, main page]

TW202131371A - 蝕刻裝置及方法 - Google Patents

蝕刻裝置及方法 Download PDF

Info

Publication number
TW202131371A
TW202131371A TW110101674A TW110101674A TW202131371A TW 202131371 A TW202131371 A TW 202131371A TW 110101674 A TW110101674 A TW 110101674A TW 110101674 A TW110101674 A TW 110101674A TW 202131371 A TW202131371 A TW 202131371A
Authority
TW
Taiwan
Prior art keywords
edge ring
difference
semiconductor wafer
potential
top surface
Prior art date
Application number
TW110101674A
Other languages
English (en)
Inventor
林鴻彬
殷立釗
陳世宗
楊裕隆
王盈傑
黃秉愷
葉書佑
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202131371A publication Critical patent/TW202131371A/zh

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32431Constructional details of the reactor
    • H01J37/32623Mechanical discharge control means
    • H01J37/32642Focus rings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32431Constructional details of the reactor
    • H01J37/32715Workpiece holder
    • H10P50/242
    • H10P72/0421
    • H10P72/7611
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32Processing objects by plasma generation
    • H01J2237/33Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334Etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32Processing objects by plasma generation
    • H01J2237/33Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334Etching
    • H01J2237/3341Reactive etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)

Abstract

根據本發明之一些實施例,一種裝置包含:一腔室;一基座,其經組態以在該腔室中接收及支撐一半導體晶圓;及一邊緣環,其安置於該基座上方。該邊緣環包含:一第一部分,其具有一第一頂面;一第二部分,其耦合至該第一部分且具有低於該第一頂面之一第二頂面;及一凹槽,其界定於該第一部分中。該第二頂面在該半導體晶圓下方。該凹槽具有一深度,且該基座與該凹槽之一內表面之間的一距離實質上等於該凹槽之該深度。

Description

蝕刻裝置及方法
本發明實施例係有關蝕刻裝置及方法。
半導體器件用於諸如(例如)個人電腦、蜂巢式電話、數位相機及其他電子設備之各種電子應用中。通常藉由在一半導體基板上方循序沈積諸如絕緣或介電層、導電層及半導體層之材料層且使用微影及蝕刻程序圖案化各種材料層以在其上形成電路組件及元件來製造半導體器件。
蝕刻程序包含濕式蝕刻,其中使一或多種化學試劑(亦指稱蝕刻劑)與基板或層直接接觸。另一蝕刻程序係乾式蝕刻,諸如電漿蝕刻、反應性離子(RI)蝕刻及反應性離子束蝕刻。在此等蝕刻程序之各者中,將一氣體引入至一反應腔室中且接著自氣體產生電漿。此可藉由使用一RF(射頻)產生器將氣體解離為離子、自由基及電子來完成。產生一電場,且賦能電子撞擊氣體分子以形成額外離子、自由基及電子,額外離子、自由基及電子撞擊更多氣體分子,且電漿因此最終變成自持的。電漿中之離子、自由基及電子與材料反應而形成離開層表面之產物,且因此自基板蝕刻材料。
根據本發明之一實施例,一種用於一蝕刻裝置之邊緣環包括:一第一部分,其具有一第一頂面;一第二部分,其耦合至該第一部分且具有低於該第一頂面之一第二頂面;及一凹槽,其界定於該第一部分中。
根據本發明之一實施例,一種蝕刻裝置包括:一腔室;一基座,其經組態以在該腔室中接收及支撐一半導體晶圓;及一邊緣環,其安置於該基座上方,其中該邊緣環包括:一第一部分,其具有一第一頂面;一第二部分,其耦合至該第一部分且具有低於該第一頂面之一第二頂面,其中該第二頂面在該半導體晶圓下方;及一凹槽,其界定於該第一部分中。
根據本發明之一實施例,一種用於處理一半導體器件之方法包括:在一裝置中接收一半導體晶圓,其中該裝置包括一腔室、經組態以支撐該半導體晶圓之一基座、經組態以施加射頻(RF)功率之一第一電極及一第二電極及該基座之一邊緣上方之一邊緣環,其中該邊緣環包括:一第一部分,其具有一第一頂面,其中該第一部分具有一第一介電常數;一第二部分,其耦合至該第一部分且具有低於該第一頂面之一第二頂面,其中該第二部分具有該第一介電常數;及一第三部分,其安置於該第一部分內,其中該第三部分具有一第二介電常數;及在該半導體晶圓上方產生一電漿鞘,其中該電漿鞘具有一第一電位,該邊緣環具有該半導體晶圓之一中心附近之一第二電位及遠離該半導體晶圓之該中心之一第三電位,該第一電位與該第二電位具有一第一差,該第一電位與該第三電位具有一第二差,且該第二差小於該第一差。
以下揭露提供用於實施所提供標的之不同特徵之諸多不同實施例或實例。下文將描述元件及配置之特定實例以簡化本揭露。當然,此等僅為實例且不意在限制。例如,在以下描述中,使一第一構件形成於一第二構件上方或一第二構件上可包含其中形成直接接觸之該第一構件及該第二構件之實施例,且亦可包含其中額外構件可形成於該第一構件與該第二構件之間使得該第一構件及該第二構件可不直接接觸之實施例。另外,本揭露可在各種實例中重複元件符號及/或字母。此重複係為了簡單及清楚且其本身不指示所討論之各種實施例及/或組態之間的一關係。
此外,為便於描述,可在本文中使用諸如「下面」、「下方」、「下」、「上方」、「上」及其類似者之空間相對術語來描述一個元件或構件與另一(些)元件或構件之關係,如圖中所繪示。空間相對術語除涵蓋圖中所描繪之定向之外,亦意欲涵蓋器件在使用或操作中之不同定向。可依其他方式定向裝置(旋轉90度或依其他定向),且亦可因此解譯本文中所使用之空間相對描述詞。
如本文中所使用,諸如「第一」、「第二」及「第三」之術語描述各種元件、組件、區域、層及/或區段,但此等元件、組件、區域、層及/或區段不應受限於此等術語。此等術語可僅用於使元件、組件、區域、層或區段彼此區分。除非內文清楚指示,否則本文中所使用之諸如「第一」、「第二」及「第三」之術語不隱含一序列或順序。
在一蝕刻腔室中執行一乾式蝕刻,蝕刻腔室通常具有一接地腔室壁、定位成相鄰於將一電極與腔室內部分離之一介電層之電極、提供電漿產生源氣體之一氣體供應器、用於移除揮發性反應產物及未反應電漿物種之一氣體移除機構及容納受處理之一晶圓之一邊緣環。在一些實施例中,將諸如一高電壓信號之電功率施加於電極以點燃腔室中之電漿。腔室中電漿之點火主要藉由電極與源氣體之靜電耦合來完成。歸因於施加於電極之高電壓,腔室中產生電場。一旦經點燃,則電漿由電磁感應效應持續,電磁感應效應與歸因於施加於電極之交流電之時變磁場相關聯。在一些比較實施例中,可發現用於蝕刻半導體晶圓之反應物可與邊緣環之一表面材料或塗層反應,且因此可在一高偏壓電壓處理方案中發生邊緣環侵蝕。
邊緣環係包圍晶圓以提供均勻電場及自由基流動型態之一關鍵部分。邊緣環亦提供靜電放電(ESD)保護。可發現邊緣環侵蝕會對電場及自由基流動型態均勻性造成不利影響,且因此會降低蝕刻速率。因此,程序效能可未達預期且不可預測。此外,縮短邊緣環之使用壽命。
因此,本揭露提供一種邊緣環及一種包含該邊緣環之裝置,該邊緣環包含具有低介電常數(低k)材料之一內部主體。在一些實施例中,具有低k材料之內部主體協助減小邊緣環之電容以導致與侵蝕速率成比例之電容。因此,可維持蝕刻速率且程序效能可保持可預測。此外,因為侵蝕速率降低,所以邊緣環之使用壽命延長。
圖1係繪示根據本發明之一或多個實施例之態樣之一蝕刻裝置的一示意圖。蝕刻裝置100包含一腔室102。腔室102可為適合於分散蝕刻劑使得蝕刻劑可接觸一半導體晶圓W之任何所要形狀。如圖1中所展示,腔室102可具有一圓柱形側壁及一底部。然而,其不限於一圓柱形形狀,而是可利用諸如一中空方管、一八角形形狀或其類似者之任何其他適合形狀。腔室102可由一腔室外殼104界定,腔室外殼104包含可經受蝕刻程序所涉及之化學物質及壓力之任何適合材料。在一些實施例中,腔室外殼104可包含鋼、不鏽鋼、鎳、鋁、此等之合金、此等之組合或其類似者。
蝕刻裝置100包含經組態以在腔室102中接收及支撐半導體晶圓W之一基座106。基座106可使用靜電(ESC)力、夾具、真空壓力、此等之組合及其類似者來保持半導體晶圓W。在一些實施例中,基座106可包含加熱及冷卻機構以在程序期間控制半導體晶圓W之一溫度。
在一些實施例中,腔室102可連接至由一控制器110控制之一真空泵108。真空泵108可用於將腔室102內之一壓力調整至一所要壓力。在一些實施例中,當蝕刻操作完成時,真空泵108可用於抽空腔室102以準備移除半導體晶圓W。
蝕刻裝置100包含經組態以施加射頻(RF)功率之一第一電極112及一第二電極114。如圖1中所展示,第一電極112可為安置於基座106中之一下電極。第一電極112可耦合至一下RF產生器116,由下RF產生器116電偏壓,且在蝕刻操作期間由控制器110以一RF電壓控制。因此,第一電極112對進入蝕刻劑提供一偏壓且幫助將其點燃成一電漿。在一些實施例中,第一電極112亦藉由維持偏壓來協助在蝕刻程序期間維持電漿且協助離子自電漿加速朝向半導體晶圓W。第二電極114可為耦合至一上RF產生器118用作一電漿產生器之一上電極。在一些實施例中,電漿產生器可為一變壓器耦合電漿產生器且可為(例如)一線圈。上RF產生器118對由控制器110控制之第二電極114提供功率以在引入反應性蝕刻劑期間點燃電漿。
儘管上文將第二電極114描述為一變壓器耦合電漿產生器,但實施例不意欲受限於一變壓器耦合電漿產生器。確切而言,可利用產生電漿之任何適合方法,諸如感應耦合電漿系統、磁增強反應性離子蝕刻、電子迴旋共振、一遠端電漿產生器或其類似者。所有此等方法完全意欲包含於實施例之範疇內。
蝕刻裝置100包含一噴淋頭120、一歧管122、一蝕刻劑控制器124及一蝕刻劑輸送系統126,其等可一起將一或多種氣態蝕刻劑輸送至腔室102。在一些實施例中,蝕刻劑輸送系統126透過一蝕刻劑控制器124及一歧管122將各種所要蝕刻劑供應至腔室102。蝕刻劑輸送系統126亦可藉由控制通過蝕刻劑輸送系統之一載體氣體之流量及壓力來協助控制一或多種蝕刻劑進入腔室102之流速。蝕刻劑輸送系統126及腔室102可由控制器110控制,控制器110控制及調節各種蝕刻劑及載體氣體引入至腔室102。
儘管未展示,但蝕刻劑輸送系統126可包含複數個蝕刻劑供應器。應瞭解,可包含任何適合數目個蝕刻劑供應器,諸如期望用於蝕刻裝置100內之各蝕刻劑一個蝕刻劑供應器。例如,在一些實施例中,可利用五種單獨蝕刻劑及五個或更多個蝕刻劑供應器。儘管未展示,但蝕刻劑供應器之各者可為定位成接近腔室102或遠離腔室102之一容器,諸如一儲氣槽。在其他實施例中,蝕刻劑供應器可為獨立製備及輸送所要蝕刻劑之一設施之部分。適合於所要蝕刻劑之任何源可用作蝕刻劑供應器,且所有此等源完全意欲包含於實施例之範疇內。
儘管未展示,但蝕刻劑輸送系統126可包含一載體氣體供應器。載體氣體供應器可供應可用於協助將各種所要蝕刻劑推送或「載送」至腔室102之一所要載體氣體或稀釋劑氣體。載體氣體可為一惰性氣體或不與蝕刻劑本身或來自蝕刻劑反應之副產物反應之其他氣體。例如,載體氣體可為氮氣(N2 )、氦氣(He)、氬氣(Ar)、其等之組合或其類似者,但可利用其他適合載體氣體。載體氣體供應器或稀釋劑供應器可為位於腔室102本地或腔室102遠端之一容器,諸如一儲氣槽。適合於載體氣體之任何源可用作載體氣體供應器,且所有此等源完全意欲包含於實施例之範疇內。在一些實施例中,透過蝕刻劑控制器124將蝕刻劑及載體氣體引入至腔室102中,蝕刻劑控制器124控制至腔室、歧管122及噴淋頭120中之一輸入。
如圖1中所展示,噴淋頭120安置於腔室102中。在一些實施例中,噴淋頭120自一歧管122接收各種蝕刻劑且協助將各種蝕刻劑分散至腔室102中。噴淋頭120可經設計以均勻分散蝕刻劑以最小化可由不均勻分散引起之非所要程序條件。在一實施例中,噴淋頭120可具有一圓形設計,其具有圍繞噴淋頭120均勻分散之開口以允許將所要蝕刻劑分散至腔室102中。然而,適合於引入所要蝕刻劑之任何方法(諸如使用輸入口)可用於將所要蝕刻劑引入至腔室102中。
仍參考圖1,在一些實施例中,蝕刻裝置100進一步包含安置於腔室102中之至少一環總成128及安置於環總成128及基座106上方之一邊緣環130。在一些實施例中,環總成128具有一環形組態。此外,環總成128圍繞基座106安置且經組態以接收邊緣環130。邊緣環130係包圍半導體晶圓W以提供一均勻電場及自由基流動型態之一環形、可替換組件。邊緣環130亦提供靜電放電(ESD)保護。
參考圖1及圖2,圖2係根據本發明之一或多個實施例之態樣之一邊緣環130之一橫截面圖。在一些實施例中,邊緣環130包含一第一部分132a及耦合至第一部分132a之一第二部分132b。第一部分132a及第二部分分別具有一環組態。在一些實施例中,第一部分132a之一厚度大於第二部分132b之一厚度。在一些實施例中,第一部分132a之一寬度大於第二部分132b之一寬度。第一部分132a具有一第一頂面134a,第二部分132b具有一第二頂面134b,且第二頂面134b低於第一頂面134a。因為第一部分132a具有環組態,所以第一頂面134a係一環形頂面。類似地,因為第二部分132b具有環組態,所以第二頂面134b係一環形頂面。如圖1中所展示,在一些實施例中,第一頂面134a可高於半導體晶圓W之一頂面。在一些實施例中,第二頂面134b可低於半導體晶圓W之一底面。即,(第二部分132b之)第二頂面134b在半導體晶圓W下方。在一些實施例中,耦合第一部分132a及第二部分132b之一表面136垂直於第一頂面134a及第二頂面134b。在其他實施例中,耦合第一部分132a及第二部分132b之表面136係一傾斜表面。
在一些實施例中,第一部分132a及第二部分132b係整體式的。在此等實施例中,邊緣環130之第一部分132a及第二部分132b可由相對高導電性電極材料(諸如碳化矽及矽)或介電材料(諸如石英)製成。可藉由改變邊緣環材料來調適透過電漿之耦合度以在受處理之半導體晶圓W之一邊緣處提供一所要局部電漿密度。例如,具有一較低電容阻抗之碳化矽一般產生比矽更高之一電漿密度。石英及其他介電質對邊緣電漿密度具有較小影響。因此,第一部分132a及第二部分132b具有一介電常數。例如,當使用碳化矽形成邊緣環130時,第一部分132a及第二部分132b之介電常數係在約6.5至約10之間。當使用矽(諸如本質(未摻雜)多晶矽)形成邊緣環130時,第一部分132a及第二部分132b之介電常數係約11.9。當使用石英(諸如本質(未摻雜)多晶矽)形成邊緣環130時,第一部分132a及第二部分132b之介電常數係約3.8。
在一些實施例中,邊緣環130包含界定於第一部分132a中之一凹槽132c,如圖2中所展示。在一些實施例中,凹槽132c之一寬度小於第一部分132a之一寬度,且凹槽132c之一深度d小於第一部分132a之厚度。因此,第一部分132a之內表面透過凹槽132c暴露。如圖2中所展示,第一部分132a具有與第一頂面134a對置之一第一底面138a,第二部分132b具有與第二頂面134b對置之一第二底面138b,且第一底面138a與第二底面138b對準且耦合至第二底面138b。如圖1中所展示,在一些實施例中,基座106 (或環總成128)與平行於第一部分132a之第一頂面134a之一內表面133之間的一距離實質上等於凹槽132c之深度d。
圖3係根據本發明之一或多個實施例之態樣之邊緣環130之一放大圖。在一些實施例中,邊緣環130進一步包含一密封部件137。此外,密封部件137密封凹槽。因此,一第三部分132c (諸如一中空部分)密封於第一部分132a及密封部件137內。在此等實施例中,第一部分132a之第一底面138a、第二部分132b之第二底面138b及密封部件137與環總成128或基座106接觸。在一些實施例中,至少第二底面138b與基座106接觸。在一些實施例中,第三部分132c可包含空氣。在其他實施例中,第三部分132c可包含一真空壓力。
應注意,第三部分132c可包含一介電常數,其中第三部分132c之介電常數小於第一部分132a及第二部分132b之介電常數。例如,在一實施例中,當第三部分132c容納由第一部分132a及密封部件137密封之大氣壓空氣時,在室溫(25℃或77°F),大氣壓空氣之介電常數係約1.00059。當第三部分132c以一真空壓力密封時,第三部分132c之介電常數係約1,其小於第三部分132c密封有大氣壓空氣時之介電常數。
圖4係根據本發明之一或多個實施例之態樣之邊緣環130之一放大圖。在一些實施例中,邊緣環130進一步包含接收於凹槽中之一第三部分132c。在此等實施例中,第三部分132c具有一第三底面138c。第三底面138c與第一底面138a對準且耦合至第一底面138a,如圖4中所展示。此外,第一底面138a、第二底面138b及第三底面138c與環總成128或基座106接觸。在一些實施例中,至少第二底面138b與基座106接觸。在一些實施例中,第三部分132c之一寬度小於第一部分132a之寬度,且第三部分132c之一厚度小於第一部分132a之厚度。此外,第三部分132c之介電常數小於第一部分132a及第二部分132b之介電常數。例如,第三部分132c可包含空氣物質、碳化矽或釔材料及其類似者。
圖5係根據本發明之一或多個實施例之態樣之邊緣環之第三部分之一放大圖。應注意,儘管圖5中僅繪示第三部分132c,但熟習技術者可易於根據以上描述理解第一部分132a、第二部分132b及第三部分132c之間的空間關係。應理解,邊緣環130之一侵蝕速率與邊緣環130之一電位相關,且邊緣環130之電位與邊緣環130之一電容成正比。此外,邊緣環130之電容與第三部分132c之介電常數、第三部分132c之一面積A及第三部分132c之厚度d相關,如公式(1)中所展示:
Figure 02_image001
(1)
在一些實施例中,當第一部分132a及第二部分132b由碳化矽、矽或石英製成時,第三部分132c可包含具有小於第一部分132a及第二部分132b之介電常數之一介電常數的材料。例如,第三部分132c可為由第一部分132a及密封部件137密封之一中空部分,其中第三部分132c之介電常數係約1。在一些實施例中,可藉由調整第三部分132c之面積A及/或厚度d來將電容調整至任何所要值。在一些實施例中,藉由調整面積A及/或厚度d來引起包含第一部分132a、第二部分132b及第三部分132c之邊緣環130之電容小於無第三部分之一邊緣環之電容。在一些實施例中,藉由調整面積A及/或厚度d來引起邊緣環130之第一部分132a之電容小於無第三部分之一邊緣環之電容。
參考圖6A、圖6B及圖6C,圖6A係根據本發明之一或多個實施例之態樣之一邊緣環130之一俯視圖,圖6B係沿圖6A之線I-I'取得之一橫截面圖,且圖6C繪示圖6A中所展示之邊緣環之一部分。在一些實施例中,凹槽132c自第一部分132a之第一頂面134a延伸至第一部分132a之一底面138a,使得第一部分132a具有一框架狀組態,如圖6A中所展示。在一些實施例中,凹槽132c可將邊緣環130分成一外部部分132O及一內部部分132I,如圖6C中所展示。在一些實施例中,邊緣環130進一步包含凹槽132c內之一對準錨定器135,如圖6A中所展示。對準錨定器135協助將邊緣環130定位於環總成128或基座106上。另外,對準錨定器135耦合外部部分132O及內部部分132I。
如上文所提及,邊緣環130之一侵蝕速率與邊緣環130之一電位相關,且邊緣環130之電位與邊緣環130之一電容成正比。此外,邊緣環130之電容與內部部分132I之一電容C1、凹槽132c之一電容C2及外部部分132O之一電容C3相關,如公式(2)中所展示:
Figure 02_image003
(2)
圖7係表示根據本發明之態樣之用於處理一半導體晶圓之一方法的一流程圖。在一些實施例中,處理包含一蝕刻操作。用於處理半導體晶圓之方法200包含在一裝置中接收一半導體晶圓W之一操作202。蝕刻裝置可包含上文所提及之蝕刻裝置100。例如,蝕刻裝置100可包含由腔室外殼104界定之腔室102、基座106、由一控制器110控制之真空泵108、由控制器110控制之一下RF產生器116電偏壓之一第一電極112、由控制器110控制之一上RF產生器118電偏壓之一第二電極114、耦合至一蝕刻劑控制器124之一蝕刻劑輸送系統126、一歧管122及一噴淋頭120、包圍基座106之一環總成128及一邊緣環130。用於處理半導體晶圓之方法200進一步包含在半導體晶圓W上方產生一電漿鞘之一操作204。應注意,在一些實施例中,在操作204期間,電漿鞘具有一第一電位,邊緣環具有半導體晶圓之一中心附近之一第二電位及遠離半導體晶圓之中心之一第三電位,第一電位與第二電位具有一第一差,第一電位與第三電位具有一第二差,且第二差小於第一差。
參考圖1、圖7及圖8,在一些實施例中,在操作202中在蝕刻裝置100中接收一半導體晶圓W。將半導體晶圓W放置至基座106上。在一些實施例中,可透過使用環組128來至少部分引導半導體晶圓W之放置以使半導體晶圓W與基座106對準。在放置半導體晶圓之後,可執行一附接操作以保持半導體晶圓W。
在一些實施例中,處理(諸如一蝕刻操作)可由控制器110引發。因此,透過蝕刻劑輸送系統126、蝕刻劑控制器124、歧管122及噴淋頭120將一或多種蝕刻劑氣體及載體氣體提供至腔室102中。在一些實施例中,可點燃一電漿,由下RF產生器116偏壓下電極112以施加一功率,且由上RF產生器118偏壓上電極114以施加一功率。
如圖8中所展示,在操作204中,在半導體晶圓W之表面上方產生一電場及一電漿鞘(在圖8中由標記為150之虛線表示)。電場及電漿鞘150協助離子自電漿移動及加速朝向半導體晶圓W之表面,如圖8中由箭頭所展示。
請參考圖8及圖9。圖8中所展示之電漿鞘150在蝕刻操作期間具有一電位,且電漿鞘150之電位可經量測且如由圖9中之線A所展示般描繪。在一些實施例中,電漿鞘150之電位可自一晶圓中心上方之一點量測至一晶圓邊緣上方之一點。在一些實施例中,電漿鞘150之電位可自半導體晶圓W上方之區域外部之邊緣環130上方之一點量測,如圖9中所展示。
邊緣環130在蝕刻操作期間具有一電位,且邊緣環130之電位可經量測且如由圖9中之線B所展示般描繪。在一些實施例中,邊緣環130之電位可自一晶圓中心上方之一點量測至一晶圓邊緣上方之一點。在一些實施例中,邊緣環130之電位可自半導體晶圓W上方之區域外部之第一部分132a之一邊緣量測,如圖9中所展示。在一些實施例中,最靠近晶圓中心之邊緣環130之一電位可實質上等於蝕刻操作期間之半導體晶圓W之一電位。如圖9中所展示,邊緣環130之電位可自第二部分132b增大至第一部分132a。
仍參考圖9,在一些實施例中,鞘150在晶圓中心附近之電位與邊緣環130在晶圓中心附近之電位具有一第一差D1。電漿鞘150遠離晶圓中心之電位與邊緣環130遠離晶圓中心之電位具有一第二差D2。例如,邊緣環130之第一部分132a上方之電漿鞘150之電位與邊緣環130遠離晶圓中心之第一部分132a之電位具有第二差D2。在一些實施例中,第二差D2小於第一差D1,如圖9中所展示。在一些實施例中,第二差D2小於第一差D1。在一些實施例中,可界定第一差D1與第二差D2之間的一差,且該差可在第一差D1之約30%至第一差D1之約50%之間。
應理解,半導體晶圓W之表面上之蝕刻操作之一蝕刻速率與電漿鞘150之電位與半導體晶圓W之電位之間的差成正比。在一些實施例中,可藉由調整半導體晶圓W之電位來導引電漿中之帶電物種撞擊半導體晶圓W之表面且藉此自其移除材料(例如原子)。類似地,邊緣環130之表面上之蝕刻操作之一蝕刻速率(亦指稱邊緣環130之一侵蝕速率)與電漿鞘150之電位與邊緣環130之電位之間的差成正比。
如上文所提及,邊緣環130在晶圓中心附近之一點處之電位可實質上等於蝕刻操作期間之半導體晶圓W之一電位。因此,第一差D1可類似於電漿鞘150之電位與半導體晶圓W之電位之間的差。換言之,在蝕刻操作期間,邊緣環130對半導體晶圓W之表面上之蝕刻速率無影響。
在一些實施例中,第二差D2小於第一差D1,且因此降低侵蝕速率。在一些實施例中,可發現第二差D2可足夠大以引起第一部分132a附近之侵蝕速率降低,其中邊緣環130未由半導體晶圓W覆蓋。因此可觀察到,可降低侵蝕速率且不影響半導體晶圓W之表面上之蝕刻操作之蝕刻速率。
在一些實施例中,可藉由調整邊緣環130之第一部分132a之電位來調整第二差D2,且可藉由調整第一部分132a之電容來調整第一部分132a之電位。例如,藉由增大第一部分132a之電容來增大第一部分132a之電位且減小第二差D2。如上文所提及,第二差D2可小於第一差D1。因此,降低未由半導體晶圓W覆蓋之第一部分132a之侵蝕速率。
如上文所提及,可藉由選擇一低k介電材料及/或藉由調整邊緣環130之第三部分132c之一面積及/或一厚度來調整邊緣環130之第一部分132a之電容。換言之,可藉由選擇低k介電材料及/或藉由調整邊緣環130之第三部分132c之面積及/或厚度來降低侵蝕速率。
如上文所提及,第二差D2小於第一差D1,且第一差D1與第二差D2之間的差係在第一差D1之約30%至第一差D1之約50%之間。在一些比較方法中,當第一差D1與第二差D2之間的差小於第一差D1之約30%時,無法降低第一部分132a之侵蝕速率。因此,蝕刻速率會受影響,因此程序效能會不可預測。此外,因為無法降低侵蝕速率,所以邊緣環之使用壽命縮短。在一些替代方法中,當第一差D1與第二差D2之間的差大於第一差D1之約50%時,半導體晶圓W之表面上之蝕刻操作之蝕刻速率會受不利影響。
因此,本揭露提供一種邊緣環及一種包含該邊緣環之裝置,該邊緣環包含具有低介電常數(低k)材料之一內部主體。在一些實施例中,具有低k材料之內部主體協助減小邊緣環之電容以導致與侵蝕速率成反比之一電容。因此,可維持蝕刻速率且程序效能可保持可預測。此外,由於降低侵蝕速率,因此邊緣環之使用壽命延長。
在一些實施例中,提供一種用於蝕刻裝置之邊緣環。該邊緣環包含:一第一部分,其具有一第一頂面;一第二部分,其耦合至該第一部分且具有低於該第一頂面之一第二頂面;及一凹槽,其界定於該第一部分中。
在一些實施例中,該第一部分具有透過該凹槽暴露之內表面。在一些實施例中,該凹槽自該第一部分之該第一頂面延伸至該第一部分之一底面,使得該第一部分具有一框架狀組態。
在一些實施例中,該邊緣環進一步包含接收於該凹槽內之一第三部分。在一些實施例中,該第一部分及該第二部分具有一第一介電常數,且該第三部分具有一第二介電常數。在一些實施例中,該第一介電常數大於該第二介電常數。
在一些實施例中,該第一部分包含密封該凹槽之一密封部件。在一些實施例中,該凹槽包含密封於該凹槽及該密封部件內之空氣。在一些實施例中,該凹槽以一真空壓力密封。
在一些實施例中,提供一種蝕刻裝置。該裝置包含:一腔室;一基座,其經組態以在該腔室中接收及支撐一半導體晶圓;及一邊緣環,其安置於該基座上方。在一些實施例中,該邊緣環包含:一第一部分,其具有一第一頂面;一第二部分,其耦合至該第一部分且具有低於該第一頂面之一第二頂面;及一凹槽,其界定於該第一部分中。在一些實施例中,該第二頂面在該半導體晶圓下方。在一些實施例中,該凹槽具有一深度,且該基座與該凹槽之一內表面之間的一距離實質上等於該凹槽之該深度。
在一些實施例中,該邊緣環進一步包含接收於該凹槽中之一第三部分。在一些實施例中,該第一部分及該第二部分具有一第一介電常數,且該第三部分具有一第二介電常數。在一些實施例中,該第二介電常數小於該第一介電常數。在一些實施例中,該邊緣環進一步包含一對準錨定器。在一些實施例中,該第一部分具有與該第一頂面對置之一底面,該第二部分具有與該第二頂面對置且耦合至該第一底面之一第二底面,且該第三部分具有與該第一底面及該第二底面對準之一第三底面。在一些實施例中,至少該第二底面與該基座接觸。
在一些實施例中,提供一種用於處理一半導體器件之方法。該方法包含以下操作。在一裝置中接收一半導體晶圓。在該半導體晶圓上方產生一電漿鞘。在一些實施例中,該裝置包含:一腔室;一基座,其經組態以支撐該半導體晶圓;一第一電極及一第二電極,其等經組態以施加RF功率;及一邊緣環,其在該基座之一邊緣上方。在一些實施例中,該邊緣環包含:一第一部分,其具有一第一頂面;一第二部分,其耦合至該第一部分且具有低於該第一頂面之第二頂面;及一第三部分,其安置於該第一部分內。在一些實施例中,該第一部分及該第二部分具有一第一介電常數,且該第三部分具有一第二介電常數。在一些實施例中,該電漿鞘具有一第一電位,該邊緣環具有該半導體晶圓之一中心附近之一第二電位及遠離該半導體晶圓之該中心之一第三電位,該第一電位與該第二電位具有一第一差,該第一電位與該第三電位具有一第二差,且該第二差小於該第一差。
在一些實施例中,該第二差小於該第一差。在一些實施例中,一差係在該第一差與該第二差之間,且該差係在該第一差D1之約30%至該第一差之約50%之間。
在一些實施例中,該第一部分及該第二部分包含矽或石英。
在一些實施例中,該第三部分包含一大氣壓空氣。在一些實施例中,該第三部分經受一真空壓力。
上文概述若干實施例之特徵,使得熟習技術者可較佳理解本發明之態樣。熟習技術者應瞭解,其可易於將本揭露用作用於設計或修改用於實施相同目的及/或達成本文中所引入之實施例之相同優點之其他程序及結構之一基礎。熟習技術者亦應認知,此等等效建構不應背離本發明之精神及範疇,且其可在不背離本發明之精神及範疇之情況下對本文作出各種改變、替換及更改。
100:蝕刻裝置 102:腔室 104:腔室外殼 106:基座 108:真空泵 110:控制器 112:第一電極 114:第二電極 116:下射頻(RF)產生器 118:上RF產生器 120:噴淋頭 122:歧管 124:蝕刻劑控制器 126:蝕刻劑輸送系統 128:環總成/環組 130:邊緣環 132a:第一部分 132b:第二部分 132c:凹槽/第三部分 132I:內部部分 132O:外部部分 133:內表面 134a:第一頂面 134b:第二頂面 135:對準錨定器 136:表面 137:密封部件 138a:第一底面 138b:第二底面 138c:第三底面 150:電漿鞘 200:用於處理半導體晶圓之方法 202:操作 204:操作 A:線 B:線 C1:電容 C2:電容 C3:電容 d:厚度/深度 D1:第一差 D2:第二差 W:半導體晶圓
自結合附圖閱讀之以下詳細描述最佳理解本發明之態樣。應注意,根據行業標準做法,各種構件未按比例繪製。事實上,為使討論清楚,可任意增大或減小各種構件之尺寸。
圖1係繪示根據本發明之一或多個實施例之態樣之一蝕刻裝置的一示意圖。
圖2係繪示根據本發明之一或多個實施例之態樣之一邊緣環的一示意圖。
圖3係繪示根據本發明之一或多個實施例之態樣之一邊緣環的一示意圖。
圖4係繪示根據本發明之一或多個實施例之態樣之一邊緣環的一示意圖。
圖5係繪示根據本發明之一或多個實施例之態樣之邊緣環之一第三部分的一示意圖。
圖6A係根據本發明之一或多個實施例之態樣之一邊緣環之一俯視圖,圖6B係沿圖6A之線I-I'取得之一橫截面圖,且圖6C繪示圖6A中所展示之邊緣環之一部分。
圖7係表示根據本發明之態樣之一蝕刻方法的一流程圖。
圖8係繪示根據本發明之一或多個實施例之態樣之用於在操作期間蝕刻之一裝置之一部分的一示意圖。
圖9係繪示根據本發明之一或多個實施例之態樣之裝置中之一操作期間之電位的一圖表。
130:邊緣環
132a:第一部分
132b:第二部分
132c:凹槽/第三部分
133:內表面
134a:第一頂面
134b:第二頂面
136:表面
138a:第一底面
138b:第二底面
d:厚度/深度

Claims (1)

  1. 一種用於一蝕刻裝置之邊緣環,其包括: 一第一部分,其具有一第一頂面; 一第二部分,其耦合至該第一部分且具有低於該第一頂面之一第二頂面;及 一凹槽,其界定於該第一部分中。
TW110101674A 2020-02-10 2021-01-15 蝕刻裝置及方法 TW202131371A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/786,400 2020-02-10
US16/786,400 US20210249232A1 (en) 2020-02-10 2020-02-10 Apparatus and method for etching

Publications (1)

Publication Number Publication Date
TW202131371A true TW202131371A (zh) 2021-08-16

Family

ID=76878644

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110101674A TW202131371A (zh) 2020-02-10 2021-01-15 蝕刻裝置及方法

Country Status (3)

Country Link
US (2) US20210249232A1 (zh)
CN (1) CN113161218A (zh)
TW (1) TW202131371A (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101971312B1 (ko) * 2011-11-23 2019-04-22 램 리써치 코포레이션 다중 존 가스 주입 상부 전극 시스템
JP2021180283A (ja) * 2020-05-15 2021-11-18 東京エレクトロン株式会社 載置台アセンブリ、基板処理装置および基板処理方法
US20240387150A1 (en) * 2023-05-19 2024-11-21 Taiwan Semiconductor Manufacturing Company, Ltd. Plasma etching system having focus ring with prolonged lifetime

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6039836A (en) * 1997-12-19 2000-03-21 Lam Research Corporation Focus rings
KR100315088B1 (ko) * 1999-09-29 2001-11-24 윤종용 포커스 링을 갖는 반도체 웨이퍼 제조 장치
US8114245B2 (en) * 1999-11-26 2012-02-14 Tadahiro Ohmi Plasma etching device
JP2002198355A (ja) * 2000-12-26 2002-07-12 Tokyo Electron Ltd プラズマ処理装置
JP4676074B2 (ja) * 2001-02-15 2011-04-27 東京エレクトロン株式会社 フォーカスリング及びプラズマ処理装置
US7024105B2 (en) * 2003-10-10 2006-04-04 Applied Materials Inc. Substrate heater assembly
US20060081337A1 (en) * 2004-03-12 2006-04-20 Shinji Himori Capacitive coupling plasma processing apparatus
US8563619B2 (en) * 2007-06-28 2013-10-22 Lam Research Corporation Methods and arrangements for plasma processing system with tunable capacitance
JP2010278166A (ja) * 2009-05-27 2010-12-09 Tokyo Electron Ltd プラズマ処理用円環状部品、及びプラズマ処理装置
JP5654297B2 (ja) * 2010-09-14 2015-01-14 東京エレクトロン株式会社 プラズマ処理装置及びプラズマ処理方法
JP5970268B2 (ja) * 2012-07-06 2016-08-17 株式会社日立ハイテクノロジーズ プラズマ処理装置および処理方法
CN106548967B (zh) * 2015-09-18 2020-04-28 北京北方华创微电子装备有限公司 承载装置以及半导体加工设备
KR101729124B1 (ko) * 2015-10-16 2017-04-24 세메스 주식회사 지지 유닛, 기판 처리 장치 및 방법
KR20180035980A (ko) * 2016-09-29 2018-04-09 성균관대학교산학협력단 플라즈마 식각장치의 포커스 링
KR102581226B1 (ko) * 2016-12-23 2023-09-20 삼성전자주식회사 플라즈마 처리 장치
JP7218307B2 (ja) * 2017-05-29 2023-02-06 ボーンズ、インコーポレイテッド ガラス密封ガス放電管
US10741446B2 (en) * 2017-07-05 2020-08-11 Nxp Usa, Inc. Method of wafer dicing for wafers with backside metallization and packaged dies
JP7204350B2 (ja) * 2018-06-12 2023-01-16 東京エレクトロン株式会社 載置台、基板処理装置及びエッジリング

Also Published As

Publication number Publication date
CN113161218A (zh) 2021-07-23
US20220351948A1 (en) 2022-11-03
US20210249232A1 (en) 2021-08-12

Similar Documents

Publication Publication Date Title
US6653791B1 (en) Method and apparatus for producing uniform process rates
KR100900595B1 (ko) 플라즈마 한정 및 유동 컨덕턴스 강화 방법 및 장치
JP5264231B2 (ja) プラズマ処理装置
CN1833296B (zh) 用于产生均匀处理速率的天线
US6518705B2 (en) Method and apparatus for producing uniform process rates
US6346915B1 (en) Plasma processing method and apparatus
US20060175015A1 (en) Etch chamber with dual frequency biasing sources and a single frequency plasma generating source
US8647438B2 (en) Annular baffle
KR100842947B1 (ko) 플라즈마 처리 방법 및 플라즈마 처리 장치
US20070227666A1 (en) Plasma processing apparatus
JP2000323458A (ja) プラズマ処理方法及び装置
US20220351948A1 (en) Method for treating semiconductor wafer
TW201833976A (zh) 雙頻率表面波電漿源
US8034213B2 (en) Plasma processing apparatus and plasma processing method
JP5064707B2 (ja) プラズマ処理装置
CN110770880B (zh) 等离子处理装置
JP7329131B2 (ja) プラズマ処理装置およびプラズマ処理方法
US6432730B2 (en) Plasma processing method and apparatus
KR200426498Y1 (ko) 플라즈마 공정 챔버에서 이용하기 위한 프로세스 키트
IL159935A (en) Method and apparatus for producing uniform process rates