[go: up one dir, main page]

TW202109486A - 顯示裝置 - Google Patents

顯示裝置 Download PDF

Info

Publication number
TW202109486A
TW202109486A TW109105173A TW109105173A TW202109486A TW 202109486 A TW202109486 A TW 202109486A TW 109105173 A TW109105173 A TW 109105173A TW 109105173 A TW109105173 A TW 109105173A TW 202109486 A TW202109486 A TW 202109486A
Authority
TW
Taiwan
Prior art keywords
line
gate transmission
lines
gate
display device
Prior art date
Application number
TW109105173A
Other languages
English (en)
Other versions
TWI719838B (zh
Inventor
巫岳錡
余悌魁
廖鴻嘉
廖淑雯
連翔琳
Original Assignee
友達光電股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 友達光電股份有限公司 filed Critical 友達光電股份有限公司
Priority to CN202010469766.XA priority Critical patent/CN111708233B/zh
Priority to US16/941,492 priority patent/US11515339B2/en
Application granted granted Critical
Publication of TWI719838B publication Critical patent/TWI719838B/zh
Publication of TW202109486A publication Critical patent/TW202109486A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3622—Control of matrices with row and column drivers using a passive matrix
    • G09G3/3629—Control of matrices with row and column drivers using a passive matrix using liquid crystals having memory effects, e.g. ferroelectric liquid crystals
    • G09G3/3637—Control of matrices with row and column drivers using a passive matrix using liquid crystals having memory effects, e.g. ferroelectric liquid crystals with intermediate tones displayed by domain size control
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/043—Compensation electrodes or other additional electrodes in matrix displays related to distortions or compensation signals, e.g. for modifying TFT threshold voltage in column driver
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0219—Reducing feedthrough effects in active matrix panels, i.e. voltage changes on the scan electrode influencing the pixel voltage due to capacitive coupling

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)
  • Surgical Instruments (AREA)
  • Valve Device For Special Equipments (AREA)
  • Noodles (AREA)

Abstract

一種顯示裝置具有顯示區以及周邊區，且包括多條資料線、多條掃描線、多條閘極傳輸線以及多個子畫素。資料線以及閘極傳輸線自周邊區延伸進顯示區。位於顯示區的資料線沿著第一方向延伸。掃描線位於顯示區，且沿著交錯於第一方向的第二方向延伸。閘極傳輸線電性連接至掃描線。閘極傳輸線中的其中一條包括位於顯示區中的第一、第二以及第三導線。第一與第三導線沿著第一方向延伸。第二導線沿著第二方向延伸。第一、第二以及第三導線依序電性相連。第三導線電性連接掃描線中的其中一條。

Description

顯示裝置
本發明是有關於一種顯示裝置。
手機、電視、平板電腦等具有顯示裝置的產品已經成為現代生活中不可或缺的電子裝置。為了吸引消費者購買自家產品，許多顯示裝置的廠商致力於縮小顯示裝置的邊框以使顯示裝置能有較佳的外觀。然而，縮小顯示裝置的邊框會提升顯示裝置中導線的密集度，容易影響顯示裝置的顯示品質。
本發明提供一種顯示裝置，能減少閘極傳輸線對顯示品質造成的負面影響。
本發明的至少一實施例提供一種顯示裝置。顯示裝置具有顯示區以及周邊區，且包括多條資料線、多條掃描線、多條閘極傳輸線以及多個子畫素。資料線自周邊區延伸進顯示區。位於顯示區的資料線沿著第一方向延伸。掃描線位於顯示區，且沿著交錯於第一方向的第二方向延伸。閘極傳輸線自周邊區延伸進顯示區，且電性連接至掃描線。閘極傳輸線中的其中一條包括位於顯示區中的第一導線、第二導線以及第三導線。第一導線與第三導線沿著第一方向延伸。第二導線沿著第二方向延伸。第一導線、第二導線以及第三導線依序電性相連。第三導線電性連接掃描線中的其中一條。子畫素電性連接至掃描線以及資料線。
本發明的至少一實施例提供一種顯示裝置。顯示裝置具有顯示區以及周邊區，且包括多條資料線、第1級掃描線至第n級掃描線、第1級閘極傳輸線至第n級閘極傳輸線以及多個子畫素。資料線自周邊區延伸進顯示區，其中位於顯示區的資料線沿著第一方向延伸。第1級掃描線至第n級掃描線位於顯示區，且沿著交錯於第一方向的第二方向延伸，其中n為大於1的整數。第1級掃描線至第n級掃描線沿著第一方向依序排列。第1級閘極傳輸線至第n級閘極傳輸線自周邊區延伸進顯示區，且分別電性連接至第1級掃描線至第n級掃描線。第1級閘極傳輸線至第n級閘極傳輸線錯位排列。子畫素電性連接至第1級掃描線至第n級掃描線以及資料線。
以下將以圖式揭露本發明之多個實施方式，為明確說明，許多實務上的細節將在以下敘述中一併說明。然而，應瞭解的是，這些實務上的細節不應用被以限制本發明。也就是說，在本發明部分實施方式中，這些實務上的細節是非必要的。此外，為簡化圖式起見，一些習知的結構與元件在圖式中將省略或以簡單示意的方式為之。
在整個說明書中，相同的附圖標記表示相同或類似的元件。在附圖中，為了清楚起見，放大了層、膜、面板、區域等的厚度。應當理解，當諸如層、膜、區域或基板的元件被稱為在另一元件「上」或「連接到」另一元件時，其可以直接在另一元件上或與另一元件連接，或者所述元件與所述另一元件中間可以也存在其他元件。相反，當元件被稱為「直接在另一元件上」或「直接連接到」另一元件時，所述元件與所述另一元件中間不存在其他元件。如本文所使用的，「連接」可以指物理及/或電性連接。再者，二元件互相「電性連接」或「耦合」係可為二元件間存在其它元件。
圖1是依照本發明的一實施例的一種顯示裝置的上視示意圖。
請參考圖1，顯示裝置10具有顯示區AA以及周邊區BA，且包括位於基板SB1上的多條資料線DL1～DLz、多條掃描線SL1～SLy、多條閘極傳輸線GL1～GLy以及多個子畫素SP。在本實施例中，顯示裝置10還包括位於周邊區BA的驅動電路DR。在本實施例中，顯示裝置10為單邊區動，且驅動電路DR位於顯示區AA的一側。
資料線DL1～DLz電性連接至驅動電路DR。舉例來說，資料線DL1～DLz電性連接至驅動電路DR中的源極驅動元件（未繪出）。資料線DL1～DLz自周邊區BA延伸進顯示區AA。位於顯示區AA的資料線DL1～DLz沿著第一方向D1延伸。雖然在本實施例中，位於周邊區BA的資料線DL1～DLz也是沿著第一方向D1延伸，但本發明不以此為限。在其他實施例中，位於周邊區BA的資料線DL1～DLz包括扇出線，且位於周邊區BA的資料線DL1～DLz可以彼此不平行。
閘極傳輸線GL1～GLy電性連接至驅動電路DR。舉例來說，閘極傳輸線GL1～GLy電性連接至驅動電路DR中的X個閘極驅動元件GD，其中X為大於或等於1的整數。在本實施例中，驅動電路DR包括四個閘極驅動元件GD，且每個閘極驅動元件GD都連接至閘極傳輸線GL1～GLy。換句話說，顯示裝置10包括四條閘極傳輸線GL1、四條閘極傳輸線GL2……以及四條閘極傳輸線GLy，且各個閘極驅動元件GD分別電性連接至不同條閘極傳輸線GL1、不同條閘極傳輸線GL2……以及不同條閘極傳輸線GLy。
掃描線SL1～SLy位於顯示區AA，且沿著交錯於第一方向D1的第二方向D2延伸。閘極傳輸線GL1～GLy自周邊區BA延伸進顯示區AA，且電性連接至掃描線SL1～SLy。在本實施例中，閘極傳輸線GL1電性連接至掃描線SL1，閘極傳輸線GL2電性連接至掃描線SL2，閘極傳輸線GLy電性連接至掃描線SLy，其他閘極傳輸線與掃描線電性連接的方式則以此類推。
在本實施例中，各閘極驅動元件GD分別透過不同條閘極傳輸線電性連接至同一條掃描線。舉例來說，各閘極驅動元件GD分別透過不同條閘極傳輸線GL1線電性連接至同一條掃描線SL1，各閘極驅動元件GD分別透過不同條閘極傳輸線GL2線電性連接至同一條掃描線SL2，各閘極驅動元件GD分別透過不同條閘極傳輸線GLy線電性連接至同一條掃描線SLy。透過多個閘極驅動元件GD提供訊號給同一條掃描線，可以縮短掃描線SL1～SLy的充電速度。
多個子畫素SP電性連接至掃描線SL1～SLy以及資料線DL1～DLz。舉例來說，每個子畫素SP包括開關元件T以及電性連接至開關元件T以及電性連接至開關元件T的畫素電極PE，其中開關元件T電性連接至對應的一條掃描線以及對應的一條資料線。在本實施例中，子畫素SP包括紅色子畫素、綠色子畫素以及藍色子畫素。舉例來說，重疊於紅色濾光元件（未繪出）的子畫素SP為紅色子畫素，重疊於綠色濾光元件（未繪出）的子畫素SP為綠色子畫素，重疊於藍色濾光元件（未繪出）的子畫素SP為藍色子畫素。子畫素SP陣列成多個畫素PX，舉例來說，每個畫素PX包括一個紅色子畫素、一個綠色子畫素以及一個藍色子畫素。在一些實施例中，每個畫素PX還可以包括其他顏色的子畫素。在本實施例中，每個畫素PX包括三個子畫素SP，且每個畫素PX電性連接至一條掃描線以及三條資料線。
畫素PX沿著第一方向D1排成N排，且沿著第二方向D2排列成M排。舉例來說，顯示裝置10包括4320條掃描線以及23040條資料線，因此，畫素PX沿著第一方向D1排成4320排，且沿著第二方向D2排列成7680排（即23040除以3）。
在一些實施例中，X個閘極驅動元件GD將顯示區AA分成X個畫素區PXR，每個畫素區PXR中的畫素PX沿著第二方向D2排成M/X排，且沿著第一方向D1排成N排。因此，每個畫素區PXR在第一方向D1上的長度L1約為N個畫素PX的長度L2，且每個畫素區PXR在第二方向D2上的寬度W1約為M/X個畫素PX的寬度W2。雖然在圖1中，畫素PX的長度L2不等於畫素PX的寬度W2，但本發明不以此為限。在其他實施例中，畫素PX的長度L2約等於畫素PX的寬度W2。
在本實施例中，每個畫素區PXR重疊於N條閘極傳輸線。在一些實施例中，M/X小於N。換句話說，於每個畫素區PXR中，在第二方向D2上之畫素PX的數量小於閘極傳輸線的數量。在其他實施例中，顯示裝置具有2DhG的結構，且每條掃描線SL1～SLy電性連接至兩排畫素PX，因此，每個畫素區PXR重疊於N/2條閘極傳輸線，且M/X小於N/2。
圖2A是依照本發明的一實施例的一種顯示裝置的上視示意圖。圖2B是沿著圖2A中線a-a’的剖面示意圖。在此必須說明的是，圖2A與圖2B的實施例沿用圖1的實施例的元件標號與部分內容，其中採用相同或近似的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，在此不贅述。為了方便說明，圖2省略繪示了部分構件（例如開關元件、畫素電極及資料線）。
請參考圖2A與圖2B，在本實施例中，顯示裝置20包括基板SB2以及設置於基板SB2上的紅色濾光元件R、綠色濾光元件G以及藍色濾光元件B。每個畫素PX包括重疊於紅色濾光元件R的紅色子畫素SP1、重疊於綠色濾光元件G的綠色子畫素SP2以及重疊於藍色濾光元件B的藍色子畫素SP3。在本實施例中，顯示裝置20包括設置於基板SB1上的第一金屬層M1、設置於第一金屬層M1上的第一絕緣層I1、設置於第一絕緣層I1上的第二金屬層M2設置於第二金屬層M2上的第二絕緣層I2以及位於基板SB1以及基板SB2之間的顯示介質層LC（例如液晶）。雖然在本實施例中，以顯示裝置20為液晶面板為例，但本發明不以此為限。在其他實施例中，顯示裝置也可以為有機發光二極體顯示面板、微型發光二極體顯示面板或其他類型的顯示面板。
在本實施例中，閘極傳輸線包括第1級至第n級，換句話說，在顯示畫面時，以第1級閘極傳輸線至第n級閘極傳輸線為一個循環進行掃描。在其他實施例中，閘極傳輸線可能以數十、數百或其他數量的閘極傳輸線為一個循環進行掃描，意即，本發明並不限制n為9。換句話說，第9級閘極傳輸線GL9的下一條閘極傳輸線（例如圖2A中閘極傳輸線GL9右側未繪出的閘極傳輸線）可能為第10級閘極傳輸線。
在第二方向D2上之畫素PX的數量小於閘極傳輸線的數量。在本實施例中，在第二方向D2上八個畫素PX對應九條閘極傳輸線（例如閘極傳輸線GL1～GL9）。閘極傳輸線GL1～GL9在閘極驅動元件GD處的端點例如是依序排列的。舉例來說，在閘極驅動元件GD處閘極傳輸線GL1～GL9由左至右依序排列，但本發明不以此為限。
閘極傳輸線GL1～GL9中的其中一條（例如閘極傳輸線GL2）包括位於顯示區AA中的第一導線CL1、第二導線CL2以及第三導線CL3。第一導線CL1與第三導線CL2沿著第一方向D1延伸。第二導線CL2沿著第二方向D2延伸。第一導線CL1、第二導線CL2以及第三導線CL3依序電性相連。第三導線CL3電性連接掃描線SL1～SL9中的其中一條（例如掃描線SL2）。在本實施例中，閘極傳輸線GL2還包括位於周邊區BA中的第四導線CL4。第四導線CL4沿著第二方向D2延伸，且橫越閘極傳輸線GL3～GL7。第四導線CL4電性連接第一導線CL1。藉由第四導線CL4的設置，可以減少顯示區AA中閘極傳輸線GL2所佔據的面積。在本實施例中，閘極傳輸線GL1～GL9中的其中一條（例如閘極傳輸線GL2）的第二導線CL2以及第四導線CL4與掃描線SL1～SL9屬於相同導電膜層（例如第一金屬層M1），意即第二導線CL2與掃描線SL1～SL9是由同道圖案化製程所形成。在本實施例中，閘極傳輸線GL1～GL9中的其中一條（例如閘極傳輸線GL2）的第一導線CL1以及第三導線CL3、閘極傳輸線GL1～GL9中的其他條（例如閘極傳輸線GL1、GL3～GL9）與資料線DL屬於相同導電膜層（例如第二金屬層M2），意即第一導線CL1、第三導線CL3、閘極傳輸線GL1～GL9中的其他條與資料線DL是由同道圖案化製程所形成。
在本實施例中，掃描線SL1～SL9、第二導線CL2以及第四導線CL4屬於第一金屬層M1，且閘極傳輸線GL1、閘極傳輸線GL3～GL9、資料線（請參考圖1）、第一導線CL1以及第三導線CL3屬於第二金屬層M2。閘極傳輸線GL1～GL9分別透過開口H1～H9而電性連接至掃描線SL1～SL9，其中開口H1～H9貫穿第一絕緣層I1。第一導線CL1以及第三導線CL3分別透過開口O1、O2而電性連接至第二導線CL2，第四導線CL4透過開口O3電性連接第一導線CL1，其中開口O1、O2、O3貫穿第一絕緣層I1。
在本實施例中，閘極傳輸線GL2的第三導線CL3對齊閘極傳輸線GL7，但本發明不以此為限。在其他實施例中，閘極傳輸線GL2的第三導線CL3對齊閘極傳輸線GL8或閘極傳輸線GL9。在本實施例中，閘極傳輸線GL2的第一導線CL1位於閘極傳輸線GL7與閘極傳輸線GL8之間，但本發明不以此為限。在其他實施例中，閘極傳輸線GL2的第一導線CL1位於閘極傳輸線GL6與閘極傳輸線GL7之間或閘極傳輸線GL8與閘極傳輸線GL9之間。在本實施例中，閘極傳輸線GL2包括第一至第四導線CL1～CL4，但本發明不以此為限。在其他實施例中，可以是閘極傳輸線GL3～GL8的其中一者包括第一至第四導線CL1～CL4，即能使顯示裝置在第二方向D2上八個畫素PX對應九條閘極傳輸線GL1～GL9。
在本實施例中，閘極傳輸線GL1、GL3～GL9重疊於紅色子畫素SP1與藍色子畫素SP3的交界，藉此能減少閘極傳輸線GL1、GL3～GL9對顯示品質造成的負面影響。
閘極傳輸線GL2的第三導線CL3重疊於紅色子畫素SP1與藍色子畫素SP3的交界，閘極傳輸線GL2的第一導線CL1重疊於紅色子畫素SP1與綠色子畫素SP2的交界或藍色子畫素SP3與綠色子畫素SP2的交界，藉此能減少閘極傳輸線GL2對顯示品質造成的負面影響。延長第三導線CL3的長度能減短第一導線CL1，進一步減少閘極傳輸線GL2對顯示品質造成的負面影響。在本實施例中，第三導線CL3的長度大於各子畫素的長度L3（或畫素PX的長度）。
圖3為圖2A之顯示裝置的掃描線以及資料線的訊號波形圖。
在每一幀中（或每一掃描循環中），各掃描線SL1~SL9具有主要充電時間Mt以及預充電時間Pt。在預充電時間Pt中對掃描線執行預充電，使掃描線能在主要充電時間Mt中達到預期達到的電壓。預充電時間Pt中掃描線上的電壓可以大於、等於或小於主要充電時間Mt中掃描線上的電壓。
預充電時間Pt為t倍的主要充電時間Mt，其中t為大於1的整數。各掃描線的預充電時間Pt可以重疊於前幾級之掃描線的主要充電時間Mt以及後幾級之掃描線的預充電時間Pt。舉例來說，在本實施例中，預充電時間Pt為3倍（t=3）的主要充電時間Mt，第2級掃描線SL2的預充電時間Pt會重疊於第3級掃描線SL3的預充電時間Pt、第4級掃描線SL4的預充電時間Pt以及第5級掃描線SL5的預充電時間Pt。因此，第2級閘極傳輸線GL2較容易與第3級掃描線SL3、第4級掃描線SL4以及第5級掃描線SL5交互影響。
請參考圖2A，第三導線CL3的長度大於t個（例如3個）子畫素的長度L3，第三導線CL3重疊於第3級掃描線SL3、第4級掃描線SL4、第5級掃描線SL5以及第6級掃描線SL6。第三導線CL3重疊於紅色子畫素SP1與藍色子畫素SP3的交界，因此，即使第2級閘極傳輸線GL2容易與第3級掃描線SL3、第4級掃描線SL4以及第5級掃描線SL5交互影響，閘極傳輸線GL2對顯示品質造成的負面影響也能較小。
基於上述，閘極傳輸線GL2包括沿著第一方向D1延伸的第一導線CL1、沿著第二方向D2延伸的第二導線CL2以及沿著第一方向D1延伸的第三導線CL3，能減少閘極傳輸線GL2對顯示裝置20之顯示品質造成的影響。
圖4是依照本發明的一實施例的一種顯示裝置的上視示意圖。在此必須說明的是，圖4的實施例沿用圖2A與圖2B的實施例的元件標號與部分內容，其中採用相同或近似的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，在此不贅述。
圖4之顯示裝置30與圖2A之顯示裝置20的主要差異在於：顯示裝置30的閘極傳輸線GL2之第一導線CL1位於閘極傳輸線GL6與閘極傳輸線GL7之間。
基於上述，閘極傳輸線GL2包括沿著第一方向D1延伸的第一導線CL1、沿著第二方向D2延伸的第二導線CL2以及沿著第一方向D1延伸的第三導線CL3，能減少閘極傳輸線GL2對顯示裝置30之顯示品質造成的影響。
圖5是依照本發明的一實施例的一種顯示裝置的上視示意圖。在此必須說明的是，圖5的實施例沿用圖2A與圖2B的實施例的元件標號與部分內容，其中採用相同或近似的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，在此不贅述。
圖5之顯示裝置40與圖2A之顯示裝置20的主要差異在於：顯示裝置40的閘極傳輸線GL2之第一導線CL1位於閘極傳輸線GL1與閘極傳輸線GL3之間。
在本實施例中，閘極傳輸線GL2不需於周邊區中設置橫跨其他閘極傳輸線的第四導線。在本實施例中，閘極傳輸線GL2之第二導線CL2橫越閘極傳輸線GL3～GL6，且第二導線CL2重疊於閘極傳輸線GL3～GL5。
基於上述，閘極傳輸線GL2包括沿著第一方向D1延伸的第一導線CL1、沿著第二方向D2延伸的第二導線CL2以及沿著第一方向D1延伸的第三導線CL3，能減少閘極傳輸線GL2對顯示裝置40之顯示品質造成的影響。
圖6是依照本發明的一實施例的一種顯示裝置的上視示意圖。在此必須說明的是，圖6的實施例沿用圖2A與圖2B的實施例的元件標號與部分內容，其中採用相同或近似的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，在此不贅述。
請參考圖6，顯示裝置50在第二方向D2上之畫素PX的數量小於閘極傳輸線的數量。在本實施例中，在第二方向D2上，以多排畫素PX（例如八排畫素PX）為一組畫素組，每個畫素組對應多條閘極傳輸線（例如閘極傳輸線GL1～GL9）。在本實施例中，其中一條閘極傳輸線（例如閘極傳輸線GL2）設置於不同個畫素組中。舉例來說，第一組畫素組PXG1包括第一排畫素PX至第八排畫素PX，相鄰於第一組畫素組PXG1的第二組畫素組PXG2包括第九排畫素PX至第十六排畫素PX。部分閘極傳輸線GL2重疊於第二組畫素組PXG2，且部分閘極傳輸線GL2重疊於第一組畫素組PXG1。在本實施例中，閘極傳輸線GL2的第一導線CL1重疊於第十六排畫素PX，閘極傳輸線GL2的第二導線CL2自第二組畫素組PXG2延伸進第一組畫素組PXG1，且閘極傳輸線GL2的第三導線CL3重疊於第六排畫素之藍色子畫素SP3與第七排畫素PX之紅色子畫素SP1的交界。
基於上述，閘極傳輸線GL2包括沿著第一方向D1延伸的第一導線CL1、沿著第二方向D2延伸的第二導線CL2以及沿著第一方向D1延伸的第三導線CL3，能減少閘極傳輸線GL2對顯示裝置50之顯示品質造成的影響。
圖7A是依照本發明的一實施例的一種顯示裝置的上視示意圖。圖7B是沿著圖7A中線b-b’的剖面示意圖。在此必須說明的是，圖7A與圖7B的實施例沿用圖4的實施例的元件標號與部分內容，其中採用相同或近似的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，在此不贅述。
圖7A之顯示裝置60與圖4之顯示裝置30的主要差異在於：顯示裝置60的閘極傳輸線GL2更包括遮蔽電極SE。
請參考圖7A與圖7B，閘極傳輸線GL1～GL9各自包括第一線段100以及第二線段200。第一線段100與資料線DL屬於相同導電膜層。第二線段200電性連接第一線段100，且第二線段200與掃描線SL1～SL9屬於相同導電膜層。在本實施例中，閘極傳輸線GL1～GL9的第一線段100分別透過開口H1～H9而電性連接至閘極傳輸線GL1～GL9的第二線段200，其中開口H1～H9例如貫穿第一絕緣層I1。
閘極傳輸線GL1～GL9各自的第二線段200直接連接對應之掃描線SL1～SL9，且閘極傳輸線GL1～GL9各自的第二線段200與對應之掃描線SL1～SL9構成T形結構。舉例來說，閘極傳輸線GL1的第二線段200直接連接掃描線SL1；閘極傳輸線GL2的第二線段200直接連接掃描線SL2；閘極傳輸線GL3的第二線段200直接連接掃描線SL3；閘極傳輸線GL4的第二線段200直接連接掃描線SL4；閘極傳輸線GL5的第二線段200直接連接掃描線SL5；閘極傳輸線GL6的第二線段200直接連接掃描線SL6；閘極傳輸線GL7的第二線段200直接連接掃描線SL7；閘極傳輸線GL8的第二線段200直接連接掃描線SL8；閘極傳輸線GL9的第二線段200直接連接掃描線SL9。
在本實施例中，閘極傳輸線GL2包括沿著第一方向D1延伸的第一導線CL1、沿著第二方向D2延伸的第二導線CL2以及沿著第一方向D1延伸的第三導線CL3，其中閘極傳輸線GL2的第三導線CL3包括第一線段100以及第二線段200。
在本實施例中，閘極傳輸線GL2更包括遮蔽電極SE，而遮蔽電極SE沿著第一方向D1延伸且重疊於閘極傳輸線GL1～GL9中的另一條。舉例來說，閘極傳輸線GL2的遮蔽電極SE重疊於閘極傳輸線GL7的第二線段200。在一些實施例中，閘極傳輸線GL2的遮蔽電極SE的寬度X1大於被遮蔽電極SE所覆之閘極傳輸線GL7的寬度X2。
在本實施例中，遮蔽電極SE例如與第三導線CL3的第一線段100以及資料線（請參考圖1）屬於相同導電膜層（例如第二金屬層），且遮蔽電極SE直接連接第三導線CL3的第一線段100。
在一些實施例中，閘極傳輸線包括第1級至第n級，其中n為大於5的整數，且包括遮蔽電極的閘極傳輸線以及重疊於遮蔽電極的另一條閘極傳輸線差5級以上。舉例來說，在本實施例中，第2級閘極傳輸線GL2與第7級閘極傳輸線GL7差5級。在對第7級閘極傳輸線GL7進行充電時，閘極傳輸線GL2上施加有持有電壓（holding voltage），因此，在閘極傳輸線GL7充電時，閘極傳輸線GL2的遮蔽電極SE能減少閘極傳輸線GL7對顯示品質造成的負面影響。
圖8是依照本發明的一實施例的一種顯示裝置的上視示意圖。在此必須說明的是，圖8實施例沿用圖7A與圖7B的實施例的元件標號與部分內容，其中採用相同或近似的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，在此不贅述。
請參考圖8，顯示裝置70的各條掃描線（圖中僅繪出掃描線SL1、SL2、SL9）包括互相平行的第一閘極線SL1a、SL2a、SL9a以及第二閘極線SL1b、SL2b、SL9b。舉例來說，掃描線SL1包括第一閘極線SL1a以及第二閘極線SL1b；掃描線SL2包括第一閘極線SL2a以及第二閘極線SL2b；掃描線SL9包括第一閘極線SL9a以及第二閘極線SL9b。
各閘極傳輸線的第二線段電性連接至對應的第一閘極線以及第二閘極線。舉例來說，閘極傳輸線GL1之第三導線CL3的第二線段200連接至第一閘極線SL1a以及第二閘極線SL1b；閘極傳輸線GL9的第二線段200連接至第一閘極線SL9a以及第二閘極線SL9b。
在本實施例中，閘極傳輸線GL1包括第一導線CL1、第二導線CL2、第三導線CL3以及遮蔽電極SE。遮蔽電極SE跨過第一閘極線SL9a以及第二閘極線SL9b，且遮蔽電極SE重疊於閘極傳輸線GL9的第二線段200。
基於上述，閘極傳輸線GL9在充電時，閘極傳輸線GL1的遮蔽電極SE能減少閘極傳輸線GL9對顯示品質造成的負面影響。
圖9是依照本發明的一實施例的一種顯示裝置的上視示意圖。在此必須說明的是，圖9實施例沿用圖8的實施例的元件標號與部分內容，其中採用相同或近似的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，在此不贅述。
請參考圖9，顯示裝置80的各條掃描線（圖中僅繪出掃描線SL6、SL7、SL8）包括互相平行的第一閘極線SL6a、SL7a、SL8a以及第二閘極線SL6b、SL7b、SL8b。
在本實施例中，部分第二閘極線SL6b、SL7b、SL8b會於第一線段100處斷開，避免不同條掃描線互相短路。舉例來說，閘極傳輸線GL6的第一線段100連接第一閘極線SL6a以及第二閘極線SL6b，且閘極傳輸線GL6的第一線段100穿過閘極傳輸線GL7之第二閘極線SL7b的缺口。在一些實施例中，第一閘極線SL6a、SL7a、SL8a以及第二閘極線SL6b、SL7b、SL8b除了透過對應之第一線段100而相連以外，還可以透過其他橋接元件300相連。舉例來說，閘極傳輸線GL7的第一閘極線SL7a以及第二閘極線SL7b透過橋接元件300而電性相連，因此，即使閘極傳輸線GL7的第二閘極線SL7b於閘極傳輸線GL6的第一線段100處斷開，第二閘極線SL7b仍然不會斷路。在本實施例中，橋接元件300與掃描線屬於相同導電膜層，但本發明不以此為限。在一些實施例中，橋接元件300可以與資料線屬於相同的導電膜層，也可以與掃描線以及資料線都屬於不同的導電膜層。
在本實施例中，閘極傳輸線GL1包括多個遮蔽電極SE。多個遮蔽電極SE電性連接第二導線CL2，且沿著第一方向D1延伸。多個遮蔽電極SE分別重疊於閘極傳輸線中的另外多條（例如閘極傳輸線GL6～GL8）。在本實施例中，多個遮蔽電極SE例如分別透過多個開口O2而電性連接至第二導線CL2。
基於上述，閘極傳輸線GL6～GL8在充電時，閘極傳輸線GL1的遮蔽電極SE能減少閘極傳輸線GL9～GL8對顯示品質造成的負面影響。
在本實施例中，重疊於閘極傳輸線GL6的遮蔽電極SE在第一方向D1上越過第二閘極線SL7b，重疊於閘極傳輸線GL7的遮蔽電極SE在第一方向D1上越過第二閘極線SL8b，藉此改善不同條掃描線之間互相干擾的問題。
在本實施例中，第二導線CL2在第二方向D2對齊共用電極CE。共用電極CE例如與第二導線CL2屬於相同導電膜層，且第二導線CL2可以藉由斷開共用電極CE來形成。
圖10是依照本發明的一實施例的一種顯示裝置的上視示意圖。在此必須說明的是，圖10實施例沿用圖9的實施例的元件標號與部分內容，其中採用相同或近似的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，在此不贅述。
請參考圖10，顯示裝置90的各條掃描線（圖中僅繪出掃描線SL8、SL10、SL13）包括互相平行的第一閘極線SL8a、SL10a、SL13a以及第二閘極線SL8b、SL10b、SL13b。
在本實施例中，閘極傳輸線GL1包括多個遮蔽電極SE。多個遮蔽電極SE電性連接第二導線CL2，且沿著第一方向D1延伸。多個遮蔽電極SE分別重疊於閘極傳輸線中的另外多條（例如閘極傳輸線GL8、GL10、GL13）。
在一些實施例中，部分掃描線會被閘極傳輸線分隔成互相分離的多個部分，然而，可以藉由類似前述實施例的橋接元件300或其他顯示面板內的導線而使同一條掃描線中多個分離的部分彼此電性連接。在一些實施例中，藉由對同一條掃描線提供多個訊號源（驅動晶片），使同一條掃描線中多個分離的部分具有相同的驅動訊號，藉此達到多重驅動的效果。
基於上述，閘極傳輸線GL1的遮蔽電極SE能在閘極傳輸線GL8、GL10、GL13在充電時遮蔽閘極傳輸線GL8、GL10、GL13，減少閘極傳輸線GL8、GL10、GL13對顯示品質造成的負面影響。
圖11A和圖11B是依照本發明的一實施例的一種顯示裝置的上視示意圖，其中圖11B接續於圖11A的上側。在此必須說明的是，圖11A和圖11B實施例沿用圖10的實施例的元件標號與部分內容，其中採用相同或近似的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，在此不贅述。
請參考圖11A和圖11B，顯示裝置90a具有顯示區以及周邊區（請參考圖1），且包括多條資料線（請參考圖1）、第1級掃描線至第n級掃描線SL1～SLn、第1級閘極傳輸線至第n級閘極傳輸線GL1～GLn以及多個子畫素，其中n為大於1的整數。在本實施例中，n為9。子畫素（例如紅色子畫素SP1、綠色子畫素SP2以及藍色子畫素SP3）電性連接至第1級掃描線至第n級掃描線SL1～SLn以及資料線。
資料線自周邊區延伸進顯示區，其中位於顯示區的資料線沿著第一方向D1延伸。
第1級掃描線至第n級掃描線SL1～SLn位於顯示區，且沿著交錯於第一方向D1的第二方向D2延伸。第1級掃描線至第n級掃描線SL1～SLn沿著第一方向D1依序排列。在本實施例中，第1級掃描線至第9級掃描線SL1～SL9各自包括互相平行的第一閘極線SL1a～SL9a以及第二閘極線SL1b～SL9b。舉例來說，掃描線SL1包括第一閘極線SL1a以及第二閘極線SL1b；掃描線SL9包括第一閘極線SL9a以及第二閘極線SL9b。
第1級閘極傳輸線至第n級閘極傳輸線GL1～GLn自周邊區延伸進顯示區，且分別電性連接至第1級掃描線至第n級掃描線SL1～SLn。在本實施例中，第1級閘極傳輸線至第n級閘極傳輸線GL1～GLn各自包括一條以上第一線段100以及一條以上第二線段200。第一線段100與資料線屬於相同導電膜層。第二線段200與第1級掃描線至第n級掃描線SL1～SLn屬於相同導電膜層。在本實施例中，第1級閘極傳輸線至第9級閘極傳輸線GL1～GL9的第一線段100分別透過第一開口H1～H9而電性連接至第1級閘極傳輸線至第9級閘極傳輸線GL1～GL9的第二線段200（圖11B省略繪出第9級閘極傳輸線GL9的第一線段100以及第一開口H9），其中第一開口H1～H9例如貫穿第一絕緣層（請參考圖2B）。第1級掃描線至第9級掃描線SL1～SL9分別直接連接第1級閘極傳輸線至第9級閘極傳輸線GL1～GL9的第二線段200。
在一些實施例中，第1級閘極傳輸線至第9級閘極傳輸線GL1～GL9藉由部分第一線段100跨過第1級掃描線至第n級掃描線SL1～SLn。舉例來說，第1級閘極傳輸線GL1藉由第一線段100跨過第2級掃描線SL2的第一閘極線SL2a、第3級掃描線SL3的第一閘極線SL3a以及第4級掃描線至第9級掃描線SL4～SL4。另外，第2級掃描線SL2的第二閘極線SL2b以及第3級掃描線SL3的第二閘極線SL3b則在第1級閘極傳輸線GL1的第二線段200處斷開。基於上述，能避免第1級閘極傳輸線GL1與第2級掃描線SL2至第9級掃描線SL9短路。其他閘極傳輸線也有類似的配置，以避免不同級的掃描線短路。
在本實施例中，顯示裝置90a更包括多條第一共用電極CE1以及多條第二共用電極CE2。第一共用電極CE1與資料線屬於相同導電膜層。第二共用電極CE2與掃描線屬於相同導電膜層。
第一共用電極CE1沿著第一方向D1延伸，且至少部分第一共用電極CE1重疊於第1級閘極傳輸線至第9級閘極傳輸線GL1～GL9的第二線段200，藉此減少不同條閘極傳輸線之間的互相干擾。在本實施例中，部分第一共用電極CE1位於同一條閘極傳輸線中的兩個第一線段100之間。在本實施例中，第一共用電極CE1重疊於綠色子畫素SP2與藍色子畫素SP3的交界以及紅色子畫素SP1與藍色子畫素SP3的交界。
在一些實施例中，顯示裝置90a還包括第三共用電極（未繪出）及/或第四共用電極（未繪出）。第三共用電極重疊於綠色子畫素SP2與紅色子畫素SP1的交界，且平行於資料線。第四共用電極平行於掃描線。第一共用電極CE1與第二共用電極CE2上施加的電壓不同於第三共用電極與第四共用電極上施加的電壓。舉例來說，第一共用電極CE1與第二共用電極CE2上施加9伏特的電壓，且第三共用電極與第四共用電極上施加6伏特的電壓。
第二共用電極CE2沿著第二方向D2延伸。至少部分第一共用電極CE1透過第二開口TH電性連接至至少部分第二共用電極CE2，其中第二開口TH例如貫穿第一絕緣層（請參考圖2B）。第二開口TH的數量可以依據需求而進行調整，並不限於圖11所繪示之數量。
在顯示區中，第1級閘極傳輸線至第n級閘極傳輸線GL1～GLn錯位排列，因此，第一開口H1～H9與第二開口TH可以較平均的分散於顯示區中，藉此避免顯示裝置90a產生亮紋。此外，還能改善第一開口H1～H9與第二開口TH壓縮彼此的設置空間之問題。
在顯示裝置90a的顯示區中，第1級閘極傳輸線GL1、第6級閘極傳輸線GL6、第3級閘極傳輸線GL3、第8級閘極傳輸線GL8、第5級閘極傳輸線GL5、第2級閘極傳輸線GL2（或第9級閘極傳輸線GL9）、第7級閘極傳輸線GL7以及第4級閘極傳輸線GL4依序排列（例如由左至右依序排列），且相鄰級的閘極傳輸線之間相隔的距離大於或等於6倍的子畫素的寬度。舉例來說，在顯示區中，第1級閘極傳輸線GL1與第2級閘極傳輸線GL2之間的距離大於或等於6倍的子畫素的寬度，藉此能進一步使第一開口H1～H9與第二開口TH平均分散。
在一些實施例中，驅動晶片中對應第1級閘極傳輸線至第9級閘極傳輸線GL1～GL9的訊號源依序排列，在周邊區藉由其他線路以調整顯示區中之第1級閘極傳輸線至第9級閘極傳輸線GL1～GL9的排列順序。舉例來說，在距離顯示區約200微米的位置設置轉線區，藉此調整顯示區中之第1級閘極傳輸線至第9級閘極傳輸線GL1～GL9的排列順序。在其他實施例中，驅動晶片中對應第1級閘極傳輸線至第9級閘極傳輸線GL1～GL9的訊號源的排列順序等於顯示區中第1級閘極傳輸線至第9級閘極傳輸線GL1～GL9的排列順序。
圖12A與圖12B是依照本發明的一實施例的一種顯示裝置的上視示意圖，其中圖12B接續於圖12A的上側。在此必須說明的是，圖12A和圖12B實施例沿用圖11A和圖11B的實施例的元件標號與部分內容，其中採用相同或近似的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，在此不贅述。
請參考圖12A與圖12B，在顯示裝置90b的顯示區中，第1級閘極傳輸線GL1、第5級閘極傳輸線GL5、第2級閘極傳輸線GL2（或第9級閘極傳輸線GL9）、第6級閘極傳輸線GL6、第3級閘極傳輸線GL3、第7級閘極傳輸線GL7、第4級閘極傳輸線GL4以及第8級閘極傳輸線GL8依序排列，且相鄰級的閘極傳輸線之間相隔的距離大於或等於6倍的子畫素的寬度。舉例來說，在顯示區中，第1級閘極傳輸線GL1與第2級閘極傳輸線GL2之間的距離大於或等於6倍的子畫素的寬度，藉此能進一步使第一開口H1～H9與第二開口TH平均分散。
基於上述，第一開口H1～H9與第二開口TH可以較平均的分散於顯示區中，藉此避免顯示裝置90b產生亮紋。此外，還能改善第一開口H1～H9與第二開口TH壓縮彼此的設置空間之問題。
10、20、30、40、50、60、70、80、90、90a、90b:顯示裝置 100:第一線段 200:第二線段 300:橋接元件 AA:顯示區 B:藍色濾光元件 BA:周邊區 CE:共用電極 CE1:第一共用電極 CE2:第二共用電極 CL1:第一導線 CL2:第二導線 CL3:第三導線 CL4:第四導線 D1:第一方向 D2:第二方向 DL1～DLz:資料線 DR:驅動電路 G:綠色濾光元件 GD:閘極驅動元件 GL1～GLy:閘極傳輸線 H1～H9、O1、O2、O3、TH:開口 I1:第一絕緣層 I2:第二絕緣層 LC:顯示介質層 L1、L2、L3:長度 M1:第一金屬層 M2:第二金屬層 Mt:主要充電時間 Pt:預充電時間 PX:畫素 PXG1:第一組畫素組 PXG2:第二組畫素組 PXR:畫素區 R:紅色濾光元件 SB1、SB2:基板 SE:遮蔽電極 SL1～SLy:掃描線 SP:子畫素 SP1:紅色子畫素 SP2:綠色子畫素 SP3:藍色子畫素 SL1a～SL9a、SL10a、SL13a:第一閘極線 SL1b～SL9b、SL10b、SL13b:第二閘極線 W1、W2、X1、X2:寬度
圖1是依照本發明的一實施例的一種顯示裝置的上視示意圖。 圖2A是依照本發明的一實施例的一種顯示裝置的上視示意圖。 圖2B是沿著圖2A中線a-a’的剖面示意圖。 圖3為圖2A之顯示裝置的掃描線以及資料線的訊號波形圖。 圖4是依照本發明的一實施例的一種顯示裝置的上視示意圖。 圖5是依照本發明的一實施例的一種顯示裝置的上視示意圖。 圖6是依照本發明的一實施例的一種顯示裝置的上視示意圖。 圖7A是依照本發明的一實施例的一種顯示裝置的上視示意圖。 圖7B是沿著圖7A中線b-b’的剖面示意圖。 圖8是依照本發明的一實施例的一種顯示裝置的上視示意圖。 圖9是依照本發明的一實施例的一種顯示裝置的上視示意圖。 圖10是依照本發明的一實施例的一種顯示裝置的上視示意圖。 圖11A和圖11B是依照本發明的一實施例的一種顯示裝置的上視示意圖。 圖12A和圖12B是依照本發明的一實施例的一種顯示裝置的上視示意圖。
20:顯示裝置
AA:顯示區
BA:周邊區
CL1:第一導線
CL2:第二導線
CL3:第三導線
CL4:第四導線
D1:第一方向
D2:第二方向
GL1~GL9:閘極傳輸線
H1~H9、O1、O2、O3:開口
L3:長度
PX:畫素
SL1~SL9:掃描線
SP1:紅色子畫素
SP2:綠色子畫素
SP3:藍色子畫素

Claims (22)

  1. 一種顯示裝置，具有一顯示區以及一周邊區，且包括： 多條資料線，自該周邊區延伸進該顯示區，其中位於該顯示區的該些資料線沿著一第一方向延伸； 多條掃描線，位於該顯示區，且沿著交錯於該第一方向的一第二方向延伸； 多條閘極傳輸線，自該周邊區延伸進該顯示區，且電性連接至該些掃描線，其中該些閘極傳輸線中的其中一條包括： 一第一導線，位於該顯示區中，且沿著該第一方向延伸； 一第二導線，位於該顯示區中，且沿著該第二方向延伸；以及 一第三導線，位於該顯示區中，且沿著該第一方向延伸，其中該第一導線、該第二導線以及該第三導線依序電性相連，且該第三導線電性連接該些掃描線中的其中一條；以及 多個子畫素，電性連接至該些掃描線以及該些資料線。
  2. 如申請專利範圍第1項所述的顯示裝置，其中該些條閘極傳輸線中的該其中一條更包括： 一第四導線，位於該周邊區中，且沿著該第二方向延伸，其中該第四導線電性連接該第一導線。
  3. 如申請專利範圍第1項所述的顯示裝置，其中該些子畫素包括多個紅色子畫素、多個綠色子畫素以及多個藍色子畫素，且該第三導線重疊於該些紅色子畫素與該些藍色子畫素的交界。
  4. 如申請專利範圍第1項所述的顯示裝置，其中該些子畫素包括多個紅色子畫素、多個綠色子畫素以及多個藍色子畫素，且該第一導線重疊於該些紅色子畫素與該些綠色子畫素的交界或該些藍色子畫素與該些綠色子畫素的交界。
  5. 如申請專利範圍第1項所述的顯示裝置，其中該第三導線的長度大於各該子畫素的長度。
  6. 如申請專利範圍第5項所述的顯示裝置，其中在每一幀中，各該掃描線具有一主要充電時間以及一預充電時間，該預充電時間為t倍的該主要充電時間，且該第三導線的長度大於t個該些子畫素的長度，其中t為大於1的整數。
  7. 如申請專利範圍第1項所述的顯示裝置，其中該第二導線與該些掃描線屬於相同導電膜層。
  8. 如申請專利範圍第1項所述的顯示裝置，其中該第一導線、該第三導線與該些資料線屬於相同導電膜層。
  9. 如申請專利範圍第1項所述的顯示裝置，更包括： 一驅動電路，位於該周邊區上，且位於該顯示區的一側，其中該些閘極傳輸線電性連接至該驅動電路。
  10. 如申請專利範圍第1項所述的顯示裝置，更包括： X個閘極驅動元件，其中各該閘極驅動元件分別透過不同條該些閘極傳輸線電性連接至同一條掃描線，其中X為大於1的整數。
  11. 如申請專利範圍第10項所述的顯示裝置，其中該些子畫素陣列成多個畫素，該些畫素沿著該第一方向排成N排，且沿著該第二方向排列成M排，其中M/X小於N。
  12. 如申請專利範圍第1項所述的顯示裝置，其中該些閘極傳輸線中的該其中一條更包括： 一遮蔽電極，電性連接該第二導線，且沿著該第一方向延伸，其中該遮蔽電極重疊於該些閘極傳輸線中的另一條。
  13. 如申請專利範圍第12項所述的顯示裝置，其中該遮蔽電極的寬度大於被該遮蔽電極所覆該之該些閘極傳輸線中的該另一條的寬度。
  14. 如申請專利範圍第13項所述的顯示裝置，其中該些閘極傳輸線中的該另一條包括： 一第一線段，與該些資料線屬於相同導電膜層；以及 一第二線段，連接該第一線段，且與該些掃描線屬於相同導電膜層，其中該第二線段直接連接該些掃描線中的另一條。
  15. 如申請專利範圍第12項所述的顯示裝置，其中該些閘極傳輸線包括第1級至第n級，其中n為大於5的整數，且該些閘極傳輸線中的該其中一條與該些閘極傳輸線中的該另一條差5級以上。
  16. 如申請專利範圍第1項所述的顯示裝置，其中該些閘極傳輸線中的該其中一條更包括： 多個遮蔽電極，電性連接該第二導線，且沿著該第一方向延伸，其中該些遮蔽電極分別重疊於該些閘極傳輸線中的另外多條。
  17. 如申請專利範圍第1項所述的顯示裝置，其中各條掃描線包括互相平行的一第一閘極線以及一第二閘極線。
  18. 如申請專利範圍第1項所述的顯示裝置，其中該些閘極傳輸線包括第1級閘極傳輸線至第n級閘極傳輸線，且在該顯示區中該第1級閘極傳輸線至該第n級閘極傳輸線錯位排列，其中n為大於1的整數。
  19. 一種顯示裝置，具有一顯示區以及一周邊區，且包括： 多條資料線，自該周邊區延伸進該顯示區，其中位於該顯示區的該些資料線沿著一第一方向延伸； 第1級掃描線至第n級掃描線，位於該顯示區，且沿著交錯於該第一方向的一第二方向延伸，其中n為大於1的整數，且該第1級掃描線至該第n級掃描線沿著該第一方向依序排列； 第1級閘極傳輸線至第n級閘極傳輸線，自該周邊區延伸進該顯示區，且分別電性連接至該第1級掃描線至該第n級掃描線，其中在該顯示區中該第1級閘極傳輸線至該第n級閘極傳輸線錯位排列；以及 多個子畫素，電性連接至該第1級掃描線至該第n級掃描線以及該些資料線。
  20. 如申請專利範圍第19項所述的顯示裝置，其中在該顯示區中，該第1級閘極傳輸線與第2級閘極傳輸線之間的距離大於或等於6倍的各該子畫素的寬度。
  21. 如申請專利範圍第19項所述的顯示裝置，其中第1級的該閘極傳輸線包括： 一第一線段，與該些資料線屬於相同導電膜層；以及 一第二線段，與該第1級掃描線至該第n級掃描線屬於相同導電膜層，其中該第一線段透過第一開口電性連接至該第二線段。
  22. 如申請專利範圍第21項所述的顯示裝置，更包括： 一第一共用電極，沿著該第一方向延伸，且重疊於該第二線段；以及 一第二共用電極，沿著該第二方向延伸，且該第一共用電極透過第二開口電性連接至該第二共用電極。
TW109105173A 2019-08-20 2020-02-18 顯示裝置 TWI719838B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202010469766.XA CN111708233B (zh) 2019-08-20 2020-05-28 显示装置
US16/941,492 US11515339B2 (en) 2019-08-20 2020-07-28 Display device

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201962889181P 2019-08-20 2019-08-20
US62/889,181 2019-08-20
US201962901837P 2019-09-18 2019-09-18
US62/901,837 2019-09-18

Publications (2)

Publication Number Publication Date
TWI719838B TWI719838B (zh) 2021-02-21
TW202109486A true TW202109486A (zh) 2021-03-01

Family

ID=74132076

Family Applications (3)

Application Number Title Priority Date Filing Date
TW109105173A TWI719838B (zh) 2019-08-20 2020-02-18 顯示裝置
TW109118552A TWI766291B (zh) 2019-08-20 2020-06-03 顯示裝置
TW109125360A TWI740585B (zh) 2019-08-20 2020-07-28 畫素陣列基板

Family Applications After (2)

Application Number Title Priority Date Filing Date
TW109118552A TWI766291B (zh) 2019-08-20 2020-06-03 顯示裝置
TW109125360A TWI740585B (zh) 2019-08-20 2020-07-28 畫素陣列基板

Country Status (5)

Country Link
KR (2) KR102445011B1 (zh)
CN (2) CN112419884B (zh)
DE (2) DE112020003936B4 (zh)
TW (3) TWI719838B (zh)
WO (2) WO2021031837A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102773177B1 (ko) * 2020-04-14 2025-02-26 삼성디스플레이 주식회사 표시 장치
TWI767701B (zh) * 2021-05-13 2022-06-11 友達光電股份有限公司 電路基板以及檢測方法
CN113725236B (zh) * 2021-09-08 2025-04-11 京东方科技集团股份有限公司 一种显示基板及显示装置
CN117350233A (zh) * 2023-09-01 2024-01-05 北京华大九天科技股份有限公司 信号线的处理方法、装置及电子设备
TWI889277B (zh) * 2024-04-08 2025-07-01 友達光電股份有限公司 顯示面板

Family Cites Families (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11305681A (ja) * 1998-04-17 1999-11-05 Casio Comput Co Ltd 表示装置
JP4472116B2 (ja) * 2000-05-19 2010-06-02 Ｎｅｃ液晶テクノロジー株式会社 アクティブマトリクス型液晶表示装置
TW469496B (en) * 2001-01-19 2001-12-21 Hannstar Display Corp Electrode arrangement structure of In-Plane switching mode LCD
KR20080008562A (ko) * 2006-07-20 2008-01-24 삼성전자주식회사 어레이 기판의 제조방법, 어레이 기판 및 이를 갖는표시장치
CN101201469B (zh) * 2006-12-13 2010-11-24 群康科技(深圳)有限公司 液晶显示面板及其修补方法
TWI374324B (en) * 2007-12-17 2012-10-11 Au Optronics Corp Active device array substrate and driving method thereof
CN201289561Y (zh) * 2008-11-17 2009-08-12 上海广电光电子有限公司 液晶显示装置
CN102081246A (zh) * 2009-12-01 2011-06-01 群康科技(深圳)有限公司 液晶显示面板及液晶显示装置
JP5482393B2 (ja) * 2010-04-08 2014-05-07 ソニー株式会社 表示装置、表示装置のレイアウト方法、及び、電子機器
KR101739801B1 (ko) * 2010-05-28 2017-05-26 삼성디스플레이 주식회사 액정 표시 장치 및 그의 제조 방법
CN102403320B (zh) * 2010-09-16 2015-05-20 上海天马微电子有限公司 阵列基板及其制作方法、液晶显示面板
KR101717076B1 (ko) * 2010-11-20 2017-03-17 엘지디스플레이 주식회사 네로우 베젤 타입 어레이 기판 및 이를 구비한 액정표시장치
KR101842537B1 (ko) * 2010-11-25 2018-03-28 삼성디스플레이 주식회사 액정 표시 장치 및 액정 표시 장치의 어레이 기판
CN102540585B (zh) * 2010-12-09 2014-12-24 群创光电股份有限公司 液晶面板及应用该液晶面板的液晶显示装置
TWM432061U (en) 2012-01-05 2012-06-21 Chunghwa Picture Tubes Ltd Pixel array substrate
US9646559B2 (en) * 2012-08-10 2017-05-09 Lg Display Co., Ltd. Liquid crystal display device
KR101991674B1 (ko) * 2012-08-10 2019-06-25 엘지디스플레이 주식회사 액정표시장치
KR101991675B1 (ko) * 2012-08-10 2019-06-25 엘지디스플레이 주식회사 액정표시장치
KR101325325B1 (ko) * 2012-11-30 2013-11-08 엘지디스플레이 주식회사 액정표시장치와 그 제조 방법
KR101906248B1 (ko) * 2012-12-13 2018-10-11 엘지디스플레이 주식회사 액정 디스플레이 장치
KR102009388B1 (ko) * 2012-12-13 2019-08-12 엘지디스플레이 주식회사 액정 디스플레이 장치
KR102007831B1 (ko) * 2012-12-14 2019-08-06 엘지디스플레이 주식회사 네로우 베젤 타입 액정표시장치용 어레이 기판
KR102059785B1 (ko) * 2013-04-30 2019-12-27 엘지디스플레이 주식회사 네로우 베젤 타입 액정표시장치용 어레이 기판
KR102081598B1 (ko) * 2013-05-31 2020-02-26 엘지디스플레이 주식회사 네로우 베젤 타입 액정표시장치용 어레이 기판 및 이의 제조방법
KR102016568B1 (ko) * 2013-06-27 2019-08-30 엘지디스플레이 주식회사 네로우 베젤을 갖는 표시장치와 그 제조 방법
KR102049738B1 (ko) * 2013-09-11 2019-11-28 엘지디스플레이 주식회사 액정표시장치 및 그 구동방법
KR102052741B1 (ko) * 2013-09-23 2019-12-06 엘지디스플레이 주식회사 액정 디스플레이 장치
CN103744239A (zh) * 2013-12-26 2014-04-23 深圳市华星光电技术有限公司 一种内嵌式触控阵列基板结构
KR102164308B1 (ko) * 2013-12-30 2020-10-12 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 그를 이용한 액정표시장치
US9990904B2 (en) 2014-01-23 2018-06-05 E Ink Holdings Inc. Pixel array suitable for slim border designs
TWI533269B (zh) * 2014-01-28 2016-05-11 元太科技工業股份有限公司 畫素陣列
CN104505391B (zh) * 2014-12-23 2017-06-27 上海天马微电子有限公司 一种阵列基板及其制造方法和显示面板
TWI550320B (zh) * 2014-12-31 2016-09-21 友達光電股份有限公司 畫素結構
KR102284296B1 (ko) * 2015-01-13 2021-08-03 삼성디스플레이 주식회사 표시 장치 및 이를 이용한 표시 패널의 구동 방법
CN104701302A (zh) * 2015-03-18 2015-06-10 合肥京东方光电科技有限公司 阵列基板及其制作方法以及显示装置
CN105425490A (zh) * 2016-01-04 2016-03-23 京东方科技集团股份有限公司 阵列基板和显示装置
CN105870105B (zh) * 2016-04-07 2018-09-04 京东方科技集团股份有限公司 阵列基板及其制备方法、显示面板及显示装置
CN106200176A (zh) * 2016-08-25 2016-12-07 深圳市华星光电技术有限公司 显示面板及显示器
CN106504689B (zh) * 2016-11-08 2020-02-11 深圳市华星光电技术有限公司 显示驱动电路及显示面板
CN107219702A (zh) 2017-07-20 2017-09-29 深圳市华星光电技术有限公司 一种阵列基板及其制造方法、液晶显示装置
CN109387965A (zh) * 2017-08-03 2019-02-26 中华映管股份有限公司 像素阵列基板
TWI706554B (zh) * 2017-12-13 2020-10-01 友達光電股份有限公司 畫素陣列基板及其製造方法
KR102555144B1 (ko) * 2017-12-29 2023-07-12 엘지디스플레이 주식회사 디스플레이 장치
CN208570607U (zh) * 2018-09-06 2019-03-01 京东方科技集团股份有限公司 一种布线结构、阵列基板及显示装置
CN109521613A (zh) * 2018-12-24 2019-03-26 上海天马微电子有限公司 一种阵列基板、其制作方法、显示面板及显示装置

Also Published As

Publication number Publication date
TW202109155A (zh) 2021-03-01
DE112020003936T5 (de) 2022-06-09
KR20210038677A (ko) 2021-04-07
WO2021031857A1 (zh) 2021-02-25
CN112419884A (zh) 2021-02-26
TW202109489A (zh) 2021-03-01
CN112419884B (zh) 2023-02-24
TWI719838B (zh) 2021-02-21
DE112020003922T5 (de) 2022-05-12
WO2021031837A1 (zh) 2021-02-25
KR20210035839A (ko) 2021-04-01
KR102445011B1 (ko) 2022-09-19
KR102524242B1 (ko) 2023-04-20
TWI766291B (zh) 2022-06-01
DE112020003936B4 (de) 2023-09-28
TWI740585B (zh) 2021-09-21
CN212365390U (zh) 2021-01-15

Similar Documents

Publication Publication Date Title
TWI719838B (zh) 顯示裝置
CN111708233B (zh) 显示装置
KR102866117B1 (ko) Oled 표시패널과 이를 이용한 oled 표시 장치
CN112420736B (zh) 像素阵列基板
TW201839747A (zh) 顯示面板及提供顯示資料至顯示面板的方法
CN106094272B (zh) 一种显示基板、其制作方法及显示装置
CN107992229A (zh) 触控显示面板和触控显示装置
CN103309081A (zh) 阵列基板及其制造方法、显示装置
WO2015178334A1 (ja) アクティブマトリクス基板および表示装置
US20120019754A1 (en) Pixel array, polymer stablized alignment liquid crystal display panel, and pixel array driving method
CN105158998A (zh) 一种液晶显示装置及其显示面板
TWI718021B (zh) 顯示面板
US20170322466A1 (en) Array Substrate, Liquid Crystal Display Panel, and Liquid Crystal Display
CN105068344A (zh) 显示面板及其像素阵列
CN104730781A (zh) Ads阵列基板及其制作方法、显示装置
CN108107633A (zh) 像素结构及曲面显示装置
CN216351676U (zh) 阵列基板和显示装置
CN112748818B (zh) 触摸显示装置和显示面板
US12210709B2 (en) Display substate including touch signal lines arranged between pixel groups, and display apparatus
KR20200088541A (ko) 표시 장치
KR20200040321A (ko) 액정 표시 장치
CN114938678B (zh) 显示面板及电子设备
CN111752059B (zh) 显示面板
KR20200042047A (ko) 액정 표시 장치
CN110780499B (zh) 像素阵列基板